KR910001061B1 - 음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템 - Google Patents

음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템 Download PDF

Info

Publication number
KR910001061B1
KR910001061B1 KR1019870005746A KR870005746A KR910001061B1 KR 910001061 B1 KR910001061 B1 KR 910001061B1 KR 1019870005746 A KR1019870005746 A KR 1019870005746A KR 870005746 A KR870005746 A KR 870005746A KR 910001061 B1 KR910001061 B1 KR 910001061B1
Authority
KR
South Korea
Prior art keywords
signal
ram
output
gate
input
Prior art date
Application number
KR1019870005746A
Other languages
English (en)
Other versions
KR890001023A (ko
Inventor
송변호
Original Assignee
송변호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송변호 filed Critical 송변호
Priority to KR1019870005746A priority Critical patent/KR910001061B1/ko
Publication of KR890001023A publication Critical patent/KR890001023A/ko
Application granted granted Critical
Publication of KR910001061B1 publication Critical patent/KR910001061B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L13/00—Speech synthesis; Text to speech systems
    • G10L13/02—Methods for producing synthetic speech; Speech synthesisers
    • G10L13/04—Details of speech synthesis systems, e.g. synthesiser structure or memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Telephone Function (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

음성합성 IC와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템
제1도는 본 발명의 회로도.
제2도는 게이트 어레이 커스템 IC의 내부 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 증폭 발진회로 2 : 바이너리 카운터
3 : 게이트 어레이 커스텀 4 : 램
SW1: 동작스위치 SW2: 정지
본 발명은 엔드레스 레코딩 및 리턴콜 시스템에 관한 것으로, 특히 ADM (Adaptive Delta Modulation)방식의 음성합성 IC인 게이트 에레이 커스텀(Gate Array Custon) IC와 메모리 IC인 램(RAM)을 이용함으로써 마이크를 통한 음성이 게이트 어레이 커스텀 IC로 입력되어 램에다 기억시키고 어느 순간에 정지스위치의 접속을 떼면 마이크를 통한 녹음이 중단되면서 램의 기억용량에 따라 바이너리 카운터(Binary Counter)에 의해 임의로 지정한 일정시간전부터 기억된 내용을 동작스위치(SW1)를 눌러 순차적으로 음성으로 들을 수 있도록 하며 녹음과 재생을 위한 리와인드등의 별도의 동작이 필요없도록 구성한 음성합성 IC와 램을 이용한 엔드레스 레코딩 및 리턴콜 시스템에 관한 것이다.
종래의 테이프를 이용한 녹음기는 테이프의 용량이 한정되어 있으므로 장기간 사용시에는 때에 맞춰 테이프를 교환하는 시간중의 내용은 녹음을 할 수 없는 단점이 있었다. 그리고 테이프를 이용한 엔드레스 방식의 녹음기가 있으나 이는 테이프에 레코딩과 소거가 반복되면서 재녹음되는 상태이므로 테이프의 사용횟수가 한정되어 얼마간 사용한 후에는 테이프가 변질되어 녹음상태가 고르지 못하고 헤드로 장시간 계속 사용할때에는 열적 또는 기계적인 영향에 의해 오동작의 원인이 되는등 사용에 많은 불편이 있었다.
특히 녹음기에 녹음된 내용을 재생시킬 때에는 사용자가 일일이 리와인드시켜 재생하고자 하는 부분까지 역회전시킨 뒤 다시 재생시키면서 들어야하는 동작을 반복해야하는 번거로움이 있었다.
이와 같은 종래의 제반문제점을 해결하기 위한 본 발명은 음성합성 IC인 게이트 어레이 커스텀 IC와 램을 이용한 것으로 마이크를 통해 들어오는 음성신호를 자체 구동하는 게이트 어레이 커스텀 IC 에서 디이탈신호로 바꾸어 램에 기억시키고, 정지스위치의 접속을 떼면 램에 기억되는 상태가 중단되어 기존의 데이터만 기억하면서 바이너리 카운터에서 지정한 일정시간전부터의 녹음상황을 동작스위치(SW1)를 눌러 들을 수 있도록한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
구동전원(Vcc)이 저항(R1)을 통하여 입력되는 마이크(MIC)에서 콘덴서(C1)를 거치고 증폭 발진회로(1)를 통하여 3개의 난드게이트(N1,N3,N4) 및 인버터(I4)로 구성된 신호입력 게이트부위 난드게이트(N1)의 제1입력단자로 연결되고, 동작스위치(SW1)를 통하여 입력되는 구동전원(Acc)은 타측이 접지된 저항(R2)의 일측 및 콘덴서(C2)를 거쳐서 바이너리 카운터(2)로 인가되는 동시에 인버터(I1)를 거쳐서 오어게이트(O1)와 난드게이트(N2)의 제1입력단자로 연결되면서 저항(R3) 및 타측이 접지된 콘덴서(C3)의 일측을 거쳐 트랜지스터(TR1)의 베이스에 연결되고, 바이너리 카운터(2)의 출력단에서 인버터(I2)를 거친 후 그 출력단이 게이트 어레이 커스텀 IC(3)의 입력단(HLDN)과 연결된 오어게이트(O1)의 제2입력단자와 연결하는 동시에 난드게이트(N2)의 제2입력단자와 연결하며 난드게이트(N2)의 출력단에서 인버터(I3)를 통하여 제2입력단자가 정지스위치(SW2)를 거쳐 게이트 어레이 커스텀 IC(3)의 출력단(WB)과 연결된 오어게이트(O2)의 제2입력단자와 연결하여 이의 출력단에서 램(4)의 입력단자(
Figure kpo00001
)와 연결하도록 하며, 램(4)과 상호 연결된 게이트 어레이 커스텀 IC(3)의 출력단자(
Figure kpo00002
)에서 램(4)과 바이너리 카운터(2)의 입력단자(Im2)으로 동시에 연결하는 한편 아날로그 출력단자(Y)에서 저항(R4) 및 콘덴서(C4)를 거쳐 증폭발진회로(1)와 연결하면서 트랜지스터(TR1)의 클랙터와 연결하고, 트랜지스터(TR1)의 에미터에서 저항(R5) 및 콘덴서(C5)를 거치고 연산등폭기(OP)를 통하여 스피커(SP)와 연결하며, 게이트(O2)의 제1입력단자와 신호입력논리게이트부를 구성하는 인버터(I4)를 통하거나 난드게이트(N1)(N3)의 일측과 연결하고, 게이트 어레이 커스텀 IC(3)의 출력단자(DO)와 램(4)의 입력단자(DO)의 연결선에서 신호입력논리게이트부의 난드게이트(N3)의 제1입력단자와 연결단자와 연결하여 이들 두 난드게이트(N1)(N3)의 출력단과 두 입력단이 연결된 난드게이트(N4)의 출력단은 게이트 어레이 커스텀 IC(3)의 오디오 입력단(AUD)과 연결하며, 램(4)의 출력단과 제2입력단자가 연결되고, 제1입력단자는 접지된 게이트(O3)의 출력단은 저항(R6) 및 콘덴서(C6)의 자체발진회로가 연결된 게이트 어레이 커스텀 IC(3)의 레코딩 입력단자(SU)과 연결하는 한편, 게이트 어레이 커스텀 IC(3)에는 트렌지스터(TR)와 저항(R7) (R8)으로 구성된 자체 구동회로를 접속한 것이다.
이와 같은 본 발명은 어떤 대화의 내용을 전부 녹음하는 기능보다는 녹음기, 라디오, 무선기, 전화기 등의 통신정보장치에 부착하여 긴급히 재생할 경우에 사용하는 것으로 최초에 전원을 가하고 동작스위치(SW1)가 접속되지 않고, 정지스위치(SW2)는 온(ON)된 상태에서 "LOW"의 신호가 저항(R3)와 콘덴서(C3)를 거쳐 트랜지스터(TR1)의 베이스로 인가됨으로써 트랜지스터(TR1)이 "OFF"상태가 되어 구동되지 않도록 하여 증폭기(OP) 및 스피커(SP)가 음을 출력하지 않는다.
상기 "LOW"의 신호가 난드게이트(N2)의 제1입력단자로 인가되는 동시에 인버터(I1)를 거쳐 게이트(O1)의 제1입력단자로 인가된다.
그러면 바이너리 카운터(2)는 게이트 어레이 커스텀 IC의 출력단자(
Figure kpo00003
)에서 나오는 신호를 입력단자(Im2)에서 받아들여 카운트한다. 사용자가 스위치(SW1)을 온(ON)시키지 않은 상태이어서 바이너리 카운터(2)의 입력단자(RESET)에는 "LOW"가 가해진 상태이므로 출력단자(Q)에서 "LOW"가 출력되고, 인버터(I2)에 의해 반전되어서 "High"로 되어 오어게이트(O1)의 제2입력단자로 인가되어 오어게이트 제1입력단자의 신호에 관계없이 게이트 어레이 커스텀 IC(3)의 입력단(HLDN)으로 "Hihg"를 입력시켜 게이트 어레이 커스텀 IC(3) 의 출력단자(WB)에서 "LOW"가 출력되어 온(ON) 상태인 정지스위치(SW2)를 통해 오어게이트(O2)의 제2입력단자에 입력되는 동시에 바이너리 카운터(2)의 출력값 "LOW"가 인버터(I2)에 의해 "High"로 되어 난드게이트(N2)의 제2입력단자로 인가된다.
이때 동작스위치(SW1)은 오프(OFF)상태이므로 난드게이트(N2)의 일측입력단자가 "LOW"이어서 난드게이트(N2)의 출력단이 "High"이고, 이 신호가 인버터(I3)를 거치면서 "LOW"로 되어 오어게이트(O2)의 제1입력단자로 인가되고, 따라서, 오어게이트(O2)의 출력단에서 램(4)의 입력단자(
Figure kpo00004
)로 "LOW"가 입력되어 램(4)은 쓰기 모드로 동작된다.
3개의 난드게이트(N1, N3, N4) 및 인버터(I4)로 구성되는 신호 입력논리게이트부는 다음과 같이 동작한다. 난드게이트(N3)는 "High"를 난드레이트(N4)의 제2입력단자에 출력하고, 난드게이트(N1)은 인버터(I4)의 출력 "High"을 제2입력단자, 에서 받아들이고, 난드게이트(N1)의 제 1입력단자로는 상기 증폭발진회로(1)의 출력(아날로그 신호)이 입력되고, 논리 연산되어 난드게이트(N1)의 출력은 음성신호가 실린 아날로그 신호 파형이 된다.
따라서 난드게이트(N4)의 입력단에는 난드게이트(N3)의 출력 "High"와 난드게이트(N1)의 출력(아날로그신호)이 입력되고, 연산되어, 음성신호가 실린 아날로그 신호 파형이 난드게이트(N4)의 출력단자에서 출력되어 게이트 어레이 커스텀(3)의 입력단자(AUD)로 입력된다. 게이트 어레이 커스텀 IC(3)의 입력단자(AUD)로 입력된 상기 아날로그 신호 m(t)는 제2도에 도시된 바와 같이 비교기에 입력되고, 적분기에서 m'(t) (최초에는 n'(t)=So : 기본스텝)이 비교기에 출력되어 상기 아날로그 신호 m(t)와 적분기 출력신호 m'(t)와 비교되는데, 표본화시간(k-1)에서 m(t)＞m'(t)일 때 비교기 출력은 "High"="1"샘플 앤드 홀드 출력은 e(k)=+1이고, m(t)＜m'(t)일 때 비교기 출력은 "LOW"="0"샘플앤드 홀드 수단이 출력은 e(k)=-1이다.
상기 비교기 출력은 샘플앤드 홀드(Sample and Hold)수단에 의해 게이트 어레이 커스텀 IC(3)의 출력단자(DI)에서 쓰기모드로 설정된 램(4)에 출력되어 순차로 기억된다. 또한, 상기 샘플앤드 홀드 수단의 출력(e(k))은 보상 알고리즘 장치에 입력되어 표본화 시간 k에서 스탭크기를 다음과 같이 정한다.
S(k)={S(k-1)}×e(k)+So×e(k-1)
(단, S(0)=So, e(0)=1)
따라서 표본화시간 k에서 m'(k)=m'(k-1)+S(k)가 되어 m(k)와 비교기에서 비교된다.
m(t)＞m'(t)가 지속되는 한 스텝크기는 점차커져 선형델라 변조보다 더 빠르게 경사가 큰 신호를 쫓아간다.
상술한 바와 같이 아날로그 신호가 적응형 텔타 변조 방식(Adaptive Delta Modulation)으로 A/D변환되어 게이트 어레이 커스텀 IC(3)의 출력단자(DI)에서 램(4)의 입력단자(DI)를 거쳐 램에 데이터가 기억된다.
여기서 다수의 램을 연결하여 기억용량을 충분히 늘려 기억시킬수도 있으며, 램의 기억용량을 초과하는 내용은 처음의 내용을 지우면서 순차적으로 램에 기억된다. 램에 저장되는 아날로그 신호의 시간은 램의 기억 용량과 샘플링 주파수를 조절함으로써 선택될 수 있다.
즉, 게이트 어레이 커스텀 IC(3)의 입력단자(OSC1, OSC1, OSC2)에 연결된 저항(R6)과 콘덴서(C6)의 값을 변환시킴으로써 클록주파수를 변경시켜 샘플링 주파수를 선택한다.
이 샘플링 주파수에 의한 한개의 디지틀 데이터에 해당하는 아날로그 신호의 시간을 알 수 있으므로 램의 저장용량과 한개의 디지틀 데이터레 해당하는 아날로그 신호의 시간을 곱함으로써 총 저장된 아날로그 신호의 시간을 선택할 수 있다.
또한, 사용자가 정지스위치(SW2)의 접속을 떼면 게이트 어레이 커스텀 IC(3)의 출력단자(WB)의 신호가 차단되면서 정짓위치(SW2)와 연결된 오어게이트(O2)의 제2입력단자는 전원(Vcc)에 플업(Pull UP)되어 있기 때문에 "High" 신호가 입력되고, 오어게이트(O2)는 인버터(I3)에서 출력되는 값에 관계없이 "High"를 출력한다.
그 출력신호("High")가 램(4)의 입력단자(
Figure kpo00005
)에 입력되어 램(4)은 쓰기모드를 중단하고 읽기 모드로 된다. 그리고 사용자가 ;램(4)에 기억된 데이타를 긴급히 재생하여 듣고자하여 동작스위치(SW1)를 접속시킬 경우에는 구동전원(Vcc)에 의한 "High"신호가 저항(R3)과 콘덴서(C3)를 거쳐 트랜지스터(TR1)의 베이스로 인가되어 트랜지스터(TR1)는 온(ON)상태가 되고, 또 구동전원(Vcc)이 인버터(I1)를 거쳐 반전되어 "LOW"신호가 오어게이트(O1)의 제1입력단자로 인가되고, 바이너리 카운터(2)의 출력신호인 "High"가 인버터(I2)를 통해 오어게이트(O1)의 제2입력 단자로 인가되므로 출력인 "LOW'가 게이트어레이 커스텀 IC(3)의 입력단자(HLDN)로 인가되어 게이트 어레이 커스텀 IC(3)의 입력단자(WB)에서는 "High"신호가 출력되어 정지스위치(SW2)를 통해 오어게이트(O2)의 제2입력단자에 입력된다.
한편, 구동전원(Vcc)으로부터 동작스위치(SW1)을 거쳐 난드게이트(N2)의 제1입력단자에 "High"가 인가되고 바이너리 카운터(2)는 출력단자로 "High"신호를 램(4)에 저장된 데이터의 특정 배수에 해당하는 시간동안 출력한다.
그 "High"신호는 인버터(I2)에서 "LOW"로 되어 난드게이트(N2)의 제2입력단자에 입력되어 난드게이트(N2)는 "LOW"를 출력하고 인버터(I3)를 거쳐 "High"로 되어 오어게이트(O3)의 제1입력단자에 입력되어 오어게이트(O2)의 출력은 "High"로 된다.
그 "High"신호는 램(4)의 입력단자(
Figure kpo00006
)에 입력되어 램(4)은 읽기모드로 되어 출력단자(Do)를 통해 디지틀데이타를 출력한다.
이때 바이너리 카운터(2)는 동작스위치(SW1)가 온(ON)으로된 상태에서 "High"신호를 출력하지만, 게이트 어레이 커스텀 IC(3)의 출력단자(
Figure kpo00007
)에서 출력되는 신호를 카운트하여 사전에 정해진 시간 즉, 램(4)에 저장된 데이터량의 특정배수만큼의 시간만 "High'신호를 출력한다. 따라서 동작스위치(SW1)을 온(ON)상태로 하면, 사전에 정한 램(4)용량의 특정배수 만큼의 시간동안 반복해서 램(4)에 저장된 음성에 대한 디지틀 데이터를 음성으로 재생 가능하다.
그러므로 재생기능시 램(4)에 저장된 디지틀 데이터가 램(4)의 출력단자(Do)를 통해 신호입력 논리게이트부와 난게이트(N3)의 일측 입력단자와 게이트 어레이 커스텀 IC(3)의 입력단자(Do)로 입력된다.
이때, 신호입력 논리게이트부를 구성하는 난드게이트(N1, N3, N4) 및 인버터(I4)는 다음과 같이 동작한다. 재생기능시 인버터(I3)의 출력은 "High'이므로, 이 "High'신호오 램(4)에서 출력되는 디지틀 데이터가 난드게이트(N3)에서 난드연산되고, 그 출력디지틀 데이터가 난드게이트(N4)의 제2입력단자에 입력되고, 상기 인버터(I3)의 출력 "Hihg"신호는 인버터(I4)에서 반전되어 "LOW"로 되어 난드게이트(N1)의 제2입력단자에 입력되고, 증폭발진회로(1)에서 출력되어오는 아날로드 신호는 난드게이트( N1)의 제1입력단자에 입력되어 난드게이트(N1)는 증폭 발진회로(1)의 출력값에 관계없이 "High"신호를 난드게이트(N4)의 제1입력단자에 입력하여, 난드게이트(N4)는 난드게이트(N3)의 출력값에 따라 게이트 어레이 커스텀 IC(3)의 입력단자(AUD)에 입력시키나 램(4)은 읽기모드이기 때문에 램(4)에 저장되지 않는다.
한편, 램(4)의 출력단자(Do)에서 출력되어 게이트 어레이 커스텀 IC(3)의 입력단자(Do)에 입력되는 디지틀 데이터는 제2도에 도시된 블록도에서 샘플앤드 홀드수단에 입력되어서 상기 아날로그 신호가 디지틀 데이터로 변하는 과정의 역으로 아날로그 신호로 재생되어 게이트 어레이 커스텀 IC(3)의 아날로그 출력단자(Y)로 출력되어 저항(R4)와 콘덴서(C4)의 일측을 거쳐 증폭 발진회로(1)와 트랜지스터(TR1)의 콜렉터로 출력된다. 증폭발진회로에 입력된 상기 재생신호는 증폭발진회로(1)의 타측에 입력되는 아날로그 신호와 상쇄되어 난득게이트(N1)에 입력되기 때문에 게이트 어레이 커스텀 IC(3)의 입력단자(AUD)에 영향을 주지 않는다.
트랜지스터(TR1)의 콜렉터 단자에 입력된 상기 재생신호는 재생기능시 트랜지스터(TR1)는 "ON"상태이크로 에미터에서 출력되고, 수동소자(R5, C5)를 거쳐 증폭기(OP)에서 증폭되고 스피커에서 음성신호로 바뀌어 출력된다.
그러므로 램(4)에 기억된 데이터가 게이트 어레이 커스텀 IC(3)의 I아날로그 출력단(Y)을 통해 출력하여 트랜지스터(TR1)의 클렉터-에미터를 거치고 연산증폭기(OP)에서 증폭되어 스피커(SP)를 통하여 외부로 출력되므로 사용자가 램(4)에 기억시킨 내용을 램(4)의 기억용량에 따라 임의로 지정한 시간부터 순차적으로 들을 수 있는 것이다.
이와 같이 게이트 어레이 커스텀 IC(3)와 램(4)을 이용하여 음성을 디지탈신호로 바꾸어 램(4)에 기억시키다가 정지스위치(SW2)의 접속을 떼면 기억하는 동작이 중단되면서 기존의 데이터만 램(4)에 기억되도록 하고, 동작스위치(SW1)를 접속시키면 바이너리 카운터에의 출력단자(Q)에서 램(4)에 저장된 디지틀 데이터량의 특정배수(예를 들면, 2,2,2,....)만큼의 일정시간 전부터 기억된 내용을 들 수 있는 것으로 램(4)을 다수 연결하여 계속되는 데이터를 기억시키면 영구적으로 기억시킬 수 있음은 물론 게이트 어레이 커스텀 IC(3)에 연결하는 램(4)과의 사이에 정지스위치(SW2)를 각각 병렬로 접속하게 되면 한 램에 기억된 내용을 재생시키는 중에도 다른램으로 계속 데이터가 기억되도록 할 수 있음은 물론, 램(4)에 기억된 데이터를 리와안드시키지 않고 즉시 반복하여 재생시킬 수 있으므로 통신정보 장치에 별도로 부착하여 긴급상황이 발생했을 때 이를 놓치지 않고 그 내용만 별도로 재생시키면서 들을 수 있도록 한 것이다.

Claims (3)

  1. 음성신호를 아날로그 전기(電氣)신호로 바꾸어서 그 아날로그 전기신호를 디지틀 데이터로 변환하여 램(RAM)(4)에 저장하고, 다시 그 저장된 데이터를 램에서 읽어들여 아날로그 전기신호에 바꾼다음 증폭하여 스피커로 음성신호를 재생하는 시스템에 있어서, 음성신호가 마이크와 증폭발진회로를 거쳐 변환된 전기(電氣)신호, 바이너리 카운터 출력과 동작스위치(SW1)의 신호를 논리게이트들로 연산한 신호와 램의 출력단자(Do)의 신호를 논리연산하여 그 결과를 출력하는 신호 입력 논리게이트부라, 상기 신호 입력논리게이트부에서 입력된 음성에 대한 전기 신호를 소정의 적응형 델타변조 방식에 의해 디지틀 데이터로 변환하고 그 디지틀 데이터를 자체의 제어신호에 의해 램에 저장하고 소정의 외부 제어신호에 의해 램에서 출력되는 디지틀 데이타를 읽어들여 아날로그 신호로 변환하여 음성에 대한 전기 신호 를 합성하는 게이트 어레이 커스텀IC와 상기 게이트 어레이커스텀 IC에서 출력되는 램제어신호중
    Figure kpo00008
    신호를 입력으로 받아 카운트하여 특정신호를 논리게이트 및 게이트 어레커스텀 IC에서 출력하는 바이너리카운터로 구성된 것을 특징으로 하는 음성합성 IC와 램을 이용한 엔드레스 레코딩 및 리턴콜 시스템.
  2. 제1항에 있어서, 상기 신호 입력논리게이트부는 상기 음성신호가 변환된 상기 아날록 전기신호가 램(4)에 저장시에만 통과할 수 있게 구성된 것을 특징으로하는 음성합성 IC와 램을 이용한 엔드레스 레코딩 및 리턴콜 시스템.
  3. 제1항에 있어서, 상기 바이너리카운터가 게이트 어레이 커스텀 IC의
    Figure kpo00009
    신호를 카운트하여 램(4)용량의 특정 배수에 해당하는 시간만큼 일정신호를 출력하게 하여 음성 합성시간을 변화시키는 음성합성 IC와 램을 이용한 엔드레스 레코딩 및 리턴콜 시스템.
KR1019870005746A 1987-06-05 1987-06-05 음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템 KR910001061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870005746A KR910001061B1 (ko) 1987-06-05 1987-06-05 음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870005746A KR910001061B1 (ko) 1987-06-05 1987-06-05 음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템

Publications (2)

Publication Number Publication Date
KR890001023A KR890001023A (ko) 1989-03-17
KR910001061B1 true KR910001061B1 (ko) 1991-02-23

Family

ID=19261973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005746A KR910001061B1 (ko) 1987-06-05 1987-06-05 음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템

Country Status (1)

Country Link
KR (1) KR910001061B1 (ko)

Also Published As

Publication number Publication date
KR890001023A (ko) 1989-03-17

Similar Documents

Publication Publication Date Title
KR930009531B1 (ko) 신호 기록 장치
KR910001061B1 (ko) 음성합성 ic와 램을 이용한 엔드레스 레코딩 및 리턴콜시스템
KR920010343B1 (ko) 메모리를 이용한 음성기록 장치
KR20010038215A (ko) 음성 및 신호의 녹음/재생 및 소거기능을 갖는 디지털/아날로그 알람시계
KR200178039Y1 (ko) 음성 및 신호의 녹음/재생 및 소거기능을 갖는디지털/아날로그 알람시계
JPH075579Y2 (ja) 固体メモリ内蔵再生装置
JPS6134704A (ja) 録音再生装置
JP2518205B2 (ja) 記録再生装置
KR0151657B1 (ko) 카세트 테이프 레코드의 음성출력회로
JPH0573999A (ja) 音響機器のリピート再生回路
KR0132298Y1 (ko) 휴대용 녹음재생장치
JPH06332500A (ja) 可変速再生機能付音声再生装置
KR0137423Y1 (ko) 비데오테이프레코더의 가변속 재생시의 음성재생장치
KR940010612A (ko) 다중전화 응답장치
JPH0587883B2 (ko)
JPH0294200A (ja) 音声録音再生装置
JPH0458640B2 (ko)
JPH0366067A (ja) テープレコーダーの再生回路
JPS6465599A (en) Decelerated reproduction tape recorder for writing
JPH03119400A (ja) 録音即再生方式
JPS63253999A (ja) 音声録音再生装置
JPS59193389A (ja) 音声記憶機能付電子時計
KR930023993A (ko) 음성신호의 압축저장/반복 출력회로
JPH0365981A (ja) 語学練習用テープレコーダー
KR930015692A (ko) 캠코더의 오디오 더빙회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870605

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19870605

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900328

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900824

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910124

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19910510

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19910517

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19910517

End annual number: 3

Start annual number: 1

FPAY Annual fee payment

Payment date: 19940119

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 19940119

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee