JP2510228Y2 - 多出力基準電圧発生装置 - Google Patents
多出力基準電圧発生装置Info
- Publication number
- JP2510228Y2 JP2510228Y2 JP1990126185U JP12618590U JP2510228Y2 JP 2510228 Y2 JP2510228 Y2 JP 2510228Y2 JP 1990126185 U JP1990126185 U JP 1990126185U JP 12618590 U JP12618590 U JP 12618590U JP 2510228 Y2 JP2510228 Y2 JP 2510228Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- correction
- voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Feedback Control In General (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は、LSIテスタ等の検査装置で必要とされる複
数の基準電圧を発生するマルチプレクサ方式の多出力基
準電圧発生装置関し、更に詳しくは、高速に高精度の基
準電圧を設定することができる多出力基準電圧発生装置
に関する。
数の基準電圧を発生するマルチプレクサ方式の多出力基
準電圧発生装置関し、更に詳しくは、高速に高精度の基
準電圧を設定することができる多出力基準電圧発生装置
に関する。
＜従来の技術＞ 第４図は、従来のアナログマルチプレクサ方式の多出
力基準電圧発生装置の構成ブロック図である。図中、40
は制御装置であるCPU、501、502…はデータセレクタ
で、CPU40とアドレスバス41、データバス42を介して接
続されている。
力基準電圧発生装置の構成ブロック図である。図中、40
は制御装置であるCPU、501、502…はデータセレクタ
で、CPU40とアドレスバス41、データバス42を介して接
続されている。
データセレクタ501、502…は、サンプルホールドアン
プ301、302…に出力する基準電圧V1、V2…のアドレスと
電圧データD51、D52…をCPU40から得て、データレジス
タ511、512…に出力する。
プ301、302…に出力する基準電圧V1、V2…のアドレスと
電圧データD51、D52…をCPU40から得て、データレジス
タ511、512…に出力する。
52はDA変換器20の入力側に設けられたマルチプレクサ
53と出力側に設けられたデマルチプレクサ54を同期して
切換えるマルチプレクサ・デマルチプレクサ制御部（以
下、MPX、DMPX制御部と略称する）で、CPU40で補正され
た電圧データD51、D52…をデータレジスタ511、512…か
らDA変換器20に出力し、DA変換器20でDA変換した基準電
圧V1、V2…を順次サンプルホールドアンプ301、302…に
出力する。
53と出力側に設けられたデマルチプレクサ54を同期して
切換えるマルチプレクサ・デマルチプレクサ制御部（以
下、MPX、DMPX制御部と略称する）で、CPU40で補正され
た電圧データD51、D52…をデータレジスタ511、512…か
らDA変換器20に出力し、DA変換器20でDA変換した基準電
圧V1、V2…を順次サンプルホールドアンプ301、302…に
出力する。
すなわち、データレジスタ51nの電圧データD5nは、MP
X、DMPX制御部52の切換えによって連続的にサンプルホ
ールドアンプ30nに出力され、各サンプルホールドアン
プには、多数の基準電圧Vnが得れるようになっている
（ｎ＝１〜ｍ）。
X、DMPX制御部52の切換えによって連続的にサンプルホ
ールドアンプ30nに出力され、各サンプルホールドアン
プには、多数の基準電圧Vnが得れるようになっている
（ｎ＝１〜ｍ）。
＜考案が解決しようとする課題＞ しかしながら、このような従来の出力基準電圧発生装
置は、サンプルホールドアンプに精度よい基準電圧を得
るには、電圧データのゲインエラー、オフセットエラー
の補正が必要で、外部の校正装置で得た補正データに基
づいて補正計算を行わなければならない。この補正計算
は、電圧データが指示された後、CPUで随時行わなけれ
ばならず、多大な演算時間が必要になる。
置は、サンプルホールドアンプに精度よい基準電圧を得
るには、電圧データのゲインエラー、オフセットエラー
の補正が必要で、外部の校正装置で得た補正データに基
づいて補正計算を行わなければならない。この補正計算
は、電圧データが指示された後、CPUで随時行わなけれ
ばならず、多大な演算時間が必要になる。
本考案は、このような点に鑑みてなされたもので、基
準電圧を設定する電圧データの補正演算に必要な時間を
短縮し、高速に精度良く基準電圧を得ることができる多
出力基準電圧発生装置を提供することにある。
準電圧を設定する電圧データの補正演算に必要な時間を
短縮し、高速に精度良く基準電圧を得ることができる多
出力基準電圧発生装置を提供することにある。
＜課題を解決するための手段＞ このような目的を達成するために、本考案は、 複数の第１のデータレジスタから与えられる電圧デー
タをマルチプレクサを介してDA変換器に与えてDA変換し
た後、デマルチプレクサを介して複数のサンプルホール
ド回路に出力して基準電圧を得る多出力基準電圧発生装
置であって、 前記電圧データのゲインエラーを補正するゲイン補正
データが保持された複数の第２のデータレジスタと、 前記電圧データのオフセットエラーを補正するオフセ
ット補正データが保持された複数の第３のデータレジス
タと、 前記第１のデータレジスタから与えられる電圧データ
と、前記第２、第３のデータレジスタから選択されたゲ
イン及びオフセット補正データとに基づいて補正演算を
行い、得られた出力データを前記DA変換器に出力する補
正演算器と、 を有したことを特徴としている。
タをマルチプレクサを介してDA変換器に与えてDA変換し
た後、デマルチプレクサを介して複数のサンプルホール
ド回路に出力して基準電圧を得る多出力基準電圧発生装
置であって、 前記電圧データのゲインエラーを補正するゲイン補正
データが保持された複数の第２のデータレジスタと、 前記電圧データのオフセットエラーを補正するオフセ
ット補正データが保持された複数の第３のデータレジス
タと、 前記第１のデータレジスタから与えられる電圧データ
と、前記第２、第３のデータレジスタから選択されたゲ
イン及びオフセット補正データとに基づいて補正演算を
行い、得られた出力データを前記DA変換器に出力する補
正演算器と、 を有したことを特徴としている。
＜作用＞ 本考案の各構成要素は、次のような作用をする。
CPUから得た電圧設定データ、ゲイン補正データ及び
オフセット補正データは、第１、第２、第３のデータレ
ジスタにそれぞれ出力される。
オフセット補正データは、第１、第２、第３のデータレ
ジスタにそれぞれ出力される。
第１のデータレジスタは、第１のマルチプレクサを介
して電圧データを補正演算器に出力する。
して電圧データを補正演算器に出力する。
第２のデータレジスタは、第２のマルチプレクサを介
してゲイン補正データを補正演算器に出力する。
してゲイン補正データを補正演算器に出力する。
第３のデータレジスタは、第３のマルチプレクサを介
してオフセット補正データを補正演算器に出力する。
してオフセット補正データを補正演算器に出力する。
補正演算器は、第１、第２、第３のデータレジスタか
ら入力したデータに基づいて、各出力電圧毎に補正計算
を行い、その結果をDA変換器に出力する。
ら入力したデータに基づいて、各出力電圧毎に補正計算
を行い、その結果をDA変換器に出力する。
＜実施例＞ 以下図面を用いて、本考案の一実施例を詳細に説明す
る。
る。
第１図は、本考案の多出力基準電圧発生装置の一実施
例を示す構成ブロック図である。図中、10は基準電圧
V1、V2…を設定する電圧データD1、D2…を補正するデー
タ補正部、20は補正された電圧データD1、D2…をDA変換
してサンプルホールドアンプ301、302…に出力するDA変
換器である。
例を示す構成ブロック図である。図中、10は基準電圧
V1、V2…を設定する電圧データD1、D2…を補正するデー
タ補正部、20は補正された電圧データD1、D2…をDA変換
してサンプルホールドアンプ301、302…に出力するDA変
換器である。
データ補正部10において、11はCPUとアドレスバス4
1、データバス42を介して接続されているデータセレク
タ部で、サンプルホールドアンプ301、302…に出力する
基準電圧V1、V2…の電圧データD11、D11…と、この電圧
データD11、D11…のゲイン及びオフセットを補正する補
正データがCPUから入力される。
1、データバス42を介して接続されているデータセレク
タ部で、サンプルホールドアンプ301、302…に出力する
基準電圧V1、V2…の電圧データD11、D11…と、この電圧
データD11、D11…のゲイン及びオフセットを補正する補
正データがCPUから入力される。
データセレクタ11は、アドレスにしたがって、電圧デ
ータD11、D12…を第１のデータレジスタ121、122…に出
力するとともに、ゲイン補正データD21、D22…を第２の
データレジスタ131、132…に出力し、オフセット補正デ
ータD31、D32…を第３のデータレジスタ141、142…に出
力している。
ータD11、D12…を第１のデータレジスタ121、122…に出
力するとともに、ゲイン補正データD21、D22…を第２の
データレジスタ131、132…に出力し、オフセット補正デ
ータD31、D32…を第３のデータレジスタ141、142…に出
力している。
15は第１のデータレジスタ121、122…の出力側設けら
れた第１のマルチプレクサ、16は第２のデータレジスタ
131、132…の出力側に設けられた第２のマルチプレク
サ、17は第３のデータレジスタの141、142…出力側に設
けられた第３のマルチプレクサである。
れた第１のマルチプレクサ、16は第２のデータレジスタ
131、132…の出力側に設けられた第２のマルチプレク
サ、17は第３のデータレジスタの141、142…出力側に設
けられた第３のマルチプレクサである。
これらのマルチプレクサ15、16、17は、アナログデマ
ルチプレクサ・マルチプレクサ制御部18（以下、アナロ
グMPX、DMPX制御部と省略する）の信号によって同期し
て切換えられ、各データレジスタが保持しているデータ
を順次切換えて補正演算器19に出力する。
ルチプレクサ・マルチプレクサ制御部18（以下、アナロ
グMPX、DMPX制御部と省略する）の信号によって同期し
て切換えられ、各データレジスタが保持しているデータ
を順次切換えて補正演算器19に出力する。
すなわち、第１のマルチプレクサ15が電圧データD11
を出力するとき、第２のマルチプレクサ16はゲイン補正
データD21を、第３のマルチプレクサ17はオフセット補
正データD31を補正演算器19に出力する。
を出力するとき、第２のマルチプレクサ16はゲイン補正
データD21を、第３のマルチプレクサ17はオフセット補
正データD31を補正演算器19に出力する。
このように、補正演算部19は、アナログMPX、DMPX制
御部18の制御によって、D1n、D2n、D3n（ｎ＝１〜16）
までのデータが順次入力され、入力されたデータにもと
ずいて、例えばD4n＝D1n・D2n＋D3nのような補正演算を
行うようになっている。尚、この補正演算器19は、全加
算器で構成されていて、動作には、特にクロックを必要
としない。
御部18の制御によって、D1n、D2n、D3n（ｎ＝１〜16）
までのデータが順次入力され、入力されたデータにもと
ずいて、例えばD4n＝D1n・D2n＋D3nのような補正演算を
行うようになっている。尚、この補正演算器19は、全加
算器で構成されていて、動作には、特にクロックを必要
としない。
19aは補正演算器19の安定した後のデータ出力D4nを一
時的に保持するラッチで、アナログMPX、DMPX制御部18
のクロック信号CLKによってデータ出力D4nをDA変換器20
に出力する。
時的に保持するラッチで、アナログMPX、DMPX制御部18
のクロック信号CLKによってデータ出力D4nをDA変換器20
に出力する。
DA変換器20でDA変換されたデータ出力D4n（すなわち
基準電圧Vn）は、アナログMPX、DMPX制御部18の制御に
よってデマルチプレクサ21から順次、指定されたアドレ
スのサンプルホールドアンプ301、302…に出力される。
基準電圧Vn）は、アナログMPX、DMPX制御部18の制御に
よってデマルチプレクサ21から順次、指定されたアドレ
スのサンプルホールドアンプ301、302…に出力される。
尚、この回路は、図に示してあるように複数個、例え
ばｍ個、（ｍ＝３）設けられ、更に多くの基準電圧Vn×
ｍが得られるようになっている。各アナログMPX、DMPX
制御部18は、これらの基準電圧Vn×ｍを同期して出力で
きるように、各回路に同期したクロックを出力してい
る。
ばｍ個、（ｍ＝３）設けられ、更に多くの基準電圧Vn×
ｍが得られるようになっている。各アナログMPX、DMPX
制御部18は、これらの基準電圧Vn×ｍを同期して出力で
きるように、各回路に同期したクロックを出力してい
る。
第２図は、アナログMPX、DMPX制御部18を同期して動
作させるためのローカル発信器18Aの構成ブロック図
で、この例では、４個のアナログMPX、DMPX制御部18を
動作する場合を説明している。図中、18aは各アナログM
PX、DMPX制御部18を動作するクロック信号を出力するコ
ンパレタで、例えば、一方の入力端子に0Vの基準電圧が
入力されていて、他端の入力端子には信号源18bから共
通の正弦波信号が入力されている。このため従来の抵抗
とコンデンサから構成されたものと比べ、ビートの発生
もなく、同期したクロック信号を各アナログMPX、DMPX
制御部18に供給することができる。
作させるためのローカル発信器18Aの構成ブロック図
で、この例では、４個のアナログMPX、DMPX制御部18を
動作する場合を説明している。図中、18aは各アナログM
PX、DMPX制御部18を動作するクロック信号を出力するコ
ンパレタで、例えば、一方の入力端子に0Vの基準電圧が
入力されていて、他端の入力端子には信号源18bから共
通の正弦波信号が入力されている。このため従来の抵抗
とコンデンサから構成されたものと比べ、ビートの発生
もなく、同期したクロック信号を各アナログMPX、DMPX
制御部18に供給することができる。
第３図は、本考案の多出力基準電圧発生装置の動作を
示すタイムチャートである。（Ａ）は第１のデータレジ
スタ12nから出力される電圧データD1n、（Ｂ）は第３の
データレジスタ13nから出力されるゲイン補正データD
2n、（Ｃ）は第３のデータレジスタ14nから出力される
オフセット補正データD3n、（Ｄ）は補正演算器19のデ
ータ出力D4n、（Ｅ）はラッチ19aのデータ出力D4n、
（Ｆ）はアナログMPX、DMPX制御部18から出力されるク
ロック信号CLK、（Ｇ）はDA変換器20の出力Vn、（Ｈ）
はデマルチプレクサ21のオンしているスイッチ、（Ｉ）
はサンプルホールドアンプ30nにチャージされた電圧Vn
である。
示すタイムチャートである。（Ａ）は第１のデータレジ
スタ12nから出力される電圧データD1n、（Ｂ）は第３の
データレジスタ13nから出力されるゲイン補正データD
2n、（Ｃ）は第３のデータレジスタ14nから出力される
オフセット補正データD3n、（Ｄ）は補正演算器19のデ
ータ出力D4n、（Ｅ）はラッチ19aのデータ出力D4n、
（Ｆ）はアナログMPX、DMPX制御部18から出力されるク
ロック信号CLK、（Ｇ）はDA変換器20の出力Vn、（Ｈ）
はデマルチプレクサ21のオンしているスイッチ、（Ｉ）
はサンプルホールドアンプ30nにチャージされた電圧Vn
である。
データセレクタ部11は、CPUから電圧データD1nとこの
電圧データD1nを補正するためのゲイン補正データD2n及
びオフセット補正データD3nが入力される。
電圧データD1nを補正するためのゲイン補正データD2n及
びオフセット補正データD3nが入力される。
第１のデータレジスタ121は、アナログMPX、DMPX制御
部18のクロック信号CLKの立下りで、電圧データD11を補
正演算器19に出力する。このクロック信号CLKに同期し
て、第２のデータレジスタ131は、電圧データD11のゲイ
ンを補正するための第１のゲイン補正データD21を、第
３のデータレジスタ141はオフセットを補正するための
オフセット補正データD31をそれぞれ補正演算器19に出
力する。
部18のクロック信号CLKの立下りで、電圧データD11を補
正演算器19に出力する。このクロック信号CLKに同期し
て、第２のデータレジスタ131は、電圧データD11のゲイ
ンを補正するための第１のゲイン補正データD21を、第
３のデータレジスタ141はオフセットを補正するための
オフセット補正データD31をそれぞれ補正演算器19に出
力する。
補正演算器19は、D41＝（D11×D21）＋D31の演算を行
い、その出力データD41をラッチ19aに出力する。
い、その出力データD41をラッチ19aに出力する。
ラッチ19aは、次に発生するクロック信号CLKの立上が
りで、データ出力D41をDA変換器20に出力し、DA変換器2
0は、データ出力D41をDA変換し、基準電圧V1をデマルチ
プレクサ21に出力する。
りで、データ出力D41をDA変換器20に出力し、DA変換器2
0は、データ出力D41をDA変換し、基準電圧V1をデマルチ
プレクサ21に出力する。
このクロック信号CLKが立ち下ると、第１、第２、第
３のデータレジスタ122、132、142は電圧データD12及び
補正データD22、D32を出力し、補正演算器19はこの入力
されたデータに基づいて補正演算を行う（すなわち、電
圧データD12について、のプロセスが繰返される）。
３のデータレジスタ122、132、142は電圧データD12及び
補正データD22、D32を出力し、補正演算器19はこの入力
されたデータに基づいて補正演算を行う（すなわち、電
圧データD12について、のプロセスが繰返される）。
一方、デマルチプレクサ21は、このクロック信号CLK
の立下りに同期して第１のスイッチをオンし、DA変換さ
れた基準電圧V1をサンプルホールドアンプ301にチャー
ジする。
の立下りに同期して第１のスイッチをオンし、DA変換さ
れた基準電圧V1をサンプルホールドアンプ301にチャー
ジする。
以下、同様に、電圧データD13、D14…D1nについて、
〜のプロセスが繰り返される。
〜のプロセスが繰り返される。
＜考案の効果＞ 以上詳細に説明したように、本願考案の多出力基準電
圧発生装置は、第１のデータレジスタから与えられる電
圧データ毎に、第２、第３のデータレジスタのゲイン及
びオフセット補正データを選択して与え、補正演算器で
補正演算を行って出力データを得ているので、多数の基
準電圧を少ない電圧データから高速に、安定なものとし
て得ることができる。
圧発生装置は、第１のデータレジスタから与えられる電
圧データ毎に、第２、第３のデータレジスタのゲイン及
びオフセット補正データを選択して与え、補正演算器で
補正演算を行って出力データを得ているので、多数の基
準電圧を少ない電圧データから高速に、安定なものとし
て得ることができる。
第１図は本考案の多出力基準電圧発生装置の構成ブロッ
ク図、第２図は本発明のアナログMPX、DMPX制御部のロ
ーカルクロック発生器、第３図は本考案の動作を説明す
るためのタイムチャート、第４図は従来の多出力基準電
圧発生装置の構成ブロック図である。 10…データ補正部、12n…第１のデータレジスタ、13n…
第２のデータレジスタ、14n…第３のデータレジスタ、1
8…アナログMPX、DMPX制御部、19…補正演算器、19a…
ラッチ、20…DA変換器。
ク図、第２図は本発明のアナログMPX、DMPX制御部のロ
ーカルクロック発生器、第３図は本考案の動作を説明す
るためのタイムチャート、第４図は従来の多出力基準電
圧発生装置の構成ブロック図である。 10…データ補正部、12n…第１のデータレジスタ、13n…
第２のデータレジスタ、14n…第３のデータレジスタ、1
8…アナログMPX、DMPX制御部、19…補正演算器、19a…
ラッチ、20…DA変換器。
Claims (1)
- 【請求項１】複数の第１のデータレジスタから与えられ
る電圧データをマルチプレクサを介してDA変換器に与え
てDA変換した後、デマルチプレクサを介して複数のサン
プルホールド回路に出力して基準電圧を得る多出力基準
電圧発生装置であって、 前記電圧データのゲインエラーを補正するゲイン補正デ
ータが保持された複数の第２のデータレジスタと、 前記電圧データのオフセットエラーを補正するオフセッ
ト補正データが保持された複数の第３のデータレジスタ
と、 前記第１のデータレジスタから与えられる電圧データ
と、前記第２、第３のデータレジスタから選択されたゲ
イン及びオフセット補正データとに基づいて補正演算を
行い、得られた出力データを前記DA変換器に出力する補
正演算器と、 を有したことを特徴とした多出力基準電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990126185U JP2510228Y2 (ja) | 1990-11-28 | 1990-11-28 | 多出力基準電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990126185U JP2510228Y2 (ja) | 1990-11-28 | 1990-11-28 | 多出力基準電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0482709U JPH0482709U (ja) | 1992-07-17 |
| JP2510228Y2 true JP2510228Y2 (ja) | 1996-09-11 |
Family
ID=31873751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990126185U Expired - Fee Related JP2510228Y2 (ja) | 1990-11-28 | 1990-11-28 | 多出力基準電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510228Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293413A (ja) * | 1988-05-23 | 1989-11-27 | Nec Corp | 基準電圧発生回路 |
-
1990
- 1990-11-28 JP JP1990126185U patent/JP2510228Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0482709U (ja) | 1992-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62149224A (ja) | アナログ・デジタル変換装置用校正方法 | |
| US4903024A (en) | A/D converter system with error correction and calibration apparatus and method | |
| JP2003133954A (ja) | インターリーブａ／ｄ変換器の校正方法 | |
| TWI404958B (zh) | 測試裝置以及測試模組 | |
| JP2510228Y2 (ja) | 多出力基準電圧発生装置 | |
| JPH02306722A (ja) | Ｄ／ａ変換装置 | |
| JPH09252251A (ja) | 多相クロック信号発生回路およびアナログ・ディジタル変換器 | |
| CN112152623A (zh) | 用于测试模数转换器的系统和方法 | |
| Leach et al. | Design and operation of a multiple readout CCD camera controller | |
| JP2002214256A (ja) | ３相交流計測装置 | |
| JPH03254524A (ja) | Ａ／ｄ変換器 | |
| JP3074988B2 (ja) | Ｉｃテスタ | |
| JPH01274201A (ja) | ディジタル制御装置 | |
| JPS63298076A (ja) | タイミング信号発生器 | |
| JPH0628339B2 (ja) | アナログ・ディジタル変換装置 | |
| JPS59211194A (ja) | 工業計器自動試験装置 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JP3067688U (ja) | 半導体試験装置 | |
| JPH08221503A (ja) | 内積演算器 | |
| SU862353A2 (ru) | Цифровой генератор гармонических колебаний | |
| JPH0585875B2 (ja) | ||
| JP3068504U (ja) | 半導体試験装置 | |
| JP3014864B2 (ja) | 制御信号生成装置 | |
| JP2000338194A (ja) | 半導体試験装置の信号発生回路 | |
| JPS62169511A (ja) | デイジタル遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |