JPH01274201A - ディジタル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、制御用計算機や計測用データ収集７ステム
等において、アナログ信号の入出力および処理を行うデ
ィジタル制御装置に関する。

〔従来の技術〕

第５図は従来のディジタル制御装置を示し、２１は各種
演算処理を行うプロセッサ、２２は各種データやプログ
ラムを格納するメモリ、２３はアナログ入力回路、２４
はアナログ出力回路、２５．２６は上記各プロセッサ２
１．メモリ２２．アナログ入力回路２３．アナログ出力
回路２４をつなぐアドレスバスおよびデータバスである
。

第６図はアナログ入力回路２３の詳細を示し、Ａ１〜Ａ
ｎは外部からのアナログ入力信号、１はチャネル選択信
号に従って、上記アナログ入力信号ＡＩ−Ａｎを時分割
的に逐次送出させるマルチプレクサ回路、２はゲイン調
整用アンプ、３．４はゲイン調整用抵抗およびオフセッ
ト調整用抵抗、５は保持性能の優れたサンプルホールド
アンプ（以下、シ１アンプという）、６はアナログ信号
をディジタル信号Ｄ１〜Ｄｔに変換するアナログ／ディ
ジタル変換器（以下、〜Φ変換器という）、７は固定抵
抗である。

また、第７図はアナログ出力回路の詳細を示し、８はデ
ィジタル信号Ｄ１〜ＤＬをアナログ信号に変換するディ
ジタル／アナログ変換器（以下、Ｄ／Ａ変換器という）
、１０はゲイン調整用アンプ、１１゜１２はゲイン調整
用抵抗およびオフセラ、ト調整用抵抗、５１〜５ｍはＳ
／Ｈアンプ、９１〜９ｍはバッファアンプ、Ａｌ−Ａｍ
は外部に出力されるアナログ出力信号、１３は固定抵抗
である。

次に動作について説明する。まず、第６図について、ｉ
番目のアナログ入力信号Ａｉを入力する場合の動作につ
いて説明する。

まず、Ｓ／Ｈアンプ５をサンプルモードにし、マルチプ
レクサ回路１の１番目のチャネルを選択すると、アナロ
グ入力信号Ａｉが、マルチプレクサ回路１の出力側に現
われ、ゲイン調整用アンプ２で所定の電圧レベルにされ
、　Ｓ／Ｈアンプ５を介して〜Φ変換器６に入力される
。マルチプレクサ回路１．Ｓ／Ｈアンプ５によるアナロ
グ入力信号の伝搬遅延時間の後、シ１アンプ５をホール
ドモードにすれば、その時点での入力電圧が保持され、
保持電圧を〜Φ変換器６によりアナログ／ディジタル変
換してアナログ入力信号Ａ１に対応するディジタル信号
Ｄ１〜Ｄｔが得られる。以上のような手順で、例えばア
ナログ入力信号１〜５Ｖがディジタル値８００〜４００
０に変換される。

次に、第７図について、ｊ番目のアナログ出力Ａｊを出
力する動作について説明する。

まず、アナログ出力Ａｊに対応するディジタルＤ１〜Ｄ
ｔをンＡ変換器８に出力し、ディジタル／アナログ変換
指令を出力する。変換終了後に、ゲイン調整用アンプ２
で所定の電圧レベルに調整された電圧がＳ／４（アンプ
５１〜５ｍに入力される。ここでｊ番目のＳ２イＨアン
プのみサンプルモードとすれば、バッファアンプ９ｊを
通して、この時のＤ１〜Ｄｔに対応するアナログ出力Ａ
ｊが得られる。

以上のような手順で、例えばディジタル値８００〜４０
００がアナログ出力信号１〜５ｖに変換される。

以上のように、従来のディジタル制御装置では、アナロ
グ入力回路２３およびアナログ出力回路２４において外
部からの複数のアナログ入力信号を順次選択走査して〜
Φ変換したシ、Ｄ／Ａ変換後の保持電圧を順次保持して
、複数のアナログ出力信号としている。

〔発明が解決しようとする課題〕

従来のディジタル制御装置は以上のように構成されてい
るので、アナログ／ディジタル変換、ディジタル／アナ
ログ変換後の変換桁数としては２進数８ビツト〜１６ビ
ツトで、通常１２ビツトが使用され、このとき約０．１
％程度の変換精度とすると、この変換精度をすべてのチ
ャネルに対して得る九めには、特性の安定した高精度の
構成要素と上記のような調整用抵抗３，４を用いなけれ
ばならず、材料費や試験費が高いものについてしまうな
どの問題点があった。

尚、近似技術として特公昭５４−３０８７１号がある。

この発明は、上記のような問題点を解消するためになさ
れたもので、アナログ入力回路およびアナログ出力回路
に試験時間のかかる調整用抵抗を使用せず、安価な部品
で回路を構成し、すべてのチャネルに対して、０．１％
程度の変換精度を達成できるディジタル制御装置を得る
ことを目的とする０ 〔課題を解決するための手段〕 この発明に係るディジタル制御装置は、アナログ入力回
路およびディジタル出力回路の変換精度を上げるために
、補正データを生成するための補正データ生成回路と、
この補正データを用いて、構成要素の特性のばらつきが
変換精度に与える影響を小さくするように補正する補正
回路とを設けることによシ、アナログ／ディジタルデー
タの高精度の変換精度を達成出来るようにしたものであ
る。

〔作用〕 この発明における補正回路は、補正データ生成回路によ
シ基準信号に対する補正データをあらかじめ与えておけ
ば、通常信号に対しては、この補正データを使用して、
構成要素のばらつきが変換精度に与える影響を小さくす
るように作用する。

〔実施例〕

以下に、この発明の一実施例を図について説明する。第
１図において、２７はアドレスバス２５−。

データバス２６につながれた補正回路で、これには補正
データを書き変えるメモリ２９が設けられている。２８
はその補正データを生成するための補正データ生成回路
である。なお、このほかの第５図に示したものと同一の
ブロックには同一符号を付して、その重複する説明を省
略する。

第２図は第１図に示すアナログ入力回路２３と補正回路
２７に相当するハード的な補正回路２７Ａとの具体例を
示し、図において、Ａ１〜Ａｎは外部からのアナログ入
力信号、１はチャネル選択信号に従って上記アナログ入
力信号Ａ１〜Ａｎを時分割的に逐次送出させるマルチプ
レクサ回路、２はゲイン調整用アンプ、５は保持性能の
優れたＳＡアンプ、６はアナログ信号をディジタル信号
に変換するｋの変換器、２７Ａはアナログ／ディジタル
変換されたディジタル信号を補正する補正回路、７゜１
４は固定抵抗である。

また、第３図はアナログ出力回路２４と補正回路２７に
相当するハード的な補正回路２７Ｂとを示し、８はディ
ジタル信号をアナログ信号に変換するＤ／Ａ変換器、１
０はゲイン調整用アンプ、５１〜５ｍはＳ／Ｈアンプ、
９１〜９ｍはバッファアンプ、Ａ、−Ａｍは外部に出力
されるアナログ信号、１２は前もってＤ／Ａ変換器８へ
のディジタル信号を補正するための補正回路、１３．１
５は固定抵抗である０ 次に動作について説明する。まず、第２′図について、
１番目のアナログ入力信号Ａｉを入力する場合を考える
と、アナログデータの入出力に関しては従来例とまった
く同様の動作をするが、補正回路２７Ａがなければ、各
構成要素のばらつきのために、例えば入力信号１〜５ｖ
に対して０．１％程度の変換精度で、ディジタル値８０
０〜４０００に変換することは困難である。しかし、こ
の種の回路はゲイン、オフセット等のばらつきはあるも
のの、〜Φ変換特性のりニアリティは比較的良いので、
あらかじめ基準信号入力時のにΦ変換特性を知っておく
と、それを通常入力時の補正データとして使用でき、こ
れにもとづいて変換精度を改善することができる。例え
ば、基準入力ＩＶ、５Ｖに対する〜Φ変換データが補正
データ生成回路２８によシ各々ｘ１　、ｘ２であること
がわかれば、〜Φ変換後の任意のデータＸを補正回路２
Ｔで、下式２　　Ｘｌ を用いて補正すれば、入力信号１〜５ｖに対して正確に
ディジタル値８００〜４０００に変換出来る。この変換
は、第４図に示すようにＸの値をｙの値に変換するデー
タがあらかじめ書込まれたＲＡＭ　。

ＥＥＰＲＯＭ等の書換え可能なメモリ２９を使用して実
現出来る。

同様に、第３図においても、補正回路２７Ｂがなければ
各構成要素のばらつきのために、例えばディジタル値８
００〜４０００に対して、これを０．１％程度の変換精
度で出力信号１〜５Ｖに変換することは困難である。こ
の場合も、ゲイン、オフセット等のばらつきはあるもの
の、Ｄ／Ａ変換特性のリニアリティは比較的良いので、
あらかじめ基準信号出力時のＤ／Ａ変換特性を知ってお
くと、それを通常出力時の補正データとして使用出来る
。例えば、基準出力ＩＶ、５ＶＫ対するディジタル値が
補正データ生成回路２８により、Ｘ３＊１４であること
がわかれば、ディジタル値Ｘに対して、次式％式％） で補正すれば、ディジタル値８００〜４０００を出力信
号１〜５ｖに正確に変換出来る。この変換も、書換え可
能なメモリ２９を使用して実現出来る。

なお、上記実施例では補正回路２Ｔとして、説明上ハー
ドウェアを想定して説明したが、プロセッサやメモリを
有するディジタルシステムにおいては、ン７トウエアに
よる実現も可能である。

〔発明の効果〕

以上のように、この発明によれば、アナログ入力回路お
よびアナログ出力回路の構成要素のばらつきを補正する
ための補正データを補正データ生成回路によって生成し
、さらＫこの補正データを用いて補正することによシ、
アナログデータとディジタルデータとの相互の変換を正
確に行えるように構成したので、簡単かつ安価な回路の
付加のみですべてのチャネルに対して、０．１％程度の
変換精度を達成出来るものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル制御装置
を示すブロック接続図、第２図は第１図に示すアナログ
入力回路および補正回路のブロック接続図、第３図は第
１図に示すアナログ出力回路および補正回路を示すブロ
ック接続図、第４図は補正回路の説明図、第５図は従来
のディジタル制御装置を示すブロック接続図、第６図は
従来のアナログ入力回路を示すブロック接続図、第７図
は従来のアナログ出力回路を示すブロック接続図である
。 ２１はプロセッサ、２２はメモリ、２３はアナログ入力
回路、２４はアナログ出力回路、２７は補正回路、２８
は補正データ生成回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. プロセッサ、メモリ、アナログ入力回路およびアナログ
   出力回路を有するディジタル制御装置において、上記ア
   ナログ入力回路およびアナログ出力回路の基準信号に対
   する補正データを生成する補正データ生成回路と、上記
   補正データを用いて上記アナログ入力回路およびアナロ
   グ出力回路の構成要素のばらつきが変換精度に与える影
   響を補正する補正回路とを備えたことを特徴とするディ
   ジタル制御装置。