JPS6386016A - アナログ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数のアナログ信号を層れた安定性をもっ
て処理するアナログ入力装置に関する。

（従来の技術） 近年の電子機器等の発達により、電子は器等に要求され
る機能も多様化しており、これにともなって、処理する
信号の数も増加する傾向にある。

第４図は、このように複数のアナログ入力信号を処理す
るアナログ信号入力装置の一従来構成を示す図である。

同図に示すアナログ入力装置１は、複数のアナログ入力
信号Ａ１〜へ〇を増幅した後デジタル信号に変換して、
このデジタル信号をコンピュータ（ＣＰＵ）２に供給す
るものである。

すなわち、外部から与えられる複数のアナログ入力信号
へ１〜Ａｎは、それぞれのアナログ入力信号Ａ１〜へ〇
に対応した絶縁増幅器３を構成する各演算増幅器４にそ
れぞれ入力されて増幅された後、絶縁処理が行なわれる
。増幅及び絶縁処理された絶縁増幅器３のそれぞれの出
力は、半導体スイッチ等で構成されたスキャン回路（マ
ルチプレクサ）５により、演算増幅器６に時分割的に順
次選択入力される。演算増幅器６に選択入力されたそれ
ぞれの絶縁増幅器３の出力は増幅された後、こり倉ｔ　
「 サンプルホールド増幅器７に入力されて、カカ玉増幅さ
れ一時的に保持される。サンプルホールド増幅器７の出
力は、アナログ・デジタル変換器＜Ａ／Ｄ変換器）８に
入力されて、デジタル信号に変換され、このデジタル信
号が、スキャン回路５、演算増幅器６、サンプルホール
ド増幅器７、Ａ／Ｄ変換器８を制御する制御回路９を介
してＣＰｉＪ２に供給される。

このようなアナログ入力装置においては、複数のアナロ
グ入力信号Ａ１〜Ａｎを入力するそれぞれの絶縁増幅器
３に演算増幅器４を用いているために、各演算増幅器４
毎にオフセット及びゲインの誤差が生じるという問題が
あった。

（発明が解決しようとする問題点） 以上説明したように、上述したアナログ入力装置あって
は、各演算増幅器４毎にオフセット及びゲインの誤差が
生じていた。このため、それぞれの演算増幅器４の中か
ら代表する１つの演算増幅器４を選択し、この選択され
た演算増幅器４のオフセット及びゲインを基準として他
のすべての演算増幅器４のオフセット及びゲインを補正
しようとした場合には、各演算増幅器４毎にオフセット
及びゲインの温度変化、電源変動、経時変化等に対する
安定度が異なるので、すべての演算増幅器４のオフセッ
ト及びゲインの補正を行なうことは困難である。

一方、各演算増幅器４毎にオフセット及びゲイン調整用
の回路を設けた場合には、調整工数及びメンテナンス工
数の増加を招くことになる。

また、アナログ入力装置内で補正を行なわず、このアナ
ログ入力装置の出力が供給される例えばコンピュータに
おいて補正を行なおうとする場合には、コンピュータに
補正用の回路を設けなければならず、コンピュータに負
担をかけることになる。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、調整工数及びメンテナンス
工数の増加を招くことなく、各演算増幅器毎のオフセッ
ト及びゲインの誤差をなくして、安定性の優れたアナロ
グ入力装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、複数のアナログ入力信号を
それぞれのアナログ入力信号に対応した各演算増幅器に
より増幅し、それぞれの増幅器の出力を順次選択してそ
れぞれデジタル出力信号に変換するアナログ入力装置に
おいて、この発明は、前記各演算増幅器の利得を補正す
るための基準電圧を発生する基準電圧発生手段と、前記
アナログ入力信号と前記基準電圧及び前記演算増幅器の
オフセットを測定するための同一レベルの信号とを前記
各演算増幅器に選択的に供給する切換手段と、前記基準
電圧を前記各演算増幅器に与えることにより前記各演算
増幅器の利得補正値を算出するとともに前記同一レベル
の信号を前記各演算増幅器に与えることにより前記各演
算増幅器のオフセット補正値を算出する補正値算出手段
と、前記利得補正値及びオフセット補正値を格納する第
１格納手段と、前記それぞれのデジタル出力信号に前記
第１格納手段から読み出した当該デジタル出力信号に対
応した前記利得補正値及びオフセット補正値を加えてそ
れぞれのデジタル出力信号の利得及びオフセットの補正
を行なう補正手段と、この補正手段からの補正されたデ
ジタル出力信号を再起動時の補正データとして格納する
第２格納手段と、前記切換手段の切換動作及び前記第１
格納手段における補正値の入出力ならびに前記第２格納
手段におけるデジタル出力信号の入出力を制御する制御
手段とから構成される。

（作用） この発明のアナログ入力装置にあっては、複数のアナロ
グ入力信号をそれぞれに対応した演算増幅器により増幅
して、それぞれの増幅出力をデジタル信号に変換したデ
ジタル出力信号に、必要に応じて随時算出された各演算
増幅器のオフセット補正値及びゲイン補正値を加えて、
それぞれのデジタル出力信号の補正を行なっている。

（実施例） 以下、図面を用いてこの発明の一実施例を説明する。

第１図はこの発明の一実施例に係るアナログ入力装置の
構成を示す図である。同図に示すアナログ入力装置は、
アナログ入力信号を入力してデジタル信号に変換する入
力部１０と、デジタルデータのオフセットと利（ｑを補
正する補正部１１とから構成されている。なお、第１図
において第５図と同符号のものは同一機能を有するもの
であり、その説明は省略する。

入力部１０は、第５図に示した絶縁増幅器３、スキャン
回路５、演算増幅器６、サンプルホールド増幅器７、Ａ
／Ｄ変換器８を有しており、前述したと同様に入力され
るアナログ入力信号Ａ＋〜Ａｎを増幅してデジタル信号
に変換する。

さらに、入力部１０は、基準電圧発生回路１２、スイッ
チ群１３、駆動回路１４を有している。基準電圧発生回
路１２は、各演算増幅器４の利得を補正するため基準電
圧を発生するものである。

スイッチ群１３は、スイッチ１４，１５、Ｋ１〜ＫＯと
から構成されている。スイッチ１４は、基準電圧を各演
算増幅器４に供給するものであり、スイッチ１５は各演
障増幅器４のオフセット値を求めるために各演算増幅器
４の入力端を短絡するものである。スイッチに１〜Ｋｎ
は、アナログ入力信号Ａ１〜Ａｎと各演算増幅器４に入
力されるとともに、各演算増幅器４の入力端をスイッチ
１４．１５側に切換えるものである。

駆動回路１７は、スイッチ群１３の各スイッチ１４．１
５、Ｋ１〜Ｋｎ及びスキャン回路５の切換動作を行なう
とともに、演算増幅器６、サンプルホールド増幅器７、
Ａ／Ｄ変換器８の駆動制御を行なうものである。

補正部１１は、入力部１０のＡ／Ｄ変換器８から出力さ
れるデジタル信号のオフセット及び利得の補正を行なう
補正回路１８を有している。補正回路１８は記憶回路（
ＲＡＭ）１９及びレジスタ２０．２１と加算回路２２と
マルチプライヤ回路２３とから構成されている。

ＲＡＭ１８は第２図に示すように、デジタル変換後のそ
れぞれのアナログ入力信号Ａｔ−Ａｎのオフセット及び
利得の補正を行うオフセット補正値及び利ｊ！？補正値
を格納する。また、ＲＡＭ１９には装置の電源が停止し
た時にＲＡＭ１８の記憶内容を保持するためのバッテリ
ーバックアップ回路２４が接続されている。レジスタ２
ｏはＲＡ　Ｍ２Ｏに格納されたオフセット補正値を一時
保持するものであり、レジスタ２１はＲＡＭ１９に格納
された利得補正値を一時格納するものである。

加算器２２は、デジタル信号に変換されたそれぞれのア
ナログ入力信号Ａ１〜へ〇とレジスタ２０に一時保持さ
れるオフセット補正値とを加重して、デジタル信号に変
換されたそれぞれのアナログ入力信号Ａ１〜へ〇のオフ
セット補正を行なうものである。マルチプライヤ回路２
３は、加算器２２の出力とレジスタ２１に一時保持され
た利得補正値とを加算して、デジタル信号に変換されて
オフセット補正されたそれぞれのアナログ入力信号Ａ１
〜へ〇の利得補正を行なうものである。

さらに、補正部１１は、記憶回路（ＲＡ〜１）２４、ラ
イト制御回路２５、リード制御回路２６、レジスタ２７
を有している。ＲＡ　Ｍ　２４は第３図に示すように、
アナログ入力信号ＡＩ〜Ａｎをデジタル信号に変換した
デジタル出力信号、マルチプライヤ回路２３から供給さ
れるオフセット及び利得を補正した補正済デジタル出力
信号及び、各演算増幅器４のオフセットと各演算増幅器
４に基準電圧を与えた時の利得との補正用データを格納
するものである。

ライト制御回路２５は、ＲＡＭ２における書込み時のラ
イトアドレスをＲＡＭ２に供給制御するものであり、リ
ード制御回路２６は、ＲＡＭ２に格納されたデータの読
出し時のリードアドレスをＲＡＭ、２に供給制御するも
のである。レジスタ２７は、ライト制御回路２５から与
えられるライトアドレスを一時保持して、ＲＡＭ２５に
出込まれるデータの書込み領域を制御するものである。

さらにまた、補正部１１は、アドレス制御回路２８、制
御信号発生回路２９、マイクロプロセッサ３０．パスア
ビター３１を有している。アドレス制御回路２８は、駆
動回路１７を介してスイッチ群１３及びスキャン回路５
における各スイッチの選択切換制御を行なうものである
。ｆｌｉ（Ｉ御信号発生回路２８は、入力部１０の制御
信号を発生するものである。マイクロプロセッサ３０は
補正部１１を制御するとともに、オフセット補正値及び
利得補正値の算出を行なうものである。

以上説明したように、この実施例は構成されており、次
にこの実施例の作用を第４図を用いて説明する。

マイクロプロセッサ３０及びアドレス制御回路２８の制
御のもとに駆動回路１７によりスイッチ１５がオン状態
になるとともに、スイッチに１〜）（ｎがスイッチ１５
側に接続されるように切換えられると、各演算増幅器４
の入力端はそれぞれ短絡されて、各演算増幅器４のそれ
ぞれの出力はスキャン回路５のスイッチ８１〜３ｎによ
り順次選択されて、Ａ／Ｄ変換器８によりデジタル信号
に変換される。

Ａ／Ｄ変換器８から出力されるそれぞれのデジタル出力
信号は、オフセット補正用データとしてＲＡＭ２４に格
納される。このオフセット補正用データは、マイクロプ
ロセッサ３０に入力され、オフセット補正用データに所
定の補正データが加えられて、各演算増幅器４のそれぞ
れのオフセット補正値が算出される。このオフセット補
正値はＲＡＭ１９に入力されて格納される。

次に、スイッチ１５がオフ状態になるとともにスイッチ
１４がオン状態になると、基準電圧が各演算増幅器４の
入力端に入力されて、上ｊボしたと同様にして各演算増
幅器４のそれぞれの利得補正値が算出される。この利得
補正値はオフセット補正値と同様にＲＡＭ１９に入力さ
れて格納される。

次に、スイッチに１〜Ｋｎが、マイクロコンピュータ３
０及びアドレス制御回路２８の制御のもとに駆動回路１
７により切換えられて、アナログ入力信号Ａ１〜へ〇が
それぞれに各演算増幅器４に与えられる。それぞれのア
ナログ入力信号は、各演算増幅器４で増幅された後Ａ／
Ｄ変換器８に゛よりデジタル信号に変換される。アナロ
グ入力信号Ａ＋−Ａｎに対応するそれぞれのデジタル出
力信号は、加算回路２２に入力されてＲＡＭ１９に格納
されたオフセット補正値が加えられる。加算器２２の出
力はマルチプライヤ回路２３に入力されて、ＲＡＭ１９
に格納された利１ｑ補正値が加えられる。

このようにして、それぞれのアナログ入力信号Ａ１〜へ
〇のオフセット及び利１ｑの補正が行なわれて、それぞ
れのアナログ入力信号Ａ１〜Ａｎに対する補正済デジタ
ル出力信号がＲＡＭ２４に供給されて格納され、インタ
ーフェイス回路３２を介して外部のＣＰＩＪ２に与えら
れる。したがって、各演算増幅器４毎において生じるオ
フセット及び利得の誤差をなくすことができる。

また、ＲＡＭ１９にバッテリーバックアップ回路が接続
されているので、電源が停止されても格納されている情
報は破壊されることはなく、アナログ入力装置の電源停
止後の再起動時に、ＲＡＭ１９に格納されたオフセット
補正値及び利（ｑ補正値を用いて、ただちにアナログ入
力信号の処理を行なうことができる。

なお、基準電圧発生回路１２及びスイッチ１４゜１５の
かわりに１９電圧をチェックするチェック端子３３を設
けて、このチェック端子から基準電圧を各演算増幅器４
に与えることにより、各演算増幅器４のオフセット及び
利得補正値をｎ出してもよい。

［発明の効果］ 以上説明したように、この発明によれば、複数のアナロ
グ入力信号をそれぞれに対応した演算増幅器により増幅
して、それぞれの増幅出力をデジタル信号に変換したデ
ジタル出力信号に、必要に応じて随時算出された各演算
増幅器のオフセット補正圃及びゲイン補正値を加えて、
それぞれのデジタル出力信号の補正を行なうようにした
ので、各演算増幅器毎のオフセット及び利１ワの調整工
数とメンテナンス工数を増加させることなく、それぞれ
のアナログ入力信号におけるオフセット及び利得の誤差
をなくして、温度変化、電源変動、経時変化に対する安
定度の優れたアナログ入力装置を提供することができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るアナログ入力装置の
構成図、第２図は第１図におけるＲＡＭ１つのデータマ
ツプ図、第３図は第１図におけるＲＡＭ２４のデータマ
ツプ図、第４図は第１図のタイミングチャート、第５図
ｔよアナログ人力装ηの一従来例を示す構成図である。 （図の主要な部分を表わす符号の説明）４・・・演算増
幅器 １０・・・入力部 １３・・・スイッチ群 １９．２４・・・ＲＡＭ ３０・・・マイクロプロセッサ 第２図 第３図 ｒ’、＋Ｏ鴬べＲ晒栄

Claims (1)

【特許請求の範囲】
1. 複数のアナログ入力信号をそれぞれのアナログ入力信号
   に対応した各演算増幅器により増幅し、それぞれの増幅
   器の出力を順次選択してそれぞれデジタル出力信号に変
   換するアナログ入力装置において、前記各演算増幅器の
   利得を補正するための基準電圧を発生する基準電圧発生
   手段と、前記アナログ入力信号と前記基準電圧及び前記
   演算増幅器のオフセットを測定するための同一レベルの
   信号とを前記各演算増幅器に選択的に供給する切換手段
   と、前記基準電圧を前記各演算増幅器に与えることによ
   り前記各演算増幅器の利得補正値を算出するとともに前
   記同一レベルの信号を前記各演算増幅器に与えることに
   より前記各演算増幅器のオフセット補正値を算出する補
   正値算出手段と、前記利得補正値及びオフセット補正値
   を格納する第１格納手段と、前記それぞれのデジタル出
   力信号に前記第１格納手段から読み出した当該デジタル
   出力信号に対応した前記利得補正値及びオフセット補正
   値を加えてそれぞれのデジタル出力信号の利得及びオフ
   セットの補正を行なう補正手段と、この補正手段からの
   補正されたデジタル出力信号を再起動時の補正データと
   して格納する第２格納手段と、前記切換手段の切換動作
   及び前記第１格納手段における補正値の入出力ならびに
   前記第２格納手段におけるデジタル出力信号の入出力を
   制御する制御手段とを有することを特徴とするアナログ
   入力装置。