JPH10300826A - アナログ測定ユニットのデジタルキャリブレーション方法 - Google Patents
アナログ測定ユニットのデジタルキャリブレーション方法Info
- Publication number
- JPH10300826A JPH10300826A JP9111655A JP11165597A JPH10300826A JP H10300826 A JPH10300826 A JP H10300826A JP 9111655 A JP9111655 A JP 9111655A JP 11165597 A JP11165597 A JP 11165597A JP H10300826 A JPH10300826 A JP H10300826A
- Authority
- JP
- Japan
- Prior art keywords
- digital code
- voltage
- digital
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 キャリブレーションのための調整用回路を削
除し、演算器を用いて補正の調整範囲を広げると共に、
回路構成を安価なものとし、かつ、精度の高いキャリブ
レーションを行う。 【解決手段】 テストコントローラ１からの情報により
キャリブレーションデータの演算を行う演算器３と、テ
ストコントローラ１からのデータ取得情報及び演算器３
からの演算結果を格納するメモリ４と、演算器３からの
設定データとデコード回路５からの制御信号を入力とす
るＤＡＣ６、ＡＤＣ８を備え、ＤＡＣ６、ＡＤＣ８の入
出力を測定して補正データを演算器３で算出する。
除し、演算器を用いて補正の調整範囲を広げると共に、
回路構成を安価なものとし、かつ、精度の高いキャリブ
レーションを行う。 【解決手段】 テストコントローラ１からの情報により
キャリブレーションデータの演算を行う演算器３と、テ
ストコントローラ１からのデータ取得情報及び演算器３
からの演算結果を格納するメモリ４と、演算器３からの
設定データとデコード回路５からの制御信号を入力とす
るＤＡＣ６、ＡＤＣ８を備え、ＤＡＣ６、ＡＤＣ８の入
出力を測定して補正データを演算器３で算出する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣテスタ等のア
ナログ測定ユニットのキャリブレーション方法に関す
る。
ナログ測定ユニットのキャリブレーション方法に関す
る。
【０００２】
【従来の技術】従来におけるアナログ測定ユニットのキ
ャリブレーションを行うための回路構成図を図５に示
す。図５の２０はキャリブレーションデータを取得する
ための設定データを出力するテストコントローラ、２１
はテストコントローラ２０とアナログ測定ユニットとの
間に設けられたＩ／Ｏ制御回路である。
ャリブレーションを行うための回路構成図を図５に示
す。図５の２０はキャリブレーションデータを取得する
ための設定データを出力するテストコントローラ、２１
はテストコントローラ２０とアナログ測定ユニットとの
間に設けられたＩ／Ｏ制御回路である。
【０００３】２２ａ〜２２ｅはレジスタ、２３はデジタ
ル・アナログ変換器（以下、「ＤＡＣ」という）、２４
はアナログ・デジタル変換器（以下、「ＡＤＣ」とい
う）、２５〜２８は調整用ＤＡＣ、２９は設定値出力用
のアナログ回路、３０はユニット入出力点における電圧
検出用のアナログ回路であり、これらによってアナログ
測定ユニットが構成されている。そして、テストコント
ローラ２０から供給されるデジタルコードデータに応じ
た電圧を図中のユニット入出力点にて発生させると共
に、ユニット入出力点に印加された電圧をデジタル信号
に変換してテストコントローラ２０側へ伝達する。
ル・アナログ変換器（以下、「ＤＡＣ」という）、２４
はアナログ・デジタル変換器（以下、「ＡＤＣ」とい
う）、２５〜２８は調整用ＤＡＣ、２９は設定値出力用
のアナログ回路、３０はユニット入出力点における電圧
検出用のアナログ回路であり、これらによってアナログ
測定ユニットが構成されている。そして、テストコント
ローラ２０から供給されるデジタルコードデータに応じ
た電圧を図中のユニット入出力点にて発生させると共
に、ユニット入出力点に印加された電圧をデジタル信号
に変換してテストコントローラ２０側へ伝達する。
【０００４】アナログ測定ユニットにおいては、ＤＡＣ
２３がゲイン及びオフセット調整用端子を備えており、
ゲイン調整用端子にゲイン調整用ＤＡＣ２５、オフセッ
ト調整用端子にオフセット調整用ＤＡＣ２６が接続さ
れ、これらによってＤＡＣ２３の補正調整を行うように
なっている。すなわち、ＤＡＣ２３のオフセット調整
は、テストコントローラ２０から“−ＦＵＬＬ”コード
データをレジスタ２２ｂに書込んでこれをＤＡＣ２３に
印加し、このときのユニット入出力点における電圧測定
値がＤＡＣ２３の出力振幅の最大負電圧となるように、
テストコントローラ２０からレジスタ２２ｃにデジタル
コードデータを書込み、オフセット調整用ＤＡＣ２６の
入力に印加してオフセットを補正することによって行
う。
２３がゲイン及びオフセット調整用端子を備えており、
ゲイン調整用端子にゲイン調整用ＤＡＣ２５、オフセッ
ト調整用端子にオフセット調整用ＤＡＣ２６が接続さ
れ、これらによってＤＡＣ２３の補正調整を行うように
なっている。すなわち、ＤＡＣ２３のオフセット調整
は、テストコントローラ２０から“−ＦＵＬＬ”コード
データをレジスタ２２ｂに書込んでこれをＤＡＣ２３に
印加し、このときのユニット入出力点における電圧測定
値がＤＡＣ２３の出力振幅の最大負電圧となるように、
テストコントローラ２０からレジスタ２２ｃにデジタル
コードデータを書込み、オフセット調整用ＤＡＣ２６の
入力に印加してオフセットを補正することによって行
う。
【０００５】又、ＤＡＣ２３のゲイン調整は、テストコ
ントローラ２０から“＋ＦＵＬＬ”コードデータをレジ
スタ２２ｂに書込んでこれをＤＡＣ２３に印加し、この
ときのユニット入出力点における電圧測定値がＤＡＣ２
３の出力振幅の最大正電圧となるように、テストコント
ローラ２０からレジスタ２２ａにデジタルコードデータ
を書込み、ゲイン調整用ＤＡＣ２５の入力に印加してゲ
インを補正することによって行う。
ントローラ２０から“＋ＦＵＬＬ”コードデータをレジ
スタ２２ｂに書込んでこれをＤＡＣ２３に印加し、この
ときのユニット入出力点における電圧測定値がＤＡＣ２
３の出力振幅の最大正電圧となるように、テストコント
ローラ２０からレジスタ２２ａにデジタルコードデータ
を書込み、ゲイン調整用ＤＡＣ２５の入力に印加してゲ
インを補正することによって行う。
【０００６】一方、ＡＤＣ２４もゲイン及びオフセット
調整用端子を備えており、ゲイン調整用端子にゲイン調
整用ＤＡＣ２７、オフセット調整用端子にオフセット調
整用ＤＡＣ２８が接続され、これらによってＡＤＣ２４
の補正調整を行うようになっている。すなわち、ＡＤＣ
２４のオフセット調整は、ユニット入出力点にＡＤＣ２
４の入力振幅の最大負電圧を印加し、このときのＡＤＣ
２４の出力コードが“−ＦＵＬＬ”コードになるよう
に、テストコントローラ２０からレジスタ２２ｅにデジ
タルコードデータを書込み、オフセット調整用ＤＡＣ２
８の入力に印加してオフセットを補正することによって
行う。
調整用端子を備えており、ゲイン調整用端子にゲイン調
整用ＤＡＣ２７、オフセット調整用端子にオフセット調
整用ＤＡＣ２８が接続され、これらによってＡＤＣ２４
の補正調整を行うようになっている。すなわち、ＡＤＣ
２４のオフセット調整は、ユニット入出力点にＡＤＣ２
４の入力振幅の最大負電圧を印加し、このときのＡＤＣ
２４の出力コードが“−ＦＵＬＬ”コードになるよう
に、テストコントローラ２０からレジスタ２２ｅにデジ
タルコードデータを書込み、オフセット調整用ＤＡＣ２
８の入力に印加してオフセットを補正することによって
行う。
【０００７】又、ＡＤＣ２４のゲイン調整は、ユニット
入出力点にＡＤＣ２４の入力振幅の最大正電圧を印加
し、このときのＡＤＣ２４の出力コードが“＋ＦＵＬ
Ｌ”コードになるように、テストコントローラ２０から
レジスタ２２ｄにデジタルコードデータを書込み、オフ
セット調整用ＤＡＣ２７の入力に印加してゲインを補正
することによって行う。
入出力点にＡＤＣ２４の入力振幅の最大正電圧を印加
し、このときのＡＤＣ２４の出力コードが“＋ＦＵＬ
Ｌ”コードになるように、テストコントローラ２０から
レジスタ２２ｄにデジタルコードデータを書込み、オフ
セット調整用ＤＡＣ２７の入力に印加してゲインを補正
することによって行う。
【０００８】
【発明が解決しようとする課題】上述した従来のキャリ
ブレーションを行うための回路構成においては、オフセ
ット及びゲイン調整用にそれぞれＤＡＣと、それらＤＡ
Ｃの印加コード用のレジスタとが必要となり、回路構成
の煩雑化、大型化等を招くという問題点を有していた。
又、ＤＡＣあるいはＡＤＣに備えるオフセット、ゲイン
調整用端子での補正は調整範囲が限られることから、ユ
ニット入出力点までのアナログ回路に高精度な部品が必
要となり、高価なものとなる。更に、“＋ＦＵＬＬ”と
“−ＦＵＬＬ”の２点間のみの補正データを用いるもの
であることから、補正調整をしてもその精度があまりよ
くないという問題もある。
ブレーションを行うための回路構成においては、オフセ
ット及びゲイン調整用にそれぞれＤＡＣと、それらＤＡ
Ｃの印加コード用のレジスタとが必要となり、回路構成
の煩雑化、大型化等を招くという問題点を有していた。
又、ＤＡＣあるいはＡＤＣに備えるオフセット、ゲイン
調整用端子での補正は調整範囲が限られることから、ユ
ニット入出力点までのアナログ回路に高精度な部品が必
要となり、高価なものとなる。更に、“＋ＦＵＬＬ”と
“−ＦＵＬＬ”の２点間のみの補正データを用いるもの
であることから、補正調整をしてもその精度があまりよ
くないという問題もある。
【０００９】本発明はこのような事情に鑑みてなされた
もので、キャリブレーションのための調整用回路を削除
し、所定の演算結果に基づいて調整を行うことで補正の
調整範囲を広げることを可能とすると共に、回路構成を
高精度な部品を必要としない安価なものとし、かつ、複
数の補正データを備えることで精度の高いキャリブレー
ションを行うことができるアナログ測定ユニットのデジ
タルキャリブレーション方法を提供することを目的とす
る。
もので、キャリブレーションのための調整用回路を削除
し、所定の演算結果に基づいて調整を行うことで補正の
調整範囲を広げることを可能とすると共に、回路構成を
高精度な部品を必要としない安価なものとし、かつ、複
数の補正データを備えることで精度の高いキャリブレー
ションを行うことができるアナログ測定ユニットのデジ
タルキャリブレーション方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
供給されたデジタルコードに対応する電圧を入出力点へ
出力するＤＡ変換手段を有するアナログ測定ユニットの
デジタルキャリブレーション方法であって、０のデジタ
ルコード、正側のデジタルコード、負側のデジタルコー
ドを供給したときの前記入出力点における電圧をそれぞ
れ測定する第１の過程と、供給されるデジタルコードに
対する前記入出力点における電圧の理想特性と同一の勾
配を有し、０のデジタルコードに対して前記第１の過程
で測定された電圧を示す特性において、電圧が０となる
点のデジタルコードをオフセットデジタルコードとして
求める第２の過程と、前記理想特性の勾配と、デジタル
コードに対して前記第１の過程で測定された電圧を示す
特性の勾配とに基づき、供給するデジタルコードのゲイ
ン補正を求める第３の過程とを有し、前記オフセットデ
ジタルコード及び前記ゲイン補正に基づいて前記ＤＡ変
換手段へ供給するデジタルコードを補正して前記入出力
点における電圧を補正することを特徴としている。
供給されたデジタルコードに対応する電圧を入出力点へ
出力するＤＡ変換手段を有するアナログ測定ユニットの
デジタルキャリブレーション方法であって、０のデジタ
ルコード、正側のデジタルコード、負側のデジタルコー
ドを供給したときの前記入出力点における電圧をそれぞ
れ測定する第１の過程と、供給されるデジタルコードに
対する前記入出力点における電圧の理想特性と同一の勾
配を有し、０のデジタルコードに対して前記第１の過程
で測定された電圧を示す特性において、電圧が０となる
点のデジタルコードをオフセットデジタルコードとして
求める第２の過程と、前記理想特性の勾配と、デジタル
コードに対して前記第１の過程で測定された電圧を示す
特性の勾配とに基づき、供給するデジタルコードのゲイ
ン補正を求める第３の過程とを有し、前記オフセットデ
ジタルコード及び前記ゲイン補正に基づいて前記ＤＡ変
換手段へ供給するデジタルコードを補正して前記入出力
点における電圧を補正することを特徴としている。
【００１１】請求項２記載の発明は、入出力点における
電圧に対応するデジタルコードを出力するＡＤ変換手段
を有するアナログ測定ユニットのデジタルキャリブレー
ション方法であって、０の電圧、正側のデジタルコード
に対する理想電圧、負側のデジタルコードに対する理想
電圧を前記入出力点に印加したときに前記ＡＤ変換手段
から出力されるデジタルコードをそれぞれ測定する第４
の過程と、前記入出力点への印加電圧に対する前記ＡＤ
変換手段から出力されるデジタルコードを示す理想特性
の勾配と、前記第４の過程で印加した電圧に対して測定
されたデジタルコードを示す特性の勾配とに基づき、前
記ＡＤ変換手段から出力されるデジタルコードのゲイン
補正を求める第５の過程とを有し、前記第４の過程で０
の電圧を印加したときに測定されたデジタルコードをオ
フセットデジタルコードとし、これと前記ゲイン補正と
に基づいて前記ＡＤ変換手段から出力されたデジタルコ
ードを補正して前記入出力点に印加された電圧に対応す
るデジタルコードを得ることを特徴としている。
電圧に対応するデジタルコードを出力するＡＤ変換手段
を有するアナログ測定ユニットのデジタルキャリブレー
ション方法であって、０の電圧、正側のデジタルコード
に対する理想電圧、負側のデジタルコードに対する理想
電圧を前記入出力点に印加したときに前記ＡＤ変換手段
から出力されるデジタルコードをそれぞれ測定する第４
の過程と、前記入出力点への印加電圧に対する前記ＡＤ
変換手段から出力されるデジタルコードを示す理想特性
の勾配と、前記第４の過程で印加した電圧に対して測定
されたデジタルコードを示す特性の勾配とに基づき、前
記ＡＤ変換手段から出力されるデジタルコードのゲイン
補正を求める第５の過程とを有し、前記第４の過程で０
の電圧を印加したときに測定されたデジタルコードをオ
フセットデジタルコードとし、これと前記ゲイン補正と
に基づいて前記ＡＤ変換手段から出力されたデジタルコ
ードを補正して前記入出力点に印加された電圧に対応す
るデジタルコードを得ることを特徴としている。
【００１２】請求項３記載の発明は、供給されたデジタ
ルコードに対応する電圧を入出力点へ出力するＤＡ変換
手段及び入出力点における電圧に対応するデジタルコー
ドを出力するＡＤ変換手段を有するアナログ測定ユニッ
トのデジタルキャリブレーション方法であって、請求項
１記載の第１、第２及び第３の過程を有し、前記第２の
過程で求めたオフセットデジタルコード及び前記第３の
過程で求めたゲイン補正に基づいて前記ＤＡ変換手段へ
供給するデジタルコードを補正して前記入出力点におけ
る電圧を補正すると共に、請求項２記載の第４及び第５
の過程を有し、前記第４の過程で０の電圧を印加したと
きに測定されたデジタルコードをオフセットデジタルコ
ードとし、これと前記第５の過程で求めたゲイン補正と
に基づいて前記ＡＤ変換手段から出力されたデジタルコ
ードを補正して前記入出力点に印加された電圧に対応す
るデジタルコードを得ることを特徴としている。
ルコードに対応する電圧を入出力点へ出力するＤＡ変換
手段及び入出力点における電圧に対応するデジタルコー
ドを出力するＡＤ変換手段を有するアナログ測定ユニッ
トのデジタルキャリブレーション方法であって、請求項
１記載の第１、第２及び第３の過程を有し、前記第２の
過程で求めたオフセットデジタルコード及び前記第３の
過程で求めたゲイン補正に基づいて前記ＤＡ変換手段へ
供給するデジタルコードを補正して前記入出力点におけ
る電圧を補正すると共に、請求項２記載の第４及び第５
の過程を有し、前記第４の過程で０の電圧を印加したと
きに測定されたデジタルコードをオフセットデジタルコ
ードとし、これと前記第５の過程で求めたゲイン補正と
に基づいて前記ＡＤ変換手段から出力されたデジタルコ
ードを補正して前記入出力点に印加された電圧に対応す
るデジタルコードを得ることを特徴としている。
【００１３】請求項４記載の発明は、請求項１〜３のい
ずれかの項記載のアナログ測定ユニットのデジタルキャ
リブレーション方法において、測定した電圧若しくはデ
ジタルコードそれぞれの間の領域について前記ゲイン補
正を求め、前記ＤＡ変換手段へ供給するデジタルコード
若しくは前記ＡＤ変換手段から出力されたデジタルコー
ドを、当該デジタルコードが存する領域について求めた
ゲイン補正に基づいて補正することを特徴としている。
ずれかの項記載のアナログ測定ユニットのデジタルキャ
リブレーション方法において、測定した電圧若しくはデ
ジタルコードそれぞれの間の領域について前記ゲイン補
正を求め、前記ＤＡ変換手段へ供給するデジタルコード
若しくは前記ＡＤ変換手段から出力されたデジタルコー
ドを、当該デジタルコードが存する領域について求めた
ゲイン補正に基づいて補正することを特徴としている。
【００１４】
【発明の実施の形態】以下に本発明の実施の形態につい
て説明する。図１は本発明の一実施形態によるアナログ
測定ユニットのデジタルキャリブレーション方法を実行
する回路構成を示した図である。尚、アナログ測定ユニ
ットは、試験対象となるＩＣ等のピンの数に応じて設け
られているものであるが、図が煩雑となるのを避けるた
め、ここでは１つのアナログ測定ユニットのみを示す。
て説明する。図１は本発明の一実施形態によるアナログ
測定ユニットのデジタルキャリブレーション方法を実行
する回路構成を示した図である。尚、アナログ測定ユニ
ットは、試験対象となるＩＣ等のピンの数に応じて設け
られているものであるが、図が煩雑となるのを避けるた
め、ここでは１つのアナログ測定ユニットのみを示す。
【００１５】この図において、１はテストコントローラ
であり、Ｉ／Ｏ制御回路２を介してキャリブレーション
を行うためのキャリブレーションデータ取得情報及び演
算器３の制御信号を出力する。Ｉ／Ｏ制御回路２は、テ
ストコントローラ１と後述する各構成要素との間に設け
られ、コントローラ１のデータの入出力制御を行う。
であり、Ｉ／Ｏ制御回路２を介してキャリブレーション
を行うためのキャリブレーションデータ取得情報及び演
算器３の制御信号を出力する。Ｉ／Ｏ制御回路２は、テ
ストコントローラ１と後述する各構成要素との間に設け
られ、コントローラ１のデータの入出力制御を行う。
【００１６】演算器３は、テストコントローラ１からの
制御信号やメモリ４に記憶された情報等に基づいてキャ
リブレーションデータ取得のための各種演算処理（後
述）を行う。４はテストコントローラ１からのキャリブ
レーションデータ取得情報及び演算器３からの演算結果
等を格納するメモリである。５は演算器３から出力され
るアドレス及びライト／リード信号により、どのＤＡ
Ｃ、ＡＤＣを動作させるかの制御信号を出力するデコー
ド回路である。
制御信号やメモリ４に記憶された情報等に基づいてキャ
リブレーションデータ取得のための各種演算処理（後
述）を行う。４はテストコントローラ１からのキャリブ
レーションデータ取得情報及び演算器３からの演算結果
等を格納するメモリである。５は演算器３から出力され
るアドレス及びライト／リード信号により、どのＤＡ
Ｃ、ＡＤＣを動作させるかの制御信号を出力するデコー
ド回路である。
【００１７】６は演算器３からの設定データとデコード
回路５からの制御信号（ライト信号）を入力とするＤＡ
Ｃであり、制御信号を受けたときに供給されている設定
データをアナログ信号に変換して後段のアナログ回路７
へ出力する。ここに、アナログ回路７は、ＤＡＣ６から
出力されたアナログ信号により、設定データに対応する
設定値電圧をユニット入出力点に出力するための回路で
あり、入力抵抗７ａ、フォースアンプ７ｂ、バッファ７
ｃ、センスアンプ７ｄ及び帰還抵抗７ｅによって構成さ
れている。
回路５からの制御信号（ライト信号）を入力とするＤＡ
Ｃであり、制御信号を受けたときに供給されている設定
データをアナログ信号に変換して後段のアナログ回路７
へ出力する。ここに、アナログ回路７は、ＤＡＣ６から
出力されたアナログ信号により、設定データに対応する
設定値電圧をユニット入出力点に出力するための回路で
あり、入力抵抗７ａ、フォースアンプ７ｂ、バッファ７
ｃ、センスアンプ７ｄ及び帰還抵抗７ｅによって構成さ
れている。
【００１８】８はデコード回路５からの制御信号（リー
ド信号）を入力とするＡＤＣであり、制御信号を受けた
ときにアナログ回路９を介して供給されている電圧に応
じたデジタルコードを出力する。ここに、アナログ回路
９は、ユニット入出力点における電圧をＡＤＣ８で検出
するための回路であり、電流検出抵抗９ａ及び電圧検出
アンプ９ｂによって構成されている。
ド信号）を入力とするＡＤＣであり、制御信号を受けた
ときにアナログ回路９を介して供給されている電圧に応
じたデジタルコードを出力する。ここに、アナログ回路
９は、ユニット入出力点における電圧をＡＤＣ８で検出
するための回路であり、電流検出抵抗９ａ及び電圧検出
アンプ９ｂによって構成されている。
【００１９】１０はデジタルボルトメーター（以下、
「ＤＶＭ」という）であり、ユニット入出力点における
電圧を測定し、その測定値をデジタル信号に変換してテ
ストコントローラ１へ供給する。
「ＤＶＭ」という）であり、ユニット入出力点における
電圧を測定し、その測定値をデジタル信号に変換してテ
ストコントローラ１へ供給する。
【００２０】次に、上記構成による動作を図２のキャリ
ブレーションデータ取得フローチャートを参照して説明
する。図２は、図１のアナログ測定ユニットに搭載して
いるＤＡＣ６及びＡＤＣ８の補正データを取得するまで
の処理を示したフローチャートである。
ブレーションデータ取得フローチャートを参照して説明
する。図２は、図１のアナログ測定ユニットに搭載して
いるＤＡＣ６及びＡＤＣ８の補正データを取得するまで
の処理を示したフローチャートである。
【００２１】図において、キャリブレーションデータ取
得のための処理が開始されると、まず、ステップＳ1で
テストコントローラ１が測定対象とするアナログ測定ユ
ニットを選択し、その選択したアナログ測定ユニット
（以下、「対象ユニット」という）を特定するデータ及
び当該対象ユニットのパラメータ設定データからなるキ
ャリブレーションデータ取得情報をメモリ４に書込む。
得のための処理が開始されると、まず、ステップＳ1で
テストコントローラ１が測定対象とするアナログ測定ユ
ニットを選択し、その選択したアナログ測定ユニット
（以下、「対象ユニット」という）を特定するデータ及
び当該対象ユニットのパラメータ設定データからなるキ
ャリブレーションデータ取得情報をメモリ４に書込む。
【００２２】続いて、テストコントローラ１は、演算器
３に対して図中ステップＳa1〜Ｓa4に示す“演算器処理
”の実行を要求するキャリブレーションデータ取得実
行命令を出す（ステップＳ2）。これは、上記キャリブ
レーションデータ取得情報中のパラメータ設定データに
基づく印加コードをＤＡＣ６にセットすることを要求す
るものであり、これにより、ステップＳa1からの処理が
演算器３にて開始される。
３に対して図中ステップＳa1〜Ｓa4に示す“演算器処理
”の実行を要求するキャリブレーションデータ取得実
行命令を出す（ステップＳ2）。これは、上記キャリブ
レーションデータ取得情報中のパラメータ設定データに
基づく印加コードをＤＡＣ６にセットすることを要求す
るものであり、これにより、ステップＳa1からの処理が
演算器３にて開始される。
【００２３】ステップＳa1では、演算器３は、演算器処
理中であることを示すフラグをセットする。これ以降、
テストコントローラ１は、この演算器処理中フラグを監
視し（ステップＳ3）、演算器３での“演算器処理”
が終了するまで待機する。
理中であることを示すフラグをセットする。これ以降、
テストコントローラ１は、この演算器処理中フラグを監
視し（ステップＳ3）、演算器３での“演算器処理”
が終了するまで待機する。
【００２４】次に、演算器３は、テストコントローラ１
がステップＳ1でメモリ４に書込んだキャリブレーショ
ンデータ取得情報をリードし（ステップＳa2）、そのリ
ードデータに基づき、印加コードを対象ユニットのＤＡ
Ｃ６へ出力すると共に、アドレス及びライト信号をデコ
ード回路５へ出力する。これにより、デコード回路５か
らＤＡＣ６を動作させる制御信号を出力させ、ＤＡＣ６
に当該印加コードをセットして対象ユニットから電圧を
出力させる（ステップＳa3）。
がステップＳ1でメモリ４に書込んだキャリブレーショ
ンデータ取得情報をリードし（ステップＳa2）、そのリ
ードデータに基づき、印加コードを対象ユニットのＤＡ
Ｃ６へ出力すると共に、アドレス及びライト信号をデコ
ード回路５へ出力する。これにより、デコード回路５か
らＤＡＣ６を動作させる制御信号を出力させ、ＤＡＣ６
に当該印加コードをセットして対象ユニットから電圧を
出力させる（ステップＳa3）。
【００２５】その後、演算器３は、演算器処理中フラグ
をクリアして“演算器処理”を終了する（ステップＳ
a4）。すると、テストコントローラ１は、演算器３の処
理が終了したことを認識してステップＳ3からステップ
Ｓ4の処理へと進み、対象ユニットの入出力点における
電圧をＤＶＭ１０の測定データにより取得してメモリ４
に書込む（ステップＳ5）。
をクリアして“演算器処理”を終了する（ステップＳ
a4）。すると、テストコントローラ１は、演算器３の処
理が終了したことを認識してステップＳ3からステップ
Ｓ4の処理へと進み、対象ユニットの入出力点における
電圧をＤＶＭ１０の測定データにより取得してメモリ４
に書込む（ステップＳ5）。
【００２６】次に、ステップＳ6でテストコントローラ
１が対象ユニットの全測定点（測定を行うべき印加コー
ド）のデータを取得したかを確認する。そして、データ
を取得していない測定点があればステップＳ1へ戻り、
パラメータ設定データを変更して上記ステップＳ1〜Ｓ5
（及びＳa1〜Ｓa4）の処理を繰り返し、全測定点でのデ
ータ取得が終了していればステップＳ7の処理へと進
む。ここで、測定点としては、“０”、“＋ＦＵＬ
Ｌ”、“−ＦＵＬＬ”のデジタルコードデータを印加コ
ードに用いる場合を予め設定しておく。又、必要に応じ
てこれら以外の複数のデジタルコードデータをそれぞれ
印加コードに用いる場合も予め選んで設定しておく。
１が対象ユニットの全測定点（測定を行うべき印加コー
ド）のデータを取得したかを確認する。そして、データ
を取得していない測定点があればステップＳ1へ戻り、
パラメータ設定データを変更して上記ステップＳ1〜Ｓ5
（及びＳa1〜Ｓa4）の処理を繰り返し、全測定点でのデ
ータ取得が終了していればステップＳ7の処理へと進
む。ここで、測定点としては、“０”、“＋ＦＵＬ
Ｌ”、“−ＦＵＬＬ”のデジタルコードデータを印加コ
ードに用いる場合を予め設定しておく。又、必要に応じ
てこれら以外の複数のデジタルコードデータをそれぞれ
印加コードに用いる場合も予め選んで設定しておく。
【００２７】ステップＳ7では、テストコントローラ１
は、演算器３に対して図中ステップＳb1〜Ｓb5に示す
“演算器処理”の実行を要求するキャリブレーション
データ演算命令を出す。これは、上述の測定によって得
られたデータによるオフセット補正及びゲイン補正のた
めのキャリブレーションデータ演算の実行を要求するも
のであり、これにより、ステップＳb1からの処理が演算
器３にて開始される。
は、演算器３に対して図中ステップＳb1〜Ｓb5に示す
“演算器処理”の実行を要求するキャリブレーション
データ演算命令を出す。これは、上述の測定によって得
られたデータによるオフセット補正及びゲイン補正のた
めのキャリブレーションデータ演算の実行を要求するも
のであり、これにより、ステップＳb1からの処理が演算
器３にて開始される。
【００２８】ステップＳb1では、演算器３は、演算器処
理中であることを示すフラグをセットする。これ以降、
テストコントローラ１は、この演算器処理中フラグを監
視し（ステップＳ8）、演算器３での“演算器処理”
が終了するまで待機する。
理中であることを示すフラグをセットする。これ以降、
テストコントローラ１は、この演算器処理中フラグを監
視し（ステップＳ8）、演算器３での“演算器処理”
が終了するまで待機する。
【００２９】次に、演算器３は、テストコントローラ１
がステップＳ5でメモリ４に書込んだ測定データをリー
ド（ステップＳb2）し、ステップＳb3へ進んで各測定点
のオフセット補正及びゲイン補正を演算するキャリブレ
ーションデータ演算を行う。このキャリブレーションデ
ータ演算の内容については後に詳細に説明する。
がステップＳ5でメモリ４に書込んだ測定データをリー
ド（ステップＳb2）し、ステップＳb3へ進んで各測定点
のオフセット補正及びゲイン補正を演算するキャリブレ
ーションデータ演算を行う。このキャリブレーションデ
ータ演算の内容については後に詳細に説明する。
【００３０】続いて、演算器３はステップＳb3における
キャリブレーション演算の結果をメモリ４に書込み（ス
テップＳb4）、ステップＳb5で演算器処理中フラグをク
リアして“演算器処理”を終了する。すると、テスト
コントローラ１は、演算器３の処理が終了したことを認
識してステップＳ8からステップＳ9の処理へと進む。
キャリブレーション演算の結果をメモリ４に書込み（ス
テップＳb4）、ステップＳb5で演算器処理中フラグをク
リアして“演算器処理”を終了する。すると、テスト
コントローラ１は、演算器３の処理が終了したことを認
識してステップＳ8からステップＳ9の処理へと進む。
【００３１】ステップＳ9では、テストコントローラ１
が必要なすべてのキャリブレーションデータを取得した
かを確認する。そして、キャリブレーションデータを取
得すべきアナログ測定ユニットで未だ上述の測定及び演
算処理を行っていないものがあればステップＳ1へ戻
り、対象ユニット及びパラメータ設定データを変更して
上記ステップＳ1〜Ｓ8（及びＳa1〜Ｓa4、Ｓb1〜Ｓb5）
の処理を繰り返し、必要なすべてのキャリブレーション
データの取得が終了していれば図２のキャリブレーショ
ンデータ取得処理を終了する。
が必要なすべてのキャリブレーションデータを取得した
かを確認する。そして、キャリブレーションデータを取
得すべきアナログ測定ユニットで未だ上述の測定及び演
算処理を行っていないものがあればステップＳ1へ戻
り、対象ユニット及びパラメータ設定データを変更して
上記ステップＳ1〜Ｓ8（及びＳa1〜Ｓa4、Ｓb1〜Ｓb5）
の処理を繰り返し、必要なすべてのキャリブレーション
データの取得が終了していれば図２のキャリブレーショ
ンデータ取得処理を終了する。
【００３２】次に、上記回路構成によるキャリブレーシ
ョンデータ取得処理におけるキャリブレーションデータ
演算（図２のステップＳb3）の内容について、図３を参
照して詳細に説明する。図３は、図１に示したＤＡＣ６
のオフセット及びゲイン調整の関係を示す図である。
ョンデータ取得処理におけるキャリブレーションデータ
演算（図２のステップＳb3）の内容について、図３を参
照して詳細に説明する。図３は、図１に示したＤＡＣ６
のオフセット及びゲイン調整の関係を示す図である。
【００３３】この図において、ｂ点はデジタルコード
“０”を印加したときのユニット入出力点における測定
電圧を示し、ｃ点はデジタルコード“＋ＦＵＬＬ”を印
加したときのユニット入出力点における測定電圧を示
し、ｄ点はデジタルコード“−ＦＵＬＬ”を印加したと
きのユニット入出力点における測定電圧を示している。
“０”を印加したときのユニット入出力点における測定
電圧を示し、ｃ点はデジタルコード“＋ＦＵＬＬ”を印
加したときのユニット入出力点における測定電圧を示
し、ｄ点はデジタルコード“−ＦＵＬＬ”を印加したと
きのユニット入出力点における測定電圧を示している。
【００３４】破線ＯはＤＡＣ６の理想特性を示してい
る。ｅ点は理想特性の傾きでｂ点を通る直線（点線Ｐ）
において電圧が０ボルトとなる点であり、このｅ点が対
応するデジタルコードがオフセットデジタルコードに相
当することとなる。ゲイン補正Ａはｂ点とｃ点の２点間
を結んだ直線の傾きと理想特性の傾きの差を示し、ゲイ
ン補正Ｂはｂ点とｄ点の２点間を結んだ直線の傾きと理
想特性の傾きの差を示す。
る。ｅ点は理想特性の傾きでｂ点を通る直線（点線Ｐ）
において電圧が０ボルトとなる点であり、このｅ点が対
応するデジタルコードがオフセットデジタルコードに相
当することとなる。ゲイン補正Ａはｂ点とｃ点の２点間
を結んだ直線の傾きと理想特性の傾きの差を示し、ゲイ
ン補正Ｂはｂ点とｄ点の２点間を結んだ直線の傾きと理
想特性の傾きの差を示す。
【００３５】キャリブレーションデータ演算では、以上
の測定データをもとに、ＤＡＣ６のオフセットデジタル
コード、ゲイン補正Ａ，Ｂの演算を行う。まず、理想特
性（破線Ｏ）の傾きは、 （理想特性の傾き）＝（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧） ・・・・・（１） で表される。尚、ここでは演算処理の便宜上、電圧の変
化に対するデジタルコードの変化分を傾きとしている。
従って、点線Ｐは、 （測定電圧）＝｛１／（理想特性の傾き）｝×（デジタルコード）＋（ｂ点の測 定電圧） ・・・・・（２） で表される。オフセットデジタルコードは、この（２）
式において測定電圧が０ボルトとなるデジタルコードで
ある。そこで、（１）式と（２）式からオフセットデジ
タルコードを （オフセット ＝−（ｂ点の測定電圧）×（理想特性の傾き） デジタルコード） ＝−（ｂ点の測定電圧）×（“＋ＦＵＬＬ”のデジタルコー ド）／（“＋ＦＵＬＬ”の理想電圧） ・・・・・（３） として求める。
の測定データをもとに、ＤＡＣ６のオフセットデジタル
コード、ゲイン補正Ａ，Ｂの演算を行う。まず、理想特
性（破線Ｏ）の傾きは、 （理想特性の傾き）＝（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧） ・・・・・（１） で表される。尚、ここでは演算処理の便宜上、電圧の変
化に対するデジタルコードの変化分を傾きとしている。
従って、点線Ｐは、 （測定電圧）＝｛１／（理想特性の傾き）｝×（デジタルコード）＋（ｂ点の測 定電圧） ・・・・・（２） で表される。オフセットデジタルコードは、この（２）
式において測定電圧が０ボルトとなるデジタルコードで
ある。そこで、（１）式と（２）式からオフセットデジ
タルコードを （オフセット ＝−（ｂ点の測定電圧）×（理想特性の傾き） デジタルコード） ＝−（ｂ点の測定電圧）×（“＋ＦＵＬＬ”のデジタルコー ド）／（“＋ＦＵＬＬ”の理想電圧） ・・・・・（３） として求める。
【００３６】次に、ｂ点とｃ点の２点間を結んだ直線の
傾きは、 （ｂ−ｃ間の傾き）＝（“＋ＦＵＬＬ”のデジタルコード）／（ｃ点の測定電圧 −ｂ点の測定電圧） ・・・・・（４） で表される。そこで、（１）式と（４）式からゲイン補
正Ａを （ゲイン補正Ａ）＝（理想特性の傾き）／（ｂ−ｃ間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧）｝／｛（“＋ＦＵＬＬ”のデジタルコード）／ （ｃ点の測定電圧−ｂ点の測定電圧）｝ ・・・・・（５） として求める。
傾きは、 （ｂ−ｃ間の傾き）＝（“＋ＦＵＬＬ”のデジタルコード）／（ｃ点の測定電圧 −ｂ点の測定電圧） ・・・・・（４） で表される。そこで、（１）式と（４）式からゲイン補
正Ａを （ゲイン補正Ａ）＝（理想特性の傾き）／（ｂ−ｃ間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧）｝／｛（“＋ＦＵＬＬ”のデジタルコード）／ （ｃ点の測定電圧−ｂ点の測定電圧）｝ ・・・・・（５） として求める。
【００３７】又、ｂ点とｄ点の２点間を結んだ直線の傾
きは、 （ｂ−ｄ間の傾き）＝（“−ＦＵＬＬ”のデジタルコード）／（ｂ点の測定電圧 −ｄ点の測定電圧） ・・・・・（６） で表される。そこで、（１）式と（６）式からゲイン補
正Ｂを （ゲイン補正Ｂ）＝（理想特性の傾き）／（ｂ−ｄ間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧）｝／｛（“−ＦＵＬＬ”のデジタルコード）／ （ｂ点の測定電圧−ｄ点の測定電圧）｝ ・・・・・（７） として求める。
きは、 （ｂ−ｄ間の傾き）＝（“−ＦＵＬＬ”のデジタルコード）／（ｂ点の測定電圧 −ｄ点の測定電圧） ・・・・・（６） で表される。そこで、（１）式と（６）式からゲイン補
正Ｂを （ゲイン補正Ｂ）＝（理想特性の傾き）／（ｂ−ｄ間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧）｝／｛（“−ＦＵＬＬ”のデジタルコード）／ （ｂ点の測定電圧−ｄ点の測定電圧）｝ ・・・・・（７） として求める。
【００３８】このようにして求めたオフセットデジタル
コード、ゲイン補正Ａ及びゲイン補正Ｂをメモリ４に格
納しておく。そして、アナログ測定ユニットから電圧を
出力する際には、これらの補正データでデジタルコード
を補正してユニット入出力点における電圧を補正する。
コード、ゲイン補正Ａ及びゲイン補正Ｂをメモリ４に格
納しておく。そして、アナログ測定ユニットから電圧を
出力する際には、これらの補正データでデジタルコード
を補正してユニット入出力点における電圧を補正する。
【００３９】ここで、オフセットデジタルコード、ゲイ
ン補正Ａ及びゲイン補正Ｂを用いた補正は、測定点の２
点間を結ぶ直線を補正することに相当する。従って、上
述したように“０”、“＋ＦＵＬＬ”及び“−ＦＵＬ
Ｌ”のデジタルコードデータ以外の複数のデジタルコー
ドデータを印加コードとした測定点についてもキャリブ
レーションデータを取得しておき、それらの測定点から
適当な２点を選び、上記同様の演算によって当該２測定
点間を結ぶ直線を補正するオフセットデジタルコード及
びゲイン補正を求めることとしてもよい。すなわち、複
数の測定電圧を取得することで複数のオフセットデジタ
ルコードとゲイン補正のデータを備え、それぞれの測定
にて設定したデジタルコードの２点間に対応する補正デ
ータとして用いることとしてもよいのである。
ン補正Ａ及びゲイン補正Ｂを用いた補正は、測定点の２
点間を結ぶ直線を補正することに相当する。従って、上
述したように“０”、“＋ＦＵＬＬ”及び“−ＦＵＬ
Ｌ”のデジタルコードデータ以外の複数のデジタルコー
ドデータを印加コードとした測定点についてもキャリブ
レーションデータを取得しておき、それらの測定点から
適当な２点を選び、上記同様の演算によって当該２測定
点間を結ぶ直線を補正するオフセットデジタルコード及
びゲイン補正を求めることとしてもよい。すなわち、複
数の測定電圧を取得することで複数のオフセットデジタ
ルコードとゲイン補正のデータを備え、それぞれの測定
にて設定したデジタルコードの２点間に対応する補正デ
ータとして用いることとしてもよいのである。
【００４０】次に、図１のＡＤＣ８の補正データ（オフ
セットデジタルコード及びゲイン補正）を得る処理につ
いて説明する。図４は、ＡＤＣ８のオフセット及びゲイ
ン調整の関係を示す図である。
セットデジタルコード及びゲイン補正）を得る処理につ
いて説明する。図４は、ＡＤＣ８のオフセット及びゲイ
ン調整の関係を示す図である。
【００４１】この図において、ｂ１点はユニット入出力
点に０ボルトの電圧を印加したときのデジタルコードを
示している。このデジタルコードの測定では、まず、ユ
ニット入出力点に０ボルトの電圧を印加し、演算器３が
アドレス及びリード信号をデコード回路５へ出力してデ
コード回路５にＡＤＣ８を動作させる制御信号を出力さ
せる。そして、このときにアナログ回路９を介して供給
されている電圧に応じたデジタルコードをＡＤＣ８に出
力させ、これを演算器３にて受けることによってｂ１点
におけるデジタルコードを測定する。
点に０ボルトの電圧を印加したときのデジタルコードを
示している。このデジタルコードの測定では、まず、ユ
ニット入出力点に０ボルトの電圧を印加し、演算器３が
アドレス及びリード信号をデコード回路５へ出力してデ
コード回路５にＡＤＣ８を動作させる制御信号を出力さ
せる。そして、このときにアナログ回路９を介して供給
されている電圧に応じたデジタルコードをＡＤＣ８に出
力させ、これを演算器３にて受けることによってｂ１点
におけるデジタルコードを測定する。
【００４２】尚、このような測定及び以下に説明する演
算処理は、テストコントローラ１が測定対象とするアナ
ログ測定ユニットを選択し、その選択したアナログ測定
ユニットを特定するデータ及び当該対象ユニットのＡＤ
Ｃを動作させる制御データからなるキャリブレーション
データ取得情報をメモリ４に書込むことによって開始す
ることとし、上述した図２と同様の手順によって行う。
算処理は、テストコントローラ１が測定対象とするアナ
ログ測定ユニットを選択し、その選択したアナログ測定
ユニットを特定するデータ及び当該対象ユニットのＡＤ
Ｃを動作させる制御データからなるキャリブレーション
データ取得情報をメモリ４に書込むことによって開始す
ることとし、上述した図２と同様の手順によって行う。
【００４３】ｃ１点は“＋ＦＵＬＬ”の理想電圧をユニ
ット入出力点に印加したときのデジタルコードを示し、
ｄ１点は“−ＦＵＬＬ”の理想電圧をユニット入出力点
に印加したときのデジタルコードを示す。これらのデジ
タルコードも上記同様にユニット入出力点に当該電圧を
印加し、演算器３がアドレス及びリード信号を出力して
ＡＤＣ８にデジタルコードを出力させることによって測
定する。
ット入出力点に印加したときのデジタルコードを示し、
ｄ１点は“−ＦＵＬＬ”の理想電圧をユニット入出力点
に印加したときのデジタルコードを示す。これらのデジ
タルコードも上記同様にユニット入出力点に当該電圧を
印加し、演算器３がアドレス及びリード信号を出力して
ＡＤＣ８にデジタルコードを出力させることによって測
定する。
【００４４】破線Ｏ１はＡＤＣ８の理想特性を示し、点
線Ｐ１は理想特性の傾きでｂ１点を通る直線を示してい
る。ゲイン補正Ａ１はｂ１点とｃ１点の２点間を結んだ
直線の傾きと理想特性の傾きの差を示し、ゲイン補正Ｂ
１はｂ１点とｄ１点の２点間を結んだ直線の傾きと理想
特性の傾きの差を示している。以上の測定データをもと
にＡＤＣ８のオフセットデジタルコード、ゲイン補正Ａ
１及びＢ１の演算を行う。
線Ｐ１は理想特性の傾きでｂ１点を通る直線を示してい
る。ゲイン補正Ａ１はｂ１点とｃ１点の２点間を結んだ
直線の傾きと理想特性の傾きの差を示し、ゲイン補正Ｂ
１はｂ１点とｄ１点の２点間を結んだ直線の傾きと理想
特性の傾きの差を示している。以上の測定データをもと
にＡＤＣ８のオフセットデジタルコード、ゲイン補正Ａ
１及びＢ１の演算を行う。
【００４５】ここで、ｂ１点のデジタルコードは、ユニ
ット入出力点における電圧が０ボルトのときのデジタル
コードであることから、これがオフセットデジタルコー
ドとなる。
ット入出力点における電圧が０ボルトのときのデジタル
コードであることから、これがオフセットデジタルコー
ドとなる。
【００４６】次に、ゲイン補正Ａ１、Ｂ１の演算におい
ては、まず、理想特性（破線Ｏ１）の傾きが、 （理想特性の傾き）＝（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧） ・・・・・（８） で表され、ｂ１点とｃ１点の２点間を結んだ直線の傾き
は、 （ｂ１−ｃ１間の傾き）＝（ｃ１点のデジタルコード−ｂ１点のデジタルコード ）／（ｃ１点の印加電圧） ・・・・・（９） で表される。そこで、（８）式と（９）式からゲイン補
正Ａ１を （ゲイン補正Ａ１）＝（理想特性の傾き）／（ｂ１−ｃ１間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ ”の理想電圧）｝／｛（ｃ１点のデジタルコード−ｂ１点 のデジタルコード）／（ｃ１点の印加電圧）｝ ・・・・・（１０） として求める。
ては、まず、理想特性（破線Ｏ１）の傾きが、 （理想特性の傾き）＝（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ” の理想電圧） ・・・・・（８） で表され、ｂ１点とｃ１点の２点間を結んだ直線の傾き
は、 （ｂ１−ｃ１間の傾き）＝（ｃ１点のデジタルコード−ｂ１点のデジタルコード ）／（ｃ１点の印加電圧） ・・・・・（９） で表される。そこで、（８）式と（９）式からゲイン補
正Ａ１を （ゲイン補正Ａ１）＝（理想特性の傾き）／（ｂ１−ｃ１間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ ”の理想電圧）｝／｛（ｃ１点のデジタルコード−ｂ１点 のデジタルコード）／（ｃ１点の印加電圧）｝ ・・・・・（１０） として求める。
【００４７】又、ｂ１点とｄ１点の２点間を結んだ直線
の傾きは、 （ｂ１−ｄ１間の傾き）＝（ｂ１点のデジタルコード−ｄ１点のデジタルコード ）／ｄ１点の印加電圧 ・・・・・（１１） で表される。そこで、（８）式と（１１）式からゲイン
補正Ｂ１を （ゲイン補正Ｂ１）＝（理想特性の傾き）／（ｂ１−ｄ１間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ ”の理想電圧）｝／｛（ｂ１点のデジタルコード−ｄ１点 のデジタルコード）／（ｄ１点の印加電圧）｝ ・・・・・（１２） として求める。
の傾きは、 （ｂ１−ｄ１間の傾き）＝（ｂ１点のデジタルコード−ｄ１点のデジタルコード ）／ｄ１点の印加電圧 ・・・・・（１１） で表される。そこで、（８）式と（１１）式からゲイン
補正Ｂ１を （ゲイン補正Ｂ１）＝（理想特性の傾き）／（ｂ１−ｄ１間の傾き） ＝｛（“＋ＦＵＬＬ”のデジタルコード）／（“＋ＦＵＬＬ ”の理想電圧）｝／｛（ｂ１点のデジタルコード−ｄ１点 のデジタルコード）／（ｄ１点の印加電圧）｝ ・・・・・（１２） として求める。
【００４８】このようにして求めたオフセットデジタル
コード、ゲイン補正Ａ及びゲイン補正Ｂをメモリ４に格
納しておく。そして、ユニット入出力点へ入力されてい
る電圧を検出する際には、これらの補正データでＡＤＣ
８から出力されるデジタルコードを補正してユニット入
出力点における電圧値に対応するデジタルコードを得
る。
コード、ゲイン補正Ａ及びゲイン補正Ｂをメモリ４に格
納しておく。そして、ユニット入出力点へ入力されてい
る電圧を検出する際には、これらの補正データでＡＤＣ
８から出力されるデジタルコードを補正してユニット入
出力点における電圧値に対応するデジタルコードを得
る。
【００４９】尚、上述したＤＡＣ６についての補正デー
タと同様に、“０”、“＋ＦＵＬＬ”及び“−ＦＵＬ
Ｌ”の印加電圧以外の複数の印加電圧をユニット入出力
点に印加してデジタルコードを測定し、それらの測定点
から適当な２点を選び、上記同様の演算によって当該２
測定点間を結ぶ直線を補正するオフセットデジタルコー
ド及びゲイン補正を求めることとしてもよい。
タと同様に、“０”、“＋ＦＵＬＬ”及び“−ＦＵＬ
Ｌ”の印加電圧以外の複数の印加電圧をユニット入出力
点に印加してデジタルコードを測定し、それらの測定点
から適当な２点を選び、上記同様の演算によって当該２
測定点間を結ぶ直線を補正するオフセットデジタルコー
ド及びゲイン補正を求めることとしてもよい。
【００５０】
【発明の効果】以上説明したように本発明によれば、所
定の演算によってオフセットデジタルコードとゲイン補
正を求め、これらに基づいてＤＡ変換手段へ供給するデ
ジタルコードやＡＤ変換手段から出力されるデジタルコ
ードを補正することとしたので、従来の回路において必
要とされていた調整用ＤＡＣやその印加コード用のレジ
スタを削除することができる。更に、調整範囲が限られ
ることもなくなるので、アナログ測定ユニットに使用す
る高精度な部品が不要となり、安価な回路構成を実現す
ることができる。又、請求項４記載の発明によれば、複
数の補正データを備えることとするので、精度の高いキ
ャリブレーションを行うことができる。
定の演算によってオフセットデジタルコードとゲイン補
正を求め、これらに基づいてＤＡ変換手段へ供給するデ
ジタルコードやＡＤ変換手段から出力されるデジタルコ
ードを補正することとしたので、従来の回路において必
要とされていた調整用ＤＡＣやその印加コード用のレジ
スタを削除することができる。更に、調整範囲が限られ
ることもなくなるので、アナログ測定ユニットに使用す
る高精度な部品が不要となり、安価な回路構成を実現す
ることができる。又、請求項４記載の発明によれば、複
数の補正データを備えることとするので、精度の高いキ
ャリブレーションを行うことができる。
【図１】 本発明の一実施形態によるアナログ測定ユニ
ットのデジタルキャリブレーション方法を実行する回路
構成を示した図である。
ットのデジタルキャリブレーション方法を実行する回路
構成を示した図である。
【図２】 図１のアナログ測定ユニットに搭載している
ＤＡＣ６及びＡＤＣ８の補正データを取得するまでの処
理を示したフローチャートである。
ＤＡＣ６及びＡＤＣ８の補正データを取得するまでの処
理を示したフローチャートである。
【図３】 ＤＡＣ６のオフセット及びゲイン調整の関係
を示す図である。
を示す図である。
【図４】 ＡＤＣ８のオフセット及びゲイン調整の関係
を示す図である。
を示す図である。
【図５】 従来におけるアナログ測定ユニットのキャリ
ブレーションを行うための回路構成図である。
ブレーションを行うための回路構成図である。
１ テストコントローラ ３ 演算器 ４ メモリ ５ デコード回路 ６ ＤＡＣ ８ ＡＤＣ １０ ＤＶＭ
Claims (4)
- 【請求項１】 供給されたデジタルコードに対応する電
圧を入出力点へ出力するＤＡ変換手段を有するアナログ
測定ユニットのデジタルキャリブレーション方法であっ
て、 ０のデジタルコード、正側のデジタルコード、負側のデ
ジタルコードを供給したときの前記入出力点における電
圧をそれぞれ測定する第１の過程と、 供給されるデジタルコードに対する前記入出力点におけ
る電圧の理想特性と同一の勾配を有し、０のデジタルコ
ードに対して前記第１の過程で測定された電圧を示す特
性において、電圧が０となる点のデジタルコードをオフ
セットデジタルコードとして求める第２の過程と、 前記理想特性の勾配と、デジタルコードに対して前記第
１の過程で測定された電圧を示す特性の勾配とに基づ
き、供給するデジタルコードのゲイン補正を求める第３
の過程とを有し、 前記オフセットデジタルコード及び前記ゲイン補正に基
づいて前記ＤＡ変換手段へ供給するデジタルコードを補
正して前記入出力点における電圧を補正することを特徴
とするアナログ測定ユニットのデジタルキャリブレーシ
ョン方法。 - 【請求項２】 入出力点における電圧に対応するデジタ
ルコードを出力するＡＤ変換手段を有するアナログ測定
ユニットのデジタルキャリブレーション方法であって、 ０の電圧、正側のデジタルコードに対する理想電圧、負
側のデジタルコードに対する理想電圧を前記入出力点に
印加したときに前記ＡＤ変換手段から出力されるデジタ
ルコードをそれぞれ測定する第４の過程と、 前記入出力点への印加電圧に対する前記ＡＤ変換手段か
ら出力されるデジタルコードを示す理想特性の勾配と、
前記第４の過程で印加した電圧に対して測定されたデジ
タルコードを示す特性の勾配とに基づき、前記ＡＤ変換
手段から出力されるデジタルコードのゲイン補正を求め
る第５の過程とを有し、 前記第４の過程で０の電圧を印加したときに測定された
デジタルコードをオフセットデジタルコードとし、これ
と前記ゲイン補正とに基づいて前記ＡＤ変換手段から出
力されたデジタルコードを補正して前記入出力点に印加
された電圧に対応するデジタルコードを得ることを特徴
とするアナログ測定ユニットのデジタルキャリブレーシ
ョン方法。 - 【請求項３】 供給されたデジタルコードに対応する電
圧を入出力点へ出力するＤＡ変換手段及び入出力点にお
ける電圧に対応するデジタルコードを出力するＡＤ変換
手段を有するアナログ測定ユニットのデジタルキャリブ
レーション方法であって、 請求項１記載の第１、第２及び第３の過程を有し、 前記第２の過程で求めたオフセットデジタルコード及び
前記第３の過程で求めたゲイン補正に基づいて前記ＤＡ
変換手段へ供給するデジタルコードを補正して前記入出
力点における電圧を補正すると共に、 請求項２記載の第４及び第５の過程を有し、 前記第４の過程で０の電圧を印加したときに測定された
デジタルコードをオフセットデジタルコードとし、これ
と前記第５の過程で求めたゲイン補正とに基づいて前記
ＡＤ変換手段から出力されたデジタルコードを補正して
前記入出力点に印加された電圧に対応するデジタルコー
ドを得ることを特徴とするアナログ測定ユニットのデジ
タルキャリブレーション方法。 - 【請求項４】 請求項１〜３のいずれかの項記載のアナ
ログ測定ユニットのデジタルキャリブレーション方法に
おいて、 測定した電圧若しくはデジタルコードそれぞれの間の領
域について前記ゲイン補正を求め、 前記ＤＡ変換手段へ供給するデジタルコード若しくは前
記ＡＤ変換手段から出力されたデジタルコードを、当該
デジタルコードが存する領域について求めたゲイン補正
に基づいて補正することを特徴とするアナログ測定ユニ
ットのデジタルキャリブレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165597A JP3389815B2 (ja) | 1997-04-28 | 1997-04-28 | アナログ測定ユニットのデジタルキャリブレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165597A JP3389815B2 (ja) | 1997-04-28 | 1997-04-28 | アナログ測定ユニットのデジタルキャリブレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10300826A true JPH10300826A (ja) | 1998-11-13 |
| JP3389815B2 JP3389815B2 (ja) | 2003-03-24 |
Family
ID=14566840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11165597A Expired - Fee Related JP3389815B2 (ja) | 1997-04-28 | 1997-04-28 | アナログ測定ユニットのデジタルキャリブレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3389815B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102062618A (zh) * | 2009-10-26 | 2011-05-18 | 福禄克公司 | 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法 |
| CN103293505A (zh) * | 2013-06-06 | 2013-09-11 | 中国电子科技集团公司第四十一研究所 | 一种拓宽工作温度范围的温度补偿方法及其电子校准件 |
| JP2016096204A (ja) * | 2014-11-13 | 2016-05-26 | 株式会社ニューフレアテクノロジー | 出力調整方法及び電子線描画装置 |
| US9900020B2 (en) | 2016-05-11 | 2018-02-20 | Samsung Electronics Co., Ltd. | Digital/analog converter and communication device including the same |
| CN109375126A (zh) * | 2018-09-30 | 2019-02-22 | 中国船舶重工集团公司第七0九研究所 | 基于数模转换器的集成电路测试系统自动校准装置及方法 |
| CN116773900A (zh) * | 2023-08-17 | 2023-09-19 | 深圳市首航新能源股份有限公司 | 一种残余电流检测电路及其方法 |
-
1997
- 1997-04-28 JP JP11165597A patent/JP3389815B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102062618A (zh) * | 2009-10-26 | 2011-05-18 | 福禄克公司 | 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法 |
| EP2333569A1 (en) * | 2009-10-26 | 2011-06-15 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
| CN102062618B (zh) * | 2009-10-26 | 2015-04-29 | 福禄克公司 | 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法 |
| US9671485B2 (en) | 2009-10-26 | 2017-06-06 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
| CN103293505A (zh) * | 2013-06-06 | 2013-09-11 | 中国电子科技集团公司第四十一研究所 | 一种拓宽工作温度范围的温度补偿方法及其电子校准件 |
| CN103293505B (zh) * | 2013-06-06 | 2015-11-25 | 中国电子科技集团公司第四十一研究所 | 一种拓宽工作温度范围的温度补偿方法 |
| JP2016096204A (ja) * | 2014-11-13 | 2016-05-26 | 株式会社ニューフレアテクノロジー | 出力調整方法及び電子線描画装置 |
| US9900020B2 (en) | 2016-05-11 | 2018-02-20 | Samsung Electronics Co., Ltd. | Digital/analog converter and communication device including the same |
| CN109375126A (zh) * | 2018-09-30 | 2019-02-22 | 中国船舶重工集团公司第七0九研究所 | 基于数模转换器的集成电路测试系统自动校准装置及方法 |
| CN116773900A (zh) * | 2023-08-17 | 2023-09-19 | 深圳市首航新能源股份有限公司 | 一种残余电流检测电路及其方法 |
| CN116773900B (zh) * | 2023-08-17 | 2024-05-28 | 深圳市首航新能源股份有限公司 | 一种残余电流检测电路及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3389815B2 (ja) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
| JPWO2010010811A1 (ja) | 地磁気センサ用制御装置 | |
| JPH03205921A (ja) | デジタイザ回路 | |
| US20030233205A1 (en) | Apparatus and method for compensated sensor output | |
| US9857823B2 (en) | Programmable temperature compensated voltage generator | |
| JPS6343005B2 (ja) | ||
| JP3508489B2 (ja) | プログラマブル比較器のキャリブレーション装置 | |
| US20050225462A1 (en) | Pipeline adc calibrating method and apparatus thereof | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JP2000295102A (ja) | Ａｄ変換器又はｄａ変換器のためのデジタルキャリブレーション方法及び装置 | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JP5128910B2 (ja) | 温度補正装置及び温度補正方法 | |
| US20080079620A1 (en) | Calculation of ADC and DAC errors in LSI chip | |
| JPH0241077B2 (ja) | ||
| JP2863758B2 (ja) | 入力オフセット電圧補正装置 | |
| JP2594722B2 (ja) | アナログ入力方式 | |
| JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 | |
| JPS63224522A (ja) | 増幅装置 | |
| TW586272B (en) | Method and apparatus for analog to digital conversion | |
| JP2001077691A (ja) | 半導体集積回路のテスト方法及び情報記憶媒体 | |
| JP2000241202A (ja) | センサ装置 | |
| JPH0915272A (ja) | 電圧測定回路 | |
| JP2940321B2 (ja) | オペアンプの温度特性補正装置 | |
| JP2008304426A (ja) | 任意波形発生器および半導体テスト装置 | |
| JP3068504U (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |