JPS63215116A - アナログ信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ信号の検出回路に関するものであ
る。

〔従来の技術〕

第５図は例えば従来のインバータ装置のアナログ信号の
検出器を示す回路図であり、（１）は演算増幅器、（５
）は演算増幅器（１）の出力のオフセットを打ち消す為
のオフセット調整用可変抵抗器、（６）は演算増＠９（
１）のゲインを調整するゲイン調整用可変抵抗器である
。

次に動作について説明する。一般にインバータ装置には
運転中においてイ気回路各部の電圧あるいは電流等のア
ナログ信号を検出して、異常事■から各回路素子を保護
する為の検出器が多用されている。この検出器としては
図に示す様な演算増幅器（１）が用いられている。しか
しこの様な演算増幅器（１）には、入力信号が零にも拘
わらず出力信号が存在するオフセット誤差、あるいは増
幅率が一定しないゲインの誤差と呼ばれる不安定要素が
存在し、何ら調整を行わずに使用した状態では、入力◎
に対して出力■が比例しない事態が生ずる。

そこでオフセラ）Ａ整層可変抵抗器（５）及びゲイン調
整用可変抵抗′ａ（６）を調！！！操作して、上記入力
■と出力■が比例する様にしている。ここで、上記調整
は以下の様にして行っている。先ず、入力■を零に設定
しておいて、オフセット調整用可変抵抗器（５）を調整
して出力■が零になる様にしてオフセット誤差を打ち消
す。次に、所定の入力（以後これをＧで表わす）を入力
■に入力し、出力■の出力（以後これをＦで表わす）が
上記人力Ｇに対して必要とするゲイン（以後これをＫで
表わす）で増幅されてＦ＝ＥＣＧの関係で出力される様
にゲイン調整用可変抵抗′ａ（６）を調整する。以上の
様にしてオフセット誤差を打ち消すと共に所望のゲイン
を設定する。

〔発明が解決しようとする問題、戟） 従来のアナログ信号検出回路は以との様に櫃成されてい
るので、演算増幅器（１）が多用されている場合には多
くの調整用可変抵抗器（５）を用いねばならず、又、−
ｅに調整は厳密さが要求される為、多くの時間を要する
と共に調整が繁雑である等の問題点があった。

この発明は上記の様な問題点を解消する一為になされた
もので、多くの調整用可変抵抗器を不要にすると共に、
調整の繁雑さをなくし調整時間を短縮することを目的と
する。

〔問題点を解決するための手段〕

イプト・ この発明に欠ろアナログ信号検出回路は、アナログ信号
を検出する検出器と、該検出器が有するオフセット及び
ゲインの誤差を補正する補正データを送出する入力装置
と、上記検出器の出力信号及び上記補正データを記憶す
る記憶手段と、上記検出器、入力Ｆｉｌ及び記憶手段と
接続され、上記検出器からの出力信号を読み込むと共に
、上記記憶手段に記憶された記憶データを読み出して、
その記憶データを基に演算を行い上記検出器からの出力
信号のオフセット及びゲインの誤差を襖正して出力する
マイクロプロセッサとを＠えたものである。

〔作　用〕

この発明においては、マイクロプロセッサが記憶手段に
記憶された補正データに基づき、検出器が有するオフセ
ット及びゲインの誤差を補正して出力する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において第５図と同一符号は同一部分を示し説明は省
略する。第１図において、（２）は演算増ｗｉ器（１）
の出力が接続されたＡ／Ｄ変換器が内蔵されているマイ
クロプロセッサ、（３）はマイクロプロセッサ（２）で
演算した結果を記憶しておく記憶手段で、電気的に書キ
込み消去が可能でデータ保持に電力を必要としないＥ　
−ＰＥｉＯＭ（Ｅｌｅｃｔ−ｒｊ−ｃａｌ　ＦＪｌｓａ
ｂｌｅ　Ｐｒｏｇｒａｒｎｍａｂｌｅ　ＲｅａｄＯｎｌ
ｙ　Ｍｅｍｏｒｙ）である。（４）＋！　複数桁の発光
素子による表示第３と、数字のＯ〜９．小数点及び多き
込みのそれぞれのキーを有してなる入力装置で、［？、
キーを押すことによりその内容が発光素子に表示され、
慢き込みキーを押すことにより、上記内容がマイクロプ
ロセッサ（２）を介して記憶手段（３）Ｉこ記憶される
。

次に動作について説明する。先ず、オフセット及びゲイ
ンの誤差の補正を第２図のフローチャートに示す順序で
行う。初め（こ入力■を零に設定する。この時の出力■
の［（以後工Ｏと表わす）をマイクロプロセッサ（２）
に内蔵されたＡ／Ｄ変換器から読み込むと同時に、入力
装置（４）よりキー８突作して数字のＯを入力し、上記
Ａ／Ｄ変換された工・と上記数字のＯを一対として、マ
イクロプロセ１す（２）を介して記憶手段（３）に記憶
する。次に入力■に所定の入力Ｇを入力し、出力■の出
力（以後工Ｇで表わす）をマイクロプロセ１す（２）に
内蔵されたＡ／Ｄｆ換器から読み込むと同時に、入力装
置に（４）よりキーを操作して上記人力Ｇに相当する数
字を入力し、上記Ａ／Ｄ変換さｊ、た工Ｇとと把Ｇに相
当する数字を一対としてマイクロプロセ・νす（２）を
介して記憶手段（３ンに記憶する。

ここで、上記の各諸元（０，工（１）（ＧＩ工Ｇ）を用
いてグラフ化すると第４図に示すグ→フの様になる。こ
こでｙ軸は入力■に入力される任意の値、Ｘ軸は出力■
を表わして〉す、このゲ→フからｙを表わす式は以下の
ようになる。

つまり、オフセット及びゲインの誤差を補正して正確な
入力■の逼を求めるには、出力■の値を上式によって演
算すれば良いことが分かる。つまり、同グラフのＸ＠上
の値が記憶されている記憶手段（３）からそのＸ＠上の
値を再度マイクロプロセッサ（２）に、統み出して、第
３図に示すフローチャートの！碩序に従ってと式による
演算を行えば、正確な入力■の頃、つまり検出器を得る
ことができる。

な訃、上記舅施例では検出にきとしてｇＩ算増１嘔器（
１）の反１伝：４幅【こよるアナログ回路で４成したが
、オフセット及びゲインの誤差を含む回路であれば、上
記実施例が適用できる。

更に、上記実施例では演算項１鴫器（１）のオフセット
及びゲインの誤差を予め測定して記憶手段（３）に記憶
し、該記憶データに基づいて上記演算項ｕＭ！（１）の
出力信号を補正する回路金示したが、予め入力手段によ
り補正データケ記憶手段（３）に記憶しておき、演算増
幅器（１）が検出を開始してから上記実施例と同様に補
正を開始しても同様の効果を奏することは言うまでもな
い。

〔発明の効果〕

以上の様に、この発明によれば、入力装置によりマイク
ロプロセッサを介して記憶手段に記憶した補正データに
より、マイクロプロセッサに入力されろ検出器からの出
力信号のオフセット及びゲイン誤差を補正して出力する
様にしたので、従来必要であったオフセット誤差及びゲ
イン誤差の調整用の可変抵抗器が不要になると共に、調
整が正確且つ迅速にできるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一夕施例によるアナログ信号検出口
ｖｐ７を示す回路図、第２図はこの発明の一実施例を示
す第１のフローチャート、第８図はこの発明の一実施例
を示す第２のフローチャート、第４図はこの８明の一実
施例を示す検出器の入力と出力との関係を示オグヲフ図
、第５図は従来のアナログ信号検出回路でめる。 図において、（１）は演算増幅器、（２）はマイクロプ
ロセッサ、（３）は記憶手段、（４）は入力装置である
。 なお、図中同一符号は同一部分を示す。

Claims (1)

【特許請求の範囲】
1. アナログ信号を検出する検出器と、該検出器が有するオ
   フセット及びゲインの誤差を補正する補正データを送出
   する入力装置と、上記検出器の出力信号及び上記補正デ
   ータを記憶する記憶手段と、上記検出器からの出力信号
   を読み込むと共に、上記記憶手段に記憶された記憶デー
   タを読み出して、その記憶データを基に演算を行い上記
   検出器からの出力信号のオフセット及びゲインの誤差を
   補正して出力するマイクロプロセッサとを備えてなるこ
   とを特徴とするアナログ信号検出回路。