JP2504302B2

JP2504302B2 - 電子楽器

Info

Publication number: JP2504302B2
Application number: JP2179048A
Authority: JP
Inventors: 岩男東; 満福井; 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1990-07-06
Filing date: 1990-07-06
Publication date: 1996-06-05
Anticipated expiration: 2011-06-05
Also published as: JPH0470699A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、管楽器または弦楽器などの自然楽器の楽
音合成に用いて好適な電子楽器に関する。

「従来の技術」従来より、管楽器や弦楽器などの自然楽器が発生する
楽音を、電気的に合成する電子楽器がある。このような
電子楽器は、楽音を合成するために何等かの音源を有し
ている。音源には、予め楽音のもとになる波形信号を記
憶する記憶手段を用いて、発音の際には記憶手段から読
出した波形信号にさまざまな処理を行って楽音として発
音する装置や、自然楽器の発音メカニズムを電子回路で
シミュレートすることにより、自然楽器の楽音を合成す
る装置などが知られている。

特に、後述した発音メカニズムをシミュレートする音
源は、遅延回路、フィルタおよび非線形回路などからな
る閉ループ回路により発音機構をシミュレートする。こ
の音源によれば、楽音合成のパラメータ、例えば遅延回
路の遅延時間を調整することにより、自然楽器の音に、
ある程度近い楽音が合成できる。なお、この種の技術
は、例えば特開昭63−40199号公報あるいは特公昭58−5
8679公報に開示されている。

「発明が解決しようとする課題」ところで、上述した従来の電子楽器では、楽音のピッ
チは遅延回路の遅延総量で決定されるとしていた。しか
し、実際には、フィルタ特性などの他のパラメータによ
り、例えば高周波の信号ほど伝達速度が速いなど、合成
しようとする楽音のピッチに応じて伝達速度が変わって
くる。したがって、一義的に遅延回路の遅延時間（ディ
レイ長）を設定すると、所望するピッチの楽音が得られ
ないという問題を生じる。

また、従来の電子楽器では、演奏者が楽音の音色など
を設定するために、楽音合成回路の各種パラメータ（遅
延回路の遅延時間やフィルタ特性など）を操作すると、
楽音のピッチに狂いが生じるという問題を生じる。

この発明は、上述した問題に鑑みてなされたもので、
正確なピッチを有する楽音を合成できる電子楽器を提供
することを目的としている。

「課題を解決するための手段」上記問題を解決するために、この発明は、遅延時間が
可変制御可能な遅延手段をループ状に接続してなる閉ル
ープ手段を有し、前記閉ループ手段に励振信号を入力す
るとともに、前記閉ループ手段を循環する信号を楽音信
号として出力する楽音合成手段と、第１モードと第２モ
ードとを指示するモード指示手段と、楽音の音高を指示
する複数の音高情報に対する前記遅延手段の遅延時間に
関する遅延データを各々記憶するための記憶手段と、前
記モード指示手段で第１モードが指示されているとき、
前記複数の音高情報を自動的に順次発生する第１の音高
情報発生手段と、前記モード指示手段で第１モードが指
示されているとき、前記遅延手段の遅延時間の初期値を
発生する初期値発生手段と、前記モード指示手段で第１
モードが指示されているとき、（ａ）前記初期値に応じ
て前記遅延手段の遅延時間を設定するとともに、（ｂ）
前記第１の音高情報発生手段から発生された音高情報が
示す音高と前記楽音合成手段が出力する楽音信号の音高
とを比較して、前記音高情報が示す音高と前記楽音信号
の音高とを一致させるべく、前記初期値に応じて設定さ
れた前記遅延手段の遅延時間を修正し、前記音高情報が
示す音高と前記楽音信号の音高とが一致する前記遅延手
段の遅延時間に対応する遅延データを前記記憶手段に記
憶させる第１の制御手段と、前記モード指示手段で第２
モードが指示されているとき、任意の音高情報を発生す
る第２の音高情報発生手段と、前記モード指示手段で第
２モードが指示されているとき、前記記憶手段を参照す
ることにより前記第２の音高情報発生手段から発生され
た音高情報に対応する前記遅延データを発生し、この発
生された遅延データに基づき前記遅延手段の遅延時間を
制御する第２の制御手段とを具備することを特徴として
いる。

「作用」この発明によれば、まず、モード指示手段で第１モー
ドを指示すると、第１の音高情報発生手段が自動的に音
高情報を順次発生させ、初期値発生手段が閉ループ手段
内の遅延手段の遅延時間の初期値を発生させる。一方、
第１の制御手段は、遅延時間を遅延手段に設定した後、
音高情報の音高と楽音合成手段が出力する音高信号の音
高とを比較し、上記の初期値に応じて設定した遅延時間
を修正することによってこれら音高を一致させて、その
時の遅延時間に対応した遅延データを記憶手段に記憶す
る。次に、モード指示手段で第２モードを指示すると、
第２の音高情報発生手段が任意の音高情報を発生させ
る。これに伴い、第２の制御手段は、該音高情報をもと
に記憶手段を参照することで対応する遅延データを発生
させ、この遅延データに基づいて遅延手段の遅延時間を
制御する。このようにして、任意の音高情報に対応する
楽音信号が合成されて出力される。

「実施例」次に図面を参照してこの発明の実施例について説明す
る。

［第１の実施例］第１図はこの発明の第１の実施例の構成を示すブロッ
ク図である。この図において、１は鍵盤であり、白鍵お
よび黒鍵から構成されている。２は操作パネルであり、
後述する楽音合成回路内の非線形回路やフィルタ等の特
性に関するパラメータが設定できるようになっており、
該パラメータに応じて出力楽音の音色を変化させる。CP
U（中央処理装置）３は、所定のプログラムを実行し、
電子楽器の各部を制御する。テーブルROM4には、何種類
かの音階（平均率音階、純正調音階、ピタゴラス音階な
ど）について、全キーコードKCに対して、所定のピッチ
の楽音が発音されるようディレイ長dlがテーブルとして
記憶されている。これらの音階は、操作パネル２により
選択的に設定される。また、ディレイ長dlは、後述する
遅延フィードバック回路における遅延時間（楽音のピッ
チを決定するパラメータの１つ）のおおよその初期値で
ある。また、RAM（ランダム・アクセス・メモリ）５に
は、各種データなどが記憶されるとともに、各楽音のピ
ッチを調整（調律）する際に上記ディレイ長dlのテーブ
ルが転送される。このディレイ長dlは、後述するピッチ
調整による処理において、新たに確定されるディレイ長
DLに書き換えられる。詳細は動作の説明において述べ
る。

６はピッチ制御回路であり、本願発明において付加さ
れた回路である。ピッチ制御回路６は、データバスを介
してCPU3から供給される発音すべき楽音のピッチに関す
る情報などを取り込み、上記ディレイ長DLを求め、後述
する楽音合成回路７へ供給する。次に、ピッチ制御回路
６の構成の一例について、第２図に示すブロック図を参
照して説明する。このピッチ制御回路６は、発振回路6
a,バンドパスフィルタ6b、クリッパ6c、位相比較器6d、
ローパスフィルタ6e、同調検出回路6f、変換回路6gおよ
び加算器6hから構成されている。発振回路6aは、キーコ
ードKCに対応する発振周波数を有する発振信号OFに基づ
いて、比較の基準となる矩形波SC1を発振して位相比較
器6dに供給する。バンドパスフィルタ6bは、後述する楽
音合成回路７によって合成された波形信号WSを帯域制限
してクリッパ6cへ出力する。クリッパ6cは波形信号WSを
矩形波SC2に整形して前述した位相比較器6dに供給す
る。位相比較器6dは、矩形波SC1とSC2とを比較して、そ
の位相差をローパスフィルタ6eへ供給する。ローパスフ
ィルタ6eは、位相差を平滑化した後、同調検出回路6fお
よび変換回路6gへ出力する。同調検出回路6fは、位相差
を監視し、該位相差が所定の範囲内に収まっている場合
には、その楽音に対するピッチ調整（調律）が終了した
ことを知らせるEND信号として「１」をデータバスへ出
力する。変換回路6gは、データテーブルまたは演算回路
からなり、上記位相差をディレイ長に応じた値に変換す
る。この値は加算器6hへ供給される。加算器6hは、位相
差に応じた値と予め初期値として記憶されていたディレ
イ長dlとを加算して、補正されたディレイ長DLを算出
し、これを楽音合成回路７およびデータバスへ出力す
る。

楽音合成回路７は、クラリネットなどの管楽器をシミ
ュレートした閉ループ回路から構成されている。ここ
で、楽音合成回路７の構成の一例について、第３図に示
すブロック図を参照して説明する。この図において、楽
音合成回路７は、管楽器のマウスピース部をシミュレー
トした励振回路10、管楽器の共鳴管をシミュレートした
共振回路30と、マウスピース部と共鳴管との接続部にお
ける空気圧力波の散乱をシミュレートしたジャンクショ
ン20から構成されている。

励振回路10は、減算器11、フィルタ12、加算器14、非
線形回路15、乗算器16,17およびINVとで構成されてい
る。減算器11には、共振回路30からジャンクション20を
介して入力される信号と、吹奏圧に相当する吹奏圧信号
PRESが供給される。この減算器11は、リードに加わる空
気圧に相当する信号を算出し、フィルタ12および乗算器
INVを介して乗算器16へ出力する。フィルタ12は一次の
ローパスフィルタによって構成されており、励振回路10
と共振回路30との間を循環する信号の振幅が特定周波数
において著しく大きくならないようにするために介挿さ
れている。フィルタ12の出力信号P1は加算器14に供給さ
れる。加算器14は、フィルタ12の出力信号P1に唇の締
め、構えに相当するエンブシュアEMBSを加算し、リード
に実際に加えられる圧力に相当する信号P2を求める。15
は非線形回路であり、非線形関数のテーブルまたは演算
回路から構成されている。演算回路により構成されてい
る場合には、所定の演算を行うための非線形定数N.L.CO
EF.がデータバスを介して供給される。また、非線形関
数のテーブルにより構成されている場合には、リードと
マウスピース部との間隙の断面積、すなわち、空気流に
対するアドミッタンスに相当する値が記憶されている。
この非線形回路15は、上述した信号P2により参照され、
上記アドミッタンスに相当する値を信号Ｙとして出力す
る。乗算器16は、信号Ｙと乗算器INVを介した信号−PA
とを乗算して、リードとマウスピース部との間隙を通過
する空気の流速に相当する信号FLを得る。乗算器17は、
信号FLに乗算係数Ｇを乗ずる。この乗算係数Ｇは、共鳴
管におけるマウスピース部の取り付け部付近の管径に応
じて決められる定数であり、空気流の通りにくさ、すな
わち空気流に対するインピーダンスに相当するものであ
る。乗算器17は、共鳴管のマウスピース側の入口におい
て発生する空気の圧力変化に相当する信号を得る。

ジャンクション20では、共振回路30の出力信号と励振
回路10の出力信号が加算器18によって加算された後に共
振回路30に供給され、また、加算器18の出力信号と共振
回路30の出力信号が加算器19によって加算されて励振回
路10に供給される。

共振回路30は、遅延回路21、フィルタ22および乗算器
IVから構成されている。遅延回路21は、リードから発せ
られた空気圧力波（進行波がトーンホーン（管楽器にお
ける音程を決める孔）に達するまでの遅延をシミュレー
トするために、ジャンクション20の出力信号をピッチ制
御回路６またはデータバスを介して供給されるディレイ
長DLに応じて遅延した後、乗算器IVへ出力する。乗算器
IVは、共鳴管の終端における音波の反射をシミュレート
するために、共振回路30の出力信号に「−１」を乗算
し、フィルタ22へ出力する。フィルタ22は、乗算器IVの
出力信号を帯域制限した後、ジャンクション20へ出力す
る。

このように構成された楽音合成回路７では、励振信号
（以下、波形信号WSという）がジャンクション20を介し
て、励振回路10と共振回路30とを循環する。この波形信
号WSは、この例の場合には、遅延回路21の出力から取り
出されており、第１図に示すサウンドシステム８に供給
される。サウンドシステム８は、波形信号WSをスピーカ
９によって楽音として発音するための処理を行う。

次に、上述した構成の動作について、第４図に示すフ
ローチャートを参照して説明する。電源が投入される
か、ユーザがパラメータを変更すると、CPU3は、鍵盤１
の全てのキーに対応する楽音にピッチを調整（調律）す
るために第４図に示すフローチャートを実行する。ま
ず、ステップSA1において、楽音合成回路７の各種パラ
メータの初期設定を行う。これらパラメータには、例え
ば、ユーザによる非線形定数N.L.COEF.、フィルタ定数F
IL.COEF.およびFIL2.COEF.などがある。次に、ステップ
SA2に進み、テーブルROM4に記憶された各キーコードKC
に対応するディレイ長dlのテーブルを読出してRAM5にコ
ピーする。そして、ステップSA3において、キーコードK
Cを「０」（第１番目のキーに対応するキーコードKC）
にする。ステップSA4では、エンブシュアEMBSおよび吹
奏圧信号PRESを楽音合成回路７へ出力する。これによっ
て、楽音合成回路７は動作準備が整う。次に、ステップ
SA5において、RAM5にコピーされたキーコードKC（＝
０）に対応するディレイ長dlと該キーコードKCの周波数
に対応する発振信号OFをピッチ制御回路６へ出力する。

一方の楽音合成回路７は、上記ディレイ長dlを遅延回
路21に設定して波形信号WSを合成する。他方、ピッチ制
御回路６は、楽音合成回路７が出力する波形信号WSと発
振信号OFとの位相差を検出し、変換回路6gによって、こ
の位相差をディレイ長の情報に関する値に変換して、加
算器6hへ出力する。加算器6hは、上記位相差に応じた値
と初期値として用いるディレイ長dlとを加算して、補正
した新たなディレイ長DLを求める。例えば、波形信号WS
と発振信号OFとの位相差がある符号の場合にはディレイ
長dlは正の方に補正され、ディレイ長DLは大きくなり、
上記位相差の符号が反対の場合にはディレイ長dlは負の
方に補正され、ディレイ長DLは小さくなる。このディレ
イ長DLは、楽音合成回路７へ出力されるとともに、デー
タバスへ出力される。このディレイ長DLは、楽音合成回
路７における遅延回路21の遅延量として設定される。し
たがって、楽音合成回路７では、上記遅延量に応じたピ
ッチの波形信号WSが生成される。この波形信号WSはピッ
チ制御回路６へフィードバックされる。

次に、ステップSA6では、ピッチ制御回路６の同調検
出回路6fが出力するEND信号が「１」になったか否かを
判断する。ここで、まだ、上述した新たな波形信号WSと
発振信号OFとの位相差が所定の範囲に入っていないとす
ると、同調検出回路6fが出力するEND信号は「１」にな
らない。したがって、ステップSA6の判断結果は、「N
O」となり、ステップSA4に戻る。そして、ステップSA6
における判断結果が「YES」になるまで、ステップSA4,S
A5およびSA6を繰り返し実行する。

この結果、ピッチ制御回路６は、さらに、前述した楽
音合成回路７からフィードバックされた波形信号WSを新
たな信号として発振信号OFとの位相差を検出し、この位
相差に応じた新たなディレイ長DLを求め、かつ楽音合成
回路７は、新たなディレイ長DLに基づいて補正されたピ
ッチの波形信号WSを生成する。そして、この波形信号WS
はピッチ制御回路６に供給され、ピッチ制御回路６で
は、さらに補正されたディレイ長DLが求められる。この
ようにして、楽音合成回路７において生成される楽音の
ピッチが次第に調整される。

そして、発振信号OFと波形信号WSとの位相差が所定の
範囲に入ると、同調検出回路6fがEND信号を「１」にす
る。END信号が「１」になると、ステップSA6における判
断結果が「YES」になり、ステップSA7に進む。ステップ
SA7では、RAM5内のキーコードKC（＝０）に対応するデ
ィレイ長dlを、調整が完了したディレイ長DLによって書
き換える。そして、ステップSA8へ進み、キーコードKC
をインクリメントする。次に、ステップSA9において、
キーコードKCが「128」に達したか否かを判断する。こ
れは127音すべての音を調整したか否かを判断するため
のステップである。この場合、キーコードKCは「２」で
あるため、ステップSA9の判断結果「NO」となり、ステ
ップSA4に戻る。そして、ステップSA9における判断結果
がYES」になるまで、ステップSA4〜SA9を繰り返し実行
し、全てのキーに対して調整を行う。

一方、全てのキーに対してのピッチ調整が終了して、
キーコードKCが「128」になると、ステップSA9における
判断結果が「YES」になり、該フローチャートを終了す
る。

上述した処理が終了することによって、RAM5にコピー
された各ディレイ長dlは、所望するピッチで波形信号WS
が生成されるように調整されたディレイ長DLに書き換え
られる。

また、全てのキーに対する調律が終了した後、通常の
演奏を行う場合には、ピッチ制御回路６に供給する発振
信号OFを「０」としておけば、変換回路6gの出力も
「０」となりRAM5に記憶されたキーコードKCに対応する
ディレイ長dlがそのまま出力される。このディレイ長dl
は、前述したように、ピッチの調整が終了したディレイ
長DL（最終値）に書き換えられているため、サウンドシ
ステム８およびスピーカ９においては正確なピッチの楽
音が発音される。

［第２の実施例］次に、この発明の第２の実施例について第５図〜第７
図を参照して説明する。この実施例の特徴は、第１図に
示すピッチ制御回路６の構成を変え、波形信号WSのピッ
チを計測し、このピッチに応じてディレイ長を補正した
ことにある。第５図は第１図に示すピッチ制御回路６の
別実施例による構成を示すブロック図である。この図に
おいて、40はバンドパスフィルタであり、発音すべき楽
音の周波数を有する発振信号OFに応じて遮断周波数を変
化させ、波形信号WSをフィルタリングする。これは波形
信号WSに高周波は重畳したままでは、後述するゼロクロ
スポイントが過剰に検出されるためであり、また、低周
波が重畳したままではゼロクロスポイントが全く検出さ
れなくなる可能性があるためである。このフィルタリン
グされた信号は、波形信号WS′としてゼロクロス検出回
路41に供給される。

ゼロクロス検出回路41は、波形信号WS′の最上位ビッ
トMSBの状態を検知することによってゼロクロスポイン
トを検出すると、アキュムレート42へ検出信号ZCを出力
するとともに、ゼロクロスポイントから次のゼロクロス
ポイントまでの間、クロック信号CLをカウントし、その
カウント数を出力信号OUTとしてアキュムレート42へ出
力する。なお、このゼロクロス検出回路41の構成の詳細
については後述する。

アキュムレート42は、検出信号ZCをカウントし、16ゼ
ロクロス分（波形で言えば８周期分）のカウント数OUT
を累算して減算器43へ出力する。カウント数OUTを累算
するのは、１周期毎の波形信号WS′のばらつきを平滑化
するためである。

次に、減算器43は、乗算器を介して供給されるキーコ
ードKCの周波数に対応する発振信号OFを、累算されたカ
ウント数から上記信号OFを減算して、発振信号OFに対す
る波形信号WS′の周波数のズレを求める。このズレに関
する情報は、同調検出回路44および変換回路45に供給さ
れる。同調検出回路44は、減算器43の出力データを監視
し、ズレが所定の範囲内に収まっている場合には、その
楽音に対する調律を終わらせるEND信号として「１」を
データバスへ出力する。変換回路45は、上記ズレをディ
レイ長の情報に関するパラメータに変換する。このパラ
メータは加算器46へ供給される。加算器46は、該パラメ
ータと予め初期値として記憶されていたディレイ長dlと
を加算して、補正されたディレイ長DLを出力する。この
ディレイ長DLは、楽音合成回路７およびデータバスへ出
力される。

次に、前述したゼロクロス検出回路41の構成の一例に
ついて、第６図に示すブロック図を参照して説明する。
この図において、41aは遅延回路であり、波形信号WS′
の最上位ビットMSB（符号ビット）を所定の時間（１デ
ータ分）遅らせて排他的論理和回路41bの一方の入力端
に供給する。排他的論理和回路41bの他方の入力端に
は、波形信号WS′の最上位ビットMSBが時間遅れなし
に、そのまま供給される。排他的論理和回路41Bは、波
形信号WS′の最上位ビットMSBとその１データ前の最上
位ビットMSBとの排他的論理和をとり、その結果を出力
する。すなわち、排他的論理和回路41bの出力は上記最
上位ビットMSBが反転したか否かを示す。すなわち、排
他的論理和回路41bの出力は、波形信号WS′が正から
負、あるいは負から正へ変わる点のゼロクロスポイント
を示す。この排他的論理和回路41bの出力信号は、検出
信号ZCとしてアキュムレート42に供給されるとともに、
ラッチ信号Ｌとしてラッチ回路41cへ供給される。ま
た、上記検出信号ZCは、遅延回路41dを介して、１ディ
レイ後、CTR（カウンタ）41eのリセット端子CLRに供給
される。CTR41eは、検出信号ZCが供給されてから次の検
出信号ZCが供給されるまで、クロック信号CLをカウント
し、このカウント数CNTをラッチ回路41cへ出力する。ラ
ッチ回路41cは、ラッチ信号としての検出信号ZCが供給
された時点におけるカウント数CNTをラッチし、出力信
号OUTとしてアキュムレート42へ出力する。

次に、前述したアキュムレート42の構成の一例につい
て、第７図に示すブロック図を参照して説明する。この
図において、42aは遅延回路であり、検出信号ZCを所定
のディレイ長遅延させた後、CTR42bへ出力するととも
に、ラッチ信号として後述するラッチ回路42dへ出力す
る。CTR42bは、16ステージのカウンタであり、上記検出
信号ZCをカウントして、オーバーフローすると出力信号
COを「１」にする。すなわち、検出信号ZCをカウントし
て、17回目毎に出力信号COを「１」にする。この出力信
号COは、NOT回路42fを介してAND回路42eの一方の入力端
に供給される。AND回路42eは、出力信号COが「０」の場
合のみ、ラッチ回路42dにラッチされたデータ（１タイ
ミング前の全加算器42cの演算結果）を全加算器42cの一
方の入力端へ入する。全加算器42cは、カウント数OUTと
上記アンド回路42eの出力データとを加算して、その演
算結果をラッチ回路42dへ出力する。ラッチ回路42dは、
上記検出信号ZCが供給された時点での上記演算結果をラ
ッチして上記アンド回路42fの他方の入力端に入力する
とともに、第５図に示す減算器43へ出力する。なお、出
力信号「１」になると、全加算器42cとラッチ回路42dと
によって記憶されているデータはクリアされる。

上述した構成によれば、波形信号WSを現在の発音ピッ
チに応じてバンドパスフィルタ40を通した後、ゼロクロ
ス検出回路41において、ゼロクロスポイントを検出し、
ゼロクロスポイントを示す検出信号ZCを出力するととも
に、ゼロクロスポイント間を、クロック信号CLに基づい
てカウントし、波形信号WSのピッチを示すカウント数OU
Tを出力する。次に、アキュムレート42は、検出信号ZC
をカウントし、16回分のカウント数OUTを累算する。こ
れによって、アキュムレート42は、ゼロクロスポイント
間のクロック数、すなわち波形信号WSの周期を得る。

その後、減算器43において、上記波形信号WSの周期に
相当するアキュムレート42の累算結果から発振信号OFの
周波数（上記、累算結果と同次元の量に変換された値）
を減算し、正確なピッチからのズレに関する値を算出す
る。そして、同調検出回路44は、減算器43の出力データ
を監視し、ズレが所定の範囲内に収まっている場合に
は、その楽音に対する調律を終わらせるEND信号として
「１」をデータバスへ出力する。また、変換回路45は、
上記ズレをディレイ長の情報に関するパラメータに変換
する。加算器46は、このパラメータの値と予め初期値と
して記憶されていたディレイ長dlとを加算して、補正さ
れたディレイ長DLを出力する。以下、この実施例におい
ては、前述した位相比較による実施例と同様に、全ての
キーに対するRAM5にコピーされたディレイ長dlを、補正
されたディレイ長DLによって書き換える。

この結果、通常の演奏を行う場合には、ピッチ制御回
路６に供給する発振信号OFを「０」としておけば、ピッ
チの調整が終了したディレイ長DL（最終値）が楽音合成
回路７に供給されるため、正確なピッチの波形信号WSが
生成され、この波形信号WSがサウンドシステム８および
スピーカ９において発音される。

［第３の実施例］次に第８図を参照してこの発明の第３の実施例につい
て説明する。なお、この図において、第１図に示す実施
例の各部に対応する部分については同一の符号を付けて
説明を省略する。

この図において、50は操作子であり、ピッチベンドホ
イール50aからなる。なお、実際の電子楽器では、操作
パネル２に第９図に示すように設けられている。この操
作パネル２にはTUNEキー54、テンキー55および上記ピッ
チベントホイール50aなどが設けられている。また、RAM
5は、調律処理によって得られた正しい遅延情報の記憶
や、CPU3による演算時の一次記憶領域として用いられ
る。

52はピッチ制御回路であり、その詳細な構成を第10図
に示す。このピッチ制御回路52は、発振信号OFおよび波
形信号WSに基づき、楽音合成回路53の遅延回路のディレ
イ長DLに対する補正量ddを求め（詳細は後述する）、デ
ータバスを介してCPU3へ供給するか、あるいは直接、楽
音合成回路53へ供給する。

楽音合成回路53は、前述した実施例と同様にクラリネ
ットなどの管楽器をシミュレートした閉ループ回路から
構成されている。ここで、楽音合成回路53について、第
11図に示すブロック図を参照して説明する。この図にお
いて、楽音合成回路53は、前述した楽音合成回路７と基
本的には同様の構成であるが、さらに管体をリアルにシ
ミュレートするために、ジャンクションと遅延回路とを
多段構成とした管体形成回路57を備えている。

次に、第12図は管体形成回路57の一構成を示すブロッ
ク図である。この図において、管体形成回路57は、共鳴
管における空気圧力波の伝播遅延をシミュレートした遅
延回路58,58,……および59と、これら遅延回路に介挿さ
れたジャンクション60,60,……と、共鳴管の終端部にお
いて空気圧力波の反射をシミュレートしたインバータ61
からなる。上記遅延回路58,58,……および59には、各
々、後述する遅延時間D1,D2,……D_n-1およびD_nが供給さ
れる。また、上記ジャンクション60,60,……には、各
々、後述する乗算係数K1,K2……K_nが供給されており、
これらジャンクション60,60,……は、共鳴管において管
の径が変化している箇所で発生する空気圧力波の散乱を
シミュレートする。

次に、第13図にジャンクション60の一構成のブロック
図を示す。この図において、ジャンクション60は、乗算
器M1〜M4および加算器A1,A2からなる４乗数格子を構成
している。ここで、各乗算器M1〜M4に付された「１＋
ｋ」，「−ｋ」，「１−ｋ」，「ｋ」は乗算係数であ
り、実際の共鳴管に近い伝送特性が得られるように数値
ｋが決められている。

次に、第12図に示す最終段の遅延回路59について、第
14図を参照して説明する。最終段の遅延回路59は、小数
点以下の係数を授受し、この係数に基づき微細な遅延を
実現する。これは、より細かな遅延を実現することによ
り、自然楽器を忠実にシミュレートするのに必要なピッ
チ精度を得るためである。第14図において、遅延回路59
は、整数値Ｉをディレイ値とする遅延部62,少数値Ｆを
ディレイ値とする遅延部63、乗算器M5およびM6、加算器
A3から構成されている。上記遅延部62には、遅延時間D_n
の整数部が供給され、遅延部63には、遅延時間D_nの少数
部が供給される。

次に、上述した構成の動作について、第15図ないし第
19図に示すフローチャートを参照して説明する。電源が
投入されると、CPU3は、第15図に示すメインルーチンを
実行する。まず、ステップSB1において、各種レジス
タ、変数等のイニシャライズを行う。次に、ステップSB
2に進み、第16図に示すパネル処理を行う。このパネル
処理では、操作パネルの操作に応じて、マスターチュー
ニングの変更またはそのキャンセルおよび調律処理が行
われる。

まず、ステップSC1において、操作パネル２の各種キ
ーをスキャンする。そして、ステップSC2において、パ
ネルイベントがあったか否か、すなわち何らかの操作が
あったか否かを判断する。ここで、操作パネルが操作さ
れなかった場合には、ステップSC2の判断結果は「NO」
となり、当該ルーチンを終了し、第15図に示すメインル
ーチンへ戻る。

一方、何らかのパネルイベントがあった場合には、ス
テップSC2における判断結果が「YES」となり、ステップ
SC3へ進む。ステップSC3では、そのパネルイベントがTU
NEキーであるか、すなわちTUNEキーが押されているのか
否かを判断する。そして、このステップSC3における判
断結果が「NO」の場合、すなわちTUNEキーは押されてお
らず、他のパネルイベントであった場合には、ステップ
SC4に進む。このステップSC4では、該当するパネルイベ
ントに応じたパネル処理を行う。パネル処理には、音色
の切換や、各音色中の各種パラメータのエディットを行
う処理がある。そして、ステップSC4の処理が終了する
と、第15図のメインルーチンに戻る。

一方、ステップSC3における判断結果が「YES」の場
合、すなわちTUNEキーが押されたことによるパネルイベ
ントの場合には、ステップSC5へ進む。ステップSE5で
は、さらに「＋」および「−」キーが同時に押されてい
るか否かを判断する。これは、マスターチューニング
（後述する調律によって設定されたチューニング状態）
の変更をキャンセルするか否かを判断するステップであ
る。そして、このステップSC5における判断結果が「YE
S」の場合、すなわち「＋」および「−」キーがTUNEキ
ー54と同時に押下されて、マスターチューニング変更の
キャンセルが指示されている場合には、ステップSC6へ
進む。ステップSC6では、後述するレジスタTUNEを
「０」にした後（キャンセルして）、第15図のメインル
ーチンへ戻る。

一方、ステップSC5における判断結果が「NO」の場
合、すなわち「＋」および「−」キーが同時に押されて
いない場合には、ステップSC7へ進む。このステップSC7
では、さらに「＋」キーが押されているか否かを判断す
る。これは、マスターチューニングを上げるか否かを判
断するステップである。ここで、「＋」キーが（TUNEキ
ー54と同時に）押されていると、ステップSC7における
判断結果は「YES」となり、ステップSC8へ進む。ステッ
プSC8では、レジスタTUNEに「１」を加算（インクリメ
ント）した後、第15図のメインルーチンへ戻る。

一方、ステップSC7における判断結果が「NO」の場
合、すなわち「＋」キーが同時に押されていない場合に
は、ステップSC9へ進む。ステップSC9では、さらに
「−」キーが押されているか否かを判断する。これは、
マスターチューニングを下げるか否かを判断するステッ
プである。ここで、「−」キーが（TUNEキー54と同時
に）押されていると、ステップSC9における判断結果は
「YES」となり、ステップSC10へ進む。ステップSC10で
は、レジスタTUNEから「１」を減算（デクリメント）し
た後、第15図のメインルーチンへ戻る。

一方、ステップSC9における判断結果「NO」の場合、
すなわち「−」キーが押されていない場合には、ステッ
プSC11へ進む。ステップSC11では、さらに「０」キーが
押されているか否かを判断する。これは、前述したよう
に、本願の特徴である調律処理を行うか否かを判断する
ステップである。ここで、「０」キーが（TUNEキーと同
時に）押されていないと、ステップSC11における判断結
果は「NO」となり、第15図のメインルーチンへ戻る。

一方、TUNEキー54と同時に「０」キーが押されている
と、ステップSC11における判断結果は、「YES」とな
り、ステップSC12へ進む。ステップSC12では、第17図に
示す調律処理を実行する。次に、第17図に示すフローチ
ャートに従って調律処理について説明する。

まず、ステップSD1において、所定の演算またはマニ
ュアル操作により０セント（cent）に対応するディレイ
長DLを得る。次に、ステップSD2へ進み、レジスタＣを
「０」にする。このレジスタＣは調律を行う際のセント
値を示すレジスタである。そして、ステップSD3に進
み、レジスタＣの値に対応する周波数FREQおよびキーコ
ードKCを得る。ここで、キーコードKCを必要とする理由
は次の通りである。すなわち、各パラメータをキーコー
ドKC毎に記憶しようとすると、多くのメモリ容量を必要
とする。そこで、本実施例では、メモリ容量を節約する
ために、各パラメータを通常の楽音合成時と同じ値とし
ている。しかし、通常と同一のパラメータでは、ピッチ
の精度を保証することが難しくなる。そこで、本実施例
では、上述したパラメータをキーコードKCに応じてスケ
ーリングしている。このキーコードKCは、演算やテーブ
ル参照などによって得られる。次に、ステップSD4へ進
み、上記キーコードKCに応じて音源パラメータ（フィル
タ係数、非線形の形状など）をキースケーリングする。
なお、スケーリングに用いる係数がキーコードKC単位で
なく、さらに細かいセント単位で指定できる場合は、そ
のようにしてさらに正確なスケーリングを行ってもよ
い。

次に、ステップSD5へ進み、ディレイ長DL（この例の
場合には、総遅延量となる）から第12図に示す各遅延回
路58,58,……,59の遅延時間D₁，D₂，……，D_Nを演算
し、それぞれの遅延回路へ出力する。各遅延回路58,58,
……の段数は、近似すべき管の形状と、近似する場合の
管の分割数によって決定される。ここで、最終段の遅延
回路59だけは、小数点以下の係数に体する遅延が実現で
きる回路構成となっているので、該回路に対する遅延時
間D_Nは、後述するピッチ調整で得られる補正量ddによっ
て補正した後に与えられる。さらに、ステップSD6にお
いて、キーコードKCに応じたエンブシュアEMBSおよび圧
力PRESを楽音合成回路53へ出力する。楽音合成回路53
は、与えられた各パラメータに従って実際に波形信号WS
を発生する。このように、本願では、実際に楽音を発生
させてみないと、どのようなピッチの楽音かがわからな
いところに特徴とがある。次に、ステップSD7へ進み、
楽音合成回路53が出力する波形信号WSの周波数（ピッ
チ）が発振信号OFの周波数にロック（LOCK）したか否か
を判断する。この判断は、ピッチ制御回路52が出力する
END信号によって行われる。このステップSD7における判
断結果は、波形信号WSの周波数が発振信号OFの周波数に
ロックして、ピッチ制御回路52がEND信号を出力するま
で「NO」となる。したがって、該判断結果が「YES」に
なるまで繰り返し実行する。そして、波形信号WSの周波
数がOFの周波数にロックすると、上記ステップSD7にお
ける判断結果は「YES」となり、ステップSD8へ進む。ス
テップSD8では、ピッチ制御回路52が出力するディレイ
値の補正量ddを取り込む。次に、ステップSD9へ進み、
補正量ddが「０」以上であるか否かを判断する。そし
て、この補正量が「０」より小さい場合には、ステップ
SD9における判断結果は「NO」となり、ステップSD10へ
進む。ステップSD10では、補正量ddの絶対値の整数部１
＋１をディレイ値DLから減算する。例えば、補正量ddが
「−3.4」であれば、ディレイ値DLから「４」を減算す
る。この減算により、次にロック動作を行ったときに、
正の少数だけの補正量が得られることが期待される。そ
して、ステップSD5へ戻り、補正量ddが減算されたディ
レイ値DLに基づいて各遅延回路58,58,……,59の遅延時
間D₁，D₂，……D_Nが演算される。以下、上述した処理と
同様に、ステップSD6〜SD8において、楽音合成回路53に
よって新たな楽音信号WSが生成される。そして、再びス
テップSD9において、補正量ddの値が「０」以上である
かを判断する。補正量ddが「０」より小さい場合には、
さらにステップSD10へ進み、新たなディレイ値DLを算出
した後、ステップSD5〜SD9を繰り返し実行する。

一方、補正量ddが「０」以上の場合か、あるいは上述
したステップSD5〜SD10による処理により補正量ddが
「０」以上になると、ステップSD9における判断結果が
「YES」となり、ステップSD11へ進む。ステップSD11で
は、補正量ddが「１」以上であるか否かを判断する。そ
して、この補正量が「１」以上の場合には、ステップSD
11における判断結果は「YES」となり、ステップSD12へ
進む。ステップSD12では、補正量ddの整数部Ｉをディレ
イ値DLに加算する。そして、ステップSD5へ戻り、演算
結果のディレイ値DLに基づいて各遅延回路58,58,……,5
9の遅延時間D₁，D₂，……，D_Nが演算される。以下、上
述した処理と同様に、ステップSD6〜SD8において、楽音
合成回路53によって補正量ddに応じた新たな波形信号WS
が生成される。そして、再びステップSD11において、補
正量ddの値が「１」以上であるかを判断する。補正量dd
が「１」以上の場合には、さらにステップSD12へ進み、
新たなディレイ値DLを得た後、ステップSD5〜SD9を繰り
返し実行する。

そして、補正量ddが「１」より小さくなると、ステッ
プSD11における判断結果が「NO」となり、ステップSD13
へ進む。この時点で、補正量ddは、ステップSD9およびS
D11における判断によって、１＞dd≧０の範囲に入って
いる。ただし、近似する管体の形状や非線形の挙動によ
っては、補正量ddが１以下にならないこともあると考え
られる。そのような状況が頻繁におこるとは考えられな
いが、それに対処する手段としては、ステップSD11にお
ける補正量ddを「２」以上にするなどしてもよい。また
は、ある程度の回数（例えば、３回）を経過した後に、
強制的に補正量ddを決定し、無限ループになるのを防い
でもよい。次に、ステップSD13では、レジスタＣのセン
ト値に応じてディレイ値DLと補正量ddの少数部Ｆとをテ
ーブルに書き込む。この例の場合、補正量ddに関して
は、少数部Ｆのみを書き込むようにしてあるので、デー
タの削減にも貢献する。次に、ステップSD14へ進み、レ
ジスタＣに「２」を加算し、次のセント値とする。次
に、ステップSD15へ進む。このステップSD15では、レジ
スタＣの値が「12000」を越したか否かを判断する。こ
れは、０セントから12000までの10オクターブの範囲に
ついての調律を行うためである。そして、ステップSD15
における判断結果が「NO」の場合には、ステップSD3へ
戻り、以下、ステップSD3〜SD14を繰り返し実行する。

一方、レジスタＣの値が「12000」を越すと、ステッ
プSD15における判断結果が「YES」となり、第16図のパ
ネル処理に戻り、さらに、第15図のメインルーチンに戻
る。

このように、メインルーチンのステップSB2における
パネル処理が終了すると、次にステップSB3へ進む。ス
テップSB3では、第18図に示す操作子処理を行う。

まず、CPU3は、ステップSE1において、操作子として
のピッチベントホイール50aをスキャンする。一般的
に、ピッチベンドホイール50aの操作状態は、A/D（アナ
ログ・デジタル）変換器を介して得られる。次に、ステ
ップSE2へ進み、上記スキャンの結果をもとに操作子50a
にイベントがあったか否かを判断する。ここで、操作子
50にイベントがあった場合には、ステップSB2における
判断結果は「YES」となり、ステップSE3へ進む。ステッ
プSE3では、現在の操作子の状態に応じて、セント単位
のデータに変換されたピッチベント情報をレジスタBEND
に記憶する。

そして、上記ステップSE3を終了するか、上記ステッ
プSE2における判断結果が「NO」の場合、すなわち操作
子（ピッチベンドホイール）にイベントがなかった場合
には、第15図のメインルーチンに戻り、ステップSB4へ
進む。

ステップSB4では第19図に示す発音処理が行われる。
まず、ステップSF1において、鍵盤１の鍵をスキャンす
る。次に、ステップSF2において、鍵イベントが生じた
か否かを判断する。ここで、鍵イベント（押鍵）が存在
すると、ステップSF2における判断結果は「YES」とな
り、ステップSF3へ進む。ステップSF3では、キーコード
KCに応じて各種パラメータをスケーリングした後、楽音
合成回路53へ出力する。

一方、ステップSF2における判断結果が「NO」の場
合、すなわち鍵イベントが存在しない場合には、ステッ
プSF4へ進む。ステップSF4では、現在発音中であるか否
かを判断する。そして、ステップSF4における判断結果
が「NO」の場合には、そのまま当該ルーチンを終了しメ
インルーチンへ戻る。一方、ステップSF4における判断
結果が「YES」の場合にはピッチベンドホイール50aなど
の操作子によってさまざまな変調を付与できるというこ
となのでステップSF5へ進む。また、上述したステップS
F3が終了した場合にもステップSF5へ進む。

ステップSF5では、キーコードKC、レジスタTUNEおよ
びレジスタBENTの各情報に応じてセント値を得る。とこ
ろで、前述したパネル処理において、マスターチューニ
ングを変更していれば、当然、上記レジスタTUNEの値は
その変更に応じた値になっている。また、前述した操作
子処理において、ピッチベンドホイールを操作していれ
ば、上記レジスタBENTの値はその操作に応じた値になっ
ている。これらレジスタTUNEとレジスタBENTはセントの
単位で与えられているのに対して、キーコードKCの単位
はセントではないので、該キーコードKCをテーブル参照
または演算などの手段によってセントに変換した後、各
情報のセント値を加算することによって所望するセント
値Ｃを得る。

次に、ステップSF6へ進み、上記セント値Ｃに基づい
てテーブルを参照して前述した調律処理において書き込
んだディレイ長DLおよび補正量dd（少数部Ｆ）を読出
す。次に、ステップSF7へ進み、ディレイ長DLに基づき
各遅延時間D₁，D₂，……および最終段の遅延時間D_Nを求
めるとともに、最終段の遅延時間D_Nを補正量ddで補正し
て楽音合成回路53へ出力する。次に、ステップSF8へ進
み、楽音発生時にフィードバックによるピッチ調整が動
作してしまわないように、発振信号OFを「０」として、
ピッチ制御回路52へ出力する。そして、ステップSF9へ
進む。ステップSF9では、イニシャルタッチ（IT）およ
びアフタータッチ（AT）に応じてエンブシュアEMBSおよ
び吹奏圧信号PRESを楽音合成回路53へ出力する。楽音合
成回路53は、上記エンブシュアEMBS、吹奏圧信号PRESお
よび遅延時間D₁，D₂，……D_Nに基づいて、正確なピッチ
の波形信号WSを発生する。そして、この波形信号WSは、
サウンドシステム８およびスピーカにおいて楽音として
発音される。そして、ステップSB2に戻り、パネル処理
を行い、さらに上述した処理と同様に、ステップSB3に
おいて操作子処理を行い、引き続きステップSB4におい
て発音処理を行う。そして、ステップSB2に戻り、再び
ステップSB2〜SB4のループを繰り返し実行する。

なお、上述した第１の実施例では、RAM5に記憶された
ディレイ長dlを直接、楽音合成回路７の遅延回路に供給
してもよい。

また、上述した第１および第２の実施例において、初
期値として予め記憶されているディレイ長dlはユーザが
入力してもよい。

また、上述した第１ないし第３の実施例では、各種パ
ラメータを演奏者が変更した直後に、全鍵を調律すべく
ピッチ制御回路と楽音合成回路とによる波形信号WSのフ
ィードバックによる制御を行い、通常の楽音合成時にお
いては非動作としたが、楽音合成時においても自動的に
動作するようにしてもよい。

また、上述した第１ないし第３の実施例において、PL
Lによって正確なピッチを与えるべく調節するパラメー
タは、ディレイ長だけに限らず、フィルタ係数でもよ
い。

また、上述した第１ないし第３の実施例では、遅延フ
ィードバック型の音源に拘わらず、楽音のピッチを指定
しにくい他の楽音合成装置に用いてもよい。

また、上述した第１ないし第３の実施例において、遅
延回路21は、シフトレジスタに限らず、他の遅延手段で
もよい。

また、上述した第１ないし第３の実施例において、楽
音合成回路７および53は、管楽器をシミュレートする構
成に限らず、他のアルゴリズム（擦弦、打弦など）で実
現されてもよい。

また、上述した第１ないし第３の実施例は、ハードウ
エアによる実現に限らず、マイクロプログラムやソフト
ウエアによって実現されてもよい。

また、上述した第１ないし第３の実施例における各部
の処理は、ディジタルに限らずアナログによって実現さ
れてもよい。

また、上述した第１ないし第３の実施例では、単音の
発音についてのみ説明したが、これに限らず、複数の音
を同時に発音するような時分割複音処理を行ってもよ
い。

また、上述した第１ないし第３の実施例において、波
形信号WSは、遅延フィードバックループのどの点からと
ってもよい。

また、第３の実施例において、操作子としてピッチベ
ンドホイールを用いたが、これに限らずブレス・コント
ローラでもよい。

また、第３の実施例において、楽音の変調は手動操作
による操作子に限らず、LFO（低周波発振器）などによ
り自動的に付与するようにしてもよい。この場合も、LF
Oの出力をセント値に変換することにより、処理を複雑
にすることなく実現できる。

また、第３の実施例において、全てのセント値につい
てディレイ値DLを持つようにしたが、例えば、100セン
トごとにディレイ値DLを持ち、それらの間のディレイ値
DLは、すべて補正値で補正するようにしてもよい。この
場合、シミュレートする管体の形状が相似形から異なっ
てくるが、小さな範囲であるので実質的な影響は少な
い。

また、第３の実施例において、例えば、10セント程度
の分解能でテーブルを構成しておき、それらの間の補正
量ddは、補間によって求めるようにしてもよい。これに
よりデータ量を削減できる。

また、第３の実施例において、テーブルに記憶したデ
ィレイ長DLと補正量ddの少数部Ｆを50個おきに読み込め
ば、半音階が実現できる。例えば、＋10セントならば、
基準位置から５個上側にずらして50個おきにとればよい
し、−20セントならば、10個下側の位置から始めればよ
い。

また、上述した第１ないし第３の実施例では、遅延フ
ィードバック型の音源について説明したが、これに限ら
ず、他の音源で実現されてもよい。

［発明の効果］以上、説明したように、この発明によれば、第１モー
ドと第２モードの２種類のモードを設け、第１モードで
は、音高情報を自動的に発生させ、該音高情報と楽音信
号のそれぞれに対応する音高を比較し、この結果で遅延
手段の遅延時間を修正して両音高を一致させ、その際の
遅延時間に対応する遅延データを記憶しておき、第２モ
ードでは、与えられた任意の音高情報をもとに、記憶し
ておいた遅延データを得て、該遅延データにより遅延手
段の遅延時間を制御して楽音を発生するようにした。こ
れにより、演奏時において、楽音の発生当初から楽音の
ピッチを正確なものにすることができるという効果が得
られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示すブロック
図、第２図は同実施例のピッチ制御回路の構成を示すブ
ロック図、第３図は同実施例の楽音合成回路の構成を示
すブロック図、第４図は同実施例の動作を説明するため
のフローチャート、第５図は本発明の第２の実施例によ
るピッチ制御回路の構成を示すブロック図、第６図は同
実施例によるゼロクロス検出回路の構成を示すブロック
図、第７図は同実施例によるアキュムレートの構成を示
すブロック図、第８図は本発明の第３の実施例の構成を
示すブロック図、第９図は同実施例による操作パネルの
外観を示す正面図、第10図は同実施例によるピッチ制御
回路の構成を示すブロック図、第11図は同実施例の楽音
合成回路の構成を示すブロック図、第12図は同実施例の
管体形成回路の構成を示すブロック図、第13図は同管体
形成回路のジャンクションの構成を示すブロック図、第
14図は同実施例における最終段の遅延回路の構成を示す
ブロック図、第15図は同実施例の動作を説明するための
メインルーチンのフローチャート、第16図は第３の実施
例によるパネル処理の動作を説明するためのフローチャ
ート、第17図は同実施例の調律処理の動作を説明するた
めのフローチャート、第18図は同実施例の操作子処理の
動作を説明するためのフローチャート、第19図は同実施
例の発音処理の動作を説明するためのフローチャートで
ある。３……CPU（制御手段）、6,52……ピッチ制御回路（ピ
ッチ制御手段）、7,53……楽音合成回路（楽音合成手
段）。

Claims

(57)【特許請求の範囲】

【請求項１】遅延時間が可変制御可能な遅延手段をルー
プ状に接続してなる閉ループ手段を有し、前記閉ループ
手段に励振信号を入力するとともに前記閉ループ手段を
循環する信号を楽音信号として出力する楽音合成手段
と、第１モードと第２モードとを指示するモード指示手段
と、楽音の音高を指示する複数の音高情報に対する前記遅延
手段の遅延時間に関する遅延データを各々記憶するため
の記憶手段と、前記モード指示手段で第１モードが指示されていると
き、前記複数の音高情報を自動的に順次発生する第１の
音高情報発生手段と、前記モード指示手段で第１モードが指示されていると
き、前記遅延手段の遅延時間の初期値を発生する初期値
発生手段と、前記モード指示手段で第１モードが指示されていると
き、（ａ）前記初期値に応じて前記遅延手段の遅延時間を設
定するとともに、（ｂ）前記第１の音高情報発生手段から発生された音高
情報が示す音高と前記楽音合成手段が出力する楽音信号
の音高とを比較して、前記音高情報が示す音高と前記楽
音信号の音高とを一致させるべく、前記初期値に応じて
設定された前記遅延手段の遅延時間を修正し、前記音高
情報が示す音高と前記楽音信号の音高とが一致する前記
遅延手段の遅延時間に対応する遅延データを前記記憶手
段に記憶させる第１の制御手段と、前記モード指示手段で第２モードが指示されていると
き、任意の音高情報を発生する第２の音高情報発生手段
と、前記モード指示手段で第２モードが指示されていると
き、前記記憶手段を参照することにより前記第２の音高
情報発生手段から発生された音高情報に対応する前記遅
延データを発生し、この発生された遅延データに基づき
前記遅延手段の遅延時間を制御する第２の制御手段とを具備することを特徴とする電子楽器。