JPH0470699A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、管楽器または弦楽器などの自然楽器の楽音
合成に用いて好適な電子楽器に関する。

「従来の技術」 従来より、管楽器や弦楽器などの自然楽器が発生する楽
音を、電気的に合成する電子楽器がある。

このような電子楽器は、楽音を合成するために何等かの
音源を有している。音源には、予め楽音のもとになる波
形信号を記憶する記憶手段を用いて、発音の際には記憶
手段から読出した波形信号にさまざまな処理を行って楽
音として発音する装置や、自然楽器の発音メカニズムを
電子回路でノミュレートすることにより、自然楽器の楽
音を合成する装置などが知られている。

特に、後述した発音メカニズムをノミュレートする音衿
は、遅延回路、フィルタおよび非線形回路などからなる
閉ループ回路により発音機構を７ミユレー・トする。こ
の音源によれば、楽音合成のパラメータ、例えば遅延回
路の遅延時間を調整することにより、自然楽器の音に、
ある程度近い楽音か合成できる。なお、この種の技術は
、例えば特開昭６３−４０１９９号公報あるいは特公昭
５８−５８６７９公報に開示されている。

「発明が解決しようとする課題」 ところで、上述した従来の電子楽器では、楽音のピッチ
は遅延回路の遅延総量で決定されるとしていた。しかし
、実際には、フィルタ特性などの他のパラメータにより
、例えば高周波の信号はど伝達速度か速いなと、合成し
ようとする楽音のピッチに応じて伝達速度が変わってく
る。しにかつて、一義的に遅延回路の遅延時間（デイレ
イ長）を設定すると、所望するビ・ノチの楽音が得られ
な（Ａという問題を生じる。

また、従来の電子楽器では、演奏者が楽音の音色などを
設定する１ニめに、楽音合成回路の各種）くラメータ（
遅延回路の遅延時間やフィルタ特性など）を操作すると
、楽音のピッチに狂いが生じるという問題を生じる。

この発明は、上述した問題に鑑みてなされたもので、正
確なピッチを有する楽音を合成できる電子楽器を提供す
ることを目的としている。

「課題を解決するための手段」 上記問題を解決するために、請求項１記載の発明では、
入力信号に対して少なくとも１つのノくラメータに基づ
く所定の処理を施して、該ノくラメータの値に応じたピ
ッチの楽音を合成して出力する楽音合成手段を有する電
子楽器において、生成すべき楽音の目標ピッチと前記楽
音合成手段が出力する楽音のピッチとの差分を検出し、
該差分をなくすべく前記パラメータの値を求めて前記楽
音合成手段へ出力するピッチ制御手段とを具備すること
を特徴とする 請求項２記載の発明では、請求項１記載の電子楽器にお
いて、前記目標ピンチの楽音を生成すべきパラメータの
初期値か記憶される記憶手段と、前記ピッチ制御手段に
より新たに求められたパラメータの値で前記初期値を書
き換える制御手段とを備えるとともに、 前記楽音合成手段は、前記記憶手段に記憶され１こパラ
メータの値に応じたピッチの楽音を合成して出力するこ
とを特徴とする 請求項３記載の発明では、請求項１記載の電子楽器にお
いで、前記楽音合成手段は、入力信号に対して少なくと
も１つのパラメータに基づく所定の処理を施すループ状
の信号路であって、該入力信号を該ループを巡回させる
ことにより前記パラメータの値に応じ１こピッチの楽音
を合成して出力することを特徴とする。

１作用　」 請求項１記載の発明によれば、ピッチ制御手段が楽音合
成手段の信号路によって生成すべき楽音の目標ピッチと
前記楽音合成手段か実際に出力する楽音のピッチとの差
を検出し、該差をなくすべく楽音合成手段のパラメータ
の値を求める。楽音合成手段では、ピッチ制御手段によ
って新たに求められたパラメータの値に応じて楽音が合
成される。

請求項２記載の発明によれば、楽音合成手段において生
成すべき目標ピッチの楽音のパラメータの初期値が予め
記憶手段に記憶される。制御手段は、ピッチ制御手段が
新たに求めｆこパラメータの値で記憶手段の上記初期値
を書き換える。楽音合成手段では、記憶手段に記憶され
たパラメータの値に応じて楽音が合成される。

請求項３記載の発明によれば、ピッチ制御手段によって
新たに求められたパラメータの値を、ループ状の信号路
を有する楽音合成手段に供給し、該楽音合成手段によっ
て上記パラメータの値に応じたピッチの楽音を合成して
出力する。

「実施例」 次に図面を参照してこの発明の実施例について説明する
。

［第１の実施例］ 第１図はこの発明の第１の実施例の構成を示すブロック
図である。この図において、ｌは鍵盤であり、白鍵およ
び黒鍵から構成されている。２は操作パネルであり、後
述する楽音合成回路内の非線形回路やフィルタ等の特性
に関するパラメータか設定できるようになっており、該
パラメータに応じて出力楽音の音色を変化させる。ＣＰ
Ｕ（中央処理装置）３は、所定のプログラムを実行し、
電子楽器の各部を制御する。テーブルＲＯＭ　４には、
何種類かの音階（平均率音階、純正調音階、ピタゴラス
音階など）について、全キーコードＫＣに対して、所定
のピッチの楽音か発音されるようデイレイ長ｄｉがテー
ブルとして記憶されている。これらの音階は、操作パネ
ル２により選択的に設定される。また、デイレイ長ｃｌ
ｌは、後述する遅延フィードバック回路における遅延時
間（楽音のピッチを決定するパラメータの１つ）のおお
よその初期値である。また、ＲＡＭ（ランダム・アクセ
ス・メモリ）５には、各種データなどが記憶されるとと
もに、各楽音のピッチを調整（調律）する際に上記デイ
レイ長ｄｉのテーブルが転送される。このデイレイ長ｄ
ｉは、後述するピッチ調整による処理において、新１こ
に確定されるデイレイ長ＤＬに書き換えられる。詳細は
動作の説明において述べる。

６はピッチ制御回路であり、本願発明において付加され
た回路である。ピッチ制御回路６は、データバスを介し
てＣＰＵ３から供給される発音すべき楽音のピッチに関
する情報などを取り込み、上記デイレイ長ＤＬを求め、
後述する楽音合成回路７へ供給する。次に、ピッチ制御
回路６の構成の一例について、第２図に示すブロック図
を参照して説明する。このピッチ制御回路６は、発振回
路６ａ、バンドパスフィルタ６ｂ、クリッパ６Ｃ。

位相比較器６ｄＳｏ−パスフィルタ６ｅ、同調検出回路
６ｆ、変換回路６ｇおよび加算器６ｈから構成されてい
る。発振回路６ａは、キーコードＫＣに対応する発振周
波数を有する発振信号ＯＦに基づいて、比較の基準とな
る矩形波ＳＣＩを発振して位相比較器６ｄに供給する。

バンドパスフィルタ６ｂは、後述する楽音合成回路７に
よって合成された波形信号ＷＳを帯域制限してクリッパ
６Ｃへ出力する。クリッパ６ｃは波形信号ＷＳを矩形波
ＳＣ２に整形して前述した位相比較器６ｄに供給する。

位相比較器６ｄは、矩形波ＳＣＩとＳ０２とを比較して
、その位相差をローパスフィルタ６ｅへ供給する。ロー
パスフィルタ６ｅは、位相差を平滑化した後、同調検出
回路６ｆおよび変換回路６ｇへ出力する。同調検出回路
６ｆは、位相差を監視し、該位相差が所定の範囲内に収
まっている場合には、その楽音に対するピッチ調整（調
律）が終了したことを知らせるＥＮＤ信号として「１」
をデータバスへ出力する。変換回路６ｇは、データテー
ブルまたは演算回路からなり、上記位相差をデイレイ長
に応じた値に変換する。この値は加算器６ｈへ供給され
る。加算器６ｈは、位相差に応じた値と予め初期値とし
て記憶されていたデイレイ長ｄｉとを加算して、補正さ
れたデイレイ長ＤＬを算出し、これを楽音合成回路７お
よびデータバスへ出力する。

楽音合成回路７は、クラリネットなどの管楽器をシミュ
レートした閉ループ回路から構成されている。ここで、
楽音合成回路７の構成の一例について、第３図に示すブ
ロック図を参照して説明する。この図において、楽音合
成回路７は、管楽器のマウスピース部をシミュレートし
た励振回路ＩＯ１管楽器の共鳴管をシミュレートした共
振回路３０と、マウスピース部と共鳴管との接続部にお
ける空気圧力波の散乱をシミュレートしたジャンクショ
ン２０から構成されている。

励振回路ｌＯは、減算器１１、フィルタＩ２、加算器１
４、非線形回路１５、乗算器１６．１７およびＩＮＶと
で構成されている。減算器１１には、共振回路３０から
ジャンクション２ｏを介して入力される信号と、吹奏圧
に相当する吹奏圧信号ＰＲＥＳが供給される。この減算
器１１は、リードに加わる空気圧に相当する信号を算出
し、フィルタ１２および乗算器ＩＮｖを介して乗算器１
６へ出力する。フィルタ１２は一次のローパスフィルタ
によって構成されており、励振回路１０と共振回路３０
との間を循環する信号の振幅か特定周波数において著し
く大きくならないようにするために介挿されている。フ
ィルタ１２の出力信号Ｐ１は加算器１４に供給される。

加算器１４は、フィルタ１２の出力信号ＰＬに唇の締め
、構えに相当するエンブシュアＥ　Ｍ　Ｂ　Ｓを加算し
、リードに実際に加えられる圧力に相当する信号Ｐ２を
求める。

１５は非線形回路であり、非線形関数のテーブルまたは
演算回路から構成されている。演算回路により構成され
ている場合には、所定の演算を行うための非線形定数Ｎ
　、Ｌ　、ＣＯＥ　Ｆ”　　がデータバスを介して供給
される。また、非線形関数のテーブルにより構成されて
いる場合には、リードとマウスピース部との間隙の断面
積、すなわち、空気流に対するアドミッタンスに相当す
る値が記憶されている。この非線形回路１５は、上述し
１こ信号Ｐ２により参照され、上記アドミッタンスに相
当する値を信号Ｙとして出力する。乗算器１６は、信号
Ｙと乗算器ＩＮＶを介した信号−ＰＡとを乗算して、リ
ートとマウスピース部との間隙を通過する空気の流速に
相当する信号ＰＬを得る。乗算器１７は、信号ＰＬに乗
算係数Ｇを乗する。この乗算係数Ｇは、共鳴管における
マウスピース部の取り付は部付近の管径に応じて決めら
れる定数であり、空気流の通りにくさ、すなわち空気流
に対するインピーダンスに相当するものである。乗算器
１７は、共鳴管のマウスピース側の入口において発生す
る空気の圧力変化に相当する信号を得る。

ジャンクション２０では、共振回路３０の出力信号と励
振回路ｌＯの出力信号が加算器１８によって加算された
後に共振回路３０に供給され、また、加算器１８の出力
信号と共振回路３０の出力信号が加算器１９によって加
算されて励振回路１０に供給される。

共振回路３０は、遅延回路２１、フィルタ２２および乗
算器Ｉｖから構成されている。遅延回路２Ｉは、リード
から発せられた空気圧力波（進行波）がトーンホーン（
管楽器における音程を決める孔）に達するまでの遅延を
シミュレートするにめに、ノヤンクンヨン２０の出力信
号をピッチ制御回路６またはデータバスを介して供給さ
れるデイレイ長ＤＬに応じて遅延した後、乗算器ＩＶへ
出力する。乗算器■Ｖは、共鳴管の終端における音波の
反射をシミュレートするために、共振回路３０の出力信
号に「−１」を乗算し、フィルタ２２へ出力する。フィ
ルタ２２は、乗算器ＩＶの出力信号を帯域制限した後、
ジャンクション２０へ出力する。

このように構成された楽音合成回路７では、励振信号（
以下、波形信号ＷＳという）がジャンクション２０を介
して、励振回路１０と共振回路３０とを循環する。この
波形信号ＷＳは、この例の場合には、遅延回路２１の出
力から取り出されており、第１図に示すサウンドシステ
ム８に供給される。サウンドシステム８は、波形信号Ｗ
Ｓをスピーカ９によって楽音として発音するための処理
を行う。

次に、上述した構成の動作について、第４図に示すフロ
ーチャートを参照して説明する。電源が投入されるか、
ユーザがパラメータを変更すると、ＣＰＵ３は、鍵盤１
の全てのキーに対応する楽音のピッチを調整（調律）す
るために第４図に示すフローチャートを実行する。まず
、ステップＳＡｌにおいて、楽音合成回路７の各種パラ
メータの初期設定を行う。これらパラメータには、例え
ば、ユーザによる非線形定数Ｎ、Ｌ、Ｃ０ＥＦ、、フィ
ルタ定数Ｆ　Ｉ　Ｌ、Ｃ０ＥＦ、およびＦＩＬ２．Ｃ０
ＥＰ、などがある。次に、ステップＳＡ２に進み、テー
ブルＲＯＭ４に記憶された各キーコードＫＣに対応する
デイレイ長ｄｉのテーブルを読出してＲＡＭ５にコピー
する。そして、ステップＳＡ３において、キーコードＫ
Ｃを「０」（第１番目のキーに対応するキーコードＫＣ
）にする。ステップＳＡ４では、エンブシュアＥＭＢＳ
および吹奏圧信号ＰＲＥＳを楽音合成回路７へ出力する
。これによって、楽音合成回路７は動作準備が整う。

次に、ステップＳＡ５において、ＲＡＭ５にコビ−され
たキーコードＫＣ（＝０）に対応するデイレイ長ｄｌと
該キーコードＫＣの周波数に対応する発振信号ＯＦをピ
ッチ制御回路６へ出力する。

一方の楽音合成回路７は、上記デイレイ長ｄＩを遅延回
路２１に設定して波形信号ＷＳを合成する。他方、ピッ
チ制御回路６は、楽音合成回路７が出力する波形信号Ｗ
Ｓと発振信号ＯＦとの位相差を検出し、変換回路６ｇに
よって、この位相差をデイレイ長の情報に関する値に変
換して、加算器６ｈへ出力する。加算器６ｈは、上記位
相差に応じた値と初期値として用いるデイレイ長ｄｌと
を加算して、補正した新たなデイレイ長ＤＬを求める。

例えば、波形信号ＷＳと発振信号ＯＦとの位相差がある
符号の場合にはデイレイ長ｄｉは正の方に補正され、デ
イレイ長ＤＬは大きくなり、上記位相差の符号か反対の
場合にはデイレイ長ｄｌは負の方に補正され、デイレイ
長ＤＬは小さくなる。このデイレイ長ＤＬは、楽音合成
回路７へ出力されるとともに、データバスへ出力される
。

このデイレイ長ＤＬは、楽音合成回路７における遅延回
路２１の遅延量として設定される。　したかって、楽音
合成回路７では、上記遅延量に応し１こピッチの波形信
号ＷＳか生成される。この波形信号ＷＳはピッチ制御回
路６ヘフイートバツクされる。

次に、ステップＳＡ６では、ピッチ制御回路６の同調検
出回路６ｆが出力するＥＮＤ信号が１″１」になったか
否かを判断する。ここで、また、上述し１こ新たな波形
信号ＷＳと発振信号ＯＦとの位相差が所定の範囲に入っ
ていないとすると、同調検出回路６ｆが出力するＥＮＤ
信号は「１」にならない。したがって、ステップＳＡ６
の判断結果はｒＮＯＪとなり、ステップＳＡ４に戻る。

そして、ステップＳＡ６における判断結果がｒＹＥｓｊ
になるまで、ステップＳＡ４．ＳＡ５およびＳＡ６を繰
り返し実行する。

この結果、ピッチ制御回路６は、さらに、前述した楽音
合成回路７からフィードバックされた波形信号Ｗ　Ｓを
新たな信号として発振信号ＯＦとの位相差を検出し、こ
の位相差に応じた新１こなデイレイ長ＤＬを求め、かつ
楽音合成回路７は、新たなデイレイ長ＤＬに基づいて補
正されたピッチの波形信号ＷＳを生成する。そして、こ
の波形信号ＷＳはピッチ制御回路６に供給され、ピッチ
制御回路６では、さらに補正されたデイレイ長ＤＬが求
められる。このようにして、楽音合成回路７において生
成される楽音のピッチが次第に調整される。

そして、発振信号ＯＦと波形信号ＷＳとの位相差が所定
の範囲に入ると、同調検出回路６ｆがＥＮＤ信号をｒｌ
Ｊにする。ＥＮＤ信号か「ｌ」になると、ステップＳＡ
６における判断結果が「ＹＥＳＪになり゛、ステップＳ
Ａ７に進む。ステップＳＡ７では、ＲＡＭ５内のキーコ
ードＫＣ（＝０）に対応するデイレイ長ｄｉを、調整が
完了したデイレイ長ＤＬによって書き換える。そして、
ステップＳＡ８へ進み、キーコードＫＣをインクリメン
トする。次に、ステップＳＡ９において、キーコードＫ
Ｃがｒ１２８Ｊに達したか否かを判断する。

これは１２７音すべての音を調整したか否かを判断する
ためのステップである。この場合、キーコードＫＣは「
２」であるため、ステップＳＡ９の判断結果は「ＮＯ」
となり、ステップＳＡ４に戻る。そして、ステップＳＡ
９における判断結果がｒＹＥｓＪになるまで、ステップ
ＳＡ４〜ＳＡ９を繰り返し実行し、全てのキーに対して
調整を行つ。

一方、全てのキーに対してのピッチ調整が終了して、キ
ーコードＫＣがｒ１２８Ｊになると、ステップＳＡ９に
おける判断結果がｒＹＥＳＪになり、該フローチャート
を終了する。

上述し１こ処理が終了することによって、ＲＡＭ５にコ
ピーされた各デイレイ長ｄｉは、所望するピッチで波形
信号ＷＳが生成されるように調整されたデイレイ長ＤＬ
に書き換えられる。

また、全てのキーに対する調律が終了した後、通常の演
奏を行う場合には、ピッチ制御回路６に供給する発振信
号ＯＦを「０」としておけば、変換回路６ｇの出力も「
０」となりＲＡ　Ｍ　５に記憶されたキーコードＫＣに
対応するデイレイ値ｄｉかそのまま出力される。このデ
イレイ長ｄ１は、前述したように、ピッチの調整か終了
したデイレイ長ＤＬ（最終値）に書き換えられているた
め、サラントノステム８およびスピーカ９においては正
確なピッチの楽音か発音される。

［第２の実施例］ 次に、この発明の第２の実施例について第５図〜第７図
を参照して説明する。この実施例の特徴は、第１図に示
すピッチ制御回路６の構成を変え、波形信号ＷＳのピッ
チを計測し、このピッチに応じてデイレイ長を補正し１
こことにある。第５図は第１図に示すピッチ制御回路６
の別実施例による構成を示すブロック図である。この図
において、４０はバントパスフィルタであり、発音すべ
き楽音の周波数を有する発振信号ＯＦに応じて遮断周波
数を変化させ、波形信号Ｗ　Ｓをフィルタリングする。

これは波形信号ＷＳに高周波が重畳し１こままでは、後
述するゼロクロスポイントが過剰に検出される１こめて
あり、また、低周波が重畳したままではゼロクロスポイ
ントが全く検出されなくなる可能性かあるためである。

このフィルタリングされた信号は、波形信号ＷＳ’とし
てゼロクロス検出回路４１に供給される。

ゼロクロス検出回路４１は、波形信号ＷＳ°の最上位ビ
ットＭＳＨの状態を検知することによってゼロクロスポ
イントを検出すると、アキュムレート４２へ検出信号Ｚ
Ｃを出力するとともに、ゼロクロスポイントから次のゼ
ロクロスポイントまでの間、クロック信号ＣＬをカウン
トし、そのカウント数を出力信号ＯＵＴとしてアキュム
レート４２へ出力する。なお、このゼロクロス検出回路
４１の構成の詳細については後述する。

アキュムレート４２は、検出信号ＺＣをカウントし、１
６ゼロクロス分（波形で言えば８周期分）のカウント数
ＯＵＴを累算して減算器４３へ出力する。カウント数Ｏ
ＵＴを累算するのは、１周期毎の波形信号ＷＳ°のばら
つきを平滑化するためである。

次に、減算器４３は、乗算器を介して供給されるキーコ
ートＫＣの周波数に対応する発振信号ＯＦを、累算され
たカウント数から上記信号ＯＦを減算して、発振信号Ｏ
Ｆ’に対する波形信号ＷＳの周波数のズレを求める。こ
のズレに関する情報は、同調検出回路４４および変換回
路４５に供給される。同調検出回路４４は、減算器４３
の出力データを監視し、ズレか所定の範囲内に収まって
いる場合には、その楽音に対する調律を終わらせるＥ　
Ｎ　Ｄ信号として「ｌ」をデータバスへ出力する。変換
回路４５は、上記ズレをデイレイ長の情報に関するパラ
メータに変換する。このパラメータは加算器４６へ供給
される。加算器′４６は、該パラメータと予め初期値と
して記憶されていたデイレイ長ｄ１どを加算して、補正
されたデイレイ長ＤＬを出力する。このデイレイ長ＤＬ
は、楽音合成回路７およびデータバスへ出力される。

次に、前述したゼロクロス検出回路４１の構成の一例に
ついて、第６図に示すブロック図を参照して説明する。

この図において、４１ａは遅延回路であり、波形信号Ｗ
Ｓ′の最上位ビットＭＳＢ（符号ビット）を所定の時間
（ｌデータ分）遅らせで排他的論理和回路４１ｂの一方
の入力端に供給する。排他的論理和回路４１ｂの他方の
入力端には、波形信号Ｗ　Ｓ　’の最上位ビットＭＳＢ
が時間遅れなしに、そのまま供給される。排他的論理和
回路４１ｂは、波形信号ＷＳ’の最上位ビットＭＳＢと
その１データ前の最上位ビットＭＳＢとの排他的論理和
をとり、その結果を出力する。すなわち、排他的論理和
回路４１ｂの出力は上記最上位ビットＭＳＢが反転した
か否かを示す。すなわち、排他的論理和回路４１ｂの出
力は、波形信号ＷＳ″が正から負、あるいは負から正へ
変わる点のゼロクロスポイントを示す。この排他的論理
和回路４１ｂの出力信号は、検出信号ＺＣとしてアキュ
ムレート４２に供給されるとともに、ラッチ信号りとし
てラッチ回路４１ｃへ供給される。

また、上記検出信号ＺＣは、遅延回路４１ｄを介して、
■デイレイ後、ＣＴＲ（カウンタ）４１ｅのリセット端
子ＣＬＨに供給される。ＣＴＲ４１ｅは、検出信号ＺＣ
が供給されてから次の検出信号ＺＣが供給されるまで、
クロック信号ＣＬをカラントし、このカウント数ＣＮ　
Ｔをラッチ回路４１ｃへ出力する。ラッチ回路４１ｃは
、ラッチ信号としての検出信号ＺＣが供給された時点に
おけるカウント数ＣＮＴをラッチし、出力信号ＯＵＴと
してアキュムレート４２へ出力する。

次に、前述したアキュムレート４２の構成の一例につい
て、第７図に示すブロック図を参照して説明する。この
図において、４２ａは遅延回路であり、検出信号ＺＣを
所定のデイレイ長遅延させた後、ＣＴＲ４２ｂへ出力す
るとともに、ラッチ信号として後述するラッチ回路４２
ｄへ出力する。

ＣＴＲ４２ｂは、１６ステージのカウンタであり、上記
検出信号′ＺＣをカウントして、オーバーフローすると
出力信号ＣＯを「１」にする。すなわち、検出信号ＺＣ
をカウントして、１７回目毎に出力信号ＣＯをｒｌＪに
する。この出力信号Ｃ○は、ＮＯＴ回路４２ｆを介して
ＡＮＤ回路４２ｅの一方の入力端に供給される。ＡＮＤ
回路４２ｅは、出力信号ＣＯが「０」の場合のみ、ラッ
チ回路４２ｄにラッチされたデータ（Ｉタイミング前の
全加算器４２ｃの演算結果）を全加算器４２ｃの一方の
入力端へ入力する。全加算器４２ｃは、カウント数ＯＵ
Ｔと上記アンド回路４２ｅの出力データとを加算して、
その演算結果をランチ回路４２ｄへ出力する。ラッチ回
路４２ｄは、上記検出信号ＺＣが供給された時点での上
記演算結果をラッチして上記アンド回路４２ｆの他方の
入力端に人力するとともに、第５図に示す減算器４３へ
出力する。なお、出力信号が「１」になると、全加算器
４２ｃとラッチ回路４２ｄとによって記憶されているデ
ータはクリアされる。

上述した構成によれば、波形信号ＷＳを現在の発音ピッ
チに応じてバンドパスフィルタ４０を通した後、ゼロク
ロス検出回路４１において、ゼロクロスポイントを検出
し、ゼロクロスポイントを示す検出信号ＺＣを出力する
とともに、ゼロクロスポイント間を、クロック信号ＣＬ
に基づいてカウントし、波形信号ＷＳのピッチを示すカ
ウント数ＯＵＴを出力する。次に、アキュムレート４２
は、検出信号ＺＣをカウントし、１６回分のカウント数
ＯＵＴを累算する。これによって、アキュムレート４２
は、ゼロクロスポイント間のクロック数、すなわち波形
信号ＷＳの周期を得る。

その後、減算器４３において、上記波形信号ＷＳの周期
に相当するアキュムレート４２の累算結果から発振信号
ＯＦの周波数（上記、累算結果と同次元の量に変換され
た値）を減算し、正確なピッチからのズレに関する値を
算出する。そして、同調検出回路４４は、減算器４３の
出力データを監視し、ズレが所定の範囲内に収まってい
る場合には、その楽音に対する調律を終わらせるＥＮＤ
信号としてｒｌＪをデータバスへ出力する。また、変換
回路４５゛は、上記ズレをデイレイ長の情報に関するパ
ラメータに変換する。加算器４６は、このパラメータの
値と予め初期値として記憶されていたデイレイ長ｄｌと
を加算して、補正されたデイレイ長ＤＬを出力する。以
下、この実施例においては、前述した位相比較による実
施例と同様に、全てのキーに対するＲＡＭ５にコピーさ
れたデイレイ長ｄｌを、補正されたデイレイ長ＤＬにょ
って書き換える。

この結果、通常の演奏を行う場合には、ピッチ制御回路
６に供給する発振信号ＯＦを「０」としておけば、ピッ
チの調整が終了したデイレイ長ＤＬ（最終値）が楽音合
成回路７に供給されるため、正確なピッチの波形信号Ｗ
Ｓが生成され、この波形信号ＷＳがサウンドシステム８
およびスピーカ９において発音される。

「第３の実施例」 次に第８図を参照してこの発明の第３の実施例について
説明する。なお、この図において、第１図に示す実施例
の各部に対応する部分については同一の符号を付けて説
明を省略する。

この図において、５０は操作子であり、ピッチベンドホ
イール５０ユからなる。なお、実際の電子楽器では、操
作パネル２に第９図に示すように設けられている。この
操作パネル２にはＴ　ＯＮＥキー５４、テンキー５５お
よび上記ピッチベントホイール５０ａなどが設けられて
いる。また、ＲＡＭ５は、調律処理によって得られた正
しい遅延情報の記憶や、ＣＰＵ３による演算時の一時記
憶領域として用いられる。

５２はピッチ制御回路であり、その詳細な構成を第１０
図に示す。このピッチ制御回路５２は、発振信号ＯＦお
よび波形信号ＷＳに基づき、楽音合成回路５３の遅延回
路のデイレイ長ＤＬに対する補正量ｄｄを求め（詳細は
後述する）、データバスを介してＣＰＵ３へ供給するか
、あるいは直接、楽音合成回路５３へ供給する。

楽音合成回路５３は、前述した実施例と同様にクラリネ
ットなどの管楽器をシミュレートした閉ループ回路から
構成されている。ここで、楽音合成回路５３ばついて、
第１１図に示すブロック図を参照して説明する。この図
において、楽音合成回路５３は、前述した楽音合成回路
７と基本的には同様の構成であるが、さらに管体をリア
ルにシミュレートするために、ジャンクションと遅延回
路とを多段構成とした管体形成回路５７を備えている。

次に、第１２図は管体形成回路５７の一構成を示すブロ
ック図である。この図において、管体形成回路５７は、
共鳴管における空気圧力波の伝播遅延をシミュレートし
た遅延回路５８，５８．・・および５９と、これら遅延
回路間に介挿されたノヤンクション６０，６０．・・・
・・・と、共鳴管の終端部において空気圧力波の反射を
シミュレートしたインバータ６１からなる。上記遅延回
路５８，５８．・・および５９には、各々、後述する遅
延時間ＤＩ。

Ｄ２．・・・・・Ｄ　ｎ　−＋およびＤｎが供給される
。また、上記ノヤンクション６４）、６０．・・−・に
は、各々、後述する乗算係数Ｋｌ、に２・・・・・Ｋ、
が供給されており、これらジャンクション６０，６０．
・・・−・−は、共鳴管において管の径が変化している
箇所で発生する空気圧力波の散乱をシミュレートする。

次に、第１３図にジャンクション６０の一構成のブロッ
ク図を示す。この図において、ジャンクション６０は、
乗算器Ｍｌ−Ｍ４および加算器ＡＩ　　Ａ２からなる４
乗数格子を構成している。ここで、各乗算器Ｍｌ−Ｍ４
に付された「ｌ十ｋ」ｒ−ｋｌ、ｒｌ−ｋＪ、ｒｋＪは
乗算係数であり、実際の共鳴管に近い伝送特性が得られ
るように数値ｋが決められている。

次に、第１２図に示す最終段の遅延回路５９について、
第１４図を参照して説明する。最終段の遅延回路５９は
、小数点以下の係数を授受し、この係数に基づき微細な
遅延を実現する。これは、より細かな遅延を実現するこ
とにより、自然楽器を忠実にシミュレートするのに必要
なピッチ精度を得るためである。第１４図において、遅
延回路５９は、整数値■をデイレイ値とする遅延部６２
、小数値Ｆをデイレイ値とする遅延部６３、乗算器Ｍ５
およびＭ６、加算器Ａ３から構成されている。

上記遅延部６′２には、遅延時間Ｄｎの整数部が供給さ
れ、遅延部６３には、遅延時間り。の小数部が供給され
る。

次に、上述した構成の動作について、第１５図ないし第
１９図に示すフローチャートを参照して説明する。電源
が投入されると、ＣＰＵ３は、第１５図に示すメインル
ーチンを実行する。まず、ステップＳＢ＋において、各
種レジスタ、変数等のイニシャライズを行う。次に、ス
テップＳＢ２に進み、第１６図に示すパネル処理を行う
。このパネル処理では、操作パネルの操作に応して、マ
スターチューニングの変更またはそのキャンセルおよび
調律処理が行われる。

まず、ステップＳＣＩにおいて、操作パネル２の各種キ
ーをスキャンする。そして、ステップＳＣ２において、
パネルイベントがあったか否か、すなわち何らかの操作
があったか否かを判断する。

ここで、操作パネルが操作されなかった場合には、ステ
ップＳＣ２の判断結果はｒＮＯｊとなり、当該ルーチン
を終了し、第１５図に示すメインルーチンへ戻る。

一方、何らかのパネルイベントがあった場合には、ステ
ップＳＣ２における判断結果がｒＹＥＳＪとなり、ステ
ップＳＣ３へ進む。ステップＳＣ３ては、そのパネルイ
ベントがＴＵＮＥキーであるか、すなわちＴＵＮＥキー
が押されているのか否かを判断する。そして、このステ
ップＳＣ３における判断結果か「ＮＯ」の場合、すなわ
ちＴＵＮＥキーは押されておらず、他のパネルイベント
であった場合には、ステップＳＣ４に進む。このステッ
プＳＣ４では、該当するパネルイベントに応じたパネル
処理を行う。パネル処理には、音色の切換や、各音色中
の各種パラメータのエデイツトを行う処理がある。そし
て、ステップＳＣ４の処理が終了すると、第１５図のメ
インルーチンに戻る。

一方、ステップＳＣ３における判断結果が「ＹＥＳＪの
場合、すなわちＴＵＮＥキーが押され１こことによるパ
ネルイベントの場合には、ステップＳＣ５へ進む。ステ
ップＳＥ５では、さらに「＋」および「−丁キーが同時
に押されているか否かを判断する。これは、マスターチ
ューニング（後述する調律によって設定されたチューニ
ング状態）の変更を４−？ンセルするか否かを判断する
ステップである。そして、このステップＳＣ５における
判断結果がｒＹＥｓＪの場合、すなわち「→」および「
−」キーがＴＵＮＥキー５４と同時に押下されて、マス
ターチューニング変更のキャンセルが指示されている場
合には、ステップＳＣ６へ進む。ステップＳＣ６では、
後述するレジスタＴＵＮＥを「０」にした後（キャンセ
ルして）、第１５図のメインルーチンへ戻る。

一方、ステップＳＣ５における判断結果が「ＮＯ」の場
合、すなわち「＋」および「−」キーが同時に押されて
いない場合には、ステップＳＣ７へ進む。このステップ
ＳＣ７では、さらに「−」キーが押されているか否かを
判断する。これは、マスターチューニングを上げるか否
かを判断するステップである。ここで、「＋」キーが（
ＴＵＮＥキー５４と同時に）押されていると、ステップ
ＳＣ７における判断結果はｒ　Ｙ　Ｅ　Ｓ　、Ｊとなり
、ステップＳＣ８へ進む。ステップＳＣ８では、レジス
タＴＵＮＥに「１」を加算（インクリメント）した後、
第１５図のメインルーチンへ戻る。

一方、ステップＳＣ７における判断結果が「ＮＯ」の場
合、すなわち「＋」キーが同時に押されていない場合に
は、ステップＳＣ９へ進む。ステップＳＣ９では、さら
に「−」キーが押されているか否かを判断する。これは
、マスターチューニングを下げるか否かを判断するステ
ップである。ここで、［−Ｊキーが（ＴＵＮＥキー５４
と同時に）押されていると、ステップＳＣ９における判
断結果はｒＹＥｓＪとなり、ステップ５ＣＩＯへ進む。

ステップ５ＣＩＯでは、レジスタＴＵＮＥから「ｌ」を
減算（デクリメント）した後、第１５図のメインルーチ
ンへ戻る。

一方、ステップＳＣ９における判断結果が「ＮＯ」の場
合、すなわち「−」キーが押されていない場合には、ス
テップ５ＣＩＩへ進む。ステップ５ＣＩＩでは、さらに
「０」キーが押されているか否かを判断する。これは、
前述したように、本願の特徴である調律処理を行うか否
かを判断するステップである。ここで、「ＯＪキーが（
Ｔ　ＵＮＥキーと同特に）押されていないと、ステップ
５Ｃ１ｌにおける判断結果はｒＮＯＪとなり、第１５図
のメインルーチンへ戻る。

一方、ＴＵＮＥキー５４と同時に「０」キーが押されて
いると、ステップＳＣＩ＋における判断結果はｒＹＥｓ
Ｊとなり、ステップ５ＣＩ２へ進む。ステップ５ＣＩ２
では、第１７図に示す調律処理を実行する。次に、第１
７図に示すフローチャートに従って調律処理について説
明する。

まず、ステップＳＤＩにおいて、所定の演算またはマニ
ュアル操作により０セント（ｃｅｎｔ）に対応するデイ
レイ値ＤＬを得る。次に、ステップＳＤ２へ進み、レジ
スタＣを「０」にする。このレジスタＣは調律を行う際
のセント値を示すレジスタである。そして、ステップＳ
Ｄ３に進み、レジスタＣの値に対応する周波数ＦＲＥＱ
およびキーコードＫＣを得る。ここで、キーコードＫＣ
を必要とする理由は次の通りである。すなわち、各パラ
メータをキーコードＫＣ毎に記憶しようとすると、多く
のメモリ容量を必要とする。そこで、本実施例では、メ
モリ容量を節約するために、各パラメータを通常の楽音
合成時と同じ値としている。

しかし、通常と同一のパラメータでは、ピッチの精度を
保証することが難しくなる。そこで、本実施例では、上
述したパラメータをキーコードＫＣに応してスケーリン
グしている。このキーコートＫＣは、演算やテーブル参
照などによって得られる。次に、ステップＳＤ４へ進み
、上記キーコードＫＣに応じて音源パラメータ（フィル
タ係数、非線形の形状など）をキースケーリングする。

なお、スケーリングに用いる係数がキーコートＫＣ単位
でなく、さらに細かいセント単位で指定できる場合は、
そのようにしてさらに正確なスケーリングを行ってもよ
い。

次に、ステップＳＤ５へ進み、デイレイ長ＤＬ（この例
の場合には、総遅延量となる）から第１２図に示す各遅
延回路５８，５８．・・・・・・、５９の遅延時間Ｄ　
、、Ｄ’２．・・・・・、Ｄｙ＋演算し、それぞれの遅
延回路へ出力する。各遅延回路５８，５８．−・・・・
の段数は、近似すべき管の形状と、近似する場合の管の
分割数によって決定される。ここで、最終段め遅延回路
５９たけは、小数点以下の係数に体する遅延が実現でき
る回路構成となっているので、該回路に対する遅延時間
ＤＮは、後述するピ・ソチ調整で得られる補正量ｄｄに
よって補正した後に与えられる。さらに、ステップＳＤ
６において、キーコードＫＣに応したエンブンユアＥＭ
ＢＳおよび圧力ｐＲＥＳを楽音合成回路５３へ出力する
。

楽音合成回路５３は、与えられた各パラメータに従って
実際に波形信号ＷＳを発生する。このように、本願では
、実際に楽音を発生させてみないと、どのようなピッチ
の楽音かがわからないところに特徴がある。次に、ステ
ップＳＤ７へ進み、楽音合成回路５３が出力する波形信
号ＷＳの周波数（ピッチ）が発振信号ＯＦの周波数にロ
ック（ＬＯＣＫ）したか否かを判断する。この判断は、
ピッチ制御回路５２が出力するＥＮＤ信号によって行わ
れる。このステップＳＤ７における判断結果は、波形信
号ＷＳの周波数が発振信号ＯＦの周波数にロック−して
、ピッチ制御回路５２がＥＮＤ信号を出力するまでｒＮ
ＯＪとなる。したがって、該判断結果かｒＹＥｓＪにな
るまで繰り返し実行する。

そして、波形信号ＷＳの周波数がＯＦの周波数にロック
すると、上記ステップＳＤ７における判断結果は「ＹＥ
Ｓ」となり、ステップＳＤＲへ進む。

ステップＳＤ８では、ピンチ制御回路５２が出力するデ
イレイ値の補正量ｄｄを取り込む。次に、ステップＳＤ
９へ進み、補正量ｄｄか「０」以上であるか否かを判断
する。そして、この補正量が「０」より小さい場合には
、ステップＳＤ９における判断結果は「ＮＯ」となり、
ステップ５ＤＩＯへ進む。ステップ５ＤＩＯでは、補正
１ｄｄの絶対値の整数部１＋１をデイレイ値ＤＬから減
算する。例えば、補正量ｄｄが［−３，４ｊであれば、
デイレイ値ＤＬから「４コを減算する。この減算により
、次にロック動作を行ったときに、正の小数だけの補正
量か得られることが期待される。

そして、ステップＳＤ５へ戻り、補正量ｄｄか減算され
たデイレイ値ＤＬに基づいて各遅延回路５８５８、・・
・・・　５９の遅延時間ｐｌ、Ｉ）！、・・・・ＤＮが
演算される。以下、上述した処理と同様に、ステップＳ
Ｄ６〜ＳＤ８において、楽音合成回路５３によって新ｆ
こな楽音信号ＷＳが生成される。そして、再びステップ
ＳＤ９において、補正量ｄｄの値が「０」以上であるか
を判断する。補正量ｄｅｌが［０Ｊより小さい場合には
、さらにステップ５ＤＩＯへ進み、新たなデイレイ値Ｄ
Ｌを算出した後、ステップＳＤ５〜ＳＤ９を繰り返し実
行する。

一方、補正＠ｄｄが「０」以上の場合か、あるいは上述
しｌこステップＳＤ５〜５ＤＩＯによる処理により補正
ｔｄｄが「０」以上になると、ステップＳＤ９における
判断結果が「ＹＥＳ」となり、ステップ５ＤＩＩへ進む
。ステップ５ＤＩＩでは、補正量ｄｅｌがｒｌＪ以上で
あるか否かを判断する。

そして、この補正量かｒｌＪ以上の場合には、ステップ
５Ｄ１１における判断結果はｒＹＥｓＪとなり、ステッ
プ５ＤＩ２へ進む。ステップ５ＤＩ２では、補正ａｄｄ
の整数部■をデイレイ値ＤＬに加算する。そして、ステ
ップＳＤ５へ戻り、演算結果のデイレイ値ＤＬに基づい
て各遅延回路５８．５８．・・・・・・、５９の遅延時
間Ｄ１．Ｄｔ、・・・・・・、ＤＮが演算される。以下
、上述した処理と同様Ｉこ、ステップＳＤ６〜ＳＤ８に
おいて、楽音合成回路５３によって補正量ｄｄに応じた
新たな波形信号ＷＳが生成される。そして、再びステッ
プＳＤＩＩにおいて、補正量ｄｄの値か「１」以上であ
るかを判断する。補正＠ｄｃｌが「１」以上の場合には
、さらにステップ５ＤＩ２へ進み、新たなデイレイ値Ｄ
Ｌを得た後、ステップＳＤ５〜ＳＤ９を繰り返し実行す
る。

そして、補正ａｄｄが「１」より小さくなると、ステッ
プ５Ｄ１１における判断結果か「Ｎｏ、３となり、ステ
ップ５Ｄ１３へ進む。この時点て、補正量ｄｄは、ステ
ップＳＤ９および５ＤＩＩにおける判断によって、１＞
ｄｄ≧０の範囲に入っている。ただし、近似する管体の
形状や非線形の挙動によっては、補正量ｄｄが１以下に
ならないこともあると考えられる。そのような状況が頻
繁におこるとは考えられないが、それに対処する手段と
しては、ステップ５ＤＩＩにおける補正量ｄｄを「２」
以上にするなどしてもよい。または、ある程度の回数（
例えば、３回）を経過した後に、強制的に補正１ｉｄｄ
を決定し、無限ループになるのを防いでもよい。次に、
ステップ５ＤＩ３では、レジスタＣのセント値に応じて
デイレイ値ＤＬと補正ｆｆ１ｄｄの小数部Ｆとをテーブ
ルに書き込む。

この例の場合、補正量ｄｄに関しては、小数部Ｆのみを
書き込むようにしであるので、データの削減にら貢献す
る。次に、ステップ５Ｄ１４へ進み、レジスタＣに「２
」を加算し、次のセント値とする。次に、ステップ５Ｄ
Ｉ５へ進む。このステップ５Ｄ１５では、レジスタＣの
値がｒ１２０００ｊを越したか否かを判断する。これは
、０セントから１２０００までの１０オクターブの範囲
についての調律を行うためである。そして、ステップ５
Ｄ１５における判断結果が［ＮＯ」の場合には、ステッ
プＳＤ３へ戻り、以下、ステップＳＤ３〜５Ｄ１４を繰
り返し実行する。

一方、レジスタＣの値がｒ１２０００Ｊを越すと、ステ
ップ５Ｄ１５における判断結果が「ＹＥＳ」となり、第
１６図のパネル処理に戻り、さらに、第１５図のメイン
ルーチンに戻る。

このように、メインルーチンのステップＳＢ２における
パネル処理が終了すると、次にステップＳＢ３へ進む。

ステップＳＢ３では、第１８図に示す操作子処理を行う
。

ます、ＣＰＵ３は、ステップＳＥＩにおいて、操作子と
してのピッチベントホイール５０ａをスキャンする。−
船釣に、ピッチベンドホイール５０ａの操作状態は、Ａ
／Ｄ　（アナログ・デジタル）変換器を介して得られる
。次に、ステップＳＥ２へ進み、上記スキャンの結果を
もとに操作子５０＆にイベントがあったか否かを判断す
る。ここで、操作子５０にイベントかあった場合には、
ステップＳＢ２における判断結果はｒＹＥｓＪとなり、
ステップＳＥ３へ進む。ステップＳＥ３では、現在の操
作子の状態に応じて、セント単位のデータに変換されだ
ピッチベント情報をレジスタＢＥＮＤに記憶する。

そして、上記ステップＳＥ３を終了するか、上記ステッ
プＳＥ２における判断結果がｒＮＯＪの場合、すなわち
操作子（ピッチベンドホイール）にイベントがなかった
場合には、第１５図のメインルーチンに戻り、ステップ
ＳＢ４へ進む。

ステップＳＢ４では第１９図に示す発音処理が行われる
。まず、ステップＳＦＩにおいて、鍵盤１の鍵をスキャ
ンする。次に、ステップＳＦ２において、鍵イベントが
生じたか否かを判断する。

ここで、鍵イベント（押鍵）が存在すると、ステップＳ
Ｐ２における判断結果はｒＹＥｓＪとなり、ステップＳ
Ｆ３へ進む。ステップＳＦ３では、キーコートＫＣに応
じて各種パラメータをスケーリングした後、楽音合成回
路５３へ出力する。

一方、ステップＳＦ２における判断結果が「ＮＯ」の場
合、すなわち鍵イベントか存在しない場合には、ステッ
プＳＦ４へ進む。ステップＳＦ４では、現在発音中であ
るか否かを判断する。そして、ステップＳＦ４における
判断結果がｒＮＯＪの場合には、そのまま当該ルーチン
を終了しメインルーチンへ戻る。一方、ステップＳＦ４
における判断結果がｒＹＢｓＪの場合にはピッチベント
ホイール５０ａなどの操作子によってさまざまな変調を
付与できるとういことなのでステップＳＰ５へ進む。ま
た、上述したステップＳＦ３が終了した場合にもステッ
プＳＦ５へ進む。

ステップＳＦ５ては、キーコー１’　Ｋ　Ｃ、レジスタ
ＴＬ、’ＮＥおよびレジスタＢＥＮＴの各情報に応して
セント値を得る。ところで、前述したパネル処理におい
て、マスターチューニングを変更していれば、当然、上
記レジスタＴＵＮＥの値はその変更に応じ１こ値になっ
ている。また、前述し几操作子処理において、ピッチベ
ンドホイールを操作していれば、上記レジスタＢＥＮＴ
の値はその操作に応した値になっている。これらレジス
タＴＵＮＥとレジスタＢＥＮＴはセントの単位で与えら
れているのに対して、キーコードＫＣの単位はセントで
はないので、該キーコートＫＣをテーブル参照または湧
算などの手段によってセントに変換した後、各情報のセ
ント値を加算することによって所望するセント値Ｃを得
る。

次に、ステップＳＦ６へ進み、上記セント値Ｃに基づい
てテーブルを参照して前述しｆこ調律処理において書き
込んだデイレイ長ＤＬおよび補正量ｄｄ（小数部Ｆ）を
読出す。次に、ステップＳＦ７へ進み、デイレイ長ＤＬ
に基づき各遅延時間Ｄ１、Ｄ　２．・　・および最終段
の遅延時間ＤＮを求めるととしに、最終段の遅延時間Ｄ
Ｎを補正量ｄｄて補正して楽音合成回路５３へ出力する
。次に、ステップＳＦ８へ進み、楽音発生時にフィード
バックによるピッチ調整が動作してしまわないように、
発振信号ＯＦを「０」として、ピッチ制御回路５２へ出
力する。そして、ステップＳＦ９へ進ム。

ステップＳＰ９では、イニノヤルタッチ（ＩＴ）および
アフタータッチ（ＡＴ）に応じてエンブノユアＥＭＢＳ
および吹奏圧信号ＰＲＥＳを楽音合成回路５３へ出力す
る。楽音合成回路５３は、上記エンブシュアＥＭＢＳ、
吹奏圧信号ＰＲＥＳおよび遅延時間Ｄ　、、Ｄ　、、・
・・・・・、　Ｄ　ｓに基づいて、正確なピッチの波形
信号ＷＳを発生する。そして、この波形信号ＷＳは、サ
ウンドシステム８およびスピーカにおいて楽音として発
音される。そして、ステップＳＢ２に戻り、パネル処理
を行い、さらに上述した処理と同様に、ステップＳＢ３
において操作子処理を行い、引き続きステップＳＢ４に
おいて発音処理を行う。そして、ステップＳＢ２に戻り
、再びステップＳＢ２〜ＳＢ４のループを繰り返し実行
する。

なお、上述した第１の実施例では、ＲＡＭ５に記憶され
たデイレイ長ｄ］を直接、楽音合成回路７の遅延回路に
供給してもよい。

また、上述した第１および第２の実施例において、初期
値として予め記憶されているデイレイ長ｄｌはユーザが
入力してもよい。

また、上述した第１ないし第３の実施例では、各種パラ
メータを演奏者が変更した直後に、全鍵を調律すべくピ
ッチ制御回路と楽音合成回路とによる波形信号ＷＳのフ
ィードバックによる制御を行い、通常め楽音合成時にお
いては非動作としたが、楽音合成時においても自動的に
動作するようにしてもよい。

また、上述した第１ないし第３の実施例において、ＰＬ
Ｌによって正確なピッチを与えるべく調節するパラメー
タは、デイレイ長だけに限らず、フィルタ係数でもよい
。

また、上述した第１ないし第３の実施例では、遅延フィ
ードバック型の音源に拘わらず、楽音のピッチを指定し
にくい他の楽音合成装置に用いてもよい。

また、上述した第１ないし第３の実施例において、遅延
回路２１は、ノットレジスタに限らず、他の遅延手段で
もよい。

また、上述した第１ないし第３の実施例において、楽音
合成回路７および５３は、管楽器をシミュレートする構
成に限らず、他のアルゴリズム（擦弦、打弦など）で実
現されてもよい。

また、上述した第１ないし第３の実施例は、ハードウェ
アによる実現に限らず、マイクロプログラムやソフトウ
ェアによって実現されてもよい。

また、上述した第１ないし第３の実施例における各部の
処理は、ディジタルに限らずアナログによって実現され
てもよい。

また、上述した第１ないし第３の実施例では、単音の発
音についてのみ説明したが、これに限らず、複数の音を
同時に発音するような時分割複音処理を行ってもよい。

また、上述した第１ないし第３の実施例において、波形
信号ＷＳは、遅延フィードバックループのどの点からと
ってもよい。

また、第３の実施例において、操作子としてピッチベン
トホイールを用いたが、これに限らずプレス・コントロ
ーラでもよい。

また、第３の実施例において、楽音の変調は手動操作に
よる操作子に限らず、ＬＰＯ（低周波発振器）などによ
り自動的に付与するようにしてもよい。この場合も、Ｌ
ＦＯの出力をセント値に変換することにより、処理を複
雑にすることなく実現できる。

また、第３゛の実施例において、全てのセント値につい
てデイレイ値ＤＬを持つようにしたが、例えば、１００
セントごとにデイレイ値ＤＬを持ち、それらの藺のデイ
レイ値ＤＬは、すべて補正値で補正するようにしてもよ
い。この場合、シミュレートする管体の形状が相似形か
ら異なってくるが、小さな範囲であるので実質的な影響
は少ない。

また、第３の実施例において、例えば、ｌＯセント程度
の分解能でテーブルを構成しておき、それらの間の補正
１ｄｃｌは、補間によって求めるようにしてもよい。こ
れによりデータ量を削減できる。

また、第３の実施例において、テーブルに記憶したデイ
レイ長ＤＬと補正量ｄｄの小数部Ｆを５０個おきに読み
込めば、半音階が実現できる。例えば、＋１０セントな
らば、基準位置から５個上側にずらして５０個おきにと
ればよいし、−２０セントならば、１０個下側の位置か
ら始めればよい。

また、上述した第１ないし第３の実施例では、遅延フィ
ードバック型の音源について説明したが、これに限らず
、他の音源で実現されてもよい。

「発明の効果」 以上、説明したように、この発明によれば、ピッチ制御
手段を備えることにより、楽音合成手段によって生成す
べき楽音の目標ピッチと楽音合成手段が実際に出力する
楽音のピッチとの差を検出し、該差をなくすべく楽音合
成手段の少なくともｌっのパラメータの値を補正し、こ
の補正されたパラメータの値に基づいて楽音合成手段が
楽音を合成するため、正確なピッチを有する楽音を発音
できるという利点が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示すブロック図
、第２図は同実施例のピッチ制御回路の構成を示すブロ
ック図、第３図は同実施例の楽音合成回路の構成を示す
ブロック図、第４図は同実施例の動作を説明するための
フローチャート、第５図は本発明の第２の実施例による
ピッチ制御回路の構成を示すブロック図、第６図は同実
施例によるゼロクｄス検出回路の構成を示すブロック図
、第７図は同実施例によるアキュムレートの構成を示す
ブロック図、第８図は本発明の第３の実施例の構成を示
すブロック図、第９図は同実施例による操作パネルの外
観を示す正面図、第１θ図は同実施例によるピッチ制御
回路の構成を示すブロック図、第１１図は同実施例の楽
音合成回路の構成／ を示すブロック図、第１２は同実施例の管体形成回路の
構成を示すブロック図、第１３図は同管体形成回路のジ
ャンク７ョンの構成を示すブロック図、第１４図は同実
施例における最終段の遅延回路の構成を示すブロック図
、第１５図は同実施例の動作を説明するためのメインル
ーチンのフローチャート、第１６図は第３の実施例によ
るパネル処理の動作を説明するためのフローチャート、
第１７図は同実施例の調律処理の動作を説明するための
フローチャート、第１８図は同実施例の操作子処理の動
作を説明するためのフローチャート、第１９図は同実施
例の発音処理の動作を説明するためのフローチャートで
ある。 ３・・・・・・ＣＰＵ　（制御手段）、６．５２・・・
・・・ピッチ制御回路（ピッチ制御手段）、７．５３・
・・・・・楽音合成回路（楽音合成手段）。

Claims (3)

【特許請求の範囲】
1. （１）入力信号に対して少なくとも１つのパラメータに
   基づく所定の処理を施して、該パラメータの値に応じた
   ピッチの楽音を合成して出力する楽音合成手段を有する
   電子楽器において、 生成すべき楽音の目標ピッチと前記楽音合成手段が出力
   する楽音のピッチとの差分を検出し、該差分をなくすべ
   く前記パラメータの値を求めて前記楽音合成手段へ出力
   するピッチ制御手段とを具備することを特徴とする電子
   楽器。
2. （２）前記目標ピッチの楽音を生成すべきパラメータの
   初期値が記憶される記憶手段と、前記ピッチ制御手段に
   よって新たに求められたパラメータの値で前記初期値を
   書き換える制御手段とを備えるとともに、 前記楽音合成手段は、前記記憶手段に記憶されたパラメ
   ータの値に応じたピッチの楽音を合成して出力すること
   を特徴とする請求項１記載の電子楽器。
3. （３）前記楽音合成手段は、入力信号に対して少なくと
   も１つのパラメータに基づく所定の処理を施すループ状
   の信号路であって、前記入力信号が該ループを巡回する
   ことにより前記パラメータの値に応じたピッチの楽音を
   合成して出力することを特徴とする請求項１記載の電子
   楽器。