JPH0782344B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、管楽器または弦楽器などの自然楽器の楽音
合成に用いて好適な電子楽器に関する。

「従来の技術」 従来より、管楽器や弦楽器などの自然楽器が発生する楽
音を、電気的に合成する電子楽器がある。このような電
子楽器は、楽音を合成するために何等かの音源を有して
いる。音源には、予め楽音のもとになる波形信号を記憶
する記憶手段を用いて、発音の際には記憶手段から読出
した波形信号にさまざまな処理を行って楽音として発音
する装置や、自然楽器の発音メカニズムを電子回路でシ
ミュレートすることにより、自然楽器の楽音を合成する
装置などが知られている。

特に、後述した発音メカニズムをシミュレートする音源
は、遅延回路、フィルタおよび非線形回路などからなる
閉ループ回路により発音機構をシミュレートする。この
音源によれば、楽音合成のパラメータ、例えば遅延回路
の遅延時間を調整することにより、自然楽器の音に、あ
る程度近い楽音が合成できる。なお、この種の技術は、
例えば特開昭63−40199号公報あるいは特公昭58−58679
号公報に開示されている。

「発明が解決しようとする課題」 ところで、上述した従来の電子楽器では、楽音のピッチ
は遅延回路の遅延総量で決定されると考えられていた。
しかし、実際には、フィルタ特性などの他のパラメータ
により、例えば高周波の信号ほど伝達速度が速いなどの
現象が生じるため、合成しようとする楽音のピッチに応
じて伝達速度が変わってくる。したがって、一義的に遅
延回路の遅延時間（ディレイ長）を設定すると、所望す
るピッチの楽音が得られないという問題を生じる。

また、従来の電子楽器では、演奏者が楽音の音色などを
設定するために、楽音合成回路の各種パラメータ（遅延
回路の遅延時間やフィルタ特性など）を操作すると、楽
音のピッチに狂いが生じる。したがって、正確なピッチ
コントロールのできない演奏者が演奏した場合や、ピッ
チのコントロールができない操作子を有する鍵盤楽器な
どを利用した場合には、ピッチが不安定になるという問
題を生じる。

この発明は、上述した問題に鑑みてなされたもので、リ
アルタイムで、かつ正確なピッチを有する楽音を合成で
きる電子楽器を提供することを目的としている。

「課題を解決するための手段」 上記問題を解決するために、請求項１記載の発明では、
楽音を合成するための複数のパラメータに所定の処理を
施して、所定のピッチの楽音を合成して出力する楽音合
成手段を有する電子楽器において、 前記所定のピッチの楽音を合成するための少なくとも１
つのパラメータが他のパラメータの状態に応じて予め記
憶される記憶手段を備え、 楽音合成時に、前記他のパラメータを基準に前記記憶手
段に記憶された前記パラメータを求めて前記楽音合成手
段へ供給することを特徴とする。

請求項２記載の発明では、請求項１記載の電子楽器にお
いて、前記楽音合成手段は、入力信号に対して少なくと
も１つのパラメータに基づく所定の処理を施すループ状
の信号路であって、該入力信号を該ループを巡回するこ
とにより前記パラメータの値に応じたピッチの楽音を合
成して出力することを特徴とする。

「作用」 請求項１記載の発明によれば、所定のピッチの楽音を合
成するための少なくとも１つのパラメータが他のパラメ
ータの状態に応じて予め記憶手段に記憶される。そし
て、楽音合成時に、上記他のパラメータを基準に記憶手
段に記憶されたパラメータを読みだして楽音合成手段へ
供給する。楽音合成手段では、上記他のパラメータおよ
び上記手段から供給されたパラメータに応じて楽音が合
成される。

請求項２記載の発明によれば、請求項１記載の電子楽器
において、ピッチ制御手段によって新たに求められたパ
ラメータの値を、ループ状の信号路を有する楽音合成手
段に供給し、該楽音合成手段によって上記パラメータの
値に応じたピッチの楽音を合成して出力する。

「実施例」 次に図面を参照してこの発明の実施例について説明す
る。

「実施例の構成」 第１図はこの発明の一実施例の構成を示す。１は鍵盤で
あり、白鍵および黒鍵から構成されている。２は、操作
パネルであり、後述する楽音合成回路内の非線形回路や
フィルタ等の特性に関するパラメータが設定できるよう
になっており、該パラメータに応じて出力楽音の音色を
変化させる。CPU（中央処理装置）３は、所定のプログ
ラムを実行し、電子楽器の各部を制御する。ROM4には、
CPU3の動作プログラムと、後述する楽音合成回路７に与
える音色ごとの各種パラメータなどが記憶されている。
また、RAM（ランダム・アクセス・メモリ）５は、CPU3
による演算時の一時記憶領域として用いられるととも
に、該RAM5には、後述する調律処理によって得られる各
楽音のピッチを調整（調律）する際のディレイ長DL（後
述する遅延フィードバック回路における遅延量；楽音の
ピッチを決定するパラメータの１つ）の補正量ddを記憶
するテーブルとして用いられる。６はピッチ制御回路で
あり、各種パラメータに基づて楽音合成回路７の遅延回
路のディレイ長DLに対する補正量ddを求める（詳細は後
述する）。この補正量ddは、データバスを介してCPU3へ
供給されるか、あるいは直接、楽音合成回路７へ供給さ
れる。

ここで、ピッチ制御回路６の構成の一例について、第２
図に示すブロック図を参照して説明する。このピッチ制
御回路６は、発振回路6a、バンドパスフィルタ6b、クリ
ッパ6c、位相比較器6d、ローパスフィルタ6e、検出回路
6fおよび変換回路6gから構成されている。発振回路6a
は、キーコードKCに対応する発振周波数を有する発振信
号FREQに基づいて、比較の基準となる矩形波SC1を発振
して位相比較器6dに供給する。バンドパスフィルタ6b
は、後述する楽音合成回路７によって合成された波形信
号WSを帯域制限してクリッパ6cへ出力する。クリッパ6c
は波形信号WSを矩形波SC2に整形して前述した位相比較
器6dに供給する。位相比較器6dは、矩形波SC1とSC2とを
比較して、その位相差Ｄをローパスフィルタ6eへ供給す
る。ローパスフィルタ6eは、位相差Ｄを平滑化した後、
検出回路6fおよび変換回路6gへ出力する。検出回路6f
は、位相差Ｄを監視し、該位相差Ｄが所定の範囲内に納
まっている場合には、その楽音に対するピッチ調整（調
律）が終了したことを知らせるLOCK信号として「１」を
データバスへ出力する。変換回路6gは、データテーブル
または演算回路からなり、上記位相差Ｄをディレイ長の
補整量ddに変換し、これを楽音合成回路７およびデータ
バスへ出力する。

次に、楽音合成回路７について第３図に示すブロック図
を参照して説明する。この図において、楽音合成回路７
は、クラリネットなどの管楽器をシミュレートした閉ル
ープ回路から構成されている。楽音合成回路７は、励振
回路EX、ジャンクションJAおよび管体形成回路20から構
成されている。励振回路EXは、管楽器のマウスピースを
シミュレートする回路であり、減算器11、フィルタ12、
加算器14、非線形回路15、乗算器16,17およびINVから構
成されている。また、ジャンクションJAは、加算器18お
よび19から構成されている。管体形成回路20は、管楽器
の共鳴管をシミュレートする。なお、詳細は後述する。
減算器11には、管体形成回路20からジャンクションJAを
介して入力される信号と、吹奏圧に相当する吹奏圧信号
PRESが供給される。この減算器11は、リードに加わる空
気圧に相当する信号を算出し、フィルタ12および乗算器
INVを介して乗算器16へ出力する。フィルタ12は、一次
のローパスフィルタによって構成されており、励振回路
EXと管体形成回路20との間を循環する信号の振幅が特定
周波数において著しく大きくならないようにするために
介挿されている。フィルタ12の出力信号P1は加算器14に
供給される。加算器14は、フィルタ12の出力信号P1に唇
を締め、構えに相当するエンブシュアEMBSを加算し、マ
ウスピースのリードに実際に加えられる圧力に相当する
信号P2を求める。15は非線形回路であり、非線形関数の
テーブルまたは演算回路から構成されている。演算回路
により構成されている場合には、所定の演算を行うため
の非線形定数N.L.COEF.がデータバスを介して供給され
る。また、非線形関数のテーブルにより構成されている
場合には、リードとマウスピース部との間隙の断面積、
すなわち、空気流に対するアドミッタンスに相当する値
が記憶されている。この非線形回路15は、上述した信号
P2により参照され、上記アドミッタンスに相当する値を
信号Ｙとして出力する。乗算器16は、信号Ｙと乗算器IN
Vを介した信号−PAとを乗算して、リードとマウスピー
ス部との間隙を通過する空気の流速に相当する信号FLを
得る。乗算器17は、信号FLに乗算係数Ｇを乗ずる。この
乗算係数Ｇは、共鳴管におけるマウスピース部の取り付
け部付近の管径に応じて決められる定数であり、空気流
の通りにくさ、すなわち空気流に対するインピーダンス
に相当するものである。乗算器17は、共鳴管のマウスピ
ース側の入口において発生する空気の圧力変化に相当す
る信号を得る。

ジャンクションJAでは、管体形成回路20の出力信号と励
振回路EXの出力信号が加算器18によって加算された後に
管体形成回路20に供給され、また、加算器18の出力信号
と管体形成回路20の出力信号が加算器19によって加算さ
れて励振回路EXに供給される。

このように構成された楽音合成回路７では、励振信号
（以下、波形信号WSという）がジャンクションJAを介し
て、励振回路EXと管体形成回路20とを循環する。この波
形信WSは、この例の場合には、管体形成回路20から取り
出されており、第１図に示すサウンドシステム８に供給
される。サウンドシステム８は、波形信号WSをスピーカ
９によって楽音として発音するための処理を行う。

次に、第４図は管体形成回路20の一構成を示すブロック
図である。この図において、管体形成回路20は、共鳴管
における空気圧力波の伝播遅延をシミュレートした遅延
回路21,21,……,21および22と、これら遅延回路間に介
挿されたジャンクション23,23,……,23と、共鳴管の終
端部において空気圧力波の反射をシミュレートしたイン
バータ24からなる。上記遅延回路21,21,……,21および2
2は、シフトレジスタから構成されており、該シフトレ
ジスタを構成する段数により遅延量を設定する。遅延量
は、CPU3により求められ、各々、後述する遅延量D1,D2,
……Dn−１およびDnとして遅延回路21,21,……,21およ
び22に供給されている。また、上記ジャンクション23,2
3,……23には、各々、後述する乗算係数K1,K2,……,Kn
が供給されており、これらジャンクション23,23,……23
は、共鳴管において管の径が変化している箇所で発生す
る空気圧力波の散乱をシミュレートする。

次に、第５図にジャンクション23のブロック図を示す。
この図において、ジャンクション23は、乗算器M1,M2,M
3,M4および加算器A1,A2からなる４乗算格子を構成して
いる。ここで、各乗算器M1〜M4に付された「１＋ｋ」，
「−ｋ」，「１−ｋ」，「ｋ」は乗算係数であり、実際
の共鳴管に近い伝送特性が得られるように数値ｋが決め
られている。

次に、第４図に示す最終段の遅延回路22について、第６
図を参照して説明する。最終段の遅延回路22は、小数点
以下の係数を授受し、この係数に基づき微細な遅延を実
現する。これは、より細かな遅延を実現することによ
り、自然楽器を忠実にシミュレートするのに必要なピッ
チ精度を得るためである。第６図において、遅延回路22
は、整数値Ｉを遅延段数とする遅延器24、少数値Ｆを遅
延段数とする遅延部25、乗算器M5およびM6、加算器A3か
ら構成されている。上記遅延部24には、遅延段数Dnの整
数部が供給されており、該遅延部24は、管体形成回路20
を循環する楽音信号を整数値Ｉに基づいて遅延し、これ
を遅延部25および乗算器M6へ出力する。遅延部25は、整
数値１に対応する遅延を行うもので、楽音信号を少数値
Ｆに基づいてさらに遅延し、これを乗算器M5へ出力す
る。乗算器M5には、係数Ｆが供給されており、遅延され
た楽音信号に係数Ｆを乗算して加算器A3へ出力する。ま
た、乗算器M6には、係数１−Ｆが供給されており、遅延
部24から供給された楽音信号に係数１−Ｆを乗算して加
算器A3へ出力する。加算器A3は、乗算器M5からの楽音信
号と乗算器M6からの楽音信号とを加算して第４図に示す
インバータ24へ出力する。

次に、10は操作子であり、ピッチベンドホイールからな
る。なお、実際の電子楽器では、操作パネルに設けられ
ている。この操作パネルにはTUNEキー、テンキーおよび
上記ピッチベントホイールなどが設けられている。

［実施例の動作］ 次に、上述した構成の動作について、第７図ないし第11
図に示すフローチャートを参照して説明する。電源が投
入されると、CPU3は、第７図に示すメインルーチンを実
行する。まず、ステップSA1において、各種レジスタ、
変数等のイニシャライズを行う。次に、ステップSA2に
進み、第８図に示すパネル処理を行う。このパネル処理
では、操作パネルの操作に応じて、マスターチューニン
グの変更またはそのキャンセルおよび調律処理が行われ
る。

まず、ステップSB1において、操作パネル２の各種キー
をスキャンする。そして、ステップSB2において、パネ
ルイベントがあったか否か、すなわち何らかの操作があ
ったか否かを判断する。ここで、操作パネルが操作され
なかった場合には、ステップSB2の判断結果は「NO」と
なり、当該ルーチンを終了し、第７図に示すメインルー
チンへ戻る。

一方、何らかのパネルイベントがあった場合には、ステ
ップSB2における判断結果が「YES」となり、ステップSB
3へ進む。ステップSB3では、そのパネルイベントがTUNE
キーであるか、すなわちTUNEキーが押されているのか否
かを判断する。そして、このステップSB3における判断
結果が「NO」の場合、すなわちTUNEキーは押されておら
ず、他のパネルイベントであった場合には、ステップSB
4に進む。このステップSB4では、該当するパネルイベン
トに応じたパネル処理を行う。パネル処理には、音色の
切換や、各音色中の各種パラメータのエディットを行う
処理がある。そして、ステップSB4の処理が終了する
と、第７図のメインルーチンに戻る。

一方、ステップSB3における判断結果が「YES」の場合、
すなわちTUNEキーが押されたことによるパネルイベント
の場合には、ステップSB5へ進む。ステップSB5では、さ
らに「＋」および「−」キーが同時に押されているか否
かを判断する。これは、マスターチューニング（後述す
る調律によって設定されたチューニング状態）の変更を
キャンセルするか否かを判断するステップである。そし
て、このステップSB5における判断結果が「YES」の場
合、すなわち「＋」および「−」キーがTUNEキー54と同
時に押下されて、マスターチューニング変更のキャンセ
ルが指示されている場合には、ステップSB6へ進む。ス
テップSB6では、後述するレジスタTUNEを「０」にした
後（キャンセルして）、第７図のメインルーチンへ戻
る。

一方、ステップSB5における判断結果が「NO」の場合、
すなわち「＋」および「−」キーが同時に押されていな
い場合には、ステップSB7へ進む。このステップSB7で
は、さらに「＋」キーが押されているか否かを判断す
る。これは、マスタチューニングを上げるか否かを判断
するステップである。ここで、「＋」キーが（TUNEキー
54と同時）に押されていると、ステップSB7における判
断結果は「YES」となり、ステップSB8へ進む。ステップ
SB8では、レジスタTUNEに「１」を加算（インクリメン
ト）した後、第７図のメインルーチンへ戻る。

一方、ステップSB7における判断結果が「NO」の場合、
すなわち「＋」キーが同時に押されていない場合には、
ステップSB9へ進む。ステップSB9では、さらに「−」キ
ーが押されているか否かを判断する。これは、マスター
チューニングを下げるか否かを判断するステップであ
る。ここで、「−」キーが（TUNEキー54と同時に）押さ
れていると、ステップSB9における判断結果は「YES」と
なり、ステップSB10へ進む。ステップSB10では、レジス
タTUNEから「１」を減算（デクリメント）した後、第７
図のメインルーチンへ戻る。

一方、ステップSB9における判断結果が「NO」の場合、
すなわち「−」キーが押されていない場合には、ステッ
プSB11へ進む。ステップSB11では、さらに「０」キーが
押されているか否かを判断する。これは、前述したよう
に、本願の特徴である調律処理を行うか否かを判断する
ステップである。ここで、「０」キーが（TUNEキーと同
時に）押されていないと、ステップSB11における判断結
果は「NO」となり、第７図のメインルーチンへ戻る。

一方、TUNEキー54と同時に「０」キーが押されている
と、ステップSB11における判断結果は「YES」となり、
ステップSB12へ進む。ステップSB12では、第９図に示す
調律処理を実行する。次に、第９図に示すフローチャー
トに従って調律処理について説明する。

まず、ステップSC1において、所定の演算またはマニュ
アル操作により０セント（cent）に対応するディレイ値
DLを、演算あるいはマニュアルで設定する。また、レジ
スタＣは調律を行う際のセント値を示すレジスタであ
り、０セントから12000セントまでを設定するために、
「０」にクリアする。そして、ステップSC2に進み、レ
ジスタＣのセント値に対応する周波数FREQおよびキーコ
ードKCを得る。ここで、キーコードKCを必要とする理由
は次の通りである。すなわち、各パラメタをキーコード
KC毎に記憶しようとすると、多くのメモリ容量を必要と
するだけでなく、ピッチの精度を保証することが難しく
なる。。そこで、本実施例では、メモリ容量を節約する
ために、各パラメータを通常の楽音合成時と同じ値に
し、ピッチの精度を保証するために、上述したパラメー
タをキーコードKCに応じてキースケーリングするためで
ある。キースケーリングは、演算による方法やケーブル
を参照する方法があるが、演算による方法が一般的であ
る。次に、ステップSC3へ進み、それぞれの出力ピッチ
に対応した各パラメータ毎のピッチテーブルを得るため
に、音源パラメータ（非線形の形状など）の初期化を行
う。次に、ステップSC4へ進み、楽音合成回路７へ上記
音源パラメータを出力する。

次のステップSC5からSC11では、各セント値（本実施例
では、２セント刻み）に対してディレイ長DLと補整量dd
の設定を行う。ステップSC5では、ディレイ長DL（この
例の場合には、総遅延量となる）から第４図に示す各遅
延回路21,21,……,21および22の遅延段数D1,D2,……,DN
−１、DN（整数）を演算し、それぞれの遅延回路へ出力
する。各遅延回路21,21,……21の段数は、近似すべき管
の形状と、近似する場合の管の分割数によって決定され
る。ここで、最終段の遅延回路22だけは、小数点以下の
係数に対する遅延が実現できる回路構成となっているの
で、該回路に対する遅延段数DNは、後述するピッチ調整
で得られる補正量ddによって補正した後に与えられる。
次に、ステップSC6へ進み、楽音合成回路７が出力する
波形信号WSの周波数（ピッチ）が発振信号FREQの周波数
にロック（LOCK）したか否かを判断する。この判断は、
ピッチ制御回路６が出力するLOCK信号によって行われ
る。このステップSC6における判断結果は、波形信号WS
の周波数が発振信号FREQの周波数にロックして、ピッチ
制御回路６がLOCK信号を出力するまで「NO」となる。し
たがって、ステップSC6における判断結果が「YES」にな
るまで繰り返し実行される。そして、波形信号WSの周波
数が発振信号FREQの周波数にロックすると、上記ステッ
プSC6における判断結果は「YES」となり、ステップSC7
へ進む。ステップSC7では、ピッチ制御回路６が出力す
るディレイ値の補正量ddを取り込む。次に、ステップSC
8へ進み、補正量ddが「０」以上であるか否かを判断す
る。ここでは、第６図に示す少数補間付きのディレイで
は、整数値Ｉはもちろんのこと、少数値Ｆも正の数であ
ることが必要であるので補整量に応じて場合分けを行
う。そして、この補正量が「０」より小さい場合には、
ステップSC8における判断結果は「NO」となり、ステッ
プSC9へ進む。ステップSC9では、補正量ddの絶対値の整
数部Ｉ＋１をディレイ値DLから減算する。例えば、補正
量ddが［−3.4］であれば、ディレイ値DLから「４」を
減算する。この減算により、次にロック動作を行ったと
きに、正の少数だけの補正量が得られることが期待され
る。そして、ステップSC5へ戻り、補正量ddの絶対値の
整数部が減算されたディレイ値DLに基づいて各遅延回路
21,21,……,21および22の遅延時間D1,D2,……,DN−１お
よびDNが演算される。以下、上述した処理と同様に、ス
テップSC6〜SC7において、楽音合成回路７によって新た
な発信信号WSが生成される。

一方、ステップSC8において、補正量ddが「０」より小
さい場合には、該ステップSC8における判断結果は「YE
S」となり、さらにステップSC10へ進む。ステップSC10
では、補正量ddが「１」以上であるか否かを判断する。
そして、このステップSC10における判断結果が「YES」
の場合には、そのうちの整数部をさらにディレイ値DLに
組み込めるということを示しているので、ステップSC11
へ進む。ステップSC11では、補正量ddの整数部Ｉをディ
レイ値DLに加算する。そして、ステップSC5へ戻り、演
算結果のディレイ値DLに基づいて各遅延回路21,21,…
…,21および22の遅延時間D1,D2,……,DN−１およびDNが
演算される。以下、上述した処理と同様に、ステップSC
5〜SC7において、楽音合成回路７によって補正量ddに応
じた新たな波形信号WSが生成される。そして、再びステ
ップSC10において、補正量ddの値が「１」以上であるか
を判断する。補正量ddが「１」以上の場合には、さらに
補正量ddの整数部をディレイ値DLに組み込むために、ス
テップSC11へ進み、新たなディレイ値DLを得た後、ステ
ップSC5〜SC7を繰り返し実行する。

一方、補正量ddが「１」より小さくなると、ステップSC
10における判断結果が「NO」となり、ステップSC12へ進
む。この時点で、補正量ddは、ステップSC8およびSC10
における判断によって、１＞dd≧０の範囲に入ってい
る。ただし、近似する管体の形状や非線形の挙動によっ
ては、補正量ddが１以下にならないこともあると考えら
れる。そのような状況が頻繁におこると考えられない
が、それに対処する手段としては、ステップSC10におけ
る補正量ddの判断基準を「２」以上にするなどしてもよ
い。または、ある程度の回数（例えば、３回）を経過し
た後、強制的に補正量ddを決定し、無限ルーブになるの
を防いでもよい。

次に、ステップSC12では、レジスタＣのセント値に応じ
てディレイ値DLと補正量ddの少数部Ｆとをテーブルに書
き込む。この例の場合、補正量ddに関しては、少数部Ｆ
のみを書き込むようにしてあるので、データの削減にも
貢献する。次に、ステップSC13へ進み、音源パラメータ
を更新する。そして、ステップSC14において、全ての音
源パラメータの組合せが終了したか否かを判断する。こ
のステップSC14における判断結果が「NO」の場合には、
ステップSC4へ戻り、上述した動作と同様にステップSC4
からSC13を実行し、新たな音源パラメータに対する補正
量ddを算出し、その少数部をテーブルに書き込む。

一方、全ての音源パラメータの組合せが終了すると、ス
テップSC14における判断結果は「YES」となり、ステッ
プSC15へ進む。ステップSC16では、ジレスタＣに「２」
を加算し、次のセント値とする。次に、ステップSD15へ
進み、このステップSC16では、レジスタＣの値が「1200
0」を越したか否かを判断する。これは、０セントから1
2000（10オクターブの範囲）セントまでの全てのセント
値に対して補正値を求めたか否かを判断するためであ
る。そして、ステップSC16における判断結果が「NO」の
場合には、ステップSC2へ戻り、次のセント値に対する
補正値ddを算出するために、ステップSC2〜SC15を繰り
返し実行する。

一方、レジスタＣの値が「12000」を越すと、ステップS
C15における判断結果が「YES」となり、第８図のパネル
処理に戻り、さらに、第７図のメインルーチンに戻る。

このように、メインルーチンのステップSA2におけるパ
ネル処理が終了すると、次にステップSA3へ進む。ステ
ップSA3では、第10図に示す操作子処理を行う。

操作子処理では、まず、CPU3は、ステップSD1におい
て、操作子としてのピッチベントホイールをスキャンす
る。一般的に、ピッチベンドホイールの操作状態は、A/
D（アナログ・デジタル）変換器を介して得られる。次
に、ステップSD2へ進み、上記スキャンの結果をもとに
操作子にイベントがあったか否かを判断する。ここで、
操作子にイベントがあった場合には、ステップSD2にお
ける判断結果は「YES」となり、ステップSD3へ進む。ス
テップSD3では、現在の操作子の状態に応じて、セント
単位のデータに変換されたピッチベント情報をレジスタ
BENDに記憶する。

そして、上記ステップSD3を終了するか、上記ステップS
D2における判断結果がが「NO」の場合、すなわちピッチ
ベンドホイールにイベントがなかった場合には、第７図
のメインルーチンに戻り、ステップSA4へ進む。

ステップSA4では第11図に示す発音処理が行われる。ま
ず、ステップSE1において、鍵盤１の鍵をスキャンす
る。次に、ステップSE2において、鍵イベントが生じた
か否かを判断する。ここで、鍵イベント（押鍵）が存在
すると、ステップSE2における判断結果は「YES」なり、
ステップSE3へ進む。ステップSE3では、キーコードKCに
応じて各種パラメータをスケーリングした後、楽音合成
回路７へ出力する。

一方、ステップSE2における判断結果が「NO」の場合、
すなわち鍵イベントが存在しない場合には、ステップSE
4へ進む。ステップSE4では、現在、楽音を発音中である
か否かを判断する。そして、ステップSE4における判断
結果が「NO」の場合には、そのまま当該ルーチンを終了
しメインルーチンへ戻る。一方、ステップSE4における
判断結果が「YES」の場合にはピッチベンドホイールな
どの操作子によってさまざまな変調を付与できるとうい
ことであるのでステップSE5へ進む。また、上述したス
テップSE3が終了した場合にもステップSE5へ進む。

ステップSE5では、イニシャルタッチITおよびアフター
タッチATに応じてエンブシュアEMBSおよび吹奏圧信号PR
ESSの情報を得る。この処理は、本実施例の音源では、
上記情報によってもピッチが変化するので、これらの値
を参照して遅延長テーブルを引くためである。次に、ス
テップSE6へ進み、キーコードKC、旋律TUNEおよびベン
トBENDの各情報に応じてセント値を得る。旋律TUNEとベ
ントBENDは、セントの単位で与えられているので、キー
コードKCをテーブル参照または演算などの手段によって
セント値に変換し、全てを加算することによってセント
値Ｃが得られる。次に、ステップSE7へ進み、上記セン
ト値Ｃ、エンブシュアEMBSおよび吹奏圧信号PRESSに基
づいてテーブルを参照し、前述した調律処理において書
き込んだディレイ長DLおよび補正量dd（少数部Ｆ）を読
出す。次に、ステップSE8において、ディレイ長DLに基
づき各遅延段数D1,D2,……,DN−１および最終段の遅延
段数DNを求めるとともに、最終段の遅延時間DNを補正量
ddで補正して楽音合成回路７へ出力する。次に、ステッ
プSE9へ進み、楽音発生時にフィードバックによるピッ
チ調整が動作してしまわないように、発振信号FREQを
「０」として、ピッチ制御回路６へ出力する。そして、
ステップSE10へ進む。ステップSE10では、エンブシュア
EMBSおよび吹奏圧信号PRESを楽音合成回路７へ出力す
る。楽音合成回路７は、上記エンブシュアEMBS、吹奏圧
信号PRESおよび遅延段数D1,D2,……,DN−1,DNに基づい
て、正確なピッチの波形信号WSを発生する。そして、こ
の波形信号WSは、サウンドシステム８およびスピーカに
おいて楽音として発音される。そして、ステップSA2に
戻り、パネル処理を行い、さらに上述した処理と同様
に、ステップSA3において操作子処理を行い、引き続き
ステップSA4において発音処理を行う。そして、ステッ
プSA2に戻り、再びステップSA2〜SA4のループを繰返し
実行する。

なお、上述した実施例では、遅延フィードバック型の音
源に拘わらず、楽音のピッチを指定しにくい他の楽音合
成装置に用いてもよい。

また、上述した実施例において、遅延回路21は、シスト
レジスタに限らず、他の遅延手段でもよい。

また、上述した実施例において、楽音合成回路７は、管
楽器をシミュレートする構成に限らず、他のアルゴリズ
ム（擦弦、打弦など）で実現されてもよい。

また、上述した実施例は、ハードウエアによる実現に限
らず、マイクロプログラムやソフトウエアによって実現
されてもよい。

また、上述した実施例における各部の処理は、ディジタ
ルに限らずアナログによって実現されてもよい。

また、上述した実施例では、単音の発音についてのみ説
明したが、これに限らず、複数の音を同時に発音するよ
うな時分割複音処理を行ってもよい。

また、上述した実施例において、操作子としてピッチベ
ンドホイールを用いたが、これに限らずプレス・コント
ローラでもよい。

また、楽音の変調は手動操作による操作子に限らず、LF
O（低周波発振器）などにより自動的に付与するような
手段でもよい。この場合も、LFOの出力をセント値に変
換することによい、処理を複雑にすることなく実現でき
る。

また、全てのセント値についてディレイ値DLを持つよう
にしたが、例えば、100セントごとにディレイ値DLを持
ち、それらの間のディレイ値DLは、すべて補正値で補正
するようにしてもよい。この場合、シミュレートする管
体の形状が相似形から異なってくるが、小さな範囲であ
るので実質的な影響は少ない。

また、例えば、10セント程度の分解能でテーブルを構成
しておき、それらの間の補正量ddは、補間によって求め
るようにしてもよい。これによりデータ量を削減でき
る。

また、上述した実施例において、ディレイ長DLを記憶す
るテーブルは、その記憶容量を削減するために、数値そ
のものを記憶するのではなく、キーコードから得られる
理論的な値からのズレを記憶するようにしてもよい。

また、最低音域の12音分のディレイ長を基準となる遅延
量として予め記憶しておき、それを基準に算出したディ
レイ長からのズレを他の楽音の補正量として記憶するよ
うにしてもよい。

また、調律処理による自動ピッチ調整のほかに、予め何
種類かのディレイ長を持っていてもよい。

また、セント値、エンブシュアEMBSおよび吹奏圧信号PR
ESSに応じたテーブルをすべて用意するのではなく、１
種類だけの情報のテーブルに対して、上記エンブッシア
EMBSや吹奏圧信号PRESSの情報に応じたオフセットを加
味して参照するテーブルを別に１つだけ設けるようにし
てもよい。

また、上述した第１ないし第３の実施例では、遅延フィ
ードバック型の音源について説明したが、これに限ら
ず、他の音源で実現されてもよい。

「発明の効果」 以上、説明したように、この発明によれば、所定のピッ
チの楽音を合成するための少なくとも１つのパラメータ
が他のパラメータの状態に応じて予め記憶される記憶手
段を備え、楽音合成時に、上記他のパラメータを基準に
記憶手段に記憶されたパラメータを読みだして楽音合成
手段へ供給するようにしたため、より少ない演算量で、
リアルタイムで、かつ正確なピッチを有する楽音を合成
できるという利点が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例のピッチ制御回路の構成を示すブロック
図、第３図は同実施例の楽音合成回路の構成を示すブロ
ック図、第４図は同実施例の管体形成回路の構成を示す
ブロック図、第５図は同管体形成回路のジャンクション
の構成を示すブロック図、第６図は同実施例における最
終段の遅延回路の構成を示すブロック図、第７図は同実
施例の動作を説明するためのメインルーチンのフローチ
ャート、第８図は同実施例によるパネル処理の動作を説
明するためのフローチャート、第９図は同実施例の調律
処理の動作を説明するためのフローチャート、第10図は
同実施例の操作子処理の動作を説明するためのフローチ
ャート、第11図は同実施例の発音処理の動作を説明する
ためのフローチャートである。 ３……CPU、５……RAM（記憶手段）、６……ピッチ制御
回路、７……楽音合成回路（楽音合成手段）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】楽音を合成するための複数のパラメータに
   所定の処理を施して、所定のピッチの楽音を合成して出
   力する楽音合成手段を有する電子楽器において、 前記所定のピッチの楽音を合成するための少なくとも１
   つのパラメータが他のパラメータの状態に応じて予め記
   憶される記憶手段を備え、 楽音合成時に、前記他のパラメータを基準に前記記憶手
   段に記憶された前記パラメータを求めて前記楽音合成手
   段へ供給することを特徴とする電子楽器。
2. 【請求項２】前記楽音合成手段は、入力信号に対して少
   なくとも１つのパラメータに基づく所定の処理を施すル
   ープ状の信号路であって、前記入力信号が該ループを巡
   回することにより前記パラメータの値に応じたピッチの
   楽音を合成して出力することを特徴とする請求項１記載
   の電子楽器。