JPH0661790A

JPH0661790A - ディジタルフィルタ

Info

Publication number: JPH0661790A
Application number: JP4035423A
Authority: JP
Inventors: Toshifumi Kunimoto; 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1992-02-21
Filing date: 1992-02-21
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】複雑な関数計算を行う必要のない、また、予
め非線形関数を格納したテーブルを用意しておく必要の
ないディジタルフィルタを提供すること。【構成】アナログフィルタの伝達関数をｓ−ｚ変換
し、この変換された伝達関数の各係数を、特に非線形関
数を含む係数を少なくとも一個以上の多項式にて近似す
る。この近似された伝達関数の係数βを、所望のフィル
タ特性に基づく情報αから係数算出回路２０が演算し、
乗算器Ｍ₁ の乗算係数として供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、電子楽器等
に用いて好適なディジタルフィルタに関する。

【０００２】

【従来の技術】フィルタ特性（カットオフ周波数や、Ｑ
値等）を変化させるような場合、アナログフィルタで
は、各素子（ＣＲ等）の係数とフィルタ特性との関係が
比例関係にあるので、直感的にもわかりやすく、フィル
タの設計が比較的容易である。一方、ディジタルフィル
タでは、同時に変化させる係数が多く、またこれら係数
とフィルタ特性との関係も複雑なので、直感的にもわか
りにくく、フィルタの設計も困難であるという問題があ
った。

【０００３】そこで、このような問題を解決するため
に、従来より特開昭６１−１８２１２号公報に記載され
ているようなディジタルフィルタが知られている。この
ディジタルフィルタは、変化させるべき係数を少なく
し、また、これら係数とフィルタ特性との関係を単純で
直感的に理解しやすくするものであった。

【０００４】

【発明が解決しようとする課題】ところで、上述したデ
ィジタルフィルタでは、係数が非線形関数（指数関数や
三角関数等）で関連付けられることが多い。この結果、
所望のフィルタの特性が与えられた場合に、複雑な関数
計算を行う必要がある。このような計算を簡単なハード
ウェアあるいソフトウェアによって行うことは困難であ
り、また仮に、行うことができるとしても、非常に長い
計算時間を必要とする。したがって、フィルタの特性を
リアルタイムに制御させることができないという問題が
あった。

【０００５】そこで、非線形関数の計算結果を予め格納
したテーブルを用意しておき、このテーブルを介して係
数の算出を行うことが考えられる。この場合、非線形関
数の種類だけテーブルを用意しなければならず、乗算係
数を計算するための構成が非常に複雑になるという問題
が生じた。

【０００６】この発明は上記問題に鑑みなされたもの
で、その目的とするところは、ディジタルフィルタの伝
達関数に含まれる非線形な関係にある係数を、線形な関
係にある関数を用いて算出することによって、非線形関
数の複雑な計算を行う必要のない、あるいは、前述した
ようなテーブルを用意しておく必要のないディジタルフ
ィルタを提供することにある。

【０００７】

【課題を解決するための手段】この発明は、上記課題を
解決するために、所定のアナログフィルタの伝達関数と
等価な離散伝達関数を有し、この離散伝達関数の一部に
非線形関数が含まれるディジタルフィルタにおいて、前
記非線形関数は、指数関数および三角関数を含まない一
個以上の多項式によって近似されたことを特徴としてい
る。

【０００８】

【作用】上述した構成によれば、ディジタルフィルタの
離散伝達関数の各係数、特に、非線形関数項を含む係数
は、指数関数および三角関数を含まない一個以上の多項
式によって近似される。この近似された各係数は、非線
形関数の複雑な計算を行うことなく乗除算を用いて演算
することができるので、各係数の算出は簡単なハードウ
ェアやソフトウェアによるＣＰＵの計算等によって高速
に行うことができる。したがって、フィルタ特性に基づ
くパラメータ情報を変化させても、この変化に追従させ
て各係数を算出することができ、ディジタルフィルタの
特性をリアルタイムに制御させることが可能になる。

【０００９】

【実施例】以下、この発明の各実施例について図面を参
照して説明する。これらの実施例では、まず、アナログ
フィルタの伝達関数をｓ−ｚ変換し、この変換された伝
達関数に含まれる非線形関数項を一個以上の多項式（線
形多項式）によって近似する。アナログフィルタには様
々な種類があり、また、ｓ−ｚ変換にも、標準ｚ変換や
整合ｚ変換等の様々な種類がある。さらに、近似の方法
にも、級数展開の近似や微分の差分近似等がある。つま
り、これら組み合わせることにより、非常に多くの種類
が考えられる。そこで、ｓ−ｚ変換と近似方法との組み
合わせによるディジタルフィルタの構成について、いく
つかの実施例を参照して説明する。

【００１０】Ａ：１次ＬＰＦはじめに、簡単な１次ＬＰＦ（ローパスフィルタ）に適
用した各実施例について説明する。周知のように、アナ
ログフィルタを用いた１次ＬＰＦの伝達関数Ｈａ（ｓ）
は、次式によって表すことができる。

【数１】この伝達関数Ｈａ（ｓ）にｓ−ｚ変換を施して、伝達関
数Ｈａ（ｚ）を求める。以下、このｓ−ｚ変換に、標準
ｚ変換および双線形変換を用いた場合の実施例について
各々説明する。

【００１１】Ａ−１−１：標準ｚ変換による１次ＬＰＦ
（１次近似）まず、標準ｚ変換を用いた第一実施例について説明す
る。式（A1）に標準ｚ変換を施して、ｚの伝達関数に変
換すると、

【数２】となる。この式において、係数αはα＝２π・ｆｃ／Ｆ
ｓであり、ｆｃはカットオフ周波数、Ｆｓはサンプリン
グ周波数を示す。

【００１２】ところで、式（A2）により示される伝達関
数をＩＩＲフィルタにて構成する場合には、前述のよう
に、式（A2）に含まれる指数関数ｅｘｐ（−α）の計算
を行うか、あるいは、予めこの指数関数を格納したテー
ブル用意をしなければならない。そこで、式（A2）を近
似することを考える。一般に、指数関数ｅｘｐ（ｘ）を
次式のような級数に展開できることは知られている。

【数３】このとき、ｘの値が十分小さいときには、式（A3）の１
次の項（第２項）までを用いて近似することができる。
すなわち、式（A3）は、

【数４】と近似することができる。式（A2）におけるαが十分に
小さいとき、すなわち、カットオフ周波数ｆｃがサンプ
リング周波数Ｆｓに対して無視できる程に小さいときに
は、式（A4）より、ｅｘｐ（−α）≒１−α と近似す
ることができる。これを式（A2）に用いることによっ
て、標準ｚ変換による１次ＬＰＦの伝達関数Ｈａ（ｚ）
は、次式のようになる。

【数５】

【００１３】次に、式（A5）の伝達関数により示される
ディジタルフィルタの構成について説明する。図１はこ
のディジタルフィルタの構成を示すブロック図である。
この図に示すように、この実施例は１次の直接型ＩＩＲ
のフィルタＤＦ₁ と係数算出回路２０₁ とから構成され
る。フィルタＤＦ₁ には、加算器Ａ₁ と、乗算係数を各
々β、αとする乗算器Ｍ₁、Ｍ₂と、サンプリング周波数
Ｆｓの１周期分に等しい遅延時間を有する遅延素子ｚ^-1
とが設けられている。この遅延素子ｚ^-1には、例えば、
シフトレジスタが用いられる。このフィルタＤＦ₁ の伝
達関数は、α／（１−βｚ^-1）である。

【００１４】フィルタＤＦ₁ の入力信号は、加算器Ａ₁
の一方の入力端に供給され、さらに、加算器Ａ₁ の出力
信号は乗算器Ｍ₂ の乗算入力端および遅延素子ｚ^-1の遅
延入力端に供給される。遅延素子ｚ^-1の出力信号は、乗
算器Ｍ₁ において係数βが乗算されて加算器Ａ₁ の他方
の入力端に帰還される。一方、乗算器Ｍ₂ の乗算入力端
に供給された信号には、係数αが乗算され、この乗算結
果がディジタルフィルタの出力信号として外部出力され
る。

【００１５】また、係数算出回路２０₁ は係数αから係
数βを算出する。図２は、この係数算出回路２０₁ の構
成を示すブロック図の一例であり、この図に示すよう
に、係数算出回路２０₁ は１つの加算器Ｂ₁ から構成さ
れる。αは、前述のように所望のフィルタ特性により定
められるデータであり、図示せぬデータ供給部より供給
され、加算器Ｂ₁ の減算入力端（−）に供給される。ま
た、加算器Ｂ₁ の加算入力端（＋）には、数値「１」が
供給される。これにより、加算器Ｂ₁ 、すなわち、係数
算出回路２０₁ はβ＝１−αなる係数βを算出する。こ
れは、式（A5）におけるｚ^-1の係数が（１−α）である
ためである。なお、この場合、係数算出回路２０₁ はβ
＝１−αとなる係数βを算出することができれば、その
構成は問われない。例えば、係数算出回路２０₁ を減算
器によって構成しても良い。

【００１６】したがって、図１に示すような構成にする
ことにより、ディジタルフィルタの伝達関数を式（A5）
に示すものとすることができる。また、係数ｅｘｐ（−
α）は（１−α）と近似されるので、指数関数ｅｘｐ
（−α）の計算結果を予め格納したテーブルを必要とす
ることなく、係数算出を行うことができる。この結果、
α（カットオフ周波数ｆｃ）が連続的に変化しても、こ
の変化に追従して（１−α）を変化させることができる
ので、フィルタの特性をリアルタイムに制御させること
ができる。

【００１７】図３（１）、（２）は各々、式（A5）の伝
達関数により示されるディジタルフィルタの構成を、図
１に示すものとは別構成にした例である。同図（１）の
ディジタルフィルタにおいて、その入力信号は加算器Ａ
₂ の加算入力端（＋）に供給される。加算器Ａ₂の加算
結果は、乗算器Ｍ₃において係数αが乗算されて、加算
器Ａ₃ の一方の入力端に供給される。加算器Ａ₃ の加算
結果は、このディジタルフィルタの出力信号として外部
出力されるとともに、遅延素子ｚ^-1の遅延入力端に供給
される。そして、遅延素子ｚ^-1の出力信号は、加算器Ａ
₂ の減算入力端（−）と加算器Ａ₃ の他方の入力端とに
各々供給されて、帰還される。

【００１８】また、同図（２）のディジタルフィルタに
おいて、その入力信号は加算器Ａ₄の一方の入力端に供
給される。加算器Ａ₄ の加算結果は、乗算器Ｍ₄ におい
て係数αが乗算されてこのディジタルフィルタの出力信
号として外部出力されるとともに、遅延素子ｚ^-1の遅延
入力端に供給される。遅延素子ｚ^-1の出力信号は、加算
器Ａ₅ の加算入力端（＋）に供給されるとともに、乗算
器Ｍ₅ において係数αが乗算されて加算器Ａ₅ の減算入
力端（−）に供給される。そして、加算器Ａ₅の加算結
果は加算器Ａ₄の他方の入力端に帰還される。

【００１９】図３（１）および（２）に示すように、デ
ィジタルフィルタを構成することによって、乗算器Ｍ₃
〜₅の乗算係数をいずれもαとすることができ、係数の
計算を簡略化することができる。したがって、αを乗算
係数として乗算器Ｍ₃ 、あるいは乗算器Ｍ₄ 、Ｍ₅ へ直
接的に供給することによって、フィルタの特性をリアル
タイムに制御することができる。

【００２０】Ａ−１−２：標準ｚ変換による１次ＬＰＦ
（２次以上の近似）上述した例では、フィルタ係数（ｚ^-1の項）の近似を１
次近似とする場合について説明した。この場合、フィル
タ自身の構成を簡略化することができるが、周波数特性
の再現性が劣ることがある。そこで、フィルタ係数の近
似を２次以上として、周波数特性の再現性を向上させた
第二実施例について説明する。まず、式（A3）の２次の
項（第３項）までを用い、係数ｅｘｐ（−α）を次式の
ように近似する。

【数６】したがって、この実施例の伝達関数Ｈａ（ｚ）は、次式
のようになる。

【数７】

【００２１】次に、その伝達関数が式（A7）により示さ
れるディジタルフィルタの構成について説明する。この
場合、ディジタルフィルタの構成は、図１に示すものと
同じものになるが、係数算出回路２０₁ は図４に示す係
数算出回路２０₂ に置き換わる。図４は、β＝１−α＋
α²／２なる係数βを算出する係数算出回路２０₂ の一
例である。この図に示すように、係数算出回路２０₂ は
加算器Ｂ₂、Ｂ₃と乗算器Ｃ₁、Ｃ₂とから構成される。

【００２２】まず、αは、加算器Ｂ₂ の減算入力端
（−）、乗算器Ｃ₁ の一方の入力端、および乗算器Ｃ₁
の他方の入力端に各々供給される。加算器Ｂ₂ の加算入
力端（＋）には「１」が供給される。このため、加算器
Ｂ₂ の加算結果は（１−α）となって、加算器Ｂ₃ の一
方の入力端に供給される。一方、乗算器Ｃ₁においてα²
が演算され、乗算器Ｃ₂ の一方の入力端に供給される。
また、乗算器Ｃ₂ の他方の入力端には、「１／２」が供
給される。このため、乗算器Ｃ₂ の乗算結果は（α²／
２）となって、加算器Ｂ₃ の他方の入力端に供給され
る。そして、加算器Ｂ₃ は、加算結果（１−α）と乗算
結果（α²／２）とを加算して、β＝１−α＋α²／２
なる係数βを乗算器Ｍ₁（図１）に供給する。この結
果、このディジタルフィルタの伝達関数は、式（A7）に
示すものとなる。なお、この場合、係数算出回路２０₂
はβ＝１−α＋α²／２となる係数βを算出することが
できれば、その構成は問われない。

【００２３】このような構成を用いることによって、前
述した第一実施例と同様に、係数ｅｘｐ（−α）を算出
することが容易になり、α（カットオフ周波数ｆｃ）が
連続的に変化しても、この変化に追従して係数を変化さ
せることができるので、フィルタの特性をリアルタイム
に変化させることができる。さらに、第一実施例と比較
して周波数特性の再現性を向上させることができる。以
下同様に、２次以上の近似を行う場合でも、近似された
係数に対応して係数算出回路を乗算器と加算器とから構
成することにより、１次ＬＰＦを実現することができ
る。

【００２４】Ａ−２−１：双線形変換による１次ＬＰＦ
（１次近似）上述した実施例では、ｓ−ｚ変換に標準ｚ変換を用いた
例について説明した。次に、ｓ−ｚ変換に双線形変換を
用いた第三実施例について説明する。まず、式（A1）に
双線形変換を施し、ｚの伝達関数に変換すると、

【数８】となる。この式（B1）に微分の差分近似を施すと、次式
のようになる。

【数９】

【００２５】さらに、式（B2）を近似することを考え
る。一般に１／（１＋ｘ）の関数を次式のような級数に
展開することができることは知られている。

【数１０】ｘの値が十分小さいときには、式（A3）と同様に、式
（B3）の１次の項（第２項）だけを用いて近似すること
ができる。すなわち、

【数１１】と近似することができる。

【００２６】そして、式（A2）の場合と同様に、式（B
2）におけるαが十分小さいとき、すなわち、カットオ
フ周波数ｆｃがサンプリング周波数Ｆｓに対して無視で
きる程に小さいときには、式（B4）より、１／（１＋
α）≒１−α と近似することができる。これを式（B
2）に適用すると、次式を得ることができる。

【数１２】式（B5）において、分子の１／（１＋α）の項はゲイン
を表しているので、省略しても大差はない。これによ
り、式（B5）は

【数１３】となり、式（A5）と同一になる。つまり、双線形変換を
用いた場合でも、ディジタルフィルタの構成は、図１に
示すものと同一になり、この場合の係数算出回路２０の
構成も図２に示すものと同一になる。したがって、前述
した第一実施例と同様に、係数の算出が容易になり、α
が連続的に変化しても、この変化に追従して係数を変化
させることができるので、フィルタの特性をリアルタイ
ムに変化させることができる。

【００２７】Ａ−２−２：双線形変換による１次ＬＰＦ
（２次以上の近似）次に、１／（１＋α）の値を２次近似した第四実施例に
ついて説明する。式（B3）の２次の項（第３項）までを
用い、係数１／（１＋α）を次式のように近似する。

【数１４】したがって、この場合の伝達関数Ｈａ（ｚ）は、次式の
ようになる。

【数１５】

【００２８】この実施例によるディジタルフィルタの構
成は、図１に示すものと同じものになるが、係数算出回
路２０₁ は図５に示す係数算出回路２０₃ に置き換わ
る。図５は、β＝１−α＋α² なる係数βを算出する係
数算出回路２０₃ の一例である。この図では、係数算出
回路２０₃ は加算器Ｂ₄、Ｂ₅と乗算器Ｃ₃ とから構成さ
れる。

【００２９】まず、αは、加算器Ｂ₄ の減算入力端
（−）、乗算器Ｃ₃ の一方の入力端、および乗算器Ｃ₃
の他方の入力端に各々供給される。また、加算器Ｂ₄ の
加算入力端（＋）には「１」が供給される。このため、
加算器Ｂ₄ の加算結果は（１−α）となって、加算器Ｂ
₅ の一方の入力端に供給される。一方、乗算器Ｃ₃にお
いてα²が演算され、加算器Ｂ₅ の他方の入力端に供給
される。そして、加算器Ｂ₅は、加算結果（１−α）と
乗算結果α² とを加算して、β＝１−α＋α² なる係数
βを乗算器Ｍ₁（図１）に供給する。この結果、このデ
ィジタルフィルタの伝達関数は、式（B8）に示すものと
なる。なお、この場合、係数算出回路２０₃ はβ＝１−
α＋α²となる係数βを算出することができれば、その
構成は問われない。

【００３０】以下同様に、双線形変換を用いて２次以上
の近似を行った１次ＬＰＦを実現することができる。し
たがって、前述した第二実施例と同様に、係数を算出す
ることが容易になり、αが連続的に変化しても、この変
化に追従して係数を変化させることができるので、フィ
ルタの特性をリアルタイムに変化させることができる。
さらに、第三実施例と比較して周波数特性の再現性を向
上させることができる。

【００３１】Ｂ：２次ＬＰＦ上述した各実施例では簡単な１次ＬＰＦについて説明し
た。次に、やや複雑な例として、２次のＬＰＦについて
説明する。周知のように、アナログフィルタを用いた２
次ＬＰＦの伝達関数Ｈａ（ｓ）は、次式のようになる。

【数１６】この伝達関数Ｈａ（ｓ）にｓ−ｚ変換を施して、伝達関
数Ｈａ（ｚ）を求める。このｓ−ｚ変換に、標準ｚ変
換、整合ｚ変換、および双１次変換を用いた各実施例に
ついて各々説明する。

【００３２】Ｂ−１：標準ｚ変換による２次ＬＰＦまず、ｓ−ｚ変換に標準ｚ変換を用いた第五実施例につ
いて説明する。式（C1）に標準ｚ変換を施しｚの伝達関
数Ｈａ（ｚ）にすると、

【数１７】となる。ここで、ｑはレゾナンスを表す。

【００３３】次に、式（C2）のｚ^-1の各係数に含まれる
各関数を、級数展開の低次の項のみを用いて近似する。
すなわち、ｅｘｐ（ｘ）≒１＋ｘ ……（A4）ｓｉｎ（ｘ）≒ｘ ……（C3）ｃｏｓ（ｘ）≒１−ｘ²／６ ……（C4）を用いてこれら値を式（C2）に代入し、さらに、１／
（４−ｑ²）^1/2を１／２で近似すると、伝達関数Ｈａ
（ｚ）は次式のようになる。

【数１８】実際には、式（C5）の分母係数はゲイン項なので、α²
ｑに置き換えても大差はない（さらに、式（C5）は、
ルートや割り算を級数展開することによって、簡単にす
ることができる）。

【００３４】次に、伝達関数が式（C5）により示される
ディジタルフィルタの構成について説明する。図６は、
このディジタルフィルタの構成を示すブロック図であ
る。この図に示すように、この実施例は２次の直接型Ｉ
ＩＲフィルタＤＦ₂ と係数算出回路２１とから構成され
ている。係数算出回路２１は、α、ｑ、および数値から
係数β₁₁〜₁₃を算出し、各々乗算器Ｍ₁₁〜₁₃に供給す
る。すなわち、Ｍ₁₁の係数β₁₁は式（C5）の分子におけ
るｚ^-1の係数（ルートは省略）、Ｍ₁₂の係数β₁₂は同式
の分母におけるｚ^-1の係数、Ｍ₁₃の係数β₁₃は同式の分
母におけるｚ^-2の係数である。そして、乗算器Ｍ₁₁〜₁₃
の各々は、入力データに対し係数β₁₁〜₁₃を入力データ
に乗算する。なお、この図における係数算出回路２１の
構成は一例であり、その構成が式（C5）によるものであ
れば、その構成は問われない。

【００３５】この実施例のように、ｓ−ｚ変換後の伝達
関数がやや複雑であっても、各係数に様々な近似を施す
ことによって、乗算器Ｍ₁₁〜₁₃の乗算係数を簡単な乗除
算のみによって行うことができる。したがって、２次Ｌ
ＰＦのような多少複雑なフィルタであっても、乗算係数
の算出をテーブルを介することなく高速に行うことがで
きるので、フィルタの周波数特性をリアルタイムに制御
することができる。

【００３６】Ｂ−２：整合ｚ変換による２次ＬＰＦ次に、ｓ−ｚ変換に整合ｚ変換を用いた第六実施例につ
いて説明する。式（C1）に整合ｚ変換を施しｚの伝達関
数にすると、

【数１９】となる。式（A3）によりｅｘｐ関数を、式（C4）により
ｃｏｓ関数を各々１次近似すると、式（D1）の分母は次
のようになる。

【数２０】

【００３７】次に、この伝達関数のディジタルフィルタ
の構成について説明する。図７は、伝達関数の分子が式
（D1）における分子で示され、分母が式（D2）で示され
るディジタルフィルタの構成を示すブロック図である。
この図に示すように、この実施例は、２次の直接型ＩＩ
ＲフィルタＤＦ₃ と係数算出回路２２とにより構成され
る。係数算出回路２２は、複数の乗算器および加算器か
ら構成され、係数α、ｑ、および数値から係数β₂₁〜₂₃
を演算し、乗算器Ｍ₂₁〜₂₃に各々供給する。乗算器Ｍ₂₁
〜Ｍ₂₃は、各々係数β₂₁〜₂₃に基づいて入力データを乗
算する。これら係数β₂₁〜₂₃について説明すると、係数
β₂₁は式（D1）の分子における（１＋ｚ^-1）の係数、係
数β₂₂は式（D2）の分母における（−ｚ^-1）の係数、係
数β₂₃は同式の分母における（−ｚ^-2）の係数である。
これら係数に含まれる１／２や１／４等はビットシフト
によって実現することができるので、係数算出回路２２
は係数算出を簡単な演算のみで行うことができる。

【００３８】この実施例でも、第五実施例と同様に、各
係数に様々な近似を施すことによって、乗算器Ｍ₂₁〜₂₃
の係数β₂₁〜₂₃を簡単な乗除算のみによって行うことが
できるので、係数β₂₁〜₂₃をテーブルを介することなく
高速に算出することができる。したがって、フィルタの
周波数特性をリアルタイムに制御することができる。

【００３９】Ｂ−３：双１次変換による２次ＬＰＦ次に、ｓ−ｚ変換に双１次変換を用いた第七実施例につ
いて説明する。式（C1）に双１次ｚ変換を施しｚの伝達
関数にすると、

【数２１】となる。この式の各項に含まれる１／（４＋２αｑ＋α
²）に着目し、これをテイラー展開して１次の項にて近
似すると、

【数２２】となる。これにより、式（E2）は次のような近似式とす
ることができる。

【数２３】

【００４０】次に、伝達関数が式（E3）で示されるディ
ジタルフィルタの構成について説明する。図８は、この
ディジタルフィルタの構成を示すブロック図である。こ
の図に示すように、この実施例は２次の直接型ＩＩＲフ
ィルタＤＦ₄ と係数算出回路２３により構成される。係
数算出回路２３は、係数α、ｑ、および各数値から係数
β₃₁〜₃₃を演算し、各々乗算器Ｍ₃₁〜Ｍ₃₃に供給する。
乗算器Ｍ₃₁〜Ｍ₃₃は、入力データに対して各々係数β₃₁
〜₃₃を乗算し、乗算係数Ｍ₃₄は入力データに対して係数
「２」を乗算する。これら係数β₃₁〜₃₃について説明す
ると、係数β₃₁は式（E3）の分子における（１＋ｚ^-1）
² の係数、係数β₃₂は同式の分母における（−ｚ^-1）の
係数、係数β₃₃は同式の分母における（−ｚ^-2）の係数
である。

【００４１】この実施例では、第五および第六実施例と
同様に、ｓ−ｚ変換後の伝達関数がやや複雑であって
も、各係数に様々な近似を施すことによって、係数β₃₁
〜₃₃を簡単な乗除算のみによって算出することができ
る。したがって、乗算係数の算出をテーブルを介するこ
となく高速に行うことができ、フィルタの周波数特性を
リアルタイムに制御することができる。

【００４２】上述した各実施例では、ローパスフィルタ
について説明したが、同様な手法を他のフィルタ（ＨＰ
Ｆ，ＢＰＦ，ＢＥＦなど）にも用いることができる。そ
こで、次に、この手法を用いた１次ＨＰＦおよび２次Ｍ
ＦＰ（Mid Frequency Presence）について説明する。

【００４３】Ｃ：ＨＰＦ（ハイパスフィルタ）まず、１次ＨＰＦである第八実施例について説明する。
周知のように、アナログフィルタを用いた１次ＨＰＦの
伝達関数Ｈａ（ｓ）は、次式（F1）のようになる。

【数２４】この式（F1）に標準ｚ変換を施し、ｚの伝達関数Ｈａ
（ｚ）で表すと、次式のようになる。

【数２５】この式のｅｘｐ（−α）を、式（A3）と同様に１次の項
にて近似して、ｅｘｐ（−α）≒１−αとすると、式
（F3）は次のようになる。

【数２６】

【００４４】次に、伝達関数が式（F3）により示される
ディジタルフィルタの構成について説明する。図９の
（１）、（２）はこのディジタルフィルタの構成を示す
ブロック図の一例である。同図（１）のディジタルフィ
ルタにおいて、その入力信号は加算器Ｈ₁ の加算入力端
（＋）に供給される。加算器Ｈ₁ の加算結果は、このデ
ィジタルフィルタの出力信号として外部出力されるとと
もに、乗算器Ｍ₆ において係数αが乗算されて加算器Ｈ
₂ の一方の入力端に供給される。そして、加算器Ｈ₂ の
加算結果は遅延素子ｚ^-1の遅延入力端に供給される。さ
らに、遅延素子^-1の出力信号は、加算器Ｈ₁の減算入力
端（−）および加算器Ｈ₂の他方の入力端に供給され
て、帰還される。

【００４５】また、同図（２）のディジタルフィルタに
おいて、その入力信号は、加算器Ｈ₃ の一方の入力端お
よび加算器Ｈ₄ の減算入力端（−）に供給される。さら
に、加算器Ｈ₄ の加算結果は遅延素子ｚ^-1の遅延入力端
に供給される。遅延素子ｚ^-1の出力信号は加算器の他方
の入力端に供給されて、このディジタルフィルタの入力
信号と加算される。加算器Ｈ₃ の加算結果は、このディ
ジタルフィルタの出力信号として外部出力されるととも
に、加算器Ｈ₅ の一方の入力端および乗算器Ｍ₇ の入力
端に供給される。乗算器Ｍ₇ はその入力信号を係数αで
乗算し、加算器Ｈ₅ の他方の入力端に供給する。そし
て、加算器Ｈ₅ の加算結果は、加算器Ｈ₄の加算入力端
（＋）に供給される。

【００４６】図９（１）あるいは（２）に示すディジタ
ルフィルタの伝達関数は、いずれも式（F3）により示さ
れ、乗算器Ｍ₆あるいはＭ₇の乗算係数をどちらもαとす
ることができる。したがって、係数算出を行う必要がな
く、αを乗算係数として直接的に供給することによっ
て、フィルタの特性をリアルタイムに制御することがで
きる。

【００４７】Ｄ：２次ＭＦＰ次に、他のフィルタの例として第九実施例である２次Ｍ
ＦＰについて説明する。図１０は、一般的な２次ＭＦＰ
の周波数応答を示す特性図である。この図に示すよう
に、Ｋ（Ｋ＞１）はブースト量あるいはカット量を表
す。また、ａはブーストあるいはカットにおける角周波
数である。ブーストブースト部分に対応するアナログの伝達関数は、次式の
ように表すことができる。

【００４８】

【数２７】

【００４９】そして、式（G1）を整合ｚ変換することに
より、次式を得る。

【００５０】

【数２８】

【００５１】カットカット部分に対応するアナログの伝達関数は、次式のよ
うに表すことができる。

【００５２】

【数２９】

【００５３】同様に、式（G3）を整合ｚ変換することに
より、次式を得る。

【００５４】

【数３０】

【００５５】そして、ブーストとカットとを合わせる
と、すなわち、式（G2）と式（G4）とを合わせると、２
次のＭＦＰにおけるディジタルの伝達関数は、次式のよ
うになる。

【００５６】

【数３１】

【００５７】ここで、ブースト部分の係数をｑＫ＝ｑ_N ｑ＝ｑ_D に、カット部分の係数をｑ＝ｑ_N ｑ＝ｑ_D に、各々置き換える。そして、式（G5）において、分母
項、分子項は、ともに上述したＬＰＦの同形であるの
で、次式のように近似することができる。

【００５８】

【数３２】

【００５９】なお、この式の伝達関数で表せられるＭＦ
Ｐフィルタの構成の説明については省略する。

【００６０】以下同様に、アナログフィルタの伝達関数
に対しｓ−ｚ変換を施し、この変換された伝達関数の各
係数を一個以上の多項式によって近似することにより、
様々なフィルタに対処することができる。

【００６１】上述した実施例では、係数算出回路２０〜
２３がいずれもハードウェア（加算器、乗算器等）によ
り構成されて、各乗算係数の算出を行うものであった。
次に、ソフトウェアにより乗算係数算出する第十実施例
を電子楽器に応用した場合について説明する。Ｅ−１：電子楽器の構成まず、この電子楽器の構成について説明する。図１１は
この電子楽器の構成を示すブロック図である。この図に
おいて、１は制御プログラムに基づき各種演算や処理等
を行い、バスに接続された各部を制御するＣＰＵ（中央
演算処理装置）、２はＣＰＵ１によって実行されるプロ
グラムや各種データ等を記憶するＲＯＭ（リードオンリ
メモリ）、３はプログラム用のワークエリア等を有し、
各種のデータを一時記憶するＲＡＭ（ランダムアクセス
メモリ）である。

【００６２】４は複数の鍵によって構成される鍵盤であ
る。この鍵盤４は、各鍵毎の押離や、押鍵速度等を検出
する機構を有し、押離鍵および押鍵速度に対応した信号
を生成して、鍵盤インターフェイス５に供給する。鍵盤
インターフェイス５は、鍵盤４から供給された各種信号
に基づいて次に述べるような信号を生成する。すなわ
ち、これらの信号は、押鍵に対応する信号キーオンＫＯ
Ｎ、離鍵に対応する信号キーオフＫＯＦＦ、押鍵に対応
した音高を表す情報キーコードＫＣ、押鍵速度に対応す
る情報イニシャルタッチＩＴ等である。

【００６３】６は各種設定を行うためのスイッチ等から
構成された操作パネルである。操作パネル６では、出力
すべき楽音の音色（ピアノ音や、オルガン音、ヴァイオ
リン音等）の選択や、フィルタ時変動処理をするか否か
の設定、さらに、該処理行う場合にフィルタ特性の基準
となるカットオフ周波数ｆｃ、および目標となるカット
オフ周波数ｆｄ等の設定が行われる。このフィルタ処理
とは、図１２に示すように、出力すべき楽音のカットオ
フ周波数を押鍵時から時間変化させるものであり、ｆｃ
は押鍵直後のカットオフ周波数、ｆｄは最終的なカット
オフ周波数を各々示す。これらカットオフ周波数ｆｄお
よびｆｃはチャンネル毎に設定される。このような操作
パネル６の設定情報は、パネルインターフェイス７に供
給される。

【００６４】パネルインターフェイス７は、操作パネル
から供給された設定情報から、楽音信号の形成に必要な
情報を生成して、バスに供給する。すなわち、これらの
情報は、選択された音色に対応する情報を表す音色コー
ドＴＣや、カットオフ周波数ｆｃ、ｆｄに対応する情報
等である。８は時分割にて複数（第０〜第１５）チャン
ネルで動作する楽音合成回路部であり、各々のチャンネ
ルは、前述の楽音信号の形成に必要な情報、すなわち、
キーコードＫＣ、音色コードＴＣ、イニシャルタッチＩ
Ｔ等の情報に基づく楽音信号を生成し、フィルタ部９に
供給する。フィルタ部９は、その伝達関数が式（A7）に
示すものであり、各チャンネルの楽音信号に対して、係
数αおよびβに基づくフィルタ処理を時分割かつリアル
タイムにて行う。１０はＤ／Ａ変換器や増幅器等から構
成されるサウンドシステムであり、この出力信号はスピ
ーカ１１を介して電子楽器の楽音として出力される。

【００６５】Ｅ−２：電子楽器の動作次に、上述した構成による実施例の動作について、図１
３〜図１６を参照して説明する。なお、この動作説明で
は、ＣＰＵ１にて実行される各ルーチン毎に分けて説明
する。

【００６６】Ｅ−２−１：メインルーチンの動作はじめに、この電子楽器に電源が投入されると、ＣＰＵ
１は図１３に示すメインルーチンの実行を開始し、該ル
ーチンのステップＳａ１を実行する。ステップＳａ１に
おいてＣＰＵ１は、初期化処理を行って、ＲＡＭ３内の
各種レジスタのゼロリセットや、また、周辺回路の各種
変数に初期設定値の書き込み等を行う。この初期化処理
後、フローはステップＳａ２に進む。ステップＳａ２に
おいてＣＰＵ１は、鍵盤４の各鍵を走査してこの押離鍵
状態を検出し、次のステップＳａ３に進む。

【００６７】ステップＳａ３において、ＣＰＵ１は鍵盤
４から鍵イベント（状態変化）の有無を判別する。ここ
で、押鍵等の鍵イベントが検出されると、判別結果が
「ＹＥＳ」となり、次のステップＳａ４へ進む一方、鍵
イベントが検出されない場合には、ここでの判別結果は
「ＮＯ」となり、後述するステップＳａ８へ進む。ステ
ップＳａ４においてＣＰＵ１は、鍵イベントの状態（Ｋ
ＯＮあるいはＫＯＦＦ）をレジスタＫＥＶに、キーコー
ドＫＣをレジスタＫＣに、そしてイニシャルタッチＩＴ
をレジスタＩＴに、各々の検出状態に対応した値を各レ
ジスタに設定して、フローをステップＳａ５へ進める。

【００６８】次に、ステップＳａ５においてＣＰＵ１
は、レジスタＫＥＶの内容がキーオンイベントＫＯＮに
対応するものであるか否かを判別する。つまり、鍵イベ
ントが押鍵に対応するものであるか否かが判別される。
ここで、レジスタＫＥＶの内容がキーオンイベントＫＯ
Ｎである場合には、判別結果が「ＹＥＳ」となり、ステ
ップＳａ６に進んでキーオン（発音）処理が行われる一
方、レジスタＫＥＶの内容がキーオフイベントＫＯＦＦ
である場合には、判別結果が「ＮＯ」となり、ステップ
Ｓａ７に進んでキーオフ（消音）処理が行われる。な
お、これらキーオン／キーオフ処理の詳細については後
述する。そして、これら処理が終了すると、フローはス
テップＳａ８に進む。

【００６９】ステップＳａ８においてＣＰＵ１は操作パ
ネル６の各スイッチを走査して、これらスイッチによる
設定状態を検出し、フローをステップＳａ９へ進める。
ステップＳａ９では、この設定状態からＣＰＵ１はパネ
ルイベントの有無を判別する。ここで、パネルイベント
が検出されると、判別結果が「ＹＥＳ」となり、次のス
テップＳａ１０へ進む一方、パネルイベントが検出され
ない場合には、ここでの判別結果は「ＮＯ」となり、後
述するステップＳａ１３へ進む。

【００７０】さらに、ステップＳａ１０において、ＣＰ
Ｕ１はステップＳａ９にて検出されたパネルイベントが
フィルタパラメータの操作であるか否かの判別を行う。
パネルイベントがフィルタパラメータの操作である場合
には、判別結果が「ＹＥＳ」となり、次のステップＳａ
１１に進み、ＣＰＵ１は、ＲＡＭ３内のレジスタにフィ
ルタパラメータの設定値を書き込んで、ステップＳａ１
３に進む。一方、パネルイベントがフィルタパラメータ
の操作でない場合には、判別結果が「ＮＯ」となり、ス
テップＳａ１２に進み、ＣＰＵ１は、ＲＡＭ３内のレジ
スタに操作パネル４の設定値、例えば、音色の設定値や
効果の設定値を書き込んで、ステップＳａ１３に進む。

【００７１】次に、ステップＳａ１３において、ＣＰＵ
１はフィルタ時変動処理を行う。この処理は、楽音合成
回路部８の各チャンネルにより生成された楽音信号に対
してフィルタ部９の各係数等を設定するもので、詳細に
ついては後述する。該処理完了後には前述したステップ
Ｓａ２に戻り、電源が切断されるまでステップＳａ２〜
ステップＳａ１３の一連の処理が繰り返し実行される。
このように、メインルーチンでは、ＣＰＵ１が各種イベ
ントに対応した楽音信号を生成するように指示動作す
る。

【００７２】Ｅ−２−２：キーオン処理ルーチンの動作ＣＰＵ１は、そのフローが前述したステップＳａ６に進
むと、図１４に示すキーオン処理ルーチンを実行し、該
ルーチンをステップＳｂ１に進める。このルーチンで
は、大別すると次の処理がなされる。すなわち、楽音信
号を生成させるチャンネルが割り当てられ、該チャンネ
ルの状態が設定される。このチャンネルに各情報が供給
されて、楽音信号の生成が開始される。さらに、フィル
タ特性に関する情報がフィルタ部９に供給される。以
下、これらについて説明する。

【００７３】まず、ステップＳｂ１に進むと、ＣＰＵ１
は、楽音合成回路部８の割当可能な空きチャンネルを第
０チャンネルから第１５チャンネルまで順次サーチし、
ステップＳｂ２に進む。ここで、空きチャンネルとは、
発音待機の状態となっているものを指している。ステッ
プＳｂ２においてＣＰＵ１は、ステップＳｂ１において
空きチャンネルがサーチされたか否かを判別する。空き
チャンネルがサーチされた場合には、この判別結果が
「ＹＥＳ」となり、後述のステップＳｂ４に進む一方、
空きチャンネルがサーチされない場合、すなわち、第０
〜１５チャンネルの全てが何らかの形で発音中の場合、
判別結果が「ＮＯ」となり、ステップＳｂ３に進む。

【００７４】ステップＳｂ３では、ＣＰＵ１はエンベロ
ープ波形の振幅が最も小さい発音チャンネル、すなわ
ち、最も減衰が進んでいるチャンネルを選択し、これを
強制的に発音停止させて「空きチャンネル」とするトラ
ンケート処理を実行し、次のステップＳｂ４を実行す
る。

【００７５】次に、ステップＳｂ４においてＣＰＵ１
は、上述したステップＳｂ２において検出された空きチ
ャンネルの番号、またはステップＳｂ３のトランケート
処理による空きチャンネルの番号をレジスタＣＨに書き
込み、ステップＳｂ５へ進む。ステップＳｂ５において
ＣＰＵ１は、レジスタＣＨに書き込まれた番号に該当す
る楽音合成回路部８の各チャンネルに対して、キーコー
ドＫＣ、音色コードＴＣ、およびキーオン信号ＫＯＮを
出力する。これにより、該当するチャンネルは、これら
情報に基づいた楽音信号を生成して、ＣＰＵ１の処理は
ステップＳｂ６に進む。

【００７６】次に、ステップＳｂ６においてＣＰＵ１
は、フラグＦＥの値が「１」であるか否かを判別する。
ここで、フラグＦＥは、後述するフィルタ時変動処理を
行うか否かによってその値が変化するものであり、値が
「１」の場合に該処理が行われる。また、フィルタ時変
動処理を行うか否かの設定は、図１１における操作パネ
ル６によって行われる。フラグＦＥの値が「１」である
場合には、判別結果が「ＹＥＳ」となり、処理手順はス
テップＳｂ７に進む一方、フラグＦＥの値が「１」でな
い場合には、判別結果が「ＮＯ」となり、このキーオン
処理ルーチンは終了し、前述のメインルーチンにおける
ステップＳａ８に戻る。

【００７７】次に、ＣＰＵ１は、ステップＳｂ７におい
て対応するチャンネルのフィルタ時変動処理要求フラグ
ＦＭ[ＣＨ]の値を「１」にセットし、引き続き、ステッ
プＳｂ８において、基準となるカットオフ周波数ｆｃを
キーコードＫＣによりスケーリングしたものをレジスタ
ＦＣ[ＣＨ]にセットし、さらに、ステップＳｂ９におい
て、目標となるカットオフ周波数ｆｄをキーコードＫＣ
によりスケーリングしたものをレジスタＦＤ[ＣＨ]にセ
ットして、このキーオン処理ルーチンを終了させる。

【００７８】Ｅ−２−３：キーオフ処理ルーチンの動作ＣＰＵ１は、その処理が前述したステップＳａ７（図１
３参照）に進むと、図１５に示すキーオフ処理ルーチン
を実行し、該ルーチンのステップＳｃ１に処理を進め
る。ステップＳｃ１においてＣＰＵ１は、キーオン処理
時に割り当てられたチャンネルが発音中か否かを判別す
る。発音中であれば、判別結果が「ＹＥＳ」となり、次
のステップＳｃ２に進む一方、発音中でなければ、トラ
ンケート処理等によって強制的に消音されたことを示す
ので、このキーオフ処理ルーチンを終了させる。

【００７９】次に、ＣＰＵ１は、ステップＳｃ２におい
て該チャンネルにキーオフＫＯＦＦ信号を供給して楽音
信号の生成を停止（消音）させ、引き続き、ステップＳ
ｃ３において、該チャンネルのフィルタ時変動処理要求
フラグＦＭ[ＣＨ]を０にセットし、このキーオフ処理ル
ーチンを終了させて、メインルーチン（図１３参照）に
おけるステップＳａ８に戻る。

【００８０】Ｅ−２−４：フィルタ時変動処理ルーチン
の動作ＣＰＵ１は、その処理が前述したステップＳａ１３（図
１３参照）に進むと、図１６に示すフィルタ時変動処理
ルーチンを実行し、該ルーチンのステップＳｄ１に処理
を進める。このフィルタ時変動処理ルーチンでは、ま
ず、フラグＦＥの値が「１」であるか否かの判別が行わ
れ、次に、第０〜第１５までの各々のチャンネルに対し
て、フィルタ時変動処理要求フラグＦＭ[ＣＨ]の値が判
別され、さらに、このフラグＦＥが「１」であるチャン
ネルに対して、各々フィルタ時変動処理が行われる。

【００８１】まず、ステップＳｄ１においてＣＰＵ１
は、フラグＦＥの値が「１」であるか否か、すなわち、
フィルタ時変動処理を行うか否かを判別する。フラグＦ
Ｅの値が「１」である場合には、判別結果が「ＹＥＳ」
となり、フィルタ時変動処理を行うとみなして、ステッ
プＳｄ２に進む一方、フラグＦＥの値が「１」でない場
合には、判別結果が「ＮＯ」となり、フィルタ時変動処
理を行わないものとみなして、このフィルタ時変動処理
ルーチンを終了させる。

【００８２】次に、ＣＰＵ１は、ステップＳｄ２におい
て、レジスタＣＨの値を「０」にセットし、引き続き、
ステップＳｄ３において、レジスタＣＨの値に対応する
チャンネルのフィルタ時変動処理要求フラグＦＭ[ＣＨ]
の値が「１」であるか否かを判別する。このフラグＦＭ
の値が「１」である場合には、判別結果が「ＹＥＳ」と
なり、次のステップＳｄ４に進む一方、フラグＦＭの値
が「１」でない場合には、判別結果が「ＮＯ」となり、
後述するステップＳｄ１１に進む。

【００８３】ステップＳｄ４においてＣＰＵ１は、レジ
スタＦＤの値とレジスタＦＣの値との差に係数Ｋを乗
じ、さらに、レジスタＦＣの値を加算したものを、レジ
スタＦＣの新たな値としてセットし、ステップＳｄ５に
進む。ステップＳｄ５においてＣＰＵ１は、レジスタＦ
Ｄの値とレジスタＦＣの値との差が一定値Ｃ以下である
か否かを判別する。この差が一定値Ｃ以下である場合に
は、判別結果が「ＹＥＳ」となり、次のステップＳｄ６
に進む一方、この差が一定値Ｃ以下でない場合には、判
別結果が「ＮＯ」となり、後述のステップＳｄ８に進
む。

【００８４】ステップＳｄ６においてＣＰＵ１は、レジ
スタＦＤの値をレジスタＦＣの値としてセットし、引き
続き、ステップＳｄ７において、レジスタＣＨの値に対
応するチャンネルのフィルタ時変動処理要求フラグＦＭ
[ＣＨ]の値を「０」にセットし、ステップＳｄ８に進
む。

【００８５】ステップＳｄ８においてＣＰＵ１は、レジ
スタＦＣの値に２π／Ｆｓ（Ｆｓはサンプリング周波数
を表す）を乗じたものを係数αとしてセットし、ステッ
プＳｄ９に進む。さらに、ステップＳｄ９においてＣＰ
Ｕ１は（１−α＋α²／２）の値を係数βとしてセット
し、ステップＳｄ１０に進む。ステップＳｄ１０におい
てＣＰＵ１は、係数αおよび係数βをフィルタ部９に供
給する。これにより、フィルタ部４は、レジスタＣＨの
値に対応するチャンネルの楽音信号に対して係数αおよ
び係数βに基づくフィルタ時変動処理を行う。

【００８６】次に、ステップＳｄ１１においてＣＰＵ１
は、次のチャンネルに対してフィルタ時変動処理をすべ
くレジスタＣＨの値を１インクリメントして、ステップ
Ｓｄ１２に進む。ステップＳｄ１２においてＣＰＵ１
は、レジスタＣＨの値が楽音合成回路部８における最大
チャンネル数ＣＨＭＡＸの値を越えたか否かを判別す
る。レジスタＣＨの値が最大チャンネル数ＣＨＭＡＸを
越えた場合、すなわち、第０〜第１５チャンネルのすべ
てに対しステップＳｄ３〜Ｓｄ１１の処理がなされた場
合には、この判別結果が「ＹＥＳ」となり、ＣＰＵ１は
このフィルタ時変動処理ルーチンを終了させる。一方、
レジスタＣＨの値が最大チャンネル数ＣＨＭＡＸを越え
ない場合、すなわち、第０〜第１５チャンネルのすべて
に対しステップＳｄ３〜Ｓｄ１１の処理がなされていな
い場合には、判別結果が「ＮＯ」となり、前述したステ
ップＳｄ３に再び戻る。このようにして、上述した動作
を第０〜第１５までの各々のチャンネルに対して繰り返
した後に、処理は前述のメインルーチンにおけるステッ
プＳａ２に戻る。

【００８７】この実施例によれば、ｓ−ｚ変換直後の伝
達関数の係数計算が複雑であっても、この計算式を簡単
な乗除算にて近似することによって、ソフトウェアによ
るＣＰＵ１の計算によってフィルタ係数α、βを容易に
算出することができる。したがって、押鍵直後の楽音信
号におけるカットオフ周波数ｆｃを、目標値である最終
的なカットオフ周波数ｆｄへとリアルタイムに変化させ
ることができる。

【００８８】

【発明の効果】以上説明したこの発明によれば、フィル
タの特性と非線形な関係にある係数を、一個以上の多項
式に近似して演算することによって、複雑な関数計算を
行う必要のない、また、予め非線形関数を格納したテー
ブルを用意して置く必要のないディジタルフィルタを提
供することができる。

【図面の簡単な説明】

【図１】この発明による第一実施例の構成を示すブロ
ック図である。

【図２】 β＝１−αである係数算出回路２０₁ の構成
を示すブロック図の一例である。

【図３】伝達関数が式（A5）により示されるディジタ
ルフィルタの構成を示すブロック図の一例である。

【図４】 β＝１−α＋α²／２である係数算出回路２
０₂ の構成を示すブロック図の一例である。

【図５】 β＝１−α＋α² である係数算出回路２０₃
の構成を示すブロック図の一例である。

【図６】伝達関数が式（C5）により示されるディジタ
ルフィルタの構成を示すブロック図である。

【図７】伝達関数の分子が式（D1）の分子により示さ
れ、伝達関数の分母が式（D2）により示されるディジタ
ルフィルタの構成を示すブロック図である。

【図８】伝達関数が式（E3）により示されるディジタ
ルフィルタの構成を示すブロック図である。

【図９】伝達関数が式（F3）により示されるディジタ
ルフィルタの構成を示すブロック図の一例である。

【図１０】一般的な２次ＭＦＰの周波数応答を示す特
性図である。

【図１１】第九実施例である電子楽器の構成を示すブ
ロック図である。

【図１２】フィルタ時変動処理による周波数特性の変
化を示す説明図である。

【図１３】電子楽器のメインルーチンの動作を示すフ
ローチャートである。

【図１４】同実施例におけるキーオン処理ルーチンの
動作を示すフローチャートである。

【図１５】同実施例におけるキーオフ処理ルーチンの
動作を示すフローチャートである。

【図１６】同実施例におけるフィルタ時変動処理ルー
チンの動作を示すフローチャートである。

【符号の説明】

Ａ、Ｈ……加算器、Ｍ……乗算器、ｚ^-1……遅延素子、
２０〜２３……係数算出回路

Claims

【特許請求の範囲】

【請求項１】所定のアナログフィルタの伝達関数と等
価な離散伝達関数を有し、この離散伝達関数の一部に非
線形関数が含まれるディジタルフィルタにおいて、前記非線形関数は、指数関数および三角関数を含まない
一個以上の多項式によって近似されたことを特徴とする
ディジタルフィルタ。