JPS6118212A - デイジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明はディジタル電子楽器等に用いて好適なディジ
タルフィルタに関する。 〔従来技術〕 従来の、ＶＣＦＣボルテージコンドロールドフィルタ】
として用いられるディジタルフィルタの構成例を第２１
図および第２２図に示す。第２１図は２次ＨＩＱＵＡＬ
）フィルタであり、！！た第２２図はＦＩＲフィルタで
ある。また、これらの図において符号「＋」は加算器１
Ｍは入力されるデータに一定値（以下１乗算器の係数り
称丁ンを乗算する乗算器、２　　は入力されるデータを
サンプリングパルスの１周期（標本化周期］遅延させる
遅延回路もあり、この遅延回路には例えばシフトレジス
タが用いられる。 〔発明が解決しようとする問題点〕 ところで、上述した従来のディジタルフィルタにおいて
は、フィルタｔＪ＃注（カットオフ周波数等］をダイナ
ミックに変えたい場合、同時に変化させるべき乗算器Ｍ
の係数が多く、また、同係数とフィルタ特注との間の関
係式も複雑であり、このため、リアルタイム処理に困難
が伴う。また１乗算器Ｍの係数によって演算のレンジが
人さく変わる問題がある。さらに上記従来のディジタル
フィルタにあっては、アナログフィルタにおけるＣ、Ｂ
の値とフィルタ特注との関係と異なり１乗算器Ｍの係数
とフィルタ特注との関係が直観的にわからず、このため
、フィルタ設計が非常にむずかしいという問題がある。 この発明は上記事情に鑑みてなされたもので。 七の目的はフィルタ特性を変える場合において変化させ
るべき乗算器の係数が少く、ｆた１乗算器の係数とフィ
ルタ特性との関係が単純で直観的に理解することができ
るディジタルフィルタを提供することにある。 〔問題を解決するための手段〕 この発明によるディジタルフィルタは、アナログフィル
タの特性式における加算を加算器に、減算を減算器、ま
たは加算器および反転器に１乗算を乗算器に、積分を累
算器に各々置換してなるものである。 以下、簡単な例によりこの発明の基本的考え方について
説明する。第を図は電流源ｌ（電流ｉ）およびコンデン
サ２（容量Ｃ〕から構成される回路である。この回路に
おいて、コンデンサ２の両端電圧なＶ、蓄えられている
電荷？Ｅ−Ｑと丁れば。 Ｑ＝ＣＶ　　　　　・・・・・・（リ　　　　　　　　
Ｑ　＝　ｆｉ　ｄ　ｔ　　・・・・・・（２）なる式が
成立ち、これら第（幻式、第（２）式から、ｉ　　　Ｃ なる式が得られる。この第（３）式は、コンデンサ２０
両端電圧の変化時！！、を表わ１式である。仄に。 この第（３）式をディジタル回路にＩｔぎ換えてみる。 まず、ｄＶ／ｄｔを第２図に示す積分回路３へ供給ずれ
は、電圧Ｖが得られる。この積分回路３をディジタル回
路により＃ｔｇ丁れば、第３図に示すように加算器４と
シフトレジスタ５から構成される。この場合、シフトレ
ジスタ５は、サンプリングパルスが供給される毎に、加
算器４の出力データを読込み、加算器４０入力端へ出力
する。なお、この第３図の回路は、いわゆるアキュムレ
ータ（累算器）である。一方、第（３）弐右辺の値は、
電流ｉを乗算器により１７０倍することにより得られる
。以上の結果、第（３）式をディジタル回路に置き換え
ると、第４図に示す回路となる。丁なわち。 第１図に示すコンデンサ２をディジタル回路によって構
成子れば第４図に示す回路となる。 なお、第４図において、乗算器６の側部に示すｒｌ／Ｃ
Ｊは乗算器６の係数であり、以下、この表示法により各
乗算器の係数な示す。 次に、第５図は周知の積分回路であり、この回路の特注
は。 ｄｔ　　　ＣｋＬ なる式で表わ丁ことができる。この＠（４）式は、前述
した第（３）式と同じ形であり、したがって、第（４）
式をディジタル回路に置き換えれば、第６図の回路とな
る。 しかして、この発明によるディジタルフィルタは；アナ
ログフィルタの特性式を上述した場合と同様の手法によ
ってディジタル回路に置き換えたもので、以下、その実
施例を順次説明する。 〔実施例〕 （リ　１次ローパスフィルタ 第７図に示すアナログｌ欠ＬＰＦ（ローパスフィルタフ
においては、 なる式が成立つ、この第（６）式から、ｄｔ なる式が得られ、この第（７）式および第（５）式から
、なる式が得られる。この第（８）式が第７図に示すｌ
仄ＬＰＦの特性式である。この特性式を前述した＋法で
ディジタル回路に置換丁れば、第８図に示す回路が得ら
れる。丁なわち、この第８図に示す回路がこの発明の一
実施例によるディジタル１ｒＫＬＰＦである。 なお、第８図における符号「−１」は反転器（インバー
タ）を示し、この反転器はその出力カ加わる加算器にお
いて減算を行なわせるためのものである。この場合１反
転器と加算器の部分は減算器を用いるようにしてもよい
口また、この第８図に示す回路の伝達関数を２変換式に
よって示せば。 Ｖ　　　　　　　ａ となる。 （２）

【次バイパスフィルタ 第９図に示すアナログ１次）ＩＰＦ（）・イパスフィル
タ】においては。 Ｅ＝Ｖ、＋Ｖ　　　・・・・・・（樽 ｉ＝−・・・・・・（五〇 几 Ｑ＝ＣＶ、　　＝／　　ｉ　　ｄ　　重　・・・・・・
（］シｊ）なる式が成立ち、これらの式から、 ■ なる特性式が得られる。この特性式をディジタル回路に
置換子れば、ｉ！１０図に示すディジタル１次ＨＰＦが
得られる。この回路の伝達関数＆ま。 となる。 （３）２次ＬＰＦ 第１

【図に示すアナログ２仄ＬＰＦにおいては。 Ｅ＝Ｒ１（ｉ　Ｉ＋　ｉ　ｐ　　）　ｆＶｏ　＋Ｖ１　
””’ｌ’）Ｖ　ｓ　＝　Ｒｏ　　ｉｏ　　　””’ｌ
’）なる式が成立つ。これらの式からｉ。を消去し。 なる式が得られるっここで、 凡、＝ａ几。＝ａ几　　・・・・・・−）と置けば、上
記第（Ｌ６）式、第（１７）式は各々。 ｉ０＝□　　・・・・・・←９） 几 ｋＬ となる。一方、ｉｏ　、ｉ、は。 であり、したがって、第（１９）弐〜第（２２ン式から
。 なる特性式が得られる。そして、この特性式をディジタ
ル回路に置換丁れば、第１２図に示す回路が得られる。 次に、第１２図に示す回路から、 ＋Ｚ　　　　Ｖ、　　　　・・・・・・　（２５）なる
式が得られる。上記ＩＩＩ（２５）式から、なる式が得
られ、この第（２７）式を（２６）弐に代入すれば、 Ｅｏ−Ｚ　　　Ｖｏ ’Ｖ、（１−Ｚ　　　）＝□ ・・・・・・０８】 なる式が得られる。したがって、第１２図に示す回路の
伝達関数は。 となる。ここで、上記１（２９）式における右辺を、 −−□　　　　　・・・・・・（３０ ＡＺ　　　十ＢＺ＋Ｃ と置けば、 Ａ＝ａＣ，Ｃ，Ｒ−（ａ＋ｌ　）Ｃｏ　Ｒ−・−・４ｓ
ｌＢ＝１−２ａＣｏｃ、Ｒ＋（ａ＋１）ＣｏＲ・・・・
・・Ｃ１υ Ｃ＝　ａ　Ｃ６Ｃ，Ｈａ　　　・・川・Ｃ３３）であり
、これらＡ、Ｂ、Ｃの間には Ａ−１−Ｂ十Ｃ＝１　　　・・・・・・（３４）なる関
係が成立している。 次に、２次ＬＰＦの他の構成例について説明する。第１
３図は他の構成例な示す回路図であリ、この図に示す回
路は、第１２図にｇける乗算器７１に省略した回路とな
っている。このｌ＠１３図の回路から。 τ１ ・・・・・・Ｃｌ５） τＯ なる式が得られる。上記第Ｃ３５）式から。 なる式が得られ、この＠Ｃ３７）式を第（２６）式に代
入することにより。 ＋ｌ　　　　ｎ−Ｚ″ｖ０ Ｖ、（１，−Ｚ）＝□ ・・−・・（３８） なる式が得られる。したがって、＃ｒ１２図の回路の伝
達関数は。 ＋（１−２τ。τ１＋τ。］Ｚ　＋τ。τ１・・・・・
・　Ｃ１９ン となる。ここで、上記第（３９）式の右辺。を、と置け
ば。 Ａ　＝−τ。τ、−τｏ　　　　”川°（４υ！ Ｂ、＝Ｌ−２τ０τ！十τ、　−川−（４２）Ｃ，＝τ
。τ□　　　　　　　　１０．０６．（４３］となる。 この第（４１）弐〜第（４３）式と。 前記第（３Ｌ）式〜第（３３）式とを比較下れば明らか
なように。 τ。、τ１を各々。 τ、＝（ａ＋１）Ｃ６凡　　−−−−・（４４）とおけ
ば、第（３９）式と第（２９］式とが一致する。丁なわ
ち、第１３図の回路において。 Ｌ　　　　　　　　　　　　　　　　　１゜とすること
により、第１３図の回路が第１２図の回路と等価になる
。 （４）　　Ｂ　Ｉ　Ｑ　Ｕ　Ａ　Ｄフィルタ第１４図に
示すアナログＢＩＱＵＡＤフィルタの特性式（記載は省
略する）を前記と同様の手法によりディジタル回路に置
き換えると、第１５図に示す回路が得られる。この回路
に？ける反転器ｒ−ＩＪを統合して回路を再構成すると
、第１６図に示すディジタルＢＩＱ（ＪＡＩ）フィルタ
が得られる。この第１６図のフィルタにおいては、加算
器９．ＬＯ，１１の出力として各々、ＨＰＦ出力、ＢＰ
Ｆ（バンドパスフィルタフ出力、ＬＰＦ出力が得られる
つまた１乗算器１２．１３の係数ｌ／τを変巣すると、
カットオフ周波数が変化し１乗算器１４の係数Ｆ？！−
変更すると、フィルタ回路のＱが変化する。なお、破線
は乗算器Ｌ２．Ｌ３の係数ｌ／τが同時に変更されるこ
とを示す。 この第１６図のフィルタと、第２１図に示す従来のディ
ジタルＢＩＱＵＡＤフィルタとを比較子れば明らかなよ
うに、第１６図のフィルタは乗算器の数が従来のものよ
り少（２したがってフィルタ特性を変更する場合に、変
化させるべき係数の数も少くて済む。 次に、　第１６図のフィルタの伝達関数を算出するっま
ず、第１６図から、 なる式が得られ、これらの式を各々変形子れば。 ・・・・・・（５９ なる式が得られる。これらの２式の各左辺および各右辺
を各々乗算器れば。 ・・・・・・（５２ なる式が得られ、この式を変形子れば。 ェー□Ｉシ・・・・・・（５３フ τ２ なる式が得られる。そして、この第（５３フ式から第１
６図のフィルタの伝達関数が次の様に算出される。 Ａ、　Ｚ　　十Ｂ、　Ｚ　　十〇。 但し、Ａ、＝−一τ　　　・・団・φ５〕７′ Ｃ，＝　　□　　　　　　　　　　　　　・・・・・・
　贈ンなお二の場合、 へ！＋Ｈ冨＋Ｃ，＝ｌ／Ｆ　　　　・・・・・・φ８）
なる関係が成立つっ （５）オールパスフィルタ 第１７図に示すよづな移相器ＣＰＨｋ８Ｂ８１（ＩＦＴ
ＦＲ）として用いられるアナログオールパスフィルタを
前記と同様の手法でディジタルフィルタに変換子れば第
１８図のディジタルオールパスフィルタが得られ、ｌ：
ｈ、８１９図に示すアナログオールパスフィルタなディ
ジタルフィルタに変換子れば第２０図のディジタルオー
ルパスフィルタが得られる。 なお、上述した各実施例においては、減算を反転器と加
算器を用いて行なうようにしたが、これに代え′ζ、減
算器を用いて減算を行なうようにしてもよいことは勿論
である。また、上述した実施例においては、各ディジタ
ルフィルタを専用の乗算器、加算器、シフトレジスタ等
を用いて構成したが、これに代えて、例えば特開昭５８
丁１４１９１号公報や特開昭５８−１４８９８号公報に
示されるように、共通の演算回路と、記憶回路と、プロ
グ２ムメそりとを設け、プログ２ムメモリの内容に従っ
て演算回路および記憶回路を制御することにより上記実
施例と同様のデータ処理を行うようにしてもよ（１゜ 〔発明の効果〕 以上詳述したように、この発明によればアナログフィル
タの特性式をそのままディジタル回路に置換することに
よりディジタルフィルタを＃Ｉ成したので１乗算器の係
数とフィルタ特注との関係が単純になると共に、同関係
なアナログフィルタの場合と同様に直観的に理解するこ
とができ、この結果、フィルタ設計を容易に行い得る利
点が得られる。また、この発明によれば、従来のものよ
り乗算器の数が少（て済み、この結果、フィルタ特注を
変える場合において、変化させるべき係が少くなる利点
も得られる。

【図面の簡単な説明】

第１図〜２Ｉ！４図は各々この発明の基本的考え方を説
明するための図、第５図はアナログ積分回路の構ｇを示
す回路図、第６図は纂５図の積分回路の特性式に基づい
て構成したディジタル積分回路■構成を示す回路図、第
７図、に９図、＠ｌ１図、第１４図、第【７図、第１９
図は各々、各種のアナログフィルタの構成を示す回路図
、第８図。 第１θ図、第１２図、第１３図、第１５図、８ｇ１６　
図、　第１．　Ｂ図、第２０図は各々上記各アナログフ
ィルタに対応し、て構成したこの発明の実施例によるデ
ィジタルフィルタのＪｌｌ成を示す回路図、第２え図、
第２２図は各々従来のディジタルフィルタの構成を示す
回路図である。 ＋・・・加算器、Ｍ・・・乗算器、−■・・・反転器。 ２　・・・シフトレジスタ。 出願人　　日本楽器製造株式会社 第１４図 第１６図

Claims (1)

【特許請求の範囲】
1. アナログフィルタの特性式における加算を加算器に、減
   算を減算器、または加算器および反転器に、乗算を乗算
   器に、積分を累算器に各々置換してなるディジタルフィ
   ルタ。