JP3353516B2 - 楽音合成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、打楽器音等の
減衰音を合成する楽音合成装置に関する。

【０００２】

【従来の技術】近年、自然楽器の発音メカニズムをシミ
ュレートしたモデルを動作させ、これにより自然楽器の
楽音を合成する楽音合成装置が各種開発されている。こ
の種の楽音合成装置の内、打楽器音等の減衰音を合成す
るものとして、図９に示すように、加算器１、遅延回路
２およびフィルタ３を閉ループ状に接続した構成が知ら
れている。なお、こうした構成は、「遅延フィードバッ
ク方式」と呼ばれている。

【０００３】この図において、遅延回路２は、シフトレ
ジスタによって構成されており、該シフトレジスタは、
加算器１から供給されるディジタル信号のビット数に対
応した段数のフリップフロップを備えている。各フリッ
プフロップには、サンプリング周期τｓ毎にクロックが
供給されるようになっている。すなわち、遅延回路２に
よる遅延時間τｐは、サンプリング周期τｓにシフトレ
ジスタ段数Ｎを乗じた時間Ｎτｓに相当する。フィルタ
３は、閉ループ内を循環する信号に所望の減衰特性を付
与するものである。

【０００４】このような楽音合成装置では、例えば、ノ
イズ信号のような多くの周波数成分を含んだアナログ信
号を、サンプリング周期τｓ毎にＰＣＭ符号化し、この
結果得られた時系列ディジタル信号を入力信号とする。
この入力信号は、加算器１に入力された後、遅延回路２
を介してフィルタ３に供給され、再び加算器１にフィー
ドバックされて閉ループ内を循環する。

【０００５】ここで、フィルタ３の位相遅れを無視し、
入力信号が閉ループを一巡するのに要する時間は、遅延
時間τｐに等しいものとする。この場合、上記閉ループ
の利得周波数特性は、基本周波数ｆ₁＝１／τｐの整数
倍の周波数において極大点を持つ特性となる。閉ループ
のゲインは、「１」より僅かに小さい値とされるため、
該ループを循環する信号は、次第に減衰する。そして、
この減衰過程で加算器１の出力を抽出し、これをＤ／Ａ
変換すれば、基本波およびこれの整数倍の周波数を持つ
高調波を含む減衰信号となる。つまり、上記構成によれ
ば、実際の打弦時に発生する楽音と同様に、基本波とそ
の高調波とからなる信号が励起され、かつ、その振幅が
時間経過に伴って徐々に減衰する楽音信号となる訳であ
る。

【０００６】ところで、図９に示す構成の装置において
は、遅延時間τｐを上述したサンプリグ周期τｓの整数
倍にしか設定することができない。このため、遅延時間
τｐをサンプリング周期τｓの整数倍からずれた値する
必要がある場合には、図１０に示すように、遅延回路２
とフィルタ３との間にオールパスフィルタ４を介挿す
る。この図に示すオールパスフィルタ４は、１次のディ
ジタルフィルタであり、加算器４１，４２と、乗算器４
３，４４と、遅延回路４５とから構成されている。な
お、この遅延回路４５は、前述した遅延回路２と同様に
構成されており、サンプリング周期τｓ毎にクロックが
供給される。

【０００７】このオールパスフィルタ４では、加算器４
１によって遅延回路２の出力信号に乗算器４４の信号が
加算される。加算器４１の出力は、遅延回路４５を介し
て加算器４２に入力されると共に、乗算器４３によって
乗算係数−αが乗算されて加算器４２に入力される。ま
た、上記遅延回路４５の出力は、乗算器４４によって乗
算係数αが乗算されて加算器４１に入力される。そし
て、加算器４２が遅延回路４５の出力と乗算器４３の出
力とを加算し、その結果をフィルタ３に供給するように
なっている。なお、上述した乗算器４３，４４の乗算係
数「α」，「−α」としては、−１〜１の間の値が用い
られる。

【０００８】上記構成によるオールパスフィルタ４は、
次式（１）に示す伝達関数Ｈ（ｚ）で表現される。すな
わち、 Ｈ（ｚ）＝α＋ｚ^-1／１＋αｚ^-1 …（１） ここで、上記（１）式で表現されるオールパスフィルタ
４の周波数特性Ｆ（ω）を求めると、周知のように、
（１）式における「ｚ」をｅｘｐ（−ｊωτｓ）に置き
換えることで、次式（２）で表わされる。 Ｆ（ω）＝α＋ｅｘｐ（−ｊωτｓ）／１＋α・ｅｘｐ（−ｊωτｓ）…（２）

【０００９】次に、オールパスフィルタ４の利得周波数
特性Ｇ（ω）は、上記（２）式の絶対値に等しくなるの
で、Ｇ（ω）＝｜Ｆ（ω）｜＝１となる。これにより、
オールパスフィルタ４の利得が、あらゆる周波数におい
て「１」となり、「オールパス」と呼ばれる所以となっ
ている。また、該フィルタ４の位相遅延Ｐ（ω）は、角
周波数ωがナイキスト角周波数ω_n＝２πｆｓ／２（ｆ
ｓ：サンプリング周波数）に比べて十分低く、しかも位
相角ωτｓが「０」に近い場合、次式（３）の近似式で
表現される。すなわち、 Ｐ（ω）≒（１−α）ωτｓ／（１＋α） …（３）

【００１０】そして、このオールパスフィルタ４の等価
的な遅延時間τａは、次式（４）の関係で表わされる。 τａ＝Ｐ（ω）／ω …（４） したがって、この（４）式と上記（３）式とから近似的
な遅延時間τａを求めると、τａ≒（１−α）τｓ／
（１＋α）となる。すなわち、オールパスフィルタ４
は、前述した乗算係数αを適宜設定することにより、自
己の遅延時間τａを調整することが可能になっている。
但し、τａがαに対してほぼリニアに変化すると、見做
せるτａの変化範囲は限られており、せいぜい０≦τａ
≦２τｓである。結局、図１０に示す構成要素１〜４か
らなる閉ループにおいては、全遅延時間τ＝τｐ＋τａ
に応じた共振特性となるので、オールパスフィルタ４の
乗算係数αを変化させると、閉ループの共振周波数が変
化し、該閉ループ内を循環する減衰音の音高が制御され
る。

【００１１】

【発明が解決しようとする課題】ところで、上述した従
来の楽音合成装置においては、オールパスフィルタ４の
乗算係数αを変化させて閉ループ内の遅延量を変化させ
て音高を制御することが可能である反面、オールパスフ
ィルタ４の乗算係数αを大きく変化させた場合、閉ルー
プ全体の遅延特性も大きく変化してしまうため、必要以
上に高調波を含んだ非調和な楽音が合成されてしまい、
結果的に楽器として好ましいものでは無くなる虞があ
る。

【００１２】すなわち、オールパスフィルタ４の乗算係
数αを制御して遅延量を変化させる限度としては、遅延
段数にしておよそ０〜２段分までの範囲しか直線性良く
制御することができない。また、オールパスフィルタ出
力に不連続が生じないように遅延回路２の段数とオール
パスフィルタ４の係数αとを制御するには複雑な処理が
必要になる。オールパスフィルタ４の乗算係数αを制御
して遅延量を変化させる場合、高音域では、そこそこの
音高変化量を得ることができるものの、低音域では１段
のオールパスフィルタ４だけでは殆ど音高変化を得るこ
とができない。また、遅延回路２の遅延段数を重み付け
補間して遅延時間τｐを制御する態様では、広い範囲で
音高制御が可能になる反面、段数補間する構成自体がロ
ーパスフィルタを形成することから、高音域では減衰時
間が一定でなくなる不都合もある。

【００１３】結局、オールパスフィルタ４を備えた従来
の楽音合成装置においては、全音域で減衰時間に乱れを
生じさせず滑らかに音高制御することができないという
問題がある。そこで、本発明は上述した事情に鑑みてな
されたもので、全音域で減衰時間に乱れを生じさせずに
滑らかに音高制御することができる楽音合成装置を提供
することを目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、入力信号をサンプリン
グ周期に応じて整数段遅延して出力する遅延手段と、こ
の遅延手段の出力を小数段遅延して出力するオールパス
フィルタとを備え、該オールパスフィルタの出力を前記
入力信号とする遅延フィードバックループを形成する楽
音合成装置において、前記ループ内に介挿され、当該遅
延手段の出力を補間する補間手段と、発音音域を高域と
低域とに分割する音域分割点を設定し、発音すべき音高
がこの音域分割点を境界に高域側であるか低域側である
かを判別する判別手段と、前記判別手段が高域側と判別
した場合、前記遅延手段と前記オールパスフィルタとの
総遅延量に応じて音高制御する第１の音高制御手段と、
前記判別手段が低域側と判別した場合、前記遅延手段と
前記補間手段との総遅延量に応じて音高制御する第２の
音高制御手段とを具備することを特徴としている。

【００１５】また、請求項２に記載の発明では、入力信
号を整数段遅延する遅延手段と、該遅延手段の出力を補
間する補間手段と、入力信号の少数段遅延が可能な第１
のオールパスフィルタと、入力信号の小数段遅延が可能
なオールパスフィルタを複数縦続接続した第２のオール
パスフィルタとを有し、前記遅延手段、前記第１のオー
ルパスフィルタおよび前記第２のオールパスフィルタを
閉ループ接続した閉ループ手段と、楽音の発生と音高の
指定の操作を受ける楽音指定手段と、楽音の発生中に音
高を変更するための操作を受ける音高制御操作子と、前
記閉ループ手段に励振信号を供給する励振信号発生手段
と、発音音域を高域と低域とに分割する音域分割点を設
定し、発音すべき音高がこの音域分割点を境界に高域側
であるか低域側であるかを判別する判別手段と、前記楽
音指定手段の操作に基づき楽音の発生と音高が決定され
ると、該音高に対応する前記閉ループ手段全体の遅延量
と前記第２のオールパスフィルタの遅延量とから、前記
遅延手段の遅延量および前記第１のオールパスフィルタ
の遅延量を定め、かつ前記閉ループ手段に励振信号を供
給し、楽音の発生中に前記音高制御操作子により音高変
更の操作がなされた場合、変更された音高が前記判別手
段により高音域側であると判別されると、前記遅延手段
の遅延量と前記第２のオールパスフィルタを構成する各
オールパスフィルタのそれぞれの係数を制御して得られ
る遅延量とを、前記音高制御操作子により変更された音
高に対応するように制御し、他方、変更された音高が前
記判別手段により低音域側であると判別されると、前記
遅延手段の遅延量と前記補間手段の係数を制御して得ら
れる遅延量とを、前記音高制御操作子により変更された
音高に対応するように制御する音高制御手段とを具備す
ることを特徴としている。

【００１６】

【作用】請求項１に記載の発明によれば、発音すべき音
高が音域分割点より高域側にある場合、遅延手段と前記
オールパスフィルタとの総遅延量に応じて音高制御し、
一方、低域側にある場合には、遅延手段と前記補間手段
との総遅延量に応じて音高制御する。また、請求項２に
記載の発明によれば、入力信号を整数段遅延する遅延手
段と、この遅延手段の出力を補間する補間手段と、この
補間手段の出力の小数段遅延が可能な第１および第２の
オールパスフィルタとを有する閉ループ手段に対し、励
振信号を供給する。そして、指定された音高に対応する
閉ループ手段全体の遅延量と第２のオールパスフィルタ
の遅延量とから、遅延手段の遅延量および第１のオール
パスフィルタの遅延量を定めるとともに、閉ループ手段
に励振信号を供給する。さらに、楽音の発生中に音高制
御操作子により音高変更の操作がなされ、このとき変更
された音高が高音域側である場合、遅延手段の遅延量と
第２のオールパスフィルタを構成する各オールパスフィ
ルタのそれぞれの係数を制御して得られる遅延量とを、
音高制御操作子により変更された音高に対応するように
制御し、他方、変更された音高が低音域側である場合、
遅延手段の遅延量と補間手段の係数を制御して得られる
遅延量とを、音高制御操作子により変更された音高に対
応するように制御している。この結果、楽音の発生中に
音高変更の操作がなされても、全音域で減衰時間に乱れ
を生じさせずに滑らかに音高制御することが可能にな
る。

【００１７】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。 Ａ．全体構成 図１はこの発明による一実施例の全体構成を示すブロッ
ク図である。この図において、１０は装置各部を制御す
るＣＰＵであり、その動作については後述する。１１
は、ＣＰＵ１０によって読み出される各種制御プログラ
ム、および後述するＤＳＰ１５において用いられる各種
マイクロプログラムの他、音色データが記憶されている
ＲＯＭである。１２はＣＰＵ１０のワークエリアとして
用いられ、各種レジスタ値や演算結果等が一時記憶され
るＲＡＭである。

【００１８】１３は、各種パネルスイッチあるいは補助
操作子が配設される操作部である。この操作部１３に
は、例えば、後述するオールパスフィルタ係数ｃあるい
はローパスフィルタ係数等を指定するスイッチや、音色
を指定するスイッチ等の設定スイッチの他、発生楽音の
音高を連続的に可変制御するピッチベンダ等の補助操作
子が設けられている。なお、操作部１３は、上記設定ス
イッチあるいは補助操作子の操作に応じた操作情報を生
成し、これをシステムバスを介してＣＰＵ１０に供給す
る。１４は演奏操作に応じてキーオン／キーオフ、キー
コードＫＣあるいはタッチ等の演奏情報を発生する演奏
操作子である。

【００１９】１５は楽音合成部として機能するディジタ
ルシグナルプロセッサ（以下、ＤＳＰと略す）であり、
構成要素１５ａ〜１５ｆから構成される。１５ａはマイ
クロプログラムＲＡＭであり、ＣＰＵ１０によってＲＡ
Ｍ１２から読み出されたマイクロプログラムがストアさ
れる。１５ｂは第１パラメータデータＲＡＭであり、Ｃ
ＰＵ１０によってＲＯＭ１１から読み出される音色デー
タ等の楽音パラメータがストアされる。１５ｃは後述す
るオールパス係数α，γや補間係数β等、楽音合成時に
経時変化するパラメータがＣＰＵ１０によって書き込ま
れる第２パラメータデータＲＡＭである。なお、これら
係数α，γ，βの意味するところについては追って説明
する。

【００２０】１５ｄはデータ補間部であり、第２パラメ
ータデータＲＡＭ１５ｃから読み出されるオールパス係
数α，γが急激に変化しないように補間演算して出力す
る。１５ｅは演算処理部である。この演算処理部１５ｅ
は、マイクロプログラム１５ａから読み込んだマイクロ
プログラムに基づき、上述した第１および第２パラメー
タに従って「遅延フィードバック方式」による楽音合成
のための演算処理を行い、楽音出力ＷＤを発生する。１
５ｆは演算処理部１５ｅにおいてなされる演算処理結果
等を一時記憶するデータレジスタである。１６は、ＤＳ
Ｐ１５が実行する楽音合成処理に必要な遅延時間を与え
る遅延ＲＡＭである。１７はＤ／Ａ変換器であり、ＤＳ
Ｐ１５から供給される楽音出力ＷＤをアナログ信号に変
換し、これを楽音信号ＷとしてスピーカＳＰより発音さ
せる。

【００２１】次に、図２は、上述したＤＳＰ１５の演算
処理によって実現される楽音合成モデルを示すブロック
図であり、図１０に示す従来例と共通する部分には、同
一の番号を付し、その説明を省略する。この図に示す構
成が従来例と異なる点は、キーオン時の発音ピッチに対
応した小数段遅延を生成するオールパスフィルタ４−１
とピッチベンド操作に対応した小数段遅延を生成するオ
ールパスフィルタ４−２とを直列接続すると共に、オー
ルパスフィルタ４−１の前段に整数段遅延を平滑化する
補間器２１を設け、さらに、係数乗算器２１を加算器１
とローパスフィルタ３との間に設けて閉ループゲインを
制御する構成にしたことにある。

【００２２】なお、ここで言う整数段遅延とは、サンプ
リングクロックφsに対応した遅延であり、シフトレジ
スタの段数に相当する。一方、小数段遅延とは、サンプ
リングクロックφsより小さい遅延量であり、シフトレ
ジスタ１段分以下の遅延を表わす。なお、以降の説明に
おいて、整数段遅延を「Ｄｉ」、小数段遅延を「Ｄｆ」
と表記する。

【００２３】図２において、励振波形発生部２０は、キ
ーオン信号ＫＯＮに応じてノイズ信号を発生して閉ルー
プを励振する。なお、この発生部２０に入力される信号
φｓはシステムクロックである。遅延回路２は、遅延制
御信号Ｎに対応してＮ段の整数段遅延Ｄｉを設定する。
補間器２１は、遅延レジスタ２１ａ、係数乗算器２１
ｂ，２１ｃおよび加算器２１ｄから構成され、係数乗算
器２１ｂ，２１ｃに付与される係数βおよび（１−β）
の値に応じて前段の遅延変化を平滑化する。オールパス
フィルタ４−１は、キーオン時の発音ピッチに対応して
付与されるオールパス係数αに従った小数段遅延を与え
る。

【００２４】オールパスフィルタ４−２は、ＡＰＦ_１〜
ＡＰＦ₁₀をカスケード接続したものであり、ピッチベン
ド操作量に対応した小数段遅延を発生するよう各ＡＰＦ
₁〜ＡＰＦ₁₀にオールパス係数γが付与される。ローパ
スフィルタ３は、例えば、ＦＩＲ型のディジタルフィル
タで構成されおり、遅延時間を一定値Ｄとしたまま、供
給されるフィルタ係数ＬＣに対応するカットオフ周波数
でローパスフィルタリングを施す。係数乗算器２２は制
御信号Ｇに応じて閉ループゲインを調整する。

【００２５】上記構成において、励振波形発生部２０か
ら出力されるノイズ信号は、遅延回路２で整数段遅延さ
れた後、補間器２１にて小数段遅延が施された後、オー
ルパスフィルタ４−１，４−２において順次小数段遅延
される。こうして整数段／小数段遅延された信号は、ロ
ーパスフィルタ３を介して音色が調整され、続いて係数
乗算器２１によってループゲインが調整された後、再び
加算器１を経て遅延される。このような閉ループにおい
て、信号が循環すると、ループ全体の遅延量に応じた音
高の減衰音が合成される。

【００２６】つまり、閉ループを循環する楽音信号の音
高は、遅延回路２の遅延時間と、補間器の遅延時間と、
オールパスフィルタ４−１，４−２の遅延時間と、ロー
パスフィルタ３の遅延時間との和の逆数となる。このよ
うな基本動作は、前述した従来例と同一であるが、ここ
で本願特有な点は、後述するように、発音音域別にピッ
チ制御させることにある。

【００２７】Ｂ．実施例の概略動作 次に、上記構成による実施例の概略動作について図３を
参照して説明する。まず、この実施例に電源が投入され
ると、ＣＰＵ１０はＲＯＭ１１から制御プログラムを読
み出し、図３に示すメインルーチンを起動する。メイン
ルーチンが起動されると、ＣＰＵ１０の処理はステップ
Ｓａ１に進む。ステップＳａ１では、各種レジスタを初
期値にリセットすると共に、ＤＳＰ１５に対して所定の
マイクロプログラムを取込むように指示する。なお、こ
のステップＳａ１において、前述した係数α、βおよび
γはそれぞれゼロリセットされる。

【００２８】こうしてステップＳａ１において、イニシ
ャライズがなされると、ＣＰＵ１０の処理はステップＳ
ａ２に進む。ステップＳａ２では、操作部１３および演
奏操作子１４の操作状態を検出するため、各キーや設定
スイッチをスキャンし、それぞれの設定状態に応じたフ
ラグをレジスタにセットする。次いで、ステップＳａ３
に進むと、ボイス処理と呼ばれる音色選択設定処理がな
される。このボイス処理では、上記ステップＳａ２にお
いて検出した音色スイッチの設定状態に対応した音色デ
ータを、ＲＯＭ１１から読み出し、これを第１パラメー
タデータＲＡＭ１５ｂの所定エリアにストアしたり、Ｒ
ＯＭ１１から読み出したオールパス係数α，γや補間係
数βの初期値を第２パラメータデータＲＡＭ１５ｃにス
トアする。これにより、ＤＳＰ１５側では楽音合成のた
めの準備が完了する。

【００２９】次に、ステップＳａ４に進むと、キーオン
イベントが発生した場合、演奏操作に応じて生成される
キーコードＫＣに対応した楽音の発生を指示する。この
キーオン処理の詳細については後述する。次いで、次の
ステップＳａ５に進むと、後述するキーオフルーチンに
基づき、キーオフイベントが発生した場合、キーオンと
共に生成した楽音を所定のレートで減衰消音させるキー
オフパラメータを生成し、次のステップＳａ６に進む。
ステップＳａ６では、ピッチベンドホイールの操作量ｍ
に応じて発音ピッチを連続的に可変制御するピッチベン
ド処理を実行し、続いて、ステップＳａ７では、例え
ば、リバーブやディレイ等の効果音を付与する処理が行
われ。この後、ＣＰＵ１０の処理は、再びステップＳａ
２に戻り、上述した動作を繰り返す。

【００３０】Ｃ．各種ルーチンの動作 ここでは、上記メインルーチンにおいてコールされる各
種ルーチンの動作と、ＣＰＵ１０の指示の下に減衰音を
楽音合成するＤＳＰ１５の動作とについて順次説明す
る。 キーオン処理ルーチンの動作 ＣＰＵ１０の処理が前述したステップＳａ４に進むと、
図４に示すルーチンが起動され、ステップＳｂ１に進
む。まず、ステップＳｂ１では、キーオンイベントが発
生したか否かを判断する。ここで、キーオンイベントが
発生していない場合には、判断結果が「ＮＯ」となり、
メインルーチンへ復帰する。一方、演奏者によって押鍵
操作がなされ、これによりキーオンイベントが発生する
と、判断結果が「ＹＥＳ」となり、次のステップＳｂ２
に進む。

【００３１】ステップＳｂ２では、押鍵された鍵のキー
コードＫＣをノート周波数Ｆに変換し、次のステップＳ
ｂ３に処理を進める。ステップＳｂ３に進むと、ＣＰＵ
１０は、ｆｓ／Ｆ（ｆｓ：サンプリング周波数、Ｆ：周
波数ナンバ）の関係から閉ループ全体の遅延時間Ｄｓを
算出する。そして、この遅延時間Ｄｓの整数部が前述し
た整数段遅延Ｄｉとなり、小数部が小数段遅延Ｄｆとな
る。次いで、ステップＳｂ４に進むと、ＡＰＦ₁〜ＡＰ
Ｆ₁₀から形成されるオールパスフィルタ４−２の初期遅
延量を整数段遅延Ｄｉから減算し、遅延段数Ｎを算出す
る。これにより、遅延回路２の遅延段数が定まる。

【００３２】続いて、ステップＳｂ５に進むと、小数段
遅延Ｄｆに対応するオールパスフィルタ４−１のオール
パス係数αを次式（５）に基づいて算出する。 α＝（１−Ｄｆ）／（１＋Ｄｆ） …（５） この後、ＣＰＵ１０はステップＳｂ６に処理を進め、以
上のようにして求めた遅延段数Ｎ、オールパス係数αや
キーオン信号ＫＯＮ等の楽音パラメータをＤＳＰ１５側
へ送出する。なお、遅延段数Ｎおよびオールパス係数α
などの経時変化する楽音パラメータは、第２パラメータ
データＲＡＭ１５ｃ（図１参照）にストアされる。この
結果、ＤＳＰ１５は楽音発生に必要なパラメータが与え
られ、後述する楽音合成動作にしたがって楽音を発生す
ることになる。

【００３３】キーオフ処理ルーチンの動作 ＣＰＵ１０の処理が前述したステップＳａ５に進むと、
図５に示すルーチンが起動され、ステップＳｃ１に進
む。ステップＳｃ１では、キーオフイベントが発生した
か否かを判断する。ここで、キーオフイベントでない場
合には、判断結果が「ＮＯ」となり、このルーチンを完
了してメインルーチンへ復帰する。一方、発生したイベ
ントがキーオフイベントであると、ここでの判断結果が
「ＹＥＳ」となり、次のステップＳｃ２に進む。ステッ
プＳｄ２に進むと、ＣＰＵ１０は、エンベロープジェネ
レータを所定のレートでダンプさせるための各種キーオ
フパラメータを生成し、これをＤＳＰ１５側へ送出す
る。これにより、音源となるＤＳＰ１５が発音中にあっ
た楽音を所定レートで減衰させた後に消音させる。

【００３４】ピッチベンド処理ルーチンの動作 次に、例えば、押鍵された鍵のキーコードＫＣに対応す
る音高で楽音が発音されている最中に、前述したピッチ
ベンダが操作されたとする。そうすると、図６に示すピ
ッチベンド処理ルーチンが起動し、ステップＳｄ１を実
行する。なお、このピッチベンダとは、発生楽音の音高
を滑らかに変化させる補助操作子である。まず、ステッ
プＳｄ１に進むと、演奏操作としてピッチベンダホイー
ルに加えられる操作量ｍが前回と同一であるか否か、つ
まり、操作されたか否かを判断する。ここで、操作量ｍ
に変化が無い場合、操作されていないと見做して判断結
果が「ＹＥＳ」となり、このルーチンを完了し、前述し
たメインルーチン（図３参照）へ復帰する。

【００３５】一方、操作量ｍに変化があった場合には、
判断結果が「ＮＯ」となり、次のステップＳｄ２に進
む。ステップＳｄ２では、検出した操作量ｍ（−１〜１
の値）と、前述したノート周波数ＦとからＦ’＝Ｆ・ｅ
ｘｐ（ｓ・ｍ）で表わされる関係式に基づき、新たなノ
ート周波数Ｆ’を算出する。なお、上記式におけるｓは
ピッチベンダの感度パラメータである。

【００３６】次いで、ステップＳｄ３に進むと、こうし
て求めた新たなノート周波数Ｆ’に対応する閉ループ全
体の遅延量Ｄｓを求め、さらに、この遅延量Ｄｓから前
述のステップＳｂ３と同様にして、遅延量Ｄｓの整数部
遅延Ｄｉと小数部遅延Ｄｆとを求める。続いて、ステッ
プＳｄ４では、求めた整数部遅延Ｄｉからオールパスフ
ィルタ４−２の初期遅延量、すなわち、ＡＰＦ₁〜ＡＰ
Ｆ₁₀の総遅延量として「１０」段分を減算し、その値を
遅延回路２の遅延段数Ｎとしてレジスタに格納する。

【００３７】次に、ステップＳｄ５に進むと、ＣＰＵ１
０は、押鍵された鍵のキーコードＫＣが予め設定された
鍵域分割鍵ＢＰより低い音程関係にあるか否かを判断す
る。ここで、鍵域分割鍵ＢＰより低い音程関係にあれ
ば、判断結果は「ＹＥＳ」となり、ステップＳｄ６に進
み、上記ステップＳｄ３において求めた小数部遅延Ｄｆ
を補間係数βとする。そして、次のステップＳｄ７に進
むと、この場合の遅延段数Ｎと補間係数βとをＤＳＰ１
５側へ送出する。これにより、鍵域分割鍵ＢＰより低い
音程関係にある鍵が発音中にある場合のピッチベンダ操
作量ｍに対応した音高制御がなされる。

【００３８】一方、押鍵された鍵のキーコードＫＣが予
め設定された鍵域分割鍵ＢＰより高い音程関係にある場
合には、上記ステップＳｄ５の判断結果が「ＮＯ」とな
り、ステップＳｄ８に処理を進める。ステップＳｄ８で
は、ステップＳｄ３において求めた小数部遅延ＤｆをＡ
ＰＦ₁〜ＡＰＦ₁₀の個数１０で除算して１個当りの遅延
量（１＋Ｄｆ／１０）を算出し、これからさらに、前述
した（５）式に基づいて（（５）式のＤｆに（１＋Ｄｆ
／１０）を代入すれば良い）ＡＰＦ₁〜ＡＰＦ_{1 0}の各オ
ールパス係数γを算出する。続いて、次のステップＳｄ
９に進むと、この場合の遅延段数Ｎとオールパス係数γ
とをＤＳＰ１５側へ送出する。これにより、鍵域分割鍵
ＢＰより高い音程関係にある鍵が発音中にある場合のピ
ッチベンダ操作量ｍに対応した音高制御がなされる。

【００３９】ＤＳＰ１５の動作 次に、マイクロプログラムに従って楽音合成するＤＳＰ
１５の動作について、図７を参照して説明する。まず、
前述したように、イニシャライズ時にＣＰＵ１０からマ
イクロプログラムの読み込みを指示されると、ＤＳＰ１
５は該プログラムをマイクロプログラムＲＡＭ１５ａか
らロードして図７に示すルーチンを起動する。これによ
り、ＤＳＰ１５の処理がステップＳｅ１に進む。ステッ
プＳｅ１では、キーオンイベントが発生したか否かを検
出する。ここで、キーオンイベントを検出すると、判断
結果は「ＹＥＳ」となり、ステップＳｅ２に処理を進め
る。

【００４０】ステップＳｅ２では、押鍵された鍵のキー
コードＫＣに対応するピッチで発音すべく発音設定処理
を行う。この発音設定処理とは、前述したキーオン処理
ルーチン、あるいはピッチベンド処理ルーチンにおいて
生成される整数段遅延Ｎ、オールパス係数α，γあるい
は補間係数βに応じて楽音合成アルゴリズムを形成する
処理を言う。次いで、この後、ステップＳｅ３に進み、
楽音合成アルゴリズムに基づき楽音出力ＷＤを発生す
る。この楽音合成アルゴリズムとは、次のような動作を
行う。

【００４１】すなわち、例えば、パワースペクトル密度
が一定なホワイトノイズ信号による初期励振波形を発生
して閉ループ内に注入すると共に、ＣＰＵ１０側から転
送された整数段遅延Ｎに基づき遅延回路２の遅延段数を
セットし、該ノイズ信号を整数段遅延させる。そして、
遅延回路２の出力を小数部Ｄｆ分遅延させるため、ＣＰ
Ｕ１０から与えられるオールパスフィルタ係数αをオー
ルパスフィルタ４−１、あるいはオールパスフィルタ４
−２に係数γを設定すると共に、音高制御態様に応じて
補間器２１に補間係数βをセットする。

【００４２】次いで、設定されたオールパスフィルタ４
に基づき小数段の遅延を施すフィルタリングや、設定さ
れた音色番号に応じたフィルタ係数ＬＣが付与されるロ
ーパスフィルタ３によるローパスフィルタリングを施
し、この結果に対してループゲインを乗算する。以後、
こうした過程を繰り返し、閉ループ内を循環させること
により所望のピッチによる楽音が形成される。

【００４３】なお、ＣＰＵ１０から供給されるイベント
がキーオフイベントであると、ステップＳｅ４を介して
ステップＳｅ５に進み、前述したキーオフ処理ルーチン
において生成される各種キーオフパラメータに応じてエ
ンベロープジェネレータを所定のレートでダンプさせる
等の発音終了処理がなされる。

【００４４】このように、上述した実施例によれば、複
数のオールパスフィルタ４−１，４−２と、オールパス
フィルタ４−１と遅延回路２との間に補間器２１を設け
ておき、低音域側と高音域側とに音域分割する鍵域分割
鍵ＢＰを境界とし、この鍵域分割鍵ＢＰより高い音高を
ピッチベンダ等により連続して変化させる場合には、遅
延回路２でＮ段遅延させた後にオールパスフィルタ４−
２を形成するＡＰＦ₁〜ＡＰＦ₁₀で順次小数段遅延させ
てピッチ制御する。すなわち、ＡＰＦ₁〜ＡＰＦ_{1 0}は係
数の変化に対して直線性よく遅延量を制御できる範囲が
限られている（遅延段数換算で「１段」近傍）。そのた
め、整数遅延Ｄｉの内、１０段をＡＰＦ₁〜ＡＰＦ₁₀で
実現しておいて、小数遅延Ｄｆは１０個のＡＰＦ₁〜Ａ
ＰＦ₁₀にＤｆ／ｎずつ分配するようにしている。一方、
鍵域分割鍵ＢＰより低い音高をピッチベンダ等により連
続して変化させる場合には、補間器２１が整数部遅延と
小数部遅延とを滑らかに補間してピッチ制御する。これ
により、全音域で減衰時間に乱れを生じさせず滑らかに
音高制御することが可能になる訳である。

【００４５】Ｄ．変形例 次に、本発明の変形例について図８を参照して説明す
る。図８は、周波数ナンバに対応して楽音合成するＤＳ
Ｐ１５の機能モデルを示すブロック図であり、図２に示
す実施例と共通する要素には、同一の番号を付し、その
説明を省略する。この図において、５０は周波数ナンバ
アキュームレータであり、位相情報である周波数ナンバ
ＦＮＯを累算し、その整数部ＩＮＴおよび小数部ＦＲＡ
Ｃ、累算値整数部の繰り上がり信号ＣＫを発生する。な
お、この周波数ナンバアキュームレータ５０は、キーオ
ン信号ＫＯＮに同期したキーオンパルスＫＯＰに応じて
累算値がリセットされる。５１，５２はそれぞれ遅延素
子、乗算器および加算器からなる補間器である。

【００４６】上記構成によれば、ＤＳＰ１５のマイクロ
プログラムによって実現される図８の構成自体は周波数
ナンバＦＮＯの整数部累算値の繰り上がり信号ＣＫ、す
なわち、音高に対応したクロック信号に従って動作する
から、音高に応じて合成される楽音のサンプリング周波
数が変化することになる。こうした場合、ＤＳＰ１５か
ら出力される楽音データＷＤは、一定サンプリング周波
数φsで出力されるので、補間器５１，５２がそれぞれ
閉ループの出力を、周波数ナンバＦＮＯ累算値の小数部
ＦＲＡＣに応じて直線補間し、一定サンプリング周波数
φsに対応した滑らかな楽音データＷＤを出力するよう
になっている。そして、このような演算サンプリングタ
イミング態様のＤＳＰに前述した本発明によるピッチ制
御を適用すれば、周波数ナンバ方式による楽音合成装置
においても全音域で減衰時間に乱れを生じさせず滑らか
に音高制御することが可能になる。

【００４７】なお、本実施例ではＡＰＦ₁〜ＡＰＦ₁₀を
遅延変化の直線性が良い領域（遅延量が段数換算で
「１」近傍）に限って使うため、複数段（１０段）のＡ
ＰＦ₁〜ＡＰＦ₁₀に小数部遅延Ｄｆを分配しているが、
この段数に限定はない。また、この実施例では、ＡＰＦ
₁〜ＡＰＦ₁₀に小数部遅延Ｄｆを等配分しているが、等
配分でなくとも良い。さらに、前述した実施例では、遅
延フィードバック方式の音源におけるピッチ制御とした
が、これに限らず、例えば、遅延時間に応じて変調を施
すコーラスやフランジャ等の効果音処理に適用すること
も可能である。この場合においても、波形が不連続にな
らず、滑らかな制御が実現できる。

【００４８】また、上記実施例においては、ピッチ（音
高）制御として「ピッチベンド」を例に挙げたが、これ
に替えて「ポルタメント」に用いることも可能である。
さらに、この実施例では、ローパスフィルタ３（図３参
照）を非巡回形（ＦＩＲ）ディジタルフィルタとした
が、これを周知の巡回形（ＩＩＲ）ディジタルフィルタ
としても良い。この場合、フィルタ特性をジョイステッ
ク等の各種操作子で変化させる時は、フィルタによる遅
延時間変化を補正する。

【００４９】また、前述した実施例では、オールパスフ
ィルタ４−２をＡＰＦ₁〜ＡＰＦ₁₀で形成したが、これ
に限定されず、複数段をカスケード接続する態様として
も良い。さらに、上記実施例では、整数段遅延Ｎ、オー
ルパス係数α，γおよび補間係数βをキーオンイベント
毎に算出しているが、これに替えて、予め各鍵毎にこれ
ら楽音パラメータを算出してなるテーブルを作成してお
き、これをキーオンイベント毎に読み出す方式としても
良く、このようにすることで処理の高速化を図ることが
できる。

【００５０】

【発明の効果】請求項１に記載の発明によれば、押鍵さ
れた鍵の音高が音域分割点より高域側にある場合、遅延
手段と前記オールパスフィルタ群との総遅延量に応じて
音高制御し、一方、低域側にある場合には、遅延手段と
前記補間手段との総遅延量に応じて音高制御する。ま
た、請求項２に記載の発明によれば、入力信号を整数段
遅延する遅延手段と、この遅延手段の出力を補間する補
間手段と、この補間手段の出力の小数段遅延が可能な第
１および第２のオールパスフィルタとを有する閉ループ
手段に対し、励振信号を供給する。そして、指定された
音高に対応する閉ループ手段全体の遅延量と第２のオー
ルパスフィルタの遅延量とから、遅延手段の遅延量およ
び第１のオールパスフィルタの遅延量を定めるととも
に、閉ループ手段に励振信号を供給する。さらに、楽音
の発生中に音高制御操作子により音高変更の操作がなさ
れ、このとき変更された音高が高音域側である場合、遅
延手段の遅延量と第２のオールパスフィルタを構成する
各オールパスフィルタのそれぞれの係数を制御して得ら
れる遅延量とを、音高制御操作子により変更された音高
に対応するように制御し、他方、変更された音高が低音
域側である場合、遅延手段の遅延量と補間手段の係数を
制御して得られる遅延量とを、音高制御操作子により変
更された音高に対応するように制御している。この結
果、楽音の発生中に音高変更の操作がなされても、全音
域で減衰時間に乱れを生じさせずに滑らかに音高制御す
ることができる。

【図面の簡単な説明】

【図１】 この発明による一実施例の全体構成を示すブ
ロック図である。

【図２】 同実施例におけるＤＳＰ１５の機能モデルを
示すブロック図である。

【図３】 同実施例におけるメインルーチンの動作を説
明するためのフローチャート。

【図４】 同実施例におけるキーオン処理ルーチンの動
作を説明するためのフローチャート。

【図５】 同実施例におけるキーオフ処理ルーチンの動
作を説明するためのフローチャート。

【図６】 同実施例におけるピッチベンド処理ルーチン
の動作を説明するためのフローチャート。

【図７】 同実施例におけるＤＳＰ１５の動作を説明す
るためのフローチャート。

【図８】 本発明による変形例の構成を示すブロック図
である。

【図９】 従来例を説明するための図。

【図１０】 従来例を説明するための図。

【符号の説明】

１…加算器（閉ループ手段）、２…遅延回路（遅延手
段、閉ループ手段）、３…ローパスフィルタ、４−１…
オールパスフィルタ（第１のオールパスフィルタ），４
−２…オールパスフィルタ（第２のオールパスフィル
タ）、１０…ＣＰＵ（判別手段、音高制御手段）、１１
…ＲＯＭ、１２…ＲＡＭ、１３…操作部（音高制御操作
子を含む）、１４…演奏操作子（楽音指定手段）、１５
…ＤＳＰ（第１および第２音高制御手段）、２０…励振
波形発生部（励振信号発生手段）、２１…補間器（補間
手段）、２２…係数乗算器、５０…周波数ナンバアキュ
ムレータ、５１，５２…補間器（出力手段）。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 1/00 - 7/12

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号をサンプリング周期に応じて整
   数段遅延して出力する遅延手段と、この遅延手段の出力
   を小数段遅延して出力するオールパスフィルタとを備
   え、該オールパスフィルタの出力を前記入力信号とする
   遅延フィードバックループを形成する楽音合成装置にお
   いて、 前記ループ内に介挿され、当該遅延手段の出力を補間す
   る補間手段と、 発音音域を高域と低域とに分割する音域分割点を設定
   し、発音すべき音高がこの音域分割点を境界に高域側で
   あるか低域側であるかを判別する判別手段と、 前記判別手段が高域側と判別した場合、前記遅延手段と
   前記オールパスフィルタとの総遅延量に応じて音高制御
   する第１の音高制御手段と、 前記判別手段が低域側と判別した場合、前記遅延手段と
   前記補間手段との総遅延量に応じて音高制御する第２の
   音高制御手段とを具備することを特徴とする楽音合成装
   置。
2. 【請求項２】 入力信号を整数段遅延する遅延手段と、
   入力信号を補間する補間手段と、入力信号の少数段遅延
   が可能な第１のオールパスフィルタと、入力信号の小数
   段遅延が可能なオールパスフィルタを複数縦続接続した
   第２のオールパスフィルタとを有し、前記遅延手段、前
   記補間手段、前記第１のオールパスフィルタおよび前記
   第２のオールパスフィルタを閉ループ接続した閉ループ
   手段と、 楽音の発生と音高の指定の操作を受ける楽音指定手段
   と、 楽音の発生中に音高を変更するための操作を受ける音高
   制御操作子と、 前記閉ループ手段に励振信号を供給する励振信号発生手
   段と、発音音域を高音域と低音域とに分割する音域分割点を設
   定し、発音すべき音高がこの音域分割点を境界に高音域
   側であるか低音域側であるかを判別する判別手段と、 前記楽音指定手段の操作に基づき楽音の発生と音高が決
   定されると、該音高に対応する前記閉ループ手段全体の
   遅延量と前記第２のオールパスフィルタの遅延量とか
   ら、前記遅延手段の遅延量および前記第１のオールパス
   フィルタの遅延量を定め、かつ前記閉ループ手段に励振
   信号を供給し、 楽音の発生中に前記音高制御操作子により音高変更の操
   作がなされた場合、変更された音高が前記判別手段によ
   り高音域側であると判別されると、前記遅延手段の遅延
   量と前記第２のオールパスフィルタを構成する各オール
   パスフィルタのそれぞれの係数を制御して得られる遅延
   量とを、前記音高制御操作子により変更された音高に対
   応するように制御し、他方、変更された音高が前記判別
   手段により低音域側であると判別されると、前記遅延手
   段の遅延量と前記補間手段の係数を制御して得られる遅
   延量とを、前記音高制御操作子により変更された音高に
   対応するように制御する音高制御手段とを具備すること
   を特徴とする楽音合成装置。