JP3371469B2 - 楽音信号合成装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、楽音信号合成装置に関
し、特にループ回路中を信号を循環させ、信号循環に要
する遅延時間によって基本的に音高を制御する楽音信号
合成装置に関する。 【０００２】 【従来の技術】管、弦、あるいは膜等の振動体の振動を
利用する楽器においては、これらの振動体のある部分に
刺戟が与えられ、種々の振動が発生するが、振動体の定
在波と合致するものが残って振動を継続させる。 【０００３】所定の遅延時間を有するループ回路を用い
ることにより、この楽音発生機構を電子的に実現するこ
とができる。ループ回路に初期刺戟としてインパルス等
の信号波形を注入すると、この信号波形はループ回路を
回って元の位置に戻ってくる。ループ回路を１回循環す
るのに必要な時間τは変化しないので、周期τで循環波
形が表れる。すなわち、周波数ｆ＝１／τの定在波が発
生する。 【０００４】発生する定在波の振動数（周波数）は、ル
ープ回路中の遅延時間に支配される。所望の音高の楽音
を発生させるためには、遅延時間を任意に変化させるこ
とのできる遅延器が望まれる。遅延時間可変の遅延器と
してシフトレジスタを用いることができる。シフトレジ
スタを一定のクロック信号で駆動し、シフト段数を変化
させれば、シフト段数に応じた遅延時間を得ることがで
きる。 【０００５】特公昭５８−４８１０９号公報は、このよ
うなシフトレジスタをループ回路中に有する楽音信号合
成装置を提案している。ループ回路には、遅延時間を支
配するシフトレジスタの他、音色やエンベロープを制御
できるフィルタも接続されている。 【０００６】シフトレジスタを用いた遅延器は、シフト
段数に応じて遅延時間を変化させるが、その取り得る値
は離散的になる。シフトレジスタ駆動用のクロック信号
の周波数を細かく変化させれば、よりきめ細かな遅延時
間制御も不可能ではないが、回路構成が複雑化する。 【０００７】図１３は、シフトレジスタで構成された遅
延器を一定のクロック周波数で駆動し、かつシフトレジ
スタの遅延段数の変化の間を補間することのできる楽音
信号合成回路の例を示す。 【０００８】ループ回路１００は、注入された励振波形
を循環させ、楽音信号を形成するためのものであり、遅
延時間を主に支配する遅延器１０４、音色を定めるロー
パスフィルタ１１１、ループゲインを定め、発振を防止
する増幅（減衰）器１１２を含む。 【０００９】遅延器１０４は、複数段の遅延器１０２と
１段の遅延器１０３の直列接続を含み、遅延器１０２の
下流でループ回路は第１信号路１１３と第２信号路１１
４に分岐し、加算器１０９で合流している。 【００１０】第１信号路１１３は、１段の遅延器１０３
と増幅（減衰）器１０７を含む。第２信号路１１４は、
増幅（減衰）器１０８を含む。したがって、第１信号路
の信号は、第２信号路の信号と比較して１段分余計に遅
延を受ける。 【００１１】増幅器１０７、１０８は、重み付けを行な
うためのものであり、それぞれゲインα、（１−α）を
与えられる。すなわち、第１信号路１１３と第２信号路
１１４の信号を加算すると、α＋（１−α）＝１とな
る。 【００１２】ループ回路１００には、さらに加算器１０
１が接続されており、励振波形発生部１１５からの励振
波形がループ回路１００に加算器１０１で注入される。
励振波形発生部１１５から注入された励振波形は、ルー
プ回路１００を循環し、ループ回路の所定の位置から出
力信号ＯＵＴとして導出される。図においては、加算器
１０１直後から出力信号ＯＵＴが導出されている。 【００１３】第１信号路１１３を通過する信号は、遅延
器１０２の他、１段の遅延器１０３を通るため、より大
きな遅延時間を受ける。第１信号路１１３と第２信号路
１１４の信号が加算器１０９で加算されると、遅延時間
が異なる２つの信号が加算され、その中間的な遅延時間
を有するようになる。 【００１４】増幅器１０７、１０８の計数αを変化させ
ることにより、加算器１０９から出力される信号波形の
遅延時間を連続的に変化させることができる。たとえ
ば、図の状態において、計数αを“１”から徐々に
“０”に変化させると、遅延時間は遅延器１０２、１０
３の和から次第に遅延器１０２のみの遅延時間に変化す
る。 【００１５】α＝０の時には、第１信号路１１３は存在
しないのと同等であり、ループ回路１００を循環する信
号波形は、第２信号路１１４のみを通る。ここで、第１
信号路１１３を遅延器１０２の最後から１段前に接続し
直すことにより、第１信号路と第２信号路の役割を交代
させることができる。このようにして、連続的に遅延時
間を変化させることができる。 【００１６】 【発明が解決しようとする課題】遅延段数が“１”異な
る複数の信号を加算することにより、実効的な小数段分
の遅延時間を変化させることはできるが、遅延段数が
“１”異なる信号を正の係数同士で重み付け加算する
と、１次ローパスフィルタを形成することになってしま
い、出力信号の周波数特性は、特に高音域で劣化してし
まう。さらに、ループ回路による楽音合成回路の場合、
高音域ほど減衰時間が短くなるという問題にまで発展し
てしまう。 【００１７】本発明の目的は、広い周波数帯域でより均
一に遅延時間を連続的に変化させることのできるループ
回路型楽音信号合成装置を提供することである。 【００１８】 【課題を解決するための手段】本発明の楽音信号合成装
置は、励振波形をループ手段に注入し、注入された励振
波形をループ手段内で循環させ、ループ手段の所定位置
から出力信号を導出する楽音信号合成装置であって、前
記ループ手段が、複数の段を含む遅延素子と、第１のオ
ールパスフィルタと、第２のオールパスフィルタと、前
記第１および第２のオールパスフィルタを前記遅延素子
の選択された異なる段に接続する可変接続手段と、前記
第１および第２のオールパスフィルタの出力において、
前記遅延素子入力に対して遅延時間が等しくなるように
オールパスフィルタおよび可変接続手段を制御する制御
手段と、前記第１および第２のオールパスフィルタの出
力を重み付け加算する重み付け加算手段とを含む。 【００１９】 【作用】オールパスフィルタは、広い周波数帯域に亘っ
て均一な遅延時間を可変的に実現することができる。遅
延素子とオールパスフィルタを直列に接続し、遅延素子
の段間の補間をオールパスフィルタで行なえば、連続的
な遅延時間を実現することができる。 【００２０】しかしながら、オールパスフィルタの遅延
時間を遅延素子の１段分変化させた後、遅延素子の遅延
段数を変化させ、オールパスフィルタの遅延時間を初期
状態に復帰させようとすると、オールパスフィルタの計
数変化が不連続となり、ノイズが生じてしまう。 【００２１】また、オールパスフィルタのみで実現でき
る均一な遅延時間は制限があり、シフトレジスタで実現
させる遅延素子の段数（サンプリング周期）に換算して
高々２段分までの変化しか実現できない。 【００２２】第１のオールパスフィルタと第２のオール
パスフィルタを並列に、かつ遅延素子の異なる段に接続
する。遅延素子での遅延段数が短い信号には、オールパ
スフィルタで長い遅延を与え、遅延素子での遅延段数が
長い信号には、オールパスフィルタで短い遅延を与え
る。 【００２３】遅延素子とオールパスフィルタを合わせて
考えた時、２つのオールパスフィルタの出力信号は、同
一の遅延時間を有するように制御することができる。２
つの信号路において同一の遅延時間を実現することによ
り、遅延時間の等しい２つの信号の重み付け加算を行な
うことが可能となる。 【００２４】オールパスフィルタの計数を不連続に変化
させなければならない時には、その信号路の重みを減少
させることにより、出力信号に与える影響を減少させる
ことができる。この処理をクロスフェードと呼ぶ。 【００２５】また、重み付け加算する２つの信号は、ほ
ぼ同一の遅延時間を有するため、重み付け加算を行なっ
ても周波数特性、特に高音域での減衰時間の劣化を防止
することができる。 【００２６】 【実施例】図１に、本発明の実施例による楽音信号合成
装置のハードウェア構成を示す。バス１１に、楽音信号
合成プログラムを実行するためのＣＰＵ１２、プログラ
ムを記憶するＲＯＭ１３、プログラムの実行に用いられ
るレジスタ類等を収容するＲＡＭ１４、任意に楽音の音
高を変化させるためのピッチベンダ１５、キーボード等
の演奏操作子１６、音色スイッチ等の音色設定操作部１
７が接続されている。 【００２７】さらに、デジタルシグナルプロセッサ（Ｄ
ＳＰ）２１がバス１１に接続され、その出力信号はデジ
タル／アナログ変換器２８を通ってアナログ信号に変換
され、サウンドシステムに供給される。また、ＤＳＰ２
１には信号処理用のデータＲＡＭ２９が接続されてい
る。データＲＡＭ２９は、たとえばＤＳＰ２１のマイク
ロプログラムで遅延器を形成するために使用される。 【００２８】ＤＳＰ２１は、マイクロプログラムを記憶
するためのマイクロプログラムＲＡＭ２２、音色や励振
波形等の固定パラメータデータを記憶するための固定パ
ラメータデータＲＡＭ２３、時間経過と共に変化するフ
ィルタ係数等を記憶するための時変パラメータデータＲ
ＡＭ２４、時変パラメータデータを補間するためのパラ
メータ補間器２５の並列接続を含み、バス１１に接続さ
れている。パラメータ補間器２５は、時変パラメータデ
ータＲＡＭ２４にも接続され、時変パラメータデータの
補間を行なう。 【００２９】演算処理部２６は、マイクロプログラムＲ
ＡＭ２２、固定パラメータデータＲＡＭ２３、パラメー
タ補間器２５に接続され、固定パラメータデータＲＡＭ
２３から供給される固定パラメータやパラメータ補間器
２５から供給される時変パラメータを用いて、マイクロ
プログラムＲＡＭ２２に記憶されたマイクロプログラム
を実行し、楽音信号を合成する。なお、演算処理部２６
の処理の際、レジスタやメモリとして信号処理用データ
ＲＡＭ２９が用いられる。 【００３０】ＤＳＰ２１の機能は、ＣＰＵ１２からマイ
クロプログラムＲＡＭ２２にマイクロプログラムを供給
することによって変更することができる。図２は、ＤＳ
Ｐ２１がマイクロプログラムにしたがって実現する楽音
合成回路の処理を便宜上、ハードウェアのブロック図を
用いて実現したものである。 【００３１】ＤＳＰ２１は、マイクロプログラムをｆ_S
（たとえば５０ＫＨｚ）で繰り返し処理することによ
り、サンプリング周波数が５０ＫＨｚの複数のハードウ
ェア部品が存在するのと同様の役目をしている。 【００３２】励振波形発生部３０は、ノイズ信号、単発
パルス、アタックを有する波形信号等の初期励振波形を
発生し、ループ回路４０に接続された加算器３１に供給
する。加算器３１から供給された信号は、ループ回路４
０を循環する。 【００３３】ループ回路４０は、加算器３１の後ろに出
力信号ＯＵＴを導出するための端子を有し、その後ろに
シフトレジスタで構成された遅延器３２を有する。この
遅延の１段は、１サンプリング周期分の遅延である。遅
延器３２のｍ１段目には第１信号路３５が接続され、そ
の直前のｍ２段目には第２信号路３６が接続されてい
る。 【００３４】第１信号路３５は、第１オールパスフィル
タＡＰＦ１、増幅器３７を含み、加算器３９に接続され
ている。第２信号路３６は、第２のオールパスフィルタ
ＡＰＦ２、増幅器３８を含み、加算器３９に接続されて
いる。 【００３５】すなわち、ｍ１段目から出力された信号
は、第１信号路３５に供給され、オールパスフィルタＡ
ＰＦ１、増幅器３７を通って加算器３９に供給される。
また、前段のｍ２段目から供給された信号は、第２信号
路３６に供給され、オールパスフィルタＡＰＦ２、増幅
器３８を通って加算器３９に供給される。 【００３６】オールパスフィルタＡＰＦ１、ＡＰＦ２
は、それぞれ遅延器３２を構成するシフトレジスタの２
段分までの遅延時間を、係数ａｐｆｃ１、ａｐｆｃ２に
よって設定することができる。係数ａｐｆｃ２は、第２
のオールパスフィルタＡＰＦ２が第１のオールパスフィ
ルタＡＰＦ１よりも１段分長い遅延時間を実現するよう
に設定される。 【００３７】たとえば、第１の信号路３５は遅延器３２
の奇数段に接続し、第２の信号路３６はその隣の偶数段
に接続する。たとえば、第２のオールパスフィルタＡＰ
Ｆ２は、１段分遅延時間が短い入力信号を受け、１段分
長い遅延を与えるため、その出力の位相は、第１のオー
ルパスフィルタＡＰＦ１と同一となる。 【００３８】増幅器３７、３８に供給される係数Ｘｃ
１、Ｘｃ２は、第１のオールパスフィルタＡＰＦ１およ
び第２のオールパスフィルタＡＰＦ２から供給される楽
音信号を、どのような比率でミキシングするかを定め
る。 【００３９】増幅器３７、３８でゲイン調整をされた２
つの信号は、加算器３９で加算され、ローパスフィルタ
４１に供給される。オールパスフィルタＡＰＦ１とＡＰ
Ｆ２が与える楽音信号は、等しい遅延を有するため、ど
のような混合比で混合してもその遅延時間は同一であ
る。 【００４０】発生する楽音のピッチを次第に高くする場
合は、遅延時間を次第に短くすることが必要である。こ
の場合、オールパスフィルタＡＰＦ１、ＡＰＦ２の与え
る遅延時間を次第に減少させる必要がある。 【００４１】オールパスフィルタＡＰＦ１が与える遅延
時間が“０”になった時は、第１の信号路３５を遅延器
３２の２段前に接続しなおす。この際、オールパスフィ
ルタＡＰＦ１の遅延時間は、“０”から“２”に変化さ
せられる。この変化の際、オールパスフィルタＡＰＦ１
の供給する楽音信号に不連続が生じ、そのまま発音させ
るとノイズが発生する。 【００４２】ここで、増幅器３７の係数Ｘｃ１を“０”
と設定しておけば、オールパスフィルタＡＰＦ１の係数
が不連続に変化する際、その楽音は発生しない。その
後、増幅器３７の係数Ｘｃ１を徐々に増大させれば、楽
音信号にノイズを発生させることなく、発生する楽音の
ピッチを次第に高めることができる。 【００４３】次に、さらに遅延時間を短くしていき、オ
ールパスフィルタＡＰＦ２の接続を変化させる時には、
同様に増幅器３８の係数Ｘｃ２を“０”にし、オールパ
スフィルタＡＰＦ２の係数ａｐｆｃ２の不連続な変化に
よるノイズを防止することができる。 【００４４】このように、オールパスフィルタＡＰＦの
接続を交互に付け替えつつ、その接続時の楽音信号の振
幅を“０”にするようにクロスフェード処理をすること
により、ノイズを発生させることなく、楽音信号のピッ
チを連続的に変化させることができる。 【００４５】なお、ループ回路４０が与える遅延時間
は、厳密には遅延器３２の遅延時間、オールパスフィル
タＡＰＦ１、ＡＰＦ２の遅延時間、ローパスフィルタＬ
ＰＦ４１の遅延時間、その他の構成要素の遅延時間の和
である。 【００４６】図３は、オールパスフィルタＡＰＦの構成
例を示す。加算器（減算器）４８、遅延素子４５、加算
器５１が直列に接続され、遅延素子４５の出力が増幅器
４７を含むフィードバックループ４６によって加算器４
８に帰還されている。 【００４７】また、加算器４８の出力（遅延素子４５の
入力）が、増幅器５０を含むフィードフォワードループ
４９によって加算器５１に接続されている。増幅器４
７、５０には、それぞれ係数ａｐｆｃが供給される。な
お、係数のａｐｆｃは正でも負でもよい。 【００４８】このようなオールパスフィルタＡＰＦによ
って実現される遅延時間は、遅延段数が、 Ｄａｐｆ＝（１−ａｐｆｃ）／（１＋ａｐｆｃ） と表現できる。 【００４９】すなわち、遅延段Ｄに対してその小数に相
当する段数を実現することができる。図３（Ｂ）は、こ
のようなオールパスフィルタＡＰＦの周波数特性を示
す。図中横軸は周波数を示し、縦軸は遅延時間を示す。 【００５０】ａｐｆｃ＝０のとき、全周波数領域で１サ
ンプリング周期分の均一な遅延特性を示す。また、ａｐ
ｆｃ≒１（１未満）のとき、ほぼ遅延時間は“０”であ
る。また、ａｐｆｃを負にしていくと、１サンプリング
周期以上の遅延時間を示すようになるが、２サンプリン
グ周期以上の領域は非常に特性が悪いことから、本実施
例では“２”までの範囲で用いることにする。 【００５１】なお、上式から導出されるように、オール
パスフィルタＡＰＦで実現すべき遅延段数が求まった後
は、オールパスフィルタＡＰＦに供給する係数ａｐｆｃ
は、 ａｐｆｃ＝（１−Ｄａｐｆ）／（１＋Ｄａｐｆ） によって求めることができる。 【００５２】図４は、ローパスフィルタ（ＬＰＦ）４１
として用いることのできるＦＩＲ型ＬＰＦの構成例を示
す。図の構成においては、８段の遅延素子が直列に接続
されて遅延器５３を形成しており、遅延器５３への入力
信号および遅延器５３の各段の出力を増幅器５４を介し
て累算器５５で加算する。 【００５３】ＦＩＲ型ＬＰＦにおいては、増幅器５４の
係数を、図に示すように対称的にすることにより、ＬＰ
Ｆでの遅延時間を周波数によらず一定にすることができ
る。図５は、楽音合成処理のメインルーチンを示すフロ
ーチャートである。まず、ステップＡ１でイニシャライ
ズ処理を行ない、各レジスタの初期状態設定等を行な
う。 【００５４】次に、ステップＡ２に進み、操作子スキャ
ン処理を行なう。鍵盤等の操作子が操作された時は、こ
の操作子スキャン処理Ａ２によってその検出が行なわれ
る。次に、ステップＡ３において、ボイスセット処理が
行なわれる。音色スイッチ等が操作された時は、その操
作に応じて音色を設定し、音色に対応したマイクロプロ
グラムやパラメータをＤＳＰに転送する。 【００５５】次に、ステップＡ４において、キーオン処
理を行なう。操作子スキャン処理Ａ２において検出され
た操作子イベントがキーオンである場合には、そのキー
オンに対応した楽音発生等の処理を行なう。このキーオ
ン処理は、後により詳細に説明する。 【００５６】次に、ステップＡ５において、キーオフ処
理を行なう。操作子スキャン処理Ａ２で検出された操作
子イベントがキーオフである場合には、対応する楽音の
消音処理を行なう。 【００５７】次に、ステップＡ６でピッチ操作子処理を
行なう。図１に示すハードウェア構成においてピッチベ
ンダ１５を操作した時には、発生する楽音の音高を対応
して変化させる。この音高変化をピッチ操作子処理Ａ６
において行なう。なお、この処理も、後により詳細に説
明する。 【００５８】次に、ステップＡ７において、その他の処
理を行ない、ステップＡ２に戻る。図６は、キーオン処
理をより詳細に示す。キーオン処理がスタートすると、
ステップＢ１において、キーオンイベントがあるか否か
を判断する。キーオンイベントがない時には、ＮＯの矢
印にしたがって直ちにリターンする。キーオンイベント
がある時は、ＹＥＳの矢印にしたがってステップＢ２に
進み、押鍵された鍵のキーコードＫＣより所定の変換テ
ーブルを用いて発音すべき楽音の周波数Ｆを導出する。 【００５９】次に、ステップＢ３において、遅延器、Ａ
ＰＦで実現すべきディレイ部の遅延段数を導出する。遅
延段数ｌｅｎｇは、 ｌｅｎｇ＝（ｆ_s ／Ｆ）−Ｄｌｐｆ によって求めることができる。ここで、ｆ_s はＤＳＰ２
１のシステムのサンプリング周波数（Ｈｚ）であり、遅
延段数１段は１／ｆ_s となるのがデジタルシステムのき
まりである。ＤｌｐｆはＬＰＦ４１の遅延時間を段数に
対応して換算した数値である。なお、段数とは表現する
が、整数とは限らず、以下の議論では特に断らない限
り、小数部を含むものとする。 【００６０】続いて、ステップＢ４において導出された
遅延段数を、どのように実現するかの遅延処理を行な
う。この遅延処理については、図７を参照して、後に詳
細に説明する。 【００６１】ステップＢ４の後、ステップＢ５におい
て、デジタルシグナルプロセッサＤＳＰに対して発音開
始指示を与える。このようにして、ＤＳＰにおいて、所
望の遅延時間を実現する。ステップＢ５の後、処理はリ
ターンする。 【００６２】図７は、遅延処理の内容をより詳細に示
す。処理がスタートすると、ステップＣ１において、オ
ールパスフィルタＡＰＦ１、ＡＰＦ２を接続すべき遅延
器の接続位置を求める。遅延器ＡＰＦ１が接続される遅
延段ｍ１は、 ｍ１＝ＩＮＴ〔（ｌｅｎｇ＋１）／２〕×２−１ で求められ、オールパスフィルタＡＰＦ２が接続される
遅延段ｍ２は、 ｍ２＝ＩＮＴ（ｌｅｎｇ／２）×２ で求められる。ここで、ＩＮＴ〔 〕は小数部を切り捨
てて整数部を取る演算を表す。 【００６３】次に、ステップＣ２に進み、オールパスフ
ィルタＡＰＦ１の遅延段数および係数を求める。すなわ
ち、オールパスフィルタＡＰＦ１で実現すべき遅延段数
は、 ｄ１＝ｌｅｎｇ−ｍ１ で求められる。 【００６４】したがって、オールパスフィルタＡＰＦ１
に与える係数ａｐｆｃ１は、 ａｐｆｃ１＝（１−ｄ１）／（１＋ｄ１） となる。 【００６５】次に、ステップＣ３において、同様にオー
ルパスフィルタＡＰＦ２で実現すべき遅延段数および係
数を求める。 ｄ２＝ｌｅｎｇ−ｍ２ ａｐｆｃ２＝（１−ｄ２）／（１＋ｄ２） 次に、ステップＣ４において、オールパスフィルタＡＰ
Ｆ１で実現する遅延段数ｄ１が“１”より大きいか
“１”以下かを判断する。なお、遅延段数ｄ１は０〜２
内で変化する。 【００６６】遅延段数ｄ１が“１”以下の場合は、ステ
ップＣ５に進み、増幅器３７、３８の係数Ｘｃ１、Ｘｃ
２を、 Ｘｃ１＝ｄ１ Ｘｃ２＝１−Ｘｃ１ と設定する。 【００６７】係数ｄ１が“１”より大きい場合は、ステ
ップＣ６に進み、係数Ｘｃ１、Ｘｃ２を、 Ｘｃ１＝２−ｄ１ Ｘｃ２＝１−Ｘｃ１ と定める。これにより、ノイズを発生する場合に“０”
となるクロスフェードのための係数Ｘｃ１、Ｘｃ２の値
が求まる。 【００６８】このように、オールパスフィルタを接続す
べき遅延器の段数およびオールパスフィルタの係数、増
幅器の係数を求めた後、ステップＣ７に進み、遅延段数
ｌｅｎｇ、段数ｍ１、ｍ２、オールパスフィルタ係数ａ
ｐｆｃ１、ａｐｆｃ２、増幅器係数Ｘｃ１、Ｘｃ２をＤ
ＳＰへ送出する。その後、処理はリターンする。 【００６９】なお、ステップＣ１で求められる整数ｍ
１、ｍ２は、遅延を段数で示した時の整数部を表し、ス
テップＣ２、Ｃ３で求められる係数ｄ１、ｄ２は、オー
ルパスフィルタＡＰＦで実現されるべき遅延段数の小数
部を示すと見ることができる。 【００７０】図８は、ピッチ操作子処理の内容を示す。
処理がスタートすると、ステップＤ１において、ピッチ
操作子の操作量ｍが変化するイベントが生じたか否かを
判断する。変化イベントが生じていない時は、ＮＯの矢
印にしたがって直ちにリターンする。変化イベントが生
じている時は、ＹＥＳの矢印にしたがってステップＤ２
に進む。 【００７１】ステップＤ２では、変化イベントがキーオ
ン中か否かを判断する。キーオン中でない場合は、ＮＯ
の矢印にしたがって直ちにリターンする。ピッチを変化
すべき楽音が存在しないためである。キーオン中の場合
には、ＹＥＳの矢印にしたがってステップＤ３に進む。 【００７２】ここで、キーオン時にはＦであった発音周
波数がピッチ操作子の変化イベントにより変化した周波
数Ｆ′を求める。 Ｆ′＝Ｆｅｘｐ（ｓ・ｍ） ここで、ｓは感度を示す。 【００７３】ピッチ操作子の操作量ｍにしたがって、発
音すべき楽音の周波数を指数関数的に変化させることに
より、より聴感に一致した変化が得られる。このように
して、新たに発音周波数Ｆ′を求めた後、ステップＤ４
において、図７に示す遅延処理を行なうことにより、所
望の遅延時間を実現する条件設定等を求める。その後、
処理はリターンする。 【００７４】図９は、以上のように、パラメータ等を設
定された条件下でＤＳＰがＤＳＰサイクル（＝ｆ_S ）に
したがって行なうＤＳＰ処理を示すフローチャートであ
る。処理がスタートすると、ステップＥ１においてキー
オン指示のイベントがあるか否かを判断する。イベント
がある場合は、ＹＥＳの矢印にしたがってステップＥ２
に進み、発音開始処理を行なう。 【００７５】キーオン指示イベントがない場合は、ＮＯ
の矢印にしたがってステップＥ３に進み、キーオフ指示
イベントがあるか否かを判断する。キーオフ指示イベン
トがある場合は、ＹＥＳの矢印にしたがってステップＥ
４に進み、発音終了処理を行なう。キーオフ指示イベン
トがない場合は、ＮＯの矢印にしたがってステップＥ４
はバイパスする。その後、ステップＥ５において楽音発
生の演算処理を行なう。すなわち、図２に示すようなデ
ジタル回路を構成して楽音合成の処理を行なう。 【００７６】図１０は、より具体的にピッチベンダが操
作され、発生する楽音信号のピッチを次第に上昇させる
場合の処理を説明するための回路図を示す。初期状態に
おいて、遅延器とオールパスフィルタで必要とされる遅
延段数は、ｌｅｎｇ＝２０５．２７２であるとする。 【００７７】図１０（Ａ）に示すように、奇数段目に接
続するオールパスフィルタＡＰＦ１は遅延器３２の２０
５段目５８に接続し、遅延段数に換算してｄ１＝０．２
７２の遅延時間を発生させる。偶数段目に接続するオー
ルパスフィルタＡＰＦ２は、遅延器３２の２０４段目５
６に接続し、遅延段数に換算してｄ２＝１．２７２の遅
延時間を設定する。 【００７８】また、オールパスフィルタＡＰＦ１に接続
される増幅器３７の増幅係数は、オールパスＡＰＦ１の
遅延段数に合わせて０．２７２に設定する。他の増幅器
３８の増幅係数は、１−０．２７２＝０．７２８に設定
する。すなわち、増幅係数は両端遅延段数０．０と２．
０で“０”、中央の遅延段数１．０で“１”となる三角
波形とする。 【００７９】このようにして、遅延器３２の２０５段目
５８の出力信号が、オールパスフィルタＡＰＦ１を通っ
て全体として遅延段数２０５．２７２段を実現し、０．
２７２に相当する振幅で加算器３９に供給される。 【００８０】また、遅延器３２の２０４段目５６の出力
信号は、他のオールパスフィルタＡＰＦ２に供給され、
全体として同様に２０５．２７２段に相当する遅延時間
を実現し、０．７２８に相当する振幅で加算器３９に供
給される。 【００８１】加算器３９に供給される２つの信号は、共
に２０５．２７２段の遅延を有するため、同一のピッチ
を有する。したがって、加算によって周波数振幅特性が
劣化することを防止することができる。 【００８２】発生する楽音のピッチを次第に上昇させる
ためには、遅延時間を減少させなければならない。遅延
時間を連続的に減少させるため、オールパスフィルタＡ
ＰＦ１、ＡＰＦ２の遅延段数を減少させる。 【００８３】図１０（Ｂ）に示すように、遅延段数ｄ１
が“０”になるオールパスフィルタＡＰＦ１に関して
は、遅延段数が“０”になる時に増幅器３７の増幅係数
が“０”になるように増幅係数を次第に減少させる。加
算器３９に供給される２つの信号の和は、常に一定に保
たれるように、他の増幅器３８の増幅係数はこれに伴っ
て増大させる。 【００８４】図示した状態においては、オールパスフィ
ルタＡＰＦ１の遅延段数がｄ１＝０となり、その出力を
供給される増幅器３７の増幅係数が“０”となって、結
局オールパスフィルタＡＰＦ１の出力は加算器３９には
供給されない。 【００８５】他のオールパスフィルタＡＰＦ２の遅延段
数は、ｄ２＝１．０となり、その出力を供給される増幅
器３８の増幅係数は１．００に設定されている。したが
って、遅延器３２の２０４段目５６の出力信号のみがオ
ールパスフィルタＡＰＦ２、増幅器３８を経て加算器３
９に供給されて出力される。 【００８６】ここで、図１０（Ｃ）に示すように、オー
ルパスフィルタＡＰＦ１の接続を２段変更し、遅延器３
２の２０３段目５７に接続する。また、オールパスフィ
ルタＡＰＦ１の遅延段数をｄ１＝２．００に変更する。 【００８７】図１０（Ｂ）に示すように、遅延器３２の
２０５段目にオールパスフィルタＡＰＦ１を接続し、そ
の遅延段数をｄ１＝０とした場合と、オールパスフィル
タＡＰＦ１を遅延器３２の２０３段目５７に接続し、そ
の遅延段数をｄ１＝２．００に設定した場合とでは、遅
延時間は同一であるが、オールパスフィルタの係数が異
なる。このため、その出力する楽音信号には不連続が生
じる。 【００８８】しかしながら、オールパスフィルタＡＰＦ
１に接続された増幅器３７の増幅係数が“０”に設定さ
れているため、加算器３９に対してこの不連続な楽音信
号は供給されない。 【００８９】次に、図１０（Ｄ）に示すように、オール
パスフィルタＡＰＦ１、ＡＰＦ２の遅延段数を徐々に減
少させ、オールパスフィルタＡＰＦ１の出力を受ける増
幅器３７の増幅係数は“０”から次第に増大させ、オー
ルパスフィルタＡＰＦ２の出力を受ける増幅器３８の増
幅係数は“１”から徐々に減少させる。したがって、加
算器３９は、再び２種類の信号を受けるようになる。 【００９０】このように、オールパスフィルタの接続を
変更し、オールパスフィルタの遅延段数を不連続に変化
させる際には、その出力信号が実質的に楽音信号に影響
しないように増幅係数が減少させられる。 【００９１】オールパスフィルタＡＰＦ１に接続された
増幅器の増幅係数を“０”にする場合を説明したが、さ
らに遅延段数を減少し、オールパスフィルタＡＰＦ２の
遅延段数ｄ２＝０となる場合には、他の増幅器３８の増
幅係数を“０”に設定すればよい。前述のｘｃ１、ｘｃ
２の計算により、そのように変化するようになってい
る。 【００９２】なお、オールパスフィルタを接続換えする
場合、オールパスフィルタに接続された増幅器の増幅係
数は、必ずしも“０”に減少させなくても不連続が実質
的に発生しない程度の小さな値であればよい。 【００９３】図１１は、発生する楽音信号のピッチを次
第に減少させる場合を示すブロック図である。楽音信号
のピッチを減少させるためには、ループ回路全体での遅
延時間を増大させる必要がある。 【００９４】図１１（Ａ）は、図１０（Ａ）と同等の初
期状態を示す。ただし、今回はオールパスフィルタでの
遅延時間を次第に増大させる。図１１（Ｂ）は、オール
パスフィルタＡＰＦ１、ＡＰＦ２の遅延段数を次第に増
大させ、オールパスフィルタＡＰＦ２の遅延段数がｄ２
＝２．００になった状態を示す。この場合、オールパス
フィルタＡＰＦ２に接続された増幅器３８の増幅係数は
０．０になっている。なお、遅延器３２の２０６段目６
１、２０７段目６２も図示されている。 【００９５】ここで、図１１（Ｂ）の状態から図１１
（Ｃ）の状態にオールパスフィルタＡＰＦ２の接続を変
更する。すなわち、オールパスフィルタＡＰＦ２は、２
０４段目５６から２０６段目６１に接続を変更する。こ
の接続変更と同時に、オールパスフィルタＡＰＦ２の遅
延段数はｄ２＝２．００からｄ２＝０．０に変更され
る。 【００９６】この変更により、オールパスフィルタＡＰ
Ｆ２の出力信号には不連続が生ずるが、この出力信号を
受ける増幅器３８の増幅係数が“０”に設定されている
ため、加算器３７の受ける入力信号に変化は生じない。 【００９７】次に、図１１（Ｄ）に示すように、オール
パスフィルタＡＰ１の遅延段数ｄ１を徐々に増加させる
と共に、その出力信号を受ける増幅器３７の増幅係数を
１．００から次第に減少させる。同時に、オールパスフ
ィルタＡＰＦ２の遅延段数ｄ２も徐々に増加させ、その
出力信号を受ける増幅器３８の増幅係数を徐々に増大さ
せる。 【００９８】図１０、図１１の場合に共通に、遅延器３
２とオールパスフィルタＡＰＦ１が全体として形成する
遅延時間と、遅延器３２とオールパスフィルタＡＰＦ２
が全体として形成する遅延時間は、常にほぼ同一の値に
保たれる。したがって、これら遅延時間がほぼ同一の２
つの信号を加算することによって、周波数特性の劣化を
防止することができる。 【００９９】オールパスフィルタを用いると、周波数特
性の平坦な遅延を実現することができるが、その特性が
平坦な領域は比較的狭い。２つのＡＰＦを遅延器の隣接
する異なる遅延段に接続し、交互に接続位置を変更する
ことにより、広い変化領域を確保することができる。 【０１００】図１２は、本発明の他の実施例によるルー
プ回路を有する楽音信号合成回路のブロック図を示す。
励振波形発生部３０、加算器３１、遅延器３２、増幅器
３７、３８、加算器３９、ローパスフィルタ４１、増幅
器４２は、図２に示す楽音合成回路と同等である。 【０１０１】本実施例においては、１段のオールパスフ
ィルタの代わりに、２段のオールパスフィルタの直列接
続が用いられている。すなわち、遅延器３２のｍ２段目
にはオールパスフィルタＡＰＦ３、ＡＰＦ４が直列に接
続され、増幅器３７にその出力信号を供給している。 【０１０２】また、遅延器３２のｍ１段目には、オール
パスフィルタＡＰＦ５とＡＰＦ６が直列に接続され、増
幅器３８に出力信号を供給している。遅延器３２におい
て、ｍ１段目は常に奇数段であり、ｍ２段目は常に隣接
する偶数段目である。 【０１０３】したがって、２つのオールパスフィルタで
遅延器３２の２段分までの遅延時間を実現すれば、全体
として遅延時間を連続的に変化させることができる。オ
ールパスフィルタ１個で実現すべき遅延時間の変化が小
さくなるため、より平坦な周波数特性を実現することが
できる。 【０１０４】なお、直列接続した２つのオールパスフィ
ルタの遅延時間は、たとえば同一量に設定することがで
きるが、必ずしも同一量に設定する必要はなく、たとえ
ば実現すべき遅延段数が１．１の場合、一方のオールパ
スフィルタで１段の遅延時間を実現し、他のオールパス
フィルタで０．１段の遅延時間を実現してもよい。 【０１０５】図３（Ｂ）に示すように、オールパスフィ
ルタの周波数特性は遅延段数が１段の時に最も平坦であ
るため、この遅延段数１段の場合を重点的に用いること
も好ましい。 【０１０６】２つのオールパスフィルタを直列接続する
場合を説明したが、遅延器に接続するオールパスフィル
タの段数は、１段、２段に制限されない。また、２組の
オールパスフィルタが接続される遅延器における段も、
隣接する奇数段と偶数段に制限されるものではない。遅
延器とオールパスフィルタの組合せを２組用い、全体と
して同一の遅延量を実現できるものであればよい。もち
ろん、２組以上のオールパスフィルタを用いても構わな
い。 【０１０７】なお、以上の実施例においては、周波数を
変化させる場合、回路定数を演算によって計算して求め
たが、計算の実行が遅い場合には、予め計算結果を記憶
したテーブルを用いてもよい。また、テーブルを用い、
かつテーブルにない中間値に対しては、補間を用いるこ
ともできる。 【０１０８】励振波形は、ノイズ波形や特定の波形を用
いる他、実際に楽器等においてサンプリングしたＰＣＭ
波形等を用いてもよい。以上実施例に沿って本発明を説
明したが、本発明はこれらに制限されるものではない。
たとえば、種々の変更、改良、組み合わせ等が可能なこ
とは当業者に自明であろう。 【０１０９】 【発明の効果】以上説明したように、本発明によれば、
遅延器とオールパスフィルタの組合せで所望の遅延時間
を実現するため、楽音信号の周波数特性の劣化を防止す
ることができる。 【０１１０】また、２組のオールパスフィルタを遅延器
の異なる段に接続し、オールパスフィルタの接続切換の
際には、そのオールパスフィルタを通る楽音信号の振幅
を減少させることにより、オールパスフィルタの係数切
換に基づく楽音信号の不連続を防止することができる。

【図面の簡単な説明】 【図１】 本発明の実施例による楽音信号合成装置のブ
ロック図である。 【図２】 図１の実施例におけるＤＳＰで作成される楽
音合成回路を示すブロック図である。 【図３】 図２の回路におけるオールパスフィルタの構
成例とその特性を示すブロック図およびグラフである。 【図４】 図２の回路におけるローパスフィルタの構成
例を示すブロック図である。 【図５】 メインルーチンのフローチャートである。 【図６】 キーオン処理のフローチャートである。 【図７】 遅延処理のフローチャートである。 【図８】 ピッチ操作子処理のフローチャートである。 【図９】 ＤＳＰ処理のフローチャートである。 【図１０】 遅延量減少の場合のオールパスフィルタの
接続切換を説明するためのブロック図である。 【図１１】 遅延量増加の場合のオールパスフィルタの
接続切換を説明するためのブロック図である。 【図１２】 本発明の他の実施例による楽音信号合成装
置のＤＳＰによって実現されるループ回路を示すブロッ
ク図である。 【図１３】 従来の技術によるループ回路の構成例を示
すブロック図である。 【符号の説明】 １１ バス、 １２ ＣＰＵ、 １３ ＲＯＭ、
１４ ＲＡＭ、１５ ピッチベンダ、 １６ 演奏
操作子、 １７ 音色設定操作部、２１ ＤＳＰ、
２２ マイクロプログラムＲＡＭ、 ２３ 固定パ
ラメータデータＲＡＭ、 ２４ 時変パラメータデー
タＲＡＭ、 ２５ パラメータ補間器、 ２６ 演
算処理部、 ２８ デジタル／アナログ変換器、２９
信号処理用データＲＡＭ、 ３０ 励振波形発生
部、 ３１、３９加算器、 ３２ 遅延器、 ３
５ 第１信号路、 ３６ 第２信号路、３７、３８
増幅器、 ４１ ローパスフィルタ（ＬＰＦ）、
４２ 増幅器、 ＡＰＦ オールパスフィルタ

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】励振波形をループ手段に注入し、注入され
   た励振波形をループ手段内で循環させ、ループ手段の所
   定位置から出力信号を導出する楽音信号合成装置であっ
   て、前記ループ手段が、 複数の段を含む遅延素子と、 第１のオールパスフィルタと、 第２のオールパスフィルタと、 前記第１および第２のオールパスフィルタを前記遅延素
   子の選択された異なる段に接続する可変接続手段と、 前記第１および第２のオールパスフィルタの出力におい
   て、前記遅延素子入力に対して遅延時間が等しくなるよ
   うにオールパスフィルタおよび可変接続手段を制御する
   制御手段と、 前記第１および第２のオールパスフィルタの出力を重み
   付け加算する重み付け加算手段とを含む楽音信号合成装
   置。