JP2025511029A5 - - Google Patents

Info

Publication number
JP2025511029A5
JP2025511029A5 JP2024557646A JP2024557646A JP2025511029A5 JP 2025511029 A5 JP2025511029 A5 JP 2025511029A5 JP 2024557646 A JP2024557646 A JP 2024557646A JP 2024557646 A JP2024557646 A JP 2024557646A JP 2025511029 A5 JP2025511029 A5 JP 2025511029A5
Authority
JP
Japan
Prior art keywords
layer
piezoelectric
substrate
trap
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024557646A
Other languages
English (en)
Japanese (ja)
Other versions
JP2025511029A (ja
Filing date
Publication date
Priority claimed from FR2202897A external-priority patent/FR3134239B1/fr
Application filed filed Critical
Publication of JP2025511029A publication Critical patent/JP2025511029A/ja
Publication of JP2025511029A5 publication Critical patent/JP2025511029A5/ja
Pending legal-status Critical Current

Links

JP2024557646A 2022-03-30 2023-03-30 ピエゾエレクトリックオンインシュレータ（ｐｏｉ）基板およびピエゾエレクトリックオンインシュレータ（ｐｏｉ）基板を製造するための方法 Pending JP2025511029A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2202897 2022-03-30
FR2202897A FR3134239B1 (fr) 2022-03-30 2022-03-30 Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
PCT/EP2023/058244 WO2023187030A1 (fr) 2022-03-30 2023-03-30 Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)

Publications (2)

Publication Number Publication Date
JP2025511029A JP2025511029A (ja) 2025-04-15
JP2025511029A5 true JP2025511029A5 (https=) 2026-03-10

Family

ID=82319873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024557646A Pending JP2025511029A (ja) 2022-03-30 2023-03-30 ピエゾエレクトリックオンインシュレータ（ｐｏｉ）基板およびピエゾエレクトリックオンインシュレータ（ｐｏｉ）基板を製造するための方法

Country Status (8)

Country Link
US (1) US20250255187A1 (https=)
EP (1) EP4500582A1 (https=)
JP (1) JP2025511029A (https=)
KR (1) KR20240167880A (https=)
CN (1) CN118974909A (https=)
FR (1) FR3134239B1 (https=)
TW (1) TW202404135A (https=)
WO (1) WO2023187030A1 (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117460388B (zh) * 2023-12-25 2024-07-23 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice
US12525483B2 (en) * 2020-07-28 2026-01-13 Soitec Method for transferring a thin layer onto a support substrate provided with a charge-trapping layer

Similar Documents

Publication Publication Date Title
EP3479421B1 (fr) Structure hybride pour dispositif a ondes acoustiques de surface
JP6703321B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
US20110304412A1 (en) Acoustic Wave Resonators and Methods of Manufacturing Same
JP2018537888A5 (https=)
JP5522263B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP7307029B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2010141287A (ja) 薄膜素子の製造方法
JP2025511029A5 (https=)
JP2010118638A (ja) 薄膜素子の製造方法
JP5182379B2 (ja) 複合基板の製造方法
CN112073025A (zh) 一种基于多孔硅的自支撑空气隙型体声波谐振器及其制备方法
CN117013984B (zh) 一种键合晶圆及薄膜声表面波器件
JP5277999B2 (ja) 複合基板の製造方法
CN113839637A (zh) 电极带环槽及条状凸起的单晶薄膜体声波谐振器制备方法
CN117544126A (zh) 一种利用键合倒装工艺优化薄膜体声波谐振器性能的方法
CN118974909A (zh) 绝缘体上压电（poi）衬底和制造绝缘体上压电（poi）衬底的方法
JP6834088B2 (ja) 基板を製造するための方法
JP2025511052A5 (https=)
JP2025500549A5 (https=)
TWI901779B (zh) 包括可變形層及壓電層之ｍｅｍｓ用複合結構及其製作方法
JP2657521B2 (ja) 薄膜共振子の製造方法
CN115549637A (zh) 空气隙及其形成方法、体声波谐振器及其制造方法
JP2018534863A5 (https=)
CN113824420A (zh) 具有双环形结构电极的单晶薄膜体声波谐振器制备方法
JP2024508285A (ja) 圧電トランスデューサの製造方法及び圧電トランスデューサ