JP2024521573A5 - - Google Patents
Info
- Publication number
- JP2024521573A5 JP2024521573A5 JP2023574538A JP2023574538A JP2024521573A5 JP 2024521573 A5 JP2024521573 A5 JP 2024521573A5 JP 2023574538 A JP2023574538 A JP 2023574538A JP 2023574538 A JP2023574538 A JP 2023574538A JP 2024521573 A5 JP2024521573 A5 JP 2024521573A5
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- layer
- front surface
- donor substrate
- carrier substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2105848A FR3123759B1 (fr) | 2021-06-03 | 2021-06-03 | Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees |
| FR2105848 | 2021-06-03 | ||
| PCT/FR2022/051000 WO2022254131A1 (fr) | 2021-06-03 | 2022-05-25 | Procede de fabrication d'une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024521573A JP2024521573A (ja) | 2024-06-03 |
| JP2024521573A5 true JP2024521573A5 (https=) | 2025-04-17 |
Family
ID=77519224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023574538A Pending JP2024521573A (ja) | 2021-06-03 | 2022-05-25 | 改善された電気特性を有する、炭化ケイ素から作製された動作層を備える半導体構造体を製造するための方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20240312831A1 (https=) |
| EP (1) | EP4348701B1 (https=) |
| JP (1) | JP2024521573A (https=) |
| KR (1) | KR20240067221A (https=) |
| CN (1) | CN118302839A (https=) |
| FR (1) | FR3123759B1 (https=) |
| IL (1) | IL309011A (https=) |
| TW (1) | TW202303968A (https=) |
| WO (1) | WO2022254131A1 (https=) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6387375B2 (ja) * | 2016-07-19 | 2018-09-05 | 株式会社サイコックス | 半導体基板 |
| EP3584821B1 (en) * | 2017-02-16 | 2025-03-12 | Shin-Etsu Chemical Co., Ltd. | Compound semiconductor laminate substrate, method for manufacturing same, and semiconductor element |
-
2021
- 2021-06-03 FR FR2105848A patent/FR3123759B1/fr active Active
-
2022
- 2022-05-25 US US18/566,474 patent/US20240312831A1/en active Pending
- 2022-05-25 CN CN202280039520.6A patent/CN118302839A/zh active Pending
- 2022-05-25 JP JP2023574538A patent/JP2024521573A/ja active Pending
- 2022-05-25 KR KR1020237040244A patent/KR20240067221A/ko active Pending
- 2022-05-25 IL IL309011A patent/IL309011A/en unknown
- 2022-05-25 EP EP22731276.6A patent/EP4348701B1/fr active Active
- 2022-05-25 WO PCT/FR2022/051000 patent/WO2022254131A1/fr not_active Ceased
- 2022-05-26 TW TW111119672A patent/TW202303968A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI767788B (zh) | 工程基板結構 | |
| JP3900741B2 (ja) | Soiウェーハの製造方法 | |
| JP7542053B2 (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
| TWI489566B (zh) | 以暫時性連結製造半導體結構之製程 | |
| WO2007069442A1 (ja) | 貼り合わせ基板の製造方法 | |
| CN115023802B (zh) | 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法 | |
| TWI872240B (zh) | 耐極高溫之可分離臨時底材,以及從該底材移轉有用層之方法 | |
| CN114730699B (zh) | 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法 | |
| TWI798236B (zh) | 高熱傳導性之元件基板及其製造方法 | |
| CN115088063A (zh) | 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法 | |
| CN101558487A (zh) | 制造复合材料晶片的方法及相应的复合材料晶片 | |
| JP2024533774A5 (https=) | ||
| TW202318662A (zh) | 應用多晶碳化矽中間層將單晶碳化矽層移轉到多晶碳化矽載體底材上之方法 | |
| CN116868312A (zh) | 制造碳化硅基半导体结构和中间复合结构的方法 | |
| CN117083705A (zh) | 用于制备碳化硅基半导体结构和中间复合结构的方法 | |
| US20230128739A1 (en) | Cmp process applied to a thin sic wafer for stress release and damage recovery | |
| US20080268621A1 (en) | Method for manufacturing compound material wafer and corresponding compound material wafer | |
| JP2024521573A5 (https=) | ||
| US7605055B2 (en) | Wafer with diamond layer | |
| JP4802624B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
| JP5113182B2 (ja) | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 | |
| JP7371257B2 (ja) | 電気接点を形成するための方法および半導体デバイスを形成するための方法 | |
| TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| JP5053252B2 (ja) | 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法 | |
| TWI920243B (zh) | 用於製作碳化矽基半導體結構及中間複合結構之方法 |