JP2024046271A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2024046271A JP2024046271A JP2022151568A JP2022151568A JP2024046271A JP 2024046271 A JP2024046271 A JP 2024046271A JP 2022151568 A JP2022151568 A JP 2022151568A JP 2022151568 A JP2022151568 A JP 2022151568A JP 2024046271 A JP2024046271 A JP 2024046271A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- string
- transistor
- verify
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000015654 memory Effects 0.000 claims abstract description 160
- 238000012795 verification Methods 0.000 claims abstract description 15
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 101150056203 SGS3 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ベリファイ回数を削減し、性能を向上させることができる半導体記憶装置を提供する。
【解決手段】本実施形態の半導体記憶装置は、第1ビット線と、第2ビット線と、ソース線と、ワード線と、電圧生成回路と、ロウデコーダと、を有する。第1ビット線は、第1ストリングの一端に接続される。第2ビット線は、第2ストリングの一端に接続される。ソース線は、第1及び第2ストリングの他端に共通に接続される。ワード線は、メモリセルトランジスタのゲートに共通に接続される。電圧生成回路は、ベリファイ動作時に、第1のターゲットレベルに応じて第1のビット線に第1の電圧を印加し、第2のターゲットレベルに応じて第2ビット線に第2の電圧を印加し、ソース線に第3の電圧を印加する。ロウデコーダは、前記ベリファイ動作時に、ベリファイ対象のメモリセルトランジスタが接続されたワード線に第4の電圧を印加する。
【選択図】図5
【解決手段】本実施形態の半導体記憶装置は、第1ビット線と、第2ビット線と、ソース線と、ワード線と、電圧生成回路と、ロウデコーダと、を有する。第1ビット線は、第1ストリングの一端に接続される。第2ビット線は、第2ストリングの一端に接続される。ソース線は、第1及び第2ストリングの他端に共通に接続される。ワード線は、メモリセルトランジスタのゲートに共通に接続される。電圧生成回路は、ベリファイ動作時に、第1のターゲットレベルに応じて第1のビット線に第1の電圧を印加し、第2のターゲットレベルに応じて第2ビット線に第2の電圧を印加し、ソース線に第3の電圧を印加する。ロウデコーダは、前記ベリファイ動作時に、ベリファイ対象のメモリセルトランジスタが接続されたワード線に第4の電圧を印加する。
【選択図】図5
Description
本実施形態は、半導体記憶装置に関する。
半導体記憶装置の一種として、NAND型メモリが知られている。半導体記憶装置は、多値化が進むに伴いベリファイ回数が増大し、性能が低下する。
本実施形態は、ベリファイ回数を削減し、性能を向上させることができる半導体記憶装置を提供することを目的とする。
本実施形態の半導体記憶装置は、第1ビット線と、第2ビット線と、ソース線と、ワード線と、電圧生成回路と、ロウデコーダと、を有する。第1ビット線は、第1選択トランジスタ、複数のメモリセルトランジスタ、及び、第2選択トランジスタを含む第1ストリングの一端に接続される。第2ビット線は、第1選択トランジスタ、複数のメモリセルトランジスタ、及び、第2選択トランジスタを含む第2ストリングの一端に接続される。ソース線は、第1ストリングの他端及び第2ストリングの他端に共通に接続される。ワード線は、第1ストリング及び第2ストリングの同一行にあるメモリセルトランジスタのゲートに共通に接続される。電圧生成回路は、ベリファイ動作時に、ベリファイ動作の第1のターゲットレベルに応じて第1のビット線に第1の電圧を印加し、第2のターゲットレベルに応じて第2ビット線に第2の電圧を印加し、ソース線に第3の電圧を印加する。ロウデコーダは、前記ベリファイ動作時に、ベリファイ対象のメモリセルトランジスタが接続されたワード線に第4の電圧を印加する。
以下、図面を参照して本発明の実施形態について詳細に説明する。
(第1の実施形態)
(メモリシステムの構成)
図1は、メモリシステムの構成の一例を示すブロック図である。本実施形態のメモリシステム1は、メモリコントローラ3と不揮発性メモリ2とを備える。なお、不揮発性メモリ2は、複数のメモリチップを含む場合がある。メモリシステム1は、ホスト装置4と接続可能である。ホスト装置4は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。
(第1の実施形態)
(メモリシステムの構成)
図1は、メモリシステムの構成の一例を示すブロック図である。本実施形態のメモリシステム1は、メモリコントローラ3と不揮発性メモリ2とを備える。なお、不揮発性メモリ2は、複数のメモリチップを含む場合がある。メモリシステム1は、ホスト装置4と接続可能である。ホスト装置4は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。
メモリシステム1は、ホスト装置4が搭載されたマザーボード上に、メモリシステム1を構成する複数のチップを実装して構成してもよいし、メモリシステム1を1つのモジュールで実現するシステムLSI(Large-Scale Integrated Circuit)またはSoC(System-on-a-Chip)として構成してもよい。メモリシステム1の例としては、SDカードのようなメモリカード、SSD(Solid-State-Drive)、およびeMMC(embedded-Multi-Media-Card)などが挙げられる。
不揮発性メモリ2は、複数のメモリセルを備えたNAND型メモリであり、データを不揮発に記憶する。不揮発性メモリ2の具体的な構成については後述する。
メモリコントローラ3は、例えばホスト装置4からの命令に応答して、不揮発性メモリ2に対して書き込み(プログラムともいう)、読み出し、および消去などを命令する。また、メモリコントローラ3は、不揮発性メモリ2のメモリ空間を管理する。メモリコントローラ3は、ホストインターフェース(ホストI/F)回路10、プロセッサ11、RAM(Random Access Memory)12、バッファメモリ13、メモリインターフェース回路(メモリI/F)回路14、およびECC(Error Checking and Correcting)回路15などを備える。
ホストI/F回路10は、ホストバスを介してホスト装置4に接続され、ホスト装置4との間でインターフェース処理を行う。また、ホストI/F回路10は、ホスト装置4との間で、命令、アドレス、およびデータの送受信を行う。
プロセッサ11は、例えばCPU(中央処理装置)から構成される。プロセッサ11は、メモリコントローラ3全体の動作を制御する。例えば、プロセッサ11は、ホスト装置4から書き込み命令を受けた場合に、メモリI/F回路14を介して、ホスト装置4からの書き込み命令に応じた書き込み命令を不揮発性メモリ2に発行する。読み出しおよび消去の場合も同様である。また、プロセッサ11は、ウェアレベリングなど、不揮発性メモリ2を管理するための様々な処理を実行する。
RAM12は、プロセッサ11の作業領域として使用され、不揮発性メモリ2からロードされたファームウェアデータ、およびプロセッサ11が作成した各種テーブルなどを格納する。RAM12は、例えばDRAMまたはSRAMから構成される。
バッファメモリ13は、ホスト装置4から送信されたデータを一時的に保持するとともに、不揮発性メモリ2から送信されたデータを一時的に保持する。
メモリI/F回路14は、バスを介して不揮発性メモリ2に接続され、不揮発性メモリ2との間でインターフェース処理を行う。また、メモリI/F回路14は、不揮発性メモリ2との間で命令、アドレス、およびデータの送受信を行う。
ECC回路15は、データの書き込み時には、書き込みデータに対してエラー訂正符号を生成し、このエラー訂正符号を書き込みデータに付加してメモリI/F回路14に送る。また、ECC回路15は、データの読み出し時には、読み出しデータに対して、読み出しデータに含まれるエラー訂正符号を用いてエラー検出および/またはエラー訂正を行う。なお、ECC回路15は、メモリI/F回路14内に設けるようにしてもよい。
(不揮発性メモリの構成)
図2は、図1中の不揮発性メモリ2の一例を示すブロック図である。不揮発性メモリ2は、メモリセルアレイ20、入出力回路21、ロジック制御回路22、レジスタ23、制御回路24、電圧生成回路25、ロウデコーダ26、カラムデコーダ27、センスアンプユニット群28、およびデータレジスタ(データキャッシュ)29を備える。
図2は、図1中の不揮発性メモリ2の一例を示すブロック図である。不揮発性メモリ2は、メモリセルアレイ20、入出力回路21、ロジック制御回路22、レジスタ23、制御回路24、電圧生成回路25、ロウデコーダ26、カラムデコーダ27、センスアンプユニット群28、およびデータレジスタ(データキャッシュ)29を備える。
メモリセルアレイ20は、j個のブロックBLK0~BLK(j-1)およびブロックBLKXを備える。jは、1以上の整数である。複数のブロックBLKの各々は、複数のメモリセルトランジスタを備える。メモリセルトランジスタは、電気的に書き換え可能なメモリセルを構成する。メモリセルアレイ20には、メモリセルトランジスタに印加する電圧を制御するために、複数のビット線BL、複数のワード線WL、およびソース線CELSRCなどが配設される。ブロックBLKの具体的な構成については後述する。
入出力回路21およびロジック制御回路22は、バスを介して、メモリコントローラ3に接続される。入出力回路21は、メモリコントローラ3との間でバスを介して、信号DQ(例えばDQ0~DQ7)を送受信する。
ロジック制御回路22は、メモリコントローラ3からバスを介して、外部制御信号(例えば、チップイネーブル信号CEn、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、書き込みイネーブル信号WEn、読み出しイネーブル信号REn、およびライトプロテクト信号WPn)を受信する。信号名に付記されたnは、アクティブ・ローを示す。また、ロジック制御回路22は、バスを介して、メモリコントローラ3にレディー/ビジー信号R/Bnを送信する。
信号CEnは、不揮発性メモリ2が複数使用されるシステム構成において、特定の不揮発性メモリ2を選択し、イネーブルにするための信号である。信号CLEは、信号DQとして送信されるコマンドをレジスタ23にラッチすることを可能にする。信号ALEは、信号DQとして送信されるアドレスをレジスタ23にラッチすることを可能にする。信号WEnは、書き込みを可能にする。信号REnは、読み出しを可能にする。信号WPnは、書き込みおよび消去を禁止する。信号R/Bnは、基本動作コマンドを使用しているときは、不揮発性メモリ2が書き込み、読み出し、および消去動作をしていないレディー状態(外部からの命令を受け付けることが可能である状態)であるか、ビジー状態(外部からの命令を受け付けることができない状態)であるかを示す。
レジスタ23は、コマンドレジスタ、アドレスレジスタ、およびステータスレジスタなどを備える。コマンドレジスタは、コマンドを一時的に保持する。アドレスレジスタは、アドレスを一時的に保持する。ステータスレジスタは、不揮発性メモリ2の動作に必要なデータを一時的に保持する。レジスタ23は、例えばSRAMから構成される。
制御回路24は、レジスタ23からコマンドを受け、このコマンドに基づくシーケンスに従って不揮発性メモリ2を統括的に制御する。
電圧生成回路25は、不揮発性メモリ2の外部から電源電圧を受け、この電源電圧を用いて、書き込み動作、読み出し動作、および消去動作に必要な複数の電圧を生成する。電圧生成回路25は、生成した複数の電圧を、メモリセルアレイ20、ロウデコーダ26、およびセンスアンプユニット群28などに供給する。例えば、電圧生成回路25は、電圧VDDa及びVDDbをセンスアンプユニット群28に供給する。
ロウデコーダ26は、レジスタ23からロウアドレスを受け、このロウアドレスをデコードする。ロウデコーダ26は、デコードされたロウアドレスに基づいて、ワード線の選択動作を行う。なお、書き込みおよび読み出しの対象となるメモリセルトランジスタMTが接続されるワード線を選択ワード線と呼ぶ。そして、ロウデコーダ26は、選択されたブロックBLKに、書き込み動作、読み出し動作、および消去動作に必要な複数の電圧を転送する。
カラムデコーダ27は、レジスタ23からカラムアドレスを受け、このカラムアドレスをデコードする。カラムデコーダ27は、デコードされたカラムアドレスに基づいて、各ビット線BLに所定の電圧を供給する。
センスアンプユニット群28は、データの読み出し時には、メモリセルトランジスタからビット線に読み出されたデータを検知および増幅する。また、センスアンプユニット群28は、データの書き込み時には、書き込みデータをビット線BLに供給する。
データレジスタ29は、データの読み出し時には、センスアンプユニット群28から転送されたデータを一時的に保持し、これをシリアルに入出力回路21へ転送する。また、データレジスタ29は、データの書き込み時には、入出力回路21からシリアルに転送されたデータを一時的に保持し、これをセンスアンプユニット群28へ転送する。データレジスタ29は、SRAMなどで構成される。
(メモリセルアレイのブロック構成)
図3は、3次元構造のメモリセルアレイ20のブロックの構成の一例を示す図である。図3はメモリセルアレイ20を構成する複数のブロックのうちの1つのブロックBLKを示している。メモリセルアレイの他のブロックも図3と同様の構成を有する。
図3は、3次元構造のメモリセルアレイ20のブロックの構成の一例を示す図である。図3はメモリセルアレイ20を構成する複数のブロックのうちの1つのブロックBLKを示している。メモリセルアレイの他のブロックも図3と同様の構成を有する。
図示するように、ブロックBLKは、例えば4つのストリングユニットSU0~SU3(以下、これらを代表してストリングユニットSUという)を含む。また各々のストリングユニットSUは、複数のメモリセルトランジスタMT(MT0~MT7)と、選択ゲートトランジスタST1,ST2とを含むNANDストリングNSを有する。なお、NANDストリングNSに含まれるメモリセルトランジスタMTの個数は、図3では8個とするが、更に多数個であってもよい。選択ゲートトランジスタST1,ST2は、電気回路上は1つのトランジスタとして示しているが、構造上はメモリセルトランジスタと同じでもよい。また、選択ゲートトランジスタST1,ST2として、それぞれ複数の選択ゲートトランジスタを用いてもよい。さらに、メモリセルトランジスタMTと選択ゲートトランジスタST1,ST2との間には、ダミーセルトランジスタが設けられていてもよい。
メモリセルトランジスタMTは、選択ゲートトランジスタST1,ST2間において、直列接続されるようにして配置されている。一端側(ビット線側)のメモリセルトランジスタMT7が、選択ゲートトランジスタST1に接続され、他端側(ソース線側)のメモリセルトランジスタMT0が、選択ゲートトランジスタST2に接続されている。
ストリングユニットSU0~SU3の各々の選択ゲートトランジスタST1のゲートは、それぞれ選択ゲート線SGD0~SGD3(以下、これらを代表して選択ゲート線SGDという)に接続される。また、ストリングユニットSU0~SU3の各々の選択ゲートトランジスタST2のゲートは、それぞれ選択ゲート線SGS0~SGS3(以下、これらを代表して選択ゲート線SGSという)に接続される。なお、各ブロックBLK内にある複数の選択ゲートトランジスタST2のゲートは、共通の選択ゲート線SGSに接続されていてもよい。
同一のブロックBLK内にあるメモリセルトランジスタMT0~MT7のゲートは、それぞれワード線WL0~WL7に共通接続される。すなわち、ワード線WL0~WL7は、同一ブロックBLK内の複数のストリングユニットSU0~SU3間で共通に接続されているのに対し、選択ゲート線SGDは、同一ブロックBLK内であってもストリングユニットSU0~SU3毎に独立している。ブロックBLK内において同一行にあるメモリセルトランジスタMTiのゲートは、同一のワード線WLiに接続される。
各NANDストリングNSは、対応するビット線に接続されている。従って、各メモリセルトランジスタMTは、NANDストリングNSに含まれる選択ゲートトランジスタST1,ST2や他のメモリセルトランジスタMTを介して、ビット線に接続されている。一般に、同一のブロックBLK内にあるメモリセルトランジスタMTのデータは、一括して消去される。一方、データの読み出しおよび書き込みは、典型的には、1つのストリングユニットSUに配設された1本のワード線WLに共通接続された複数のメモリセルトランジスタMTに対して、一括して行われる。このような、1つのストリングユニットSU内でワード線WLを共有するメモリセルトランジスタMTの組を、セルユニットCUと呼ぶ。
セルユニットCUに対する書き込み動作は、ページを単位として実行される。例えば、各セルが、3ビット(8値)のデータを保持可能なTLC(Triple Level Cell)である場合、1つのセルユニットCUが、3ページ分のデータを保持することができる。各メモリセルトランジスタMTが保持することができる3ビットは、それぞれこの3ページに対応する。
(センスアンプユニットおよびデータレジスタの構成)
図4は、図2中のセンスアンプユニット群28およびデータレジスタ29の一例を示すブロック図である。
図4は、図2中のセンスアンプユニット群28およびデータレジスタ29の一例を示すブロック図である。
センスアンプユニット群28は、ビット線BL0~BL(m-1)に対応したセンスアンプユニットSAU0~SAU(m-1)(以下、これらを代表してセンスアンプユニットSAUという)を備える。各センスアンプユニットSAUは、センスアンプSA、およびデータラッチ回路SDL、ADL、BDL、CDLを備える。センスアンプSA、およびデータラッチ回路SDL、ADL、BDL、CDLは、互いにデータを転送可能なように接続される。
データラッチ回路SDL、ADL、BDL、CDLは、データを一時的に保持する。書き込み動作時には、センスアンプSAは、データラッチ回路SDLが保持するデータに応じて、ビット線BLの電圧を制御する。データラッチ回路ADL、BDL、CDLは、メモリセルトランジスタMTが2ビット以上のデータを保持する多値動作用に使用される。すなわち、データラッチ回路ADLは、Lowerページの書き込みデータを保持するために使用される。データラッチ回路BDLは、Middleページの書き込みデータを保持するために使用される。データラッチ回路CDLは、Upperページの書き込みデータを保持するために使用される。センスアンプユニットSAUが備えるデータラッチ回路の数は、1つのメモリセルトランジスタMTが保持するビット数に応じて決定される。
センスアンプSAは、読み出し動作時には、対応するビット線BLに読み出されたデータを検知し、データが0データであるか1データであるかを判定する。また、センスアンプSAは、書き込み動作時には、書き込みデータに基づいてビット線BLに電圧を印加する。
データレジスタ29は、センスアンプユニットSAU0~SAU(m-1)に対応した数のデータラッチ回路XDLを備える。データラッチ回路XDLは、入出力回路21に接続される。データラッチ回路XDLは、入出力回路21から送られた書き込みデータを一時的に保持し、また、センスアンプユニットSAUから送られた読み出しデータを一時的に保持する。より具体的には、入出力回路21とセンスアンプユニット群28との間のデータ転送は、1ページ分のデータラッチ回路XDLを介して行われる。入出力回路21が受信した書き込みデータは、データラッチ回路XDLを介して、データラッチ回路ADL、BDL、CDLのいずれかに転送される。センスアンプSAによって読み出された読み出しデータは、データラッチ回路XDLを介して、入出力回路21に転送される。
(センスアンプユニットの具体的な構成)
図5は、図4中のセンスアンプユニットSAUの具体的な構成の一例を示す回路図である。図5は、図4中のセンスアンプユニットSAUのうち、センスアンプユニットSAU0及びSAU1の構成と、センスアンプユニットSAU0及びSAU1に接続されるNANDストリングNSの一部の構成を示している。センスアンプユニットSAU0及びSAU1の構成は同じである。ただし、図5に示すように、センスアンプユニットSAU0には、電圧VDDaが供給され、センスアンプユニットSAU1には、電圧VDDbが供給される。すなわち、各センスアンプユニットSAU0及びSAU1には、電圧生成回路25により個別の電圧が与えられる。
図5は、図4中のセンスアンプユニットSAUの具体的な構成の一例を示す回路図である。図5は、図4中のセンスアンプユニットSAUのうち、センスアンプユニットSAU0及びSAU1の構成と、センスアンプユニットSAU0及びSAU1に接続されるNANDストリングNSの一部の構成を示している。センスアンプユニットSAU0及びSAU1の構成は同じである。ただし、図5に示すように、センスアンプユニットSAU0には、電圧VDDaが供給され、センスアンプユニットSAU1には、電圧VDDbが供給される。すなわち、各センスアンプユニットSAU0及びSAU1には、電圧生成回路25により個別の電圧が与えられる。
センスアンプユニットSAU0及びSAU1は、図5に示すように、センスアンプ部SA、並びにデータラッチ回路SDL、ADL、BDLおよびCDLを含んでいる。センスアンプ部SA並びにデータラッチ回路SDL、ADL、BDL、CDLおよびXDLは、互いにデータを受信可能なようにバスLBUSによって接続される。
データラッチ回路SDLは、例えばインバータ60,61およびnチャネルMOSトランジスタ62,63を含んでいる。インバータ60の入力ノードおよびインバータ61の出力ノードはノードLATに接続される。インバータ61の入力ノードおよびインバータ60の出力ノードはノード/LATに接続される。インバータ60,61によって、ノード/LAT,LATのデータが保持される。書き込みデータは、ノードLATに供給される。ノード/LATにおいて保持されるデータはノードLATに保持されるデータの反転データである。
トランジスタ62のドレイン・ソース路の一端はノード/LATに接続され、他端はバスLBUSに接続される。また、トランジスタ63のドレイン・ソース路の一端はノードLATに接続され、他端はバスLBUSに接続される。トランジスタ63のゲートには制御信号STLが入力され、トランジスタ62のゲートには制御信号STIが入力される。
なお、データラッチ回路ADL、BDL、CDLおよびXDLの回路構成はデータラッチ回路SDLと同様のため、説明を省略する。なお、センスアンプユニットSAUに供給される各種制御信号は、制御回路24から与えられるものである。
センスアンプ部SAは、例えば、pチャネルMOSトランジスタ50、nチャネルMOSトランジスタ51~58、およびキャパシタ59を含んでいる。
センスアンプ部SAは、読み出し動作において、対応するビット線BLに読み出されたデータをセンスして、読み出したデータが"0"であるか"1"であるかを判定する。また、センスアンプ部SAは、プログラム動作において、対応するビット線BLを書き込むデータ"0","1"に応じた電圧値に設定する。
センスアンプ部SAにおいて、プログラム動作には、トランジスタ50~54が関係する。内部電源電圧である電圧VDDa及びVDDbを供給する電源線とノードCOMとの間には、第2のトランジスタとしてのトランジスタ50のソース・ドレイン路およびトランジスタ51のドレイン・ソース路が直列接続される。また、ノードCOMと接地電圧である電圧VSSを供給するノードCELSRCとの間には、第3のトランジスタとしてのトランジスタ54のドレイン・ソース路が接続される。また、ノードCOMとビット線BLとの間には第1のトランジスタとしてのトランジスタ52のドレイン・ソース路およびトランジスタ53のドレイン・ソース路が直列接続される。
トランジスタ50,54のゲートはノード/LATに接続される。従って、"0"データに対応してノードLATがローレベル(以下、Lレベルという)の場合には、ノード/LATはハイレベル(以下、Hレベルという)に維持されており、トランジスタ50がオフでありトランジスタ54がオンである。逆に、"1"データに対応してノードLATがHレベルの場合には、ノード/LATはLレベルに維持されており、トランジスタ50がオンでありトランジスタ54がオフである。
プログラム動作時には、トランジスタ55,56のゲートにそれぞれ供給される制御信号HLL,XXLはLレベルであり、トランジスタ55,56はオフである。トランジスタ51に供給される制御信号BLXはHレベルであり、トランジスタ51はオンである。また、通常プログラム動作時には、制御信号BLC,BLSによって、トランジスタ52,53は導通する。
従って、"0"データがノードLATに保持されると、トランジスタ50はオフでトランジスタ54がオンとなって、ノードCELSRCからの電圧VSS(例えば0V)等のビット線電圧がビット線BLに供給される。また、"1"データがノードLATに保持されると、トランジスタ50はオンでトランジスタ54がオフとなって、トランジスタ52,53に与える制御信号BLC,BLSに応じて、例えば、2.5V等のビット線電圧がビット線BLに供給される。
(ベリファイ動作)
ベリファイ動作は、プログラム動作の後、メモリセルトランジスタMTのデータを読み出し、メモリセルトランジスタMTの閾値電圧が所望のレベルに達したか否かを判定する動作である。このベリファイ動作時には、センスアンプ部SAの全てのトランジスタ50~58およびキャパシタ59が関係する。トランジスタ50のドレインとノードCOMとの間にはトランジスタ55のドレイン・ソース路および56のドレイン・ソース路が直列接続される。また、バスLBUSと基準電位点との間には、トランジスタ58のドレイン・ソース路およびトランジスタ57のドレイン・ソース路が直列接続される。トランジスタ55のソースとトランジスタ56のドレインとはセンスノードSENに接続され、センスノードSENはトランジスタ57のゲートに接続される。トランジスタ55~58のゲートには、それぞれ制御信号HLL、XXL、センスノードSENの電圧または制御信号STBが印加される。
ベリファイ動作は、プログラム動作の後、メモリセルトランジスタMTのデータを読み出し、メモリセルトランジスタMTの閾値電圧が所望のレベルに達したか否かを判定する動作である。このベリファイ動作時には、センスアンプ部SAの全てのトランジスタ50~58およびキャパシタ59が関係する。トランジスタ50のドレインとノードCOMとの間にはトランジスタ55のドレイン・ソース路および56のドレイン・ソース路が直列接続される。また、バスLBUSと基準電位点との間には、トランジスタ58のドレイン・ソース路およびトランジスタ57のドレイン・ソース路が直列接続される。トランジスタ55のソースとトランジスタ56のドレインとはセンスノードSENに接続され、センスノードSENはトランジスタ57のゲートに接続される。トランジスタ55~58のゲートには、それぞれ制御信号HLL、XXL、センスノードSENの電圧または制御信号STBが印加される。
ここで、ベリファイ動作について、図6A、図6B及び図6Cを用いて具体的に説明する。図6A、図6B及び図6Cは、第1の実施形態のベリファイ動作の一例について説明するための説明図である。
以下の説明では、選択ストリングユニットSU0及びSU1のメモリセルトランジスタMT1がベリファイ対象のメモリセルトランジスタMTとする。選択ストリングユニットSU0のメモリセルトランジスタMT1は、ベリファイ動作のターゲットレベルがAレベルである。一方、選択ストリングユニットSU1のメモリセルトランジスタMT1は、ベリファイ動作のターゲットレベルがBレベルである。
制御回路24は、センスアンプユニットSAU0及びSAU1のトランジスタ50、51、52、53及び55をオンし、トランジスタ56をオフする。
電圧生成回路25は、ベリファイ動作のターゲットレベルがAレベルのメモリセルトランジスタMT1が接続されているビット線BL0に電圧VDDa(例えば、0.8V)を印加する。
一方、電圧生成回路25は、ベリファイ動作のターゲットレベルがBレベルのメモリセルトランジスタMT1が接続されているビット線BL1に電圧VDDb(例えば、0V)を印加する。
これにより、選択ストリングユニットSU0のセンスノードSENが0.8Vに充電され、選択ストリングユニットSU1のセンスノードSENが0Vに充電される。
次に、図6Bに示すように、制御回路24は、図6Aの状態から、トランジスタ51及び55をオフし、トランジスタ56をオンする。
ロウデコーダ26は、選択ゲート線SGD0及び選択ゲート線SGSに所定の電圧(例えば、2.5V)を印加し、選択ストリングユニットSU0及びSU1の選択ゲートトランジスタST1及びST2をオンさせる。
そして、ロウデコーダ26は、選択ワード線WLselにベリファイ電圧Vvfy1(例えば、1.3V)を印加し、非選択ワード線にベリファイ電圧Vvfy1よりも高い電圧VREAD(例えば、5V)を印加する。ベリファイ電圧Vvfy1は、ベリファイ動作のターゲットレベルに応じて変更される。ロウデコーダ26は、ベリファイ動作のターゲットレベルが上がるに従い、ベリファイ電圧Vvfy1よりも高いベリファイ電圧Vvfy2、Vvfy3、・・・、に上げる(図7参照)。
電圧生成回路25は、ソース線CELSRCに所定の電圧(例えば、1.6V)を印加する。
選択ストリングユニットSU0のメモリセルトランジスタMT1は、ゲート端子に1.3V、ソース端子に1.6V、ドレイン端子に0.8Vの電圧が印加される。これは、ゲート端子に0.5V、ソース端子に0.8V、ドレイン端子に0Vの電圧が印加されているものと等価である。
このため、選択ストリングユニットSU0のメモリセルトランジスタMT1は、閾値電圧Vtが0.4Vに対し、0.5Vのベリファイ電圧Vvfy1がゲート端子に入力されることと等価であるため、オンする。これにより、ソース線CELSRCからトランジスタ53、52および56を介してセンスノードSENに電流が流れ、センスノードSENの電圧が0.8Vから1.6Vに上昇する。
また、選択ストリングユニットSU1のメモリセルトランジスタMT1は、閾値電圧Vtが1.2Vに対して、1.3Vのベリファイ電圧Vvfy1がゲート端子に入力されるため、オンする。これにより、ソース線CELSRCからトランジスタ53、52および56を介してセンスノードSENに電流が流れ、センスノードSENの電圧が0Vから1.6Vに上昇する。
制御回路24は、センスノードSENが充電された場合、ベリファイがフェイルしたと判定する。制御回路24は、ベリファイがフェイルしたと判定したメモリセルトランジスタMTについては、書き込みが完了していないため、選択ワード線WLselに印加する電圧VPGMを前回のプログラム動作時よりも高くし、プログラム動作を行う。
図6Cは、プログラム動作により、選択ストリングユニットSU0のメモリセルトランジスタMT1の閾値電圧Vtが0.6V、選択ストリングユニットSU1のメモリセルトランジスタMT1の閾値電圧Vtが1.4Vに上昇した例を示している。プログラム動作後のベリファイ動作における動作状態(トランジスタのオン/オフや印加電圧)は図6Bの状態と同じである。
選択ストリングユニットSU0のメモリセルトランジスタMT1は、閾値電圧Vtが0.6Vに対し、0.5Vのベリファイ電圧Vvfy1がゲート端子に入力されることと等価であるため、オフする。これにより、センスアンプユニットSAU0のセンスノードSENは充電されず、0.8Vのまま変わらない。
また、選択ストリングユニットSU1のメモリセルトランジスタMT1は、閾値電圧Vtが1.4Vに対して、1.3Vのベリファイ電圧Vvfy1がゲート端子に入力されるため、オフする。これにより、センスアンプユニットSAU1のセンスノードSENは充電されず、0Vのまま変わらない。
制御回路24は、センスノードSENが充電されなかった場合、ベリファイがパスしたと判定する。制御回路24は、ベリファイがパスしたと判定したメモリセルトランジスタMTについては書き込み動作が完了したと判定し、以降のプログラム動作及びベリファイ動作を行わない。
図7は、プログラム動作とベリファイ動作において選択ワード線WLselに印加する電圧の変化の一例を示す説明図である。
書き込み動作は、プログラム動作とベリファイ動作との組み合わせが複数回繰り返されることによってデータが書き込まれる。この繰り返し動作を「ループ」と呼ぶ。プログラム電圧VPGMは、1回目のループが最も低い電圧値に設定され、ループが進むに従い大きな電圧値となる。
例えば、比較例のプログラム動作及びベリファイ動作において、3回目のループでは、ベリファイ動作のターゲットレベルがAレベル及びBレベルのメモリセルトランジスタMTに対してベリファイが行われる。
プログラム電圧VPGMの印加後に、Aレベルに対するベリファイを行うためのベリファイ電圧VvfyAを選択ワード線WLselに印加した状態で、AレベルのメモリセルトランジスタMTが書き込み不足セルである状態であるか、書き込み完了セルの状態であるかが判定される。
次に、Bレベルに対するベリファイを行うためのベリファイ電圧VvfyBを選択ワード線WLselに印加した状態で、BレベルのメモリセルトランジスタMTが書き込み不足セルである状態であるか、書き込み完了セルの状態であるかが判定される。
また、4回目のループでは、Aレベル及びBレベルのベリファイに続けて、Cレベルに対するベリファイが行われる。Cレベルに対しるベリファイでは、ベリファイ電圧VvfyCを選択ワード線WLselに印加した状態で、CレベルのメモリセルトランジスタMTが書き込み不足セルである状態であるか、書き込み完了セルの状態であるかが判定される。
このように、比較例のプログラム動作及びベリファイ動作では、複数のステートに応じてベリファイ動作を複数回行っている。
これに対し、本実施形態は、ベリファイ動作のターゲットレベルに応じてビット線BL0、BL1に印加する電圧を変更し、ソース線CELSRC側から電圧を印加してセンスノードSENを充電する。ベリファイ動作のターゲットレベルに応じてビット線BL0、BL1に異なる電圧VDDa、VDDbを与えることで、バックゲートバイアスを変え、1つのベリファイ電圧Vvfy1で複数の閾値を読み出す。
例えば、3回目のループでは、プログラム電圧VPGMの印加後に、Aレベル及びBレベルに対するベリファイを行うためのベリファイ電圧Vvfy1を選択ワード線WLselに印加した状態で、Aレベル及びBレベルのメモリセルトランジスタMTが書き込み不足セルである状態であるか、書き込み完了セルの状態であるかがそれぞれ判定される。
このように、本実施形態は、複数のステートのベリファイ動作を1回で行うことができるため、比較例に比べてベリファイ回数を少なくすることができる。この結果、本実施形態は、書き込み動作の時間を比較例に比べて短縮することができ、性能を向上させることができる。
なお、3つの以上のステートのベリファイ動作は、1回ではなく複数回に分割してもよい。図8は、プログラム動作とベリファイ動作において選択ワード線WLselに印加する電圧の変化の他の例を示す説明図である。
図8に示すように、本実施形態の4回目のループにおいて、ベリファイ電圧Vvfy1を選択ワード線WLselに印加した状態で、Aレベル及びBレベルのメモリセルトランジスタMTが書き込み不足セルである状態であるか、書き込み完了セルの状態であるかがそれぞれ判定される。
次に、Cレベルに対するベリファイを行うためのベリファイ電圧Vvfy2を選択ワード線WLselに印加した状態で、CレベルのメモリセルトランジスタMTが書き込み不足セルである状態であるか、書き込み完了セルの状態であるかが判定される。
このように、3つの以上のステートのベリファイ動作は、例えば2回のベリファイ動作に分割した場合でも、比較例に比べてベリファイ回数を少なくすることができる。このようなベリファイ動作においても、書き込み動作の時間を比較例に比べて短縮することができ、性能を向上させることができる。
(第2の実施形態)
次に、第2の実施形態について説明する。
図9は、第2の実施形態の不揮発性メモリ2Aの一例を示すブロック図である。なお、図9において、図2と同様の構成については同一の符号を付して説明を省略する。
次に、第2の実施形態について説明する。
図9は、第2の実施形態の不揮発性メモリ2Aの一例を示すブロック図である。なお、図9において、図2と同様の構成については同一の符号を付して説明を省略する。
不揮発性メモリ2Aは、図2の不揮発性メモリ2のメモリセルアレイ20及び電圧生成回路25に代わり、メモリセルアレイ20A及び電圧生成回路25Aを備える。
第1の実施形態のメモリセルアレイ20は、複数のビット線BLにソース線CELSRCが共通接続されていた。これに対し、本実施形態のメモリセルアレイ20Aは、ビット線BL毎にソース線CELSRCが分割されている。具体的には、後述する図10に示すように、ビット線BL0に対応してソース線CELSRCaが設けられ、ビット線BL1に対応してソース線CELSRCbが設けられている。
電圧生成回路25は、ソース線CELSRCa、及びCELSRCbに対して異なる電圧VDDc及びVDDdを印加する。
図10A、図10B及び図10Cは、第2の実施形態のベリファイ動作の一例について説明するための説明図である。
以下の説明では、選択ストリングユニットSU0及びSU1のメモリセルトランジスタMT1がベリファイ対象のメモリセルトランジスタMTとする。選択ストリングユニットSU0のメモリセルトランジスタMT1は、ベリファイ動作のターゲットレベルがAレベルである。一方、選択ストリングユニットSU1のメモリセルトランジスタMT1は、ベリファイ動作のターゲットレベルがBレベルである。
制御回路24は、センスアンプユニットSAU0及びSAU1のトランジスタ50、51、52、53及び55をオンし、トランジスタ56をオフする。
電圧生成回路25Aは、ベリファイ動作のターゲットレベルがAレベルのメモリセルトランジスタMT1が接続されているビット線BL0に電圧VDDa(例えば、1.1V)を印加する。また、電圧生成回路25Aは、ベリファイ動作のターゲットレベルがAレベルのメモリセルトランジスタMT1が接続されているソース線CELSRCaに電圧VDDc(例えば、0.8V)を印加する。
一方、電圧生成回路25Aは、ベリファイ動作のターゲットレベルがBレベルのメモリセルトランジスタMT1が接続されているビット線BL1に電圧VDDb(例えば、0.3V)を印加する。また、電圧生成回路25Aは、ベリファイ動作のターゲットレベルがBレベルのメモリセルトランジスタMT1が接続されているソース線CELSRCbに電圧VDDd(例えば、0V)を印加する。
ロウデコーダ26は、選択ゲート線SGD0及び選択ゲート線SGSに所定の電圧(例えば、2.5V)を印加し、選択ストリングユニットSU0及びSU1の選択ゲートトランジスタST1及びST2をオンさせる。
これにより、選択ストリングユニットSU0のセンスノードSENが1.1Vに充電され、選択ストリングユニットSU1のセンスノードSENが0.3Vに充電される。
次に、図10Bに示すように、制御回路24は、図10Aの状態から、トランジスタ55をオフし、トランジスタ56をオンする。
そして、ロウデコーダ26は、選択ワード線WLselにベリファイ電圧Vvfy1(例えば、1.3V)を印加し、非選択ワード線にベリファイ電圧Vvfy1よりも高い電圧VREAD(例えば、5V)を印加する。
選択ストリングユニットSU0のメモリセルトランジスタMT1は、ゲート端子に1.3V、ソース端子に1.1V、ドレイン端子に0.8Vの電圧が印加される。これは、ゲート端子に0.5V、ソース端子に0.3V、ドレイン端子に0Vの電圧が印加されているものと等価である。
このため、選択ストリングユニットSU0のメモリセルトランジスタMT1は、閾値電圧Vtが0.4Vに対し、0.5Vのベリファイ電圧Vvfy1がゲート端子に入力されることと等価であるため、オンする。これにより、センスノードSENからトランジスタ56、52および53を介してソース線CELSRCaに電流が流れ、センスノードSENの電圧が低下する。
また、選択ストリングユニットSU1のメモリセルトランジスタMT1は、閾値電圧Vtが1.2Vに対して、1.3Vのベリファイ電圧Vvfy1がゲート端子に入力されるため、オンする。これにより、センスアンプユニットSAU1のセンスノードSENは、センスノードSENからトランジスタ56、52および53を介してソース線CELSRCbに電流が流れ、センスノードSENの電圧が低下する。
制御回路24は、センスノードSENが放電された場合、ベリファイがフェイルしたと判定する。制御回路24は、ベリファイがフェイルしたと判定したメモリセルトランジスタMTについては、書き込みが完了していないため、選択ワード線WLselに印加する電圧VPGMを前回のプログラム動作時よりも高くし、プログラム動作を行う。
図10Cは、プログラム動作により、選択ストリングユニットSU0のメモリセルトランジスタMT1の閾値電圧Vtが0.6V、選択ストリングユニットSU1のメモリセルトランジスタMT1の閾値電圧Vtが1.4Vに上昇した例を示している。プログラム動作後のベリファイ動作における動作状態(トランジスタのオン/オフや印加電圧)は図10Bの状態と同じである。
選択ストリングユニットSU0のメモリセルトランジスタMT1は、閾値電圧Vtが0.6Vに対し、0.5Vのベリファイ電圧Vvfy1がゲート端子に入力されることと等価であるため、オフする。これにより、センスノードSENからソース線CELSRCaに電流が流れず、センスアンプユニットSAU0のセンスノードSENは放電されない。
また、選択ストリングユニットSU1のメモリセルトランジスタMT1は、閾値電圧Vtが1.4Vに対して、1.3Vのベリファイ電圧Vvfy1がゲート端子に入力されるため、オフする。これにより、センスノードSENからソース線CELSRCbに電流が流れず、センスアンプユニットSAU1のセンスノードSENは放電されない。
制御回路24は、センスノードSENが放電されなかった場合、ベリファイがパスしたと判定する。制御回路24は、ベリファイがパスしたと判定したメモリセルトランジスタMTについては書き込み動作が完了したと判定し、以降のプログラム動作及びベリファイ動作を行わない。
以上のように、本実施形態は、ビット線BL毎にソース線CELSRCを分割、具体的には、ビット線BL0及びBL1に対応して、ソース線CELSRCをソース線CELSRCa及びCELSRCbに分割する。そして、ベリファイ動作のターゲットレベルに応じてソース線CELSRCa、CELSRCbに異なる電圧VDDc、VDDdを与えることで、バックゲートバイアスを変え、1つのベリファイ電圧Vvfy1で複数の閾値を読み出す。
この結果、本実施形態の半導体記憶装置2Aは、第1の実施形態と同様に、ベリファイ回数を削減することできため、性能を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、一例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…メモリシステム、2,2A…不揮発性メモリ、3…メモリコントローラ、4…ホスト装置、10…ホストI/F回路、11…プロセッサ、12…RAM、13…バッファメモリ、14…メモリI/F回路、15…ECC回路、20,20A…メモリセルアレイ、21…入出力回路、22…ロジック制御回路、23…レジスタ、24…制御回路、25,25A…電圧生成回路、26…ロウデコーダ、27…カラムデコーダ、28…センスアンプユニット群、29…データレジスタ、50~58…トランジスタ、59…キャパシタ、SA…センスアンプ部、SAU…センスアンプユニット、SEN…センスノード。
Claims (4)
- 第1選択トランジスタ、複数のメモリセルトランジスタ、及び、第2選択トランジスタを含む第1ストリングの一端に接続される第1ビット線と、
第1選択トランジスタ、複数のメモリセルトランジスタ、及び、第2選択トランジスタを含む第2ストリングの一端に接続される第2ビット線と、
前記第1ストリングの他端及び前記第2ストリングの他端に共通に接続されるソース線と、
前記第1ストリング及び前記第2ストリングの同一行にあるメモリセルトランジスタのゲートに共通に接続されるワード線と、
ベリファイ動作時に、ベリファイ動作の第1のターゲットレベルに応じて前記第1のビット線に第1の電圧を印加し、第2のターゲットレベルに応じて前記第2ビット線に第2の電圧を印加し、前記ソース線に第3の電圧を印加する電圧生成回路と、
前記ベリファイ動作時に、ベリファイ対象のメモリセルトランジスタが接続された前記ワード線に第4の電圧を印加するロウデコーダと、
を有する半導体記憶装置。 - 前記第1ビット線に接続され、第1センスノードを備えた第1センスアンプと、
前記第2ビット線に接続され、第2センスノードを備えた第2センスアンプと、
前記第1センスノードが充電されたか否かに基づき、前記第1ストリングのベリファイ対象のメモリセルトランジスタのベリファイがパスしたか否かを判定し、前記第2センスノードが充電されたか否かに基づき、前記第2ストリングのベリファイ対象のメモリセルトランジスタのベリファイがパスしたか否かを判定する制御回路と、
を有する請求項1に記載の半導体記憶装置。 - 前記制御回路は、前記第1センスノードが充電された場合、前記第1ストリングのベリファイ対象のメモリセルトランジスタのベリファイがフェイルしたと判定し、前記第1センスノードが充電されなかった場合、前記第1ストリングのベリファイ対象のメモリセルトランジスタのベリファイがパスしたと判定する請求項2に記載の半導体記憶装置。
- 前記制御回路は、前記第2センスノードが充電された場合、前記第2ストリングのベリファイ対象のメモリセルトランジスタのベリファイがフェイルしたと判定し、前記第2センスノードが充電されなかった場合、前記第2ストリングのベリファイ対象のメモリセルトランジスタのベリファイがパスしたと判定する請求項2に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022151568A JP2024046271A (ja) | 2022-09-22 | 2022-09-22 | 半導体記憶装置 |
US18/460,262 US20240105272A1 (en) | 2022-09-22 | 2023-09-01 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022151568A JP2024046271A (ja) | 2022-09-22 | 2022-09-22 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024046271A true JP2024046271A (ja) | 2024-04-03 |
Family
ID=90359689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022151568A Pending JP2024046271A (ja) | 2022-09-22 | 2022-09-22 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240105272A1 (ja) |
JP (1) | JP2024046271A (ja) |
-
2022
- 2022-09-22 JP JP2022151568A patent/JP2024046271A/ja active Pending
-
2023
- 2023-09-01 US US18/460,262 patent/US20240105272A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240105272A1 (en) | 2024-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019036374A (ja) | 半導体記憶装置 | |
US10580501B2 (en) | Semiconductor memory device | |
TWI715937B (zh) | 半導體記憶裝置 | |
TWI698885B (zh) | 半導體記憶裝置 | |
KR100938045B1 (ko) | 불휘발성 메모리 소자의 테스트 방법 | |
TWI720522B (zh) | 半導體記憶裝置 | |
TW201729196A (zh) | 半導體儲存裝置、其抹除方法及編程方法 | |
US10026484B2 (en) | High-speed readable semiconductor storage device | |
US20230092551A1 (en) | Semiconductor storage device | |
JP2019200828A (ja) | 半導体記憶装置 | |
CN111326196B (zh) | 半导体存储装置 | |
JP2020155184A (ja) | 半導体記憶装置 | |
JP2010218623A (ja) | 不揮発性半導体記憶装置 | |
JP2006331618A (ja) | 半導体集積回路装置 | |
JP2023012706A (ja) | 半導体記憶装置 | |
JP2013246849A (ja) | メモリシステム | |
US20240105272A1 (en) | Semiconductor memory device | |
JP2021044032A (ja) | 半導体記憶装置 | |
US20230186984A1 (en) | Semiconductor memory device | |
JP6682471B2 (ja) | 半導体記憶装置 | |
JP2023136234A (ja) | 半導体記憶装置及びメモリシステム | |
JP2022051369A (ja) | 半導体記憶装置 | |
JP2020144966A (ja) | 半導体記憶装置 | |
CN118053466A (zh) | 半导体装置及其操作方法以及控制器的操作方法 | |
CN114974370A (zh) | 半导体存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20240520 |