JP2023522135A - 表示装置、表示パネル及びその製造方法 - Google Patents
表示装置、表示パネル及びその製造方法 Download PDFInfo
- Publication number
- JP2023522135A JP2023522135A JP2021530217A JP2021530217A JP2023522135A JP 2023522135 A JP2023522135 A JP 2023522135A JP 2021530217 A JP2021530217 A JP 2021530217A JP 2021530217 A JP2021530217 A JP 2021530217A JP 2023522135 A JP2023522135 A JP 2023522135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrode
- insulating layer
- pixel defining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 803
- 239000000758 substrate Substances 0.000 claims abstract description 330
- 239000002346 layers by function Substances 0.000 claims abstract description 111
- 238000000926 separation method Methods 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 238000005538 encapsulation Methods 0.000 claims description 32
- 230000007423 decrease Effects 0.000 claims description 5
- 238000013459 approach Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 56
- 238000002347 injection Methods 0.000 description 22
- 239000007924 injection Substances 0.000 description 22
- 238000000605 extraction Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000007789 sealing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000003086 colorant Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000005525 hole transport Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000000956 alloy Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 240000001973 Ficus microcarpa Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000007779 soft material Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80521—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
本発明は、表示装置、表示パネル及びその製造方法を提供し、上記表示パネルは、基板(1)、第1絶縁層(2)、第1電極層(3)、画素定義層(4)、発光機能層(5)、及び第2電極(6)を含み、第1絶縁層(2)は、基板(1)の一側に設けられ、第1絶縁層(2)は、アレイ状に分布された複数の画素領域(202)と、画素領域202を分離する分離領域(201)とを有し、第1電極層(3)は、基板(1)から離れた第1絶縁層(2)の表面に設けられ、複数の第1電極(31)を含み、第1絶縁層(2)上の各第1電極(31)の正投影は、各画素領域(202)内に位置し、画素定義層(4)は、基板(1)から離れた第1絶縁層(2)の表面に設けられ、各第1電極(31)を露出させ、画素定義層(4)は、分離領域(201)に対応する領域に画素定義溝(41)が形成され、画素定義溝(41)の中央部は、基板(1)から離れる方向に向かって突出された第1突起(42)を有し、第1突起(42)の側壁と画素定義溝(41)の側壁との間にサブ溝(40)が形成されている。発光機能層(5)は、画素定義層(4)と、画素定義層(4)により露出された第1電極(31)及び第1絶縁層(2)とを覆い、第2電極(6)は、発光機能層(5)を覆う。
Description
(関連出願の相互参照)
本願は、出願日が2020年4月21日であって、出願番号がPCT/CN2020/085955であり、発明の名称が「表示装置、表示パネル及びその製造方法」であるPCT出願に基づき優先権を主張し、当該PCT出願の内容のすべてを本願に援用する。
本願は、出願日が2020年4月21日であって、出願番号がPCT/CN2020/085955であり、発明の名称が「表示装置、表示パネル及びその製造方法」であるPCT出願に基づき優先権を主張し、当該PCT出願の内容のすべてを本願に援用する。
本発明は、表示技術の分野に関し、特に、表示装置、表示パネル及び表示パネルの製造方法に関する。
現在、OLED(Organic Light-Emitting Diode、有機発光ダイオード)表示パネルがますます広く使用されている。OLED表示パネルにおいて、発光素子は、通常、アレイ状に分布された複数のOLED発光素子を含む。各発光素子は、画像を表示するために、独立的に発光することができる。ただし、製造プロセス上の原因により、OLED発光素子の発光安定性を改善する必要がある。
なお、上記の背景技術に開示された情報は、本発明の背景に対する理解を高めるためにのみ使用されるものであるので、当業者に知られている従来技術を構成しない情報を含むことができる。
本発明は、上記の従来技術の欠点を克服するためのものであり、表示装置、表示パネル及び表示パネルの製造方法を提供することを目的とする。
本発明の一態様によれば、表示パネルが提供される。前記表示パネルは、
基板と、
前記基板の一側に設けられる第1絶縁層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ複数の第1電極を含む第1電極層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ前記各第1電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う発光機能層と、
前記発光機能層を覆う第2電極と、を含み、ここで、前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置し、前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成される。
基板と、
前記基板の一側に設けられる第1絶縁層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ複数の第1電極を含む第1電極層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ前記各第1電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う発光機能層と、
前記発光機能層を覆う第2電極と、を含み、ここで、前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置し、前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成される。
本発明の一例示的な実施例では、前記第1突起の2つの側壁は、前記基板に向かって拡張する傾斜面であり、前記画素定義溝の2つの側壁は、前記基板に向かって縮小する傾斜面である。
本発明の一例示的な実施例では、前記第1突起の側壁の勾配は、前記画素定義溝の側壁の勾配と異なる。
本発明の一例示的な実施例では、前記第1突起の厚さは、前記画素定義溝の深さより小さい。
本発明の一例示的な実施例では、前記第1絶縁層上の前記画素定義溝の中央部の正投影は、前記分離領域内に位置する。
本発明の一例示的な実施例では、前記画素定義層は、離隔部及び延長部を含み、前記離隔部は、前記第1電極以外の領域に位置し、前記画素定義溝は、少なくとも一部が前記離隔部に設けられ、前記延長部は、前記離隔部に接続され、前記基板から離れた前記第1電極の表面まで延び、且つ前記第1電極を完全に覆わない。
本発明の一例示的な実施例では、任意の一つの前記第1電極を覆う延長部の幅は、隣接する2つの前記第1電極の間に位置する離隔部の幅より小さい。
本発明の一例示的な実施例では、少なくとも2つの前記第1電極の厚さは異なる。
本発明の一例示的な実施例では、前記画素定義溝の最大深さは、前記発光機能層と前記第1電極の厚さの合計の60%以下である。
本発明の一態様によれば、表示パネルが提供される。前記表示パネルは、
基板と、
前記基板の一側に設けられる第1絶縁層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ複数の第1電極を含む第1電極層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ前記各第1電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う発光機能層と、
前記発光機能層を覆い、且つ凹部と、前記凹部により分離された複数の平滑部とを含む第2電極と、を含み、ここで、前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、前記凹部の中央部は、第2突起を有し、前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される。
基板と、
前記基板の一側に設けられる第1絶縁層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ複数の第1電極を含む第1電極層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、且つ前記各第1電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う発光機能層と、
前記発光機能層を覆い、且つ凹部と、前記凹部により分離された複数の平滑部とを含む第2電極と、を含み、ここで、前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、前記凹部の中央部は、第2突起を有し、前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される。
本発明の一例示的な実施例では、前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第1絶縁層上の前記各第1電極の正投影は、前記各第1電極内に位置し、
前記画素定義層は、前記各第1電極を露出させ、且つ前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記画素定義溝内に位置する。
前記画素定義層は、前記各第1電極を露出させ、且つ前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記画素定義溝内に位置する。
本発明の一例示的な実施例では、前記基板に最も近い前記サブ凹みの点は、前記第1絶縁層上の正投影において前記サブ溝内に位置する。
本発明の一例示的な実施例では、前記凹部は、第1側面及び第2側面を含み、前記第1側面及び前記第2側面は、対向になるように前記第2突起の両側に接続され、且つ前記第1側面及び前記第2側面は、前記基板に向かって縮小する。
本発明の一例示的な実施例では、前記第2突起は、第1傾斜面と、第2傾斜面と、前記第1傾斜面と前記第2傾斜面と間に接続される接続面とを含み、前記接続面は、前記第1側面及び前記第2側面の底辺において、前記基板から離れた一側に位置し、前記第1傾斜面は、前記第1側面の底辺に接続され、前記第2傾斜面は、前記第2側面の底辺に接続される。
本発明の一例示的な実施例では、前記第1側面及び前記第2側面に対応する前記第2電極の領域の最小厚さは、前記第1傾斜面及び前記第2傾斜面に対応する前記第2電極の領域の最小厚さより大きい。
本発明の一例示的な実施例では、前記画素定義層は、離隔部及び延長部を含み、前記離隔部は、前記第1電極以外の領域に位置し、前記画素定義溝は、前記離隔部に設けられ、前記延長部は、前記離隔部に接続され、前記基板から離れた前記第1電極の表面まで延び、且つ前記第1電極を完全に覆わず、
前記第2電極は、前記基板から離れる方向に向かって突出された突起部をさらに有し、前記平滑部は、前記突起部を介して前記凹部と接続され、前記基板上の前記突起部の正投影と前記基板上の前記延長部の正投影は少なくとも部分的に重なっている。
前記第2電極は、前記基板から離れる方向に向かって突出された突起部をさらに有し、前記平滑部は、前記突起部を介して前記凹部と接続され、前記基板上の前記突起部の正投影と前記基板上の前記延長部の正投影は少なくとも部分的に重なっている。
本発明の一例示的な実施例では、前記凹部の両側に接続される2つの前記突起部において、前記基板に最も遠い1つの前記突起部の点と前記基板との間の距離は、前記基板から最も遠い他の1つの前記突起部の点と前記基板との間の距離と異なる。
本発明の一例示的な実施例では、前記表示パネルは、
前記第2電極を覆い、且つ前記凹部に対応する領域にピットを形成する第1封止層(encapsulation layer)をさらに含む。
前記第2電極を覆い、且つ前記凹部に対応する領域にピットを形成する第1封止層(encapsulation layer)をさらに含む。
本発明の一例示的な実施例では、前記ピットの2つの側壁は、前記基板に近づく方向に向かって縮小し接続される。
本発明の一態様によれば、表示パネルの製造方法が提供される。前記製造方法は、
基板の一側に第1絶縁層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に画素定義層を形成し、且つ前記各第1電極を露出させるステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第2電極を形成するステップと、を含み、ここで、前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置し、前記分離領域に対応する前記画素定義層の領域には、画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う。
基板の一側に第1絶縁層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に画素定義層を形成し、且つ前記各第1電極を露出させるステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第2電極を形成するステップと、を含み、ここで、前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置し、前記分離領域に対応する前記画素定義層の領域には、画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う。
本発明の一態様によれば、表示パネルの製造方法が提供される。前記製造方法は、
基板の一側に第1絶縁層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、第1電極層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成するステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第2電極を形成するステップと、を含み、ここで、前記第1電極層は、複数の第1電極を含み、前記画素定義層は、前記各第1電極を露出させ、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆い、前記第2電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、前記凹部の中央部は、第2突起を有し、前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される。
基板の一側に第1絶縁層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、第1電極層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成するステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第2電極を形成するステップと、を含み、ここで、前記第1電極層は、複数の第1電極を含み、前記画素定義層は、前記各第1電極を露出させ、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆い、前記第2電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、前記凹部の中央部は、第2突起を有し、前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される。
本発明の一態様によれば、上記のいずれかに記載の表示パネルを含む表示装置が提供される。
なお、前記一般的な記載及び後述の詳細な記載は、単なる例示的で解釈的な記載であり、本発明を限定しない。
以下の図面は、明細書に組み入れて本明細書の一部分を構成し、本発明に該当する実施例を例示するとともに、明細書とともに本発明の原理を解釈する。なお、以下の記載における図面はただ本発明の一部の実施例に過ぎず、当業者の場合、創造的な労働を付与しない前提で、これらの図面によって他の図面を得ることができる。
以下、添付の図面を参照しながら、例示的な実施形態をより完全に説明する。しかしながら、例示的な実施形態は、様々な形態で実施されることができ、且つ本明細書に記載の実施形態に限定されると解釈されるべきではない。逆に、これらの実施形態は、本発明が包括的且つ完全であり、例示的な実施形態の概念を当業者に完全に伝えるように提供される。図中の同じ符号は、同じ又は類似の構造を示しているので、それらの詳細な説明を省略する。また、図面は本発明の概略図にすぎず、必ずしも一定の縮尺で描かれているわけではない。
「1つ」、「一」、「この」、「前記」及び「少なくとも1つ」という用語は、1つ又は複数の要素/コンポーネントなどの存在を示すために使用され、「含む」及び「有する」という用語は、制限のない包含を意味するために使用され、挙げられた要素/コンポーネントなどに加えて、他の要素/コンポーネントなどが存在する可能性があることを意味し、「第1」、「第2」及び「第3」などの用語は、記号としてのみ使用され、オブジェクトの数を制限するものではない。
関連技術において、OLED表示パネルは、駆動バックプレーン、複数の第1電極、画素定義層、発光機能層、第2電極、及びカラーフィルタ層を含む。ここで、第1電極は、駆動バックプレーン上にアレイ状に分布され、画素定義層は、第1電極が設けられた駆動バックプレーンの表面に設けられ、且つ各第1電極を露出させ、発光機能層は、画素定義層と、駆動バックプレーンから離れた第1電極の表面とを覆い、第2電極は、駆動バックプレーンから離れた発光機能層の表面を覆うので、画素定義層により、複数の発光素子を定義することができる。駆動信号の駆動によって、第1電極により注入された正孔及び第2電極により注入された電子は、発光機能層に入って励起子を形成し、励起子の放出遷移が光子を放出して、エレクトロルミネッセンスを形成する。カラーフィルタ層は、駆動バックプレーンから離れた第2電極の一側に設けられ、且つ各発光素子と1対1で対応する複数のフィルタ領域を有し、各フィルタ領域及びそれに対応する発光素子は、サブ画素として使用することができる。
画素定義層の厚さは、第1電極の厚さより大きいので、蒸着プロセスによって発光機能層を形成する場合、第1電極と画素定義層との接合部、即ち発光素子のエッジで発光機能層が凹むので、これに応じて第2電極に凹み領域が形成され、第2電極の凹み領域と第1電極との間の距離が近くなり、先端放電発生しやすく、また短絡さえ発生しやすく、発光素子の安定性に影響を与えるので、表示パネルが安定に発光しにくくなる。同時に、第2電極の凹み領域は、第1電極に対応するので、同様に光を放出するが、凹み領域の形態は、平面構造ではなく、駆動バックプレーンに向かって凹む構造であるので、この凹み領域の範囲内で放出される光が散乱状態になり、且つ少なくとも一部の光が隣接するサブ画素に偏るので、隣接するサブ画素の発光が互いに干渉し、表示効果に影響を与える。
発光機能層は、第1電極と画素定義層との接合部で凹むので、第2電極は、この凹みに対応する領域に凹み領域を形成し、この凹み領域は第1電極に直接に面し、即ち、駆動バックプレーン上の凹み領域の正投影は、第1電極内に位置することにより、両者の間に先端放電が発生し、また短絡さえ発生する可能性がある。同時に、凹み領域は発光し、且つ凹み領域の形態が曲がり形状であるので、それから放出される光が散乱状態を形成する。したがって、隣接するサブ画素の発光を妨害する。
また、発光機能層は、全体的に連続したフィルム層であるので、サブ画素が互いに接続され、発光機能層のフィルム層(正孔注入層を含むが、これに限定されない。)の少なくとも一部は、隣接するサブ画素間のクロストークを引き起こす。特に、直列型OLED表示パネルの場合、発光機能層は、複数の発光ユニット層を含み、隣接する二つの発光ユニット層は、電荷発生層を介して直列に接続される。ただし、電荷発生層は、優れた電荷伝導特性を備えているので、隣接するサブ画素の間のクロストークを引き起こし、発光効果に影響を与える。
上記の関連技術における少なくとも1つの技術的問題を解決するために、本発明の実施形態は、様々な表示パネルを提供する。
第1表示パネル
図1及び図2に示すように、表示パネルは、基板1、第1絶縁層2、第1電極層3、画素定義層4、発光機能層5、及び第2電極6を含んでもよい。
図1及び図2に示すように、表示パネルは、基板1、第1絶縁層2、第1電極層3、画素定義層4、発光機能層5、及び第2電極6を含んでもよい。
ここで、第1絶縁層2は、基板1の一側に設けられ、且つ基板1から離れた第1絶縁層2の表面には、第1絶縁層2上で複数の画素領域202を分割するための複数の分離溝201が設けられ、且つ各画素領域202は、アレイ状に分布される。
第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つアレイ状に分布された複数の第1電極31を含む。第1絶縁層2上の各第1電極31の正投影は、1対1で対応するに各画素領域202内に位置する。第1電極31は、平坦な中間部310と、中間部310を取り囲むエッジ部311とを含む。エッジ部311は、中間部310を取り囲む平坦部3110と、中間部310と平坦部3110との間に接続される傾斜部3111とを含む。平坦部3110の厚さは、中間部310の厚さより小さい。
画素定義層4は、基板1から離れた第1絶縁層2の表面に設けられ、且つ中間部310の少なくとも一部の領域を露出させる。
発光機能層5は、画素定義層4と、画素定義層4により露出された中間部310及び第1絶縁層2とを覆う。
第2電極6は、発光機能層5を覆う。
本発明の実施形態の表示パネルにおいて、画素定義層4により露出された各第1電極31の中間部310の領域とそれに対応する発光機能層5及び第2電極6は、発光するための発光素子を構成することができる。
第1絶縁層2上の第1電極31の正投影は、1対1で対応するように各画素領域202内に位置するので、分離溝201が第1電極31の外に位置する。発光機能層5を形成する場合、発光機能層5は、分離溝201の位置で基板1に向かって凹むことができるので、第2電極6がこの凹み部分に凹部61を形成する。また、第1絶縁層2上の凹部61の正投影は、少なくとも一部が第1電極31の中間部310の外に位置し、即ち発光素子の外に位置する。したがって、第2電極6の凹部61の位置は、分離溝201により制限されるので、凹部61と中間部310との間の先端放電だけでなく、短絡さえも防止することができ、発光素子の安定した発光を確保するのに有利である。同時に、凹部61の範囲内の発光を低減し、また回避することさえでき、隣接する発光素子の発光の相互干渉を低減することができる。
図2に示すように、図2は、本発明の第1表示パネルの一実施形態の部分的の電子顕微鏡写真である。第1絶縁層2上の凹部61の正投影は、少なくとも一部が第1電極31の範囲外に位置しているので、第1電極31との間の先端放電のリスクを低減することができることがわかる。同時に、凹部61の発光を低減し、また回避することさえでき、隣接するサブ画素への干渉を防止することができる。
以下、本発明の実施形態の第1表示パネルの各部分を詳細に説明する。
図1に示すように、基板1の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよいし、ガラスなどの他の硬質又は軟質材質であってもよい。
本発明の幾つかの実施形態では、基板1上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の1つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層7、ゲート電極8、第2絶縁層9、及び第1配線層10をさらに含む。ここで、基板1の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい。また、基板1は、活性領域101と、活性領域101の両端に位置するソース電極1011及びドレイン電極1012とを含む。ゲート絶縁層7は、活性領域101を覆い、ゲート電極8は、基板1から離れたゲート絶縁層7の表面に設けられ、ゲート電極8の材質は、ポリシリコン材質を含んでもよい。第2絶縁層9は、ゲート電極8及び基板1を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも1つを含んでもよい。第1配線層10は、基板1から離れた第2絶縁層9の表面に設けられ、且つゲート電極8、ソース電極1011及びドレイン電極1012は、すべてタングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続される。
また、表示パネルは、第3絶縁層11及び第2配線層12をさらに含んでもよい。第3絶縁層11は、第1配線層10及び第2絶縁層9を覆う。第2配線層12は、基板1から離れた第3絶縁層11の表面に設けられる。第2配線層12の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続されてもよいが、ここで特に限定しない。
図1に示すように、第1絶縁層2は、基板1の一側に設けられる。本発明の幾つかの実施形態では、第1絶縁層2は、第2配線層12を覆うことができる。第1電極31は、タングステン又は他の金属で充填されたビアホールを介して第2配線層12に接続されてもよい。第1絶縁層2の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも1つを含んでもよく、もちろん、他の絶縁材質をさらに含んでもよい。例えば、第1絶縁層2は、研磨プロセスによって平坦化を実現することができる。
基板1から離れた第1絶縁層2の表面には、複数の分離溝201が開口されてもよい。分離溝201の深さは、第1絶縁層2の厚さより小さい。即ち、分離溝201は、深さ方向に第1絶縁層2を貫通しない。分離溝201により、第1絶縁層2上で複数の画素領域202を分割することができる。また、各画素領域202は、アレイ状に分布される。
基板1上の画素領域202の正投影の形状は、長方形、五角形、六角形又は他の多角形であってもよい。もちろん、円形又は他の形状であってもよく、ここでは特に限定をしない。同時に、異なる画素領域202の形状及びサイズは異なっていてもよい。
本発明の幾つかの実施形態では、例えば、分離溝201は、第1分離溝及び第2分離溝を含んでもよい。ここで、第1分離溝の数は複数であり、且つ各第1分離溝は、第1方向に沿って直線的に延び、第2方向に沿って離間して分布される。第2分離溝の数は複数であり、且つ各第2分離溝は、第2方向に沿って直線的に延び、第1方向に沿って離間して分布される。第1方向と第2方向は、互いに交差する方向である。例えば、第1方向と第2方向は、互いに垂直する方向である。したがって、交錯している第1分離溝及び第2分離溝により、第1絶縁層2上でアレイ状に分布された複数の画素領域202を分割することができる。
本発明の他の実施形態では、第1分離溝及び第2分離溝は、曲線又は破線の軌跡に沿って延びてもよく、これにより、他の形状の画素領域202を分割することができる。
各分離溝201は、対向する2つの側壁2011と、2つの側壁2011の間に接続される底壁2012とを含んでもよい。ここで、2つの側壁2011は、平行に設置されてもよく、即ち、基板1に垂直する方向において、2つの側壁2011とその延長面は交差しない。あるいは、2つの側壁2011は、所定の角度で設置されてもよい。
図3に示すように、底壁2012は、基板1から離れた第1絶縁層2の表面に略平行になることができる。あるいは、図1に示すように、底壁2012は、基板1から離れる方向に突出された曲面であってもよく、この曲面の曲率及び形状は、ここで特に限定しない。また、基板1に垂直する断面において、底壁2012の輪郭は、略円弧形状、放物線形状又は波線形状をなしてもよい。もちろん、他の規則的又は不規則な形状であってもよく、基板1から離れる方向に向いて突出されていればよい。
本発明の幾つかの実施形態では、2つの側壁2011は、底壁2012に近づく方向に向かって縮小する。即ち、2つの側壁2011間の間隔は、底壁2012に近づく方向に向かって徐々に減少される。これにより、側壁2011は、基板1から離れた第1絶縁層2の表面に対して勾配を形成する。この勾配は、側壁2011と基板1から離れた第1絶縁層2の表面との間の角度である。さらに、この勾配は、70°以上90°以下である。例えば、この傾斜は、70°、80°及び90°などであってもよい。
本発明の幾つかの実施形態では、分離溝201の2つの側壁2011間の最大間隔Sは、0.2μm~0.7μmであってもよく、例えば、0.2μm、0.3μm、0.5μm又は0.7μmなどであってもよい。
図1に示すように、第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つアレイ状に分布された複数の第1電極31を含む。第1絶縁層2上の各第1電極31の正投影は、1対1で対応するように各画素領域202内に位置する。即ち、基板1上の各第1電極31の正投影の境界は、1対1で対応するように、基板1上の各画素領域202の正投影の境界内に位置する。各画素領域202上には、1つの第1電極31のみが設置される。画素領域202は、分離溝201により分離され、第1電極31は、画素領域202上に位置するので、分離溝201は、第1電極31の外に位置する。第1絶縁層2上の各第1電極31の正投影の形状は、それが位置している画素領域202の形状と同じであってもよい。第1電極31の境界は、それが位置している画素領域202内に位置する。
基板1に平行する方向において、少なくとも1つの第1電極31は、中間部310と、中間部310を取り囲むエッジ部311とを含んでもよい。ここで、中間部310は平坦な構造である。即ち、中間部310は、基板1から離れた第1絶縁層2の表面に略平行になる。
本発明の幾つかの実施形態では、基板1上の各第1電極31の中間部310の正投影の境界は、基板1上の前記中間部310が位置している画素領域202の正投影の境界内に位置してもよい。即ち、基板1上の中間部310の正投影の境界と基板1上の前記中間部310が位置している画素領域202の正投影の境界の間は、0ではない間隔Lを有する。さらに、この間隔Lは0.15μm以上である。例えば、この間隔は、0.15μm、0.2μm、0.25μmなどであってもよい。
エッジ部311は、平坦部3110及び傾斜部3111を含んでもよい。ここで、平坦部3110は、基板1から離れた第1絶縁層2の表面に位置し、中間部310を取り囲むように設置される。また、平坦部3110は、基板1から離れた第1絶縁層2の表面に略平行になる。同時に、平坦部3110の厚さは、中間部310の厚さより小さい。本発明の幾つかの実施形態では、基板1上の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界の間は、0ではない間隔を有する。もちろん、基板1上の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界は、重なる。
傾斜部3111は、中間部310と平坦部3110との間に接続される。即ち、傾斜部3111は、中間部310を取り囲み、平坦部3110は、傾斜部3111を取り囲むように設置される。本発明の幾つかの実施形態では、基板1から離れた第1絶縁層2の表面に対する傾斜部3111の勾配は、30°以上である。この勾配は、傾斜部3111の表面と基板1から離れた第1絶縁層2の表面との間の角度である。
第1電極31は、第1導電層320、第2導電層321及び第3導電層322を含む。第1導電層320は、基板1から離れた第1絶縁層2の表面に設けられる。第2導電層321は、基板1から離れた第1導電層320の表面に設けられる。第3導電層322は、基板1から離れた第2導電層321の表面に設けられ、所定の勾配で第1絶縁層2まで延びる。これにより、第1導電層320及び第2導電層321を被覆するので、第1導電層320及び第2導電層321を保護することができる。
第1電極31の中間部310は、基板1から離れた第2導電層321の表面に領域第3導電層322を位置させるための領域、第1導電層320及び第2導電層321を含み、エッジ部311は、第1導電層320及び第2導電層321のエッジが第3導電層322により被覆される領域、即ち第1絶縁層2に向かって延びる領域を含む。例示的に、第1導電層320の材質は、チタン(Ti)を含み、第2導電層321の材質は、銀(Ag)を含み、第3導電層322の材質は、酸化インジウムスズ(ITO)を含んでもよく、もちろん、他の材質を使用してもよい。
図1に示すように、画素定義層4は絶縁材質であり、且つ第1電極層3とともに基板1から離れた第1絶縁層2の表面に設けられる。同時に、画素定義層4は、第1電極31の中間部310の少なくとも一部の領域を露出させる。画素定義層4により露出された中間部310は、対応する発光機能層5及び第2電極6とともに発光素子を構成することができる。
本発明の幾つかの実施形態では、各第1電極31は、それが位置している画素領域202を完全に覆わない。また、基板1上の第1電極31の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界の間は、所定の間隔を有する。画素定義層4は、分離溝201の側壁2011及び底壁2012まで延びる。即ち、画素定義層4は、第1電極31により覆われていない画素領域202にぴったりと結合される。これにより、画素定義層4は、分離溝201に対応する領域で凹む。画素定義層4には、各中間部310の少なくとも一部の領域を1対1で対応するように露出させる複数の開口401が設けられる。したがって、画素定義層4により発光素子の発光範囲を限定することができる。
図5及び図6に示すように、本発明の幾つかの実施形態では、画素定義層4の開口401は、六角形又は他の多角形構造であってもよい。第1電極31も多角形構造であり、開口401の形状と同じであってもよい。もちろん、第1電極31は他の形状であってもよい。
図1に示すように、発光機能層5は、連続するフィルム層であり、その少なくとも一部が各第1電極31の中間部310を覆うことができる。即ち、開口401により露出された領域を覆う。同時に、発光機能層5は、画素定義層4と、画素定義層4及び第1電極31により覆われていない第1絶縁層2の領域とをさらに覆う。蒸着又は他のプロセスによって発光機能層5を形成する場合、発光機能層5は、分離溝201に対応する領域で基板1に近づく方向に向かって凹む。
本発明の一実施形態では、図4に示すように、発光機能層5は、複数の発光ユニット層501を含む。各発光ユニット層501の正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式は、同じである。同時に、隣接する2つの発光ユニット層501の間には、電荷発生層502が設けられている。したがって、電荷発生層502により各発光ユニット層501を直列に接続させ、直列型OLED発光素子を形成することができる。
本発明の他の幾つかの実施形態では、発光機能層5は、1つの発光ユニット層を含む。発光ユニット層は、基板1から離れる方向に沿って、第1電極31から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。
電荷発生層502は、分離溝201の側壁2011を覆うことができない。したがって、分離溝201により発光素子の電荷発生層502を遮断することによって、隣接する2つの発光素子間のクロストークを回避することができる。もちろん、分離溝201は、正孔注入層又は他のフィルム層も遮断することができるので、同様にクロストークを防止することができる。
図1に示すように、第2電極6は、発光機能層5を覆い、第1電極31及び第2電極6に駆動信号を印加することができる。これにより、第1電極31と第2電極6との間に位置する発光機能層5の部分が発光する。
第2電極6の形態は、発光機能層5と一致する。発光機能層5の凹み部分で凹むことにより凹部61を形成し、第1電極31の中間部310に対応する領域に平滑部62を形成する。したがって、第1絶縁層2上の凹部61の正投影は、少なくとも一部が第1電極31の中間部310の外に位置することで、第1電極31と第2電極6の凹部61との間の先端放電を低減又は回避することができる。第2電極6の材質は、合金材質であってもよい。例えば、第2電極6の材質は、Mg及びAgを含んでもよく、あるいは、第2電極6は、Al及びLiの合金を使用してもよい。もちろん、第2電極6は、他の合金又は元素金属を使用してもよく、ここでは一々挙げない。
なお、画素定義層4が中間部310のエッジを覆う場合、中間部310を覆う画素定義層4に対応する平滑部62の領域は、基板1から離れる方向に向いて突出してもよい。ただし、突出される高さは、第1中間部310の厚さより小さく形成することにより、平滑部62が略平滑する状態を維持される。
さらに、図1及び図2に示すように、本発明の幾つかの実施形態では、基板1に垂直する断面における第2電極6の凹部61の最低点は、第1絶縁層2上の正投影において完全に分離溝201内に位置し、即ち完全に中間部310の外に位置する。
分離溝201が正孔注入層、電荷発生層502又は他のフィルム層を遮断できることを確保するために、分離溝201は、所定の深さを有すべきであるが、分離溝201が深すぎて第1絶縁層2を貫通して駆動素子に影響を与えることも防止すべきである。したがって、本発明の幾つかの実施形態では、基板1に垂直する方向において、分離溝201の最大深さHは、発光機能層5と第1電極31の厚さの合計の30%以上である。同時に、分離溝201の最大深さHは、発光機能層5と第1電極31の厚さの合計の60%以下である。ここで、分離溝201の最大深さHは、基板1に垂直する方向において、基板1から離れた第1絶縁層2の表面からの距離が最も大きい分離溝201の底壁2012上の点と基板1から離れた第1絶縁層2の表面との間の距離である。例えば、本発明の幾つかの実施形態では、分離溝201の最大深さHは、1000Å~3000Åである。
また、本発明の幾つかの実施形態では、図1に示すように、第1表示パネルは、第1封止層13、カラーフィルタ層14、第2封止層15、及び透明カバープレート16をさらに含んでもよい。
ここで、第1封止層13は、第2電極6を覆うことができる。例えば、第1封止層13は、2つの無機層と、2つの無機層の間に位置する有機層とを含んでもよい。
本発明の幾つかの実施形態では、凹部61に対応する第1封止層13の領域は、凹むことによってピット1301を形成することができる。もちろん、第1封止層13の厚さが厚い場合、基板1から離れた第1封止層13の表面は、略平坦な状態を維持することができる。
カラーフィルタ層14は、第2電極6から離れた第1封止層13の一側に設けられる。また、カラーフィルタ層14は、各第1電極31と1対1で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば、赤色、青色及び緑色などがある。
第2封止層15は、カラーフィルタ層14を覆うことができ、その構造は、第1封止層13の構造と同じであってもよい。
透明カバープレート16は、第2封止層15を覆うことができ、その材質は、ガラス又は他の材質であってもよい。
また、本発明の幾つかの実施形態では、図1に示すように、第1表示パネルは、光抽出層17をさらに含んでもよい。光抽出層17は、基板1から離れた第2電極6の表面に覆われ、且つ凹部61に対応する領域で凹む。第1封止層13は、基板1から離れた光抽出層17の一側に設けられる。光抽出層17の屈折率は、第2電極6の屈折率より大きく形成されるので、出光効率を向上させることができる。また、光抽出層17の屈折率が高いほど、出光効率が高くなる。
第2表示パネル
図7から図9に示すように、本発明の第2表示パネルは、基板1、第1絶縁層2、第1電極層3、発光機能層5、及び第2電極6を含んでもよい。
図7から図9に示すように、本発明の第2表示パネルは、基板1、第1絶縁層2、第1電極層3、発光機能層5、及び第2電極6を含んでもよい。
ここで、第1絶縁層2は、基板1の一側に設けられ、
第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つ複数の第1電極31を含む。第1電極31は、平坦な中間部310と、中間部310を取り囲むエッジ部311とを含む。エッジ部311は、中間部310を取り囲む平坦部3110と、中間部310と平坦部3110との間に接続される傾斜部3111とを含む。平坦部3110の厚さは、中間部310の厚さより小さい。
第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つ複数の第1電極31を含む。第1電極31は、平坦な中間部310と、中間部310を取り囲むエッジ部311とを含む。エッジ部311は、中間部310を取り囲む平坦部3110と、中間部310と平坦部3110との間に接続される傾斜部3111とを含む。平坦部3110の厚さは、中間部310の厚さより小さい。
発光機能層5は、中間部310の少なくとも一部の領域を覆う。
第2電極6は、発光機能層5を覆い、且つ、凹部61と、凹部61により分離された複数の平滑部62とを含む。第1絶縁層2上の各平滑部62の正投影は、1対1に対応するように各第1電極31内に位置する。凹部61は、基板1に近づく平滑部62の側に向かって凹む。第1絶縁層2上の凹部61の正投影は、少なくとも一部が中間部310の外に位置する。
本発明の実施形態の表示パネルにおいて、各第1電極31及びそれに対応する発光機能層5及び第2電極6は、発光可能な発光素子を構成することができる。第1絶縁層2上の第2電極6の凹部61の正投影は、少なくとも一部が厚さの厚い中間部310の外に位置し、中間部310に直接に面しないようにすることにより、凹部61と第1電極31との間の先端放電のリスクを低減することができるので、発光素子の安定した発光を確保するのに有利である。同時に、凹部61の範囲内の発光を低減することができるので、隣接する発光素子の発光の相互干渉を低減することができる。
以下、本発明の第2表示パネルの各部分を詳細に説明する。
本発明の幾つかの実施形態では、図7に示すように、基板1上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の1つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層7、ゲート電極8、第2絶縁層9、及び第1配線層10をさらに含む。ここで、基板1の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい、また、基板1は、活性領域101と、活性領域101の両端に位置するソース電極1011及びドレイン電極1012とを含んでもよい。ゲート絶縁層7は、活性領域101を覆い、ゲート電極8は、基板1から離れたゲート絶縁層7の表面に設けられる。第2絶縁層9は、ゲート電極8及び基板1を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも1つを含んでもよい。第1配線層10は、基板1から離れた第2絶縁層9の表面に設けられる。また、ゲート電極8、ソース電極1011及びドレイン電極1012は、すべてタングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続される。
また、表示パネルは、第3絶縁層11及び第2配線層12をさらに含んでもよい。第3絶縁層11は、第1配線層10及び第2絶縁層9を覆う。第2配線層12は、基板1から離れた第3絶縁層11の表面に設けられ、第2配線層12の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続されてもよいが、ここで特に限定しない。
図7に示すように、第1絶縁層2は、基板1の一側に設けられる。本発明の幾つかの実施形態では、第1絶縁層2は、第2配線層12を覆うことができ、第1電極31は、タングステン又は他の金属で充填されたビアホールを介して第2配線層12に接続されてもよい。第1絶縁層2の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも1つを含んでもよい。もちろん、他の絶縁材質をさらに含んでもよい。
図7に示すように、第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つ複数の第1電極31を含む。第1電極31は、アレイ状に分布され、隣接する第1電極31は、離間して設置される。
基板1に平行する方向において、各第1電極31は、中間部310と、中間部310を取り囲むエッジ部311とを含んでもよい。ここで、中間部310は平坦な構造である。即ち、中間部310は、基板1から離れた第1絶縁層2の表面に略平行になる。
エッジ部311は、平坦部3110及び傾斜部3111を含んでもよい。ここで、平坦部3110は、基板1から離れた第1絶縁層2の表面に位置し、中間部310を取り囲むように設置される。また、平坦部3110は、基板1から離れた第1絶縁層2の表面に略平行になる。同時に、平坦部3110の厚さは、中間部310の厚さより小さい。本発明の幾つかの実施形態では、平坦部3110とそれが位置している画素領域202の境界の間は、0ではない間隔を有する。もちろん、平坦部3110の境界は、画素領域202の境界と重なることができる。
傾斜部3111は、中間部310と平坦部3110との間に接続される。即ち、傾斜部3111は、中間部310を取り囲み、平坦部3110は、傾斜部3111を取り囲むように設置される。本発明の幾つかの実施形態では、基板1から離れた第1絶縁層2の表面に対する傾斜部3111の勾配は、30°以上である。この勾配は、傾斜部3111の表面と基板1から離れた第1絶縁層2の表面との間の角度である。
第1電極31は、第1導電層320、第2導電層321及び第3導電層322を含む。第1導電層320は、基板1から離れた第1絶縁層2の表面に設けられる。第2導電層321は、基板1から離れた第1導電層320の表面に設けられる。第3導電層322は、基板1から離れた第2導電層321の表面に設けられ、それが位置している画素領域202の基板1から離れた表面まで所定の勾配で延びる。これにより、第1導電層320及び第2導電層321を被覆するので、第1導電層320及び第2導電層321を保護することができる。
第1電極31の中間部310は、基板1から離れた第2導電層321の表面に第3導電層322を位置させるための領域、第1導電層320及び第2導電層321を含み、エッジ部311は、第1導電層320及び第2導電層321のエッジが第3導電層322により被覆される領域、即ち第1絶縁層2に向かって延びる領域を含む。例示的に、第1導電層320の材質は、チタン(Ti)を含み、第2導電層321の材質は、銀(Ag)を含み、第3導電層322の材質は、酸化インジウムスズ(ITO)を含んでもよく、もちろん、他の材質を使用してもよい。
図7に示すように、発光機能層5は、連続するフィルム層であり、各第1電極31の少なくとも一部の領域を同時に覆うことができる。本発明の幾つかの実施形態では、発光機能層5は、1つの発光ユニット層を含む。発光ユニット層は、基板1から離れる方向に沿って、第1電極31から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。
本発明の別の実施形態では、発光機能層5は、複数の発光ユニット層を含む。各発光ユニット層における正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式が同じである。同時に、隣接する2つの発光ユニット層の間には、電荷発生層が設けられているので、電荷発生層により各発光ユニット層を直列に接続させ、直列型OLED発光素子を形成する。
図7に示すように、第2電極6は、発光機能層5を覆い、第1電極31及び第2電極6に駆動信号を印加することにより、第1電極31と第2電極6との間に位置する発光機能層5の部分が発光することができる。第2電極6は、複数の凹部61及び複数の平滑部62を含む。
ここで、各平滑部62は、アレイ状に分布され、且つ各第1電極31の中間部310と1対1に対応するように設置される。即ち、第1絶縁層2上の各平滑部62の正投影は、1対1に対応するように各第1電極31内に位置する。平滑部62は、中間部310に平行又は略平行になる。
凹部61は、中間部310により覆われていない第1絶縁層2の領域に対応し、平滑部62を分離するために使用される。凹部61は、基板1に近づく平滑部62の一側に向かって凹む。凹部61は、リング構造であり、且つその数は複数である。各凹部61は、各平滑部62を1対1に対応するように取り囲む。つまり、凹部61は、隣接する2つの平滑部62の遷移領域である。
基板1上の凹部61の正投影は、少なくとも一部が第1電極31の中間部310の外に位置するので、厚さの厚い中間部310に直接に面することなく、第1電極31以外の領域又は厚さの薄いエッジ部311に直接に面するので、凹部61と第1電極31との間の先端放電及び短絡のリスクを低減することができ、発光素子の発光安定性を向上させることができる。
本発明の幾つかの実施形態では、基板1に垂直する断面において、第1絶縁層2上の凹部61の最低点の正投影は、中間部310の外に位置する。例えば、この最低点は、中間部310との間の先端放電を回避するために、傾斜部3111及び平坦部3110のうちの1つに対応する。基板1に垂直する断面における凹部61の最低点は、基板1に垂直する断面において、第1電極31に最も近い点であり、即ち平滑部62と最も遠い点である。
なお、基板1に垂直する断面における凹部61の数は複数であってもよく、異なる断面における最低点は異なっていてもよい。例えば、この最低点は、深さ方向において、第1電極31の中間部310に最も近い点であってもよく、深さ方向における他の点であってもよく、具体的に、基板1に垂直する断面の位置により決定される。
図7から図9に示すように、本発明の幾つかの実施形態では、凹部61は、2つの側面を有し、第1側面611、第2側面612及び底面613を含む。ここで、第1側面611及び第2側面612は、対向して設置され、それぞれ底面613の両側に接続される。同時に、第1側面611及び第2側面612は、基板1に近づく方向に向いて縮小するように延長することができる。第1側面611及び第2側面612は、曲面又は平面であってもよいが、ここでは特に限定しない。
底面613は、基板1から離れる方向に向かって突出された曲面であってもよい。本発明の幾つかの実施形態では、凹部61の底面613は、第1傾斜面6131、第2傾斜面6132及び接続面6133を含む。ここで、第1傾斜面6131及び第2傾斜面6132は、いずれも曲面又は平面であってもよい。接続面6133は、基板1から離れた第1側面611及び第2側面612の底辺の一側に位置する。また、接続面6133は、第1傾斜面6131と第2傾斜面6132との間に接続される。第1傾斜面6131は、第1側面611の底辺に接続され、第2傾斜面6132は、第2側面612の底辺に接続される。
本発明の幾つかの実施形態では、中間部310に対する第1傾斜面6131の勾配は、中間部310に対する第1側面611の勾配より小さくない。同時に、中間部310に対する第2傾斜面6132の勾配は、中間部310に対する第2側面612の勾配より小さくない。
さらに、第1傾斜面6131と第2傾斜面6132は、基板1に垂直する断面において、接続面6133に対して対称になる。即ち、基板1に垂直する方向での第1傾斜面6131の断面と基板1に垂直する方向での第2傾斜面6132の断面は、基板1に垂直する方向での接続面6133の断面に対して対称になる。同時に、基板1に垂直する断面において、第1側面611及び第2側面612は、底面613に対して対称になる。即ち、基板1に垂直する方向での第1側面611の断面及び基板1に垂直する方向での第2側面612の断面は、基板1に垂直する方向での底面613の断面に対して対称になる。
本発明の幾つかの実施形態では、第1側面611及び第2側面612に対応する第2電極6の領域の最小厚さは、第1傾斜面6131及び第2傾斜面6132に対応する第2電極6の領域の最小厚さより大きい。
さらに、図7に示すように、本発明の幾つかの実施形態では、凹部61の深さは、第2電極6の最大厚さの2倍より小さい。例えば、第2電極6の最大厚さは、90nmであり、凹部61の深さは、180nmより小さく、例えば、120nm、100nm、80nm、70nm、60nm、50nm、40nmなどである。凹部61の深さは、凹部61の最大深さを指す。即ち、基板1に垂直する方向において、基板1に最も近い凹部61の点と基板1から離れた平滑部62の表面との間の距離を指す。
本発明の幾つかの実施形態では、図7及び図8に示すように、第1絶縁層2上の各凹部61の正投影は、1つの第1電極31の中間部310の外を取り囲む。凹部61の底面613と隣接する第1電極31の中間部310との間の距離の最小値(基板1に垂直する方向において、中間部310に最も近い凹部61の点と中間部310との間の距離)は、平滑部62と発光機能層5の厚さの合計の70%以上である。平滑部62と発光機能層5の厚さの合計は、平滑部62と発光機能層5の厚さの合計である。例えば、平滑部62と発光機能層5の厚さの合計が約365nmの場合、基板1に垂直する方向において、隣接する第1電極31の中間部310と凹部61の底部との間の距離の最小値は、最大約255nmである。
さらに、凹部61の底部と隣接する第1電極31の中間部310との間の距離の最大値(基板1に垂直する方向において、中間部310と中間部310に最も近い凹部61の点との間の距離)は、最大400nm以上であり、且つこの最大値は450nm以下である。
図7に示すように、本発明の幾つかの実施形態では、上記の第2電極6を容易に形成するために、基板1から離れた第1絶縁層2の表面には、複数の分離溝201が開設されることができる。分離溝201の深さは、第1絶縁層2の厚さより小さい。即ち、分離溝201は、深さ方向に第1絶縁層2を貫通しない。分離溝201を利用して、第1絶縁層2上で複数の画素領域202を分割することができる。また、各画素領域202は、アレイ状に分布される。分離溝201の具体的な構造については、上記の第1表示パネルの実施形態を参照できるので、ここでは詳細な説明を省略する。同時に、本発明の第2表示パネルは、画素定義層4をさらに含む。画素定義層4は、絶縁材質であり、第1電極層3とともに基板1から離れた第1絶縁層2の表面に設けられる。同時に、画素定義層4は、第1電極31の中間部310の少なくとも一部の領域を露出させ、分離溝201に対応する領域で凹む。画素定義層4により露出された中間部310は、対応する発光機能層5及び第2電極6とともに発光素子を構成することができる。画素定義層4の構造については、上記の第1表示パネルの実施形態を参照できるので、ここでは詳細な説明を省略する。
発光機能層5は、画素定義層4と、画素定義層4及び第1電極31により覆われていない第1絶縁層2の領域とをさらに覆う。蒸着又は他のプロセスにより発光機能層5を形成する場合、発光機能層5は、分離溝201に対応する領域において、基板1に近づく方向に向かって凹む。第1絶縁層2上の第2電極6の凹部61の正投影は、少なくとも一部が分離溝201の範囲内に位置する。
また、図7に示すように、本発明の第1表示パネルは、第1封止層13をさらに含んでもよい。第1封止層13は、第2電極6を覆うことができる。例えば、第1封止層13は、2つの無機層と、2つの無機層の間に位置する有機層とを含んでもよい。第1封止層13は、凹部61に対応する領域においてピット1301を形成する。ピット1301の2つの側壁は、基板1に近づく方向に向かって縮小するように延長し、そして、2つの側壁は接続される。
また、この表示パネルは、カラーフィルタ層14、第2封止層15及び透明カバープレート16をさらに含んでもよい。
ここで、カラーフィルタ層14は、第2電極6から離れる第1封止層13の一側に設けられる。また、カラーフィルタ層14は、各第1電極31と1対1で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば赤色、青色及び緑色などがある。
第2封止層15は、カラーフィルタ層14を覆うことができ、その構造は、第1封止層13の構造と同じであってもよい。
透明カバープレート16は、第2封止層15を覆うことができ、その材質は、ガラス又は他の材質であってもよい。
また、本発明の幾つかの実施形態では、図7に示すように、第2表示パネルは、光抽出層17をさらに含んでもよい。光抽出層17は、基板1から離れた第2電極6の表面に覆われ、且つ凹部61に対応する領域で凹む。第1封止層13は、基板1から離れた光抽出層17の一側に設けられる。光抽出層17の屈折率は、第2電極6の屈折率より大きいので、出光効率を向上させることができる。また、光抽出層17の屈折率が高いほど、出光効率が高くなる。
第3表示パネル
図10及び図11に示すように、表示パネルは、基板1、第1絶縁層2、第1電極層3、画素定義層4、発光機能層5、及び第2電極6を含んでもよい。
図10及び図11に示すように、表示パネルは、基板1、第1絶縁層2、第1電極層3、画素定義層4、発光機能層5、及び第2電極6を含んでもよい。
ここで、第1絶縁層2は、基板1の一側に設けられる。また、第1絶縁層2は、アレイ状に分布された複数の画素領域202と、画素領域202を分離する分離領域201とを有する。
第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、また、アレイ状に分布された複数の第1電極31を含む。第1絶縁層2上の各第1電極31の正投影は、各画素領域202内に位置する。
画素定義層4は、基板1から離れた第1絶縁層2の表面に設けられるとともに、各第1電極31を露出させる。分離領域201に対応する画素定義層4の領域には、画素定義溝41が形成されている。画素定義溝41の中央部は、基板1から離れる方向に向かって突出された第1突起42を有する。第1突起42の側壁と画素定義溝41の側壁との間には、サブ溝40が形成されている。
発光機能層5は、画素定義層4と、画素定義層4により露出された第1電極31とを覆う。
第2電極6は、発光機能層5を覆う。
なお、本明細書における画素定義溝41の中央部は、画素定義溝41の2つの側壁の間の底面における任意の領域を指し、画素定義溝41の2つの側壁の間におけるこの2つの側壁までの距離が等しい領域に限定されない。
本発明の実施形態の表示パネルにおいて、画素定義層4により露出された各第1電極31の領域及びそれに対応する発光機能層5及び第2電極6は、発光可能になるように、発光素子を構成するために使用されることができる。
第1絶縁層2上の第1電極31の正投影は、各画素領域202内に位置するので、画素定義溝41は、第1電極31の外に位置する。発光機能層5を形成する場合、発光機能層5は、画素定義溝41の位置で基板1に向かって凹むことができる。これにより、第2電極6は、この凹み部分に凹部61を形成する。また、第1絶縁層2上の凹部61の正投影は、少なくとも一部が画素定義層4の範囲内に位置し、少なくともほかの一部が発光素子の外に位置する。したがって、第2電極6の凹部61の位置が画素定義溝41により制限されるので、凹部61と第1電極31との間の先端放電だけでなく、短絡さえも防止することができ、発光素子の安定した発光を確保するのに有利である。同時に、凹部61の範囲内の発光を低減し、また回避することさえでき、隣接する発光素子の発光の相互干渉を低減することができる。
また、画素定義溝41の中央部の第1突起42と画素定義溝41の側壁との間には、サブ溝40が形成されているので、画素定義溝41の中央部が凸凹の形態をなす。発光機能層5が電荷発生層を含む場合、2つのサブ溝40の側壁に電荷発生層を形成することが困難であるので、電荷発生層を画素定義溝41内で遮断するのに有利であり、隣接する2つの発光素子間のクロストークの形成を回避することができる。もちろん、画素定義溝41のサブ溝40は、正孔注入層又は他のフィルム層も遮断することができ、同様にクロストークを防止することができる。
以下、本発明の実施形態の第3表示パネルの各部分を詳細に説明する。
図10に示すように、基板1の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよく、ガラスなどの他の硬質又は軟質材質であってもよい。
本発明の幾つかの実施形態では、基板1上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の1つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層7、ゲート電極8、第2絶縁層9、及び第1配線層10をさらに含む。ここで、基板1の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい。また、基板1は、活性領域101と、活性領域101の両端に位置するソース電極1011及びドレイン電極1012とを含む。ゲート絶縁層7は、活性領域101を覆い、ゲート電極8は、基板1から離れたゲート絶縁層7の表面に設けられる。ゲート電極8の材質は、ポリシリコン材質を含んでもよい。第2絶縁層9は、ゲート電極8及び基板1を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも1つを含んでもよい。第1配線層10は、基板1から離れた第2絶縁層9の表面に設けられる。また、ゲート電極8、ソース電極1011及びドレイン電極1012は、すべてタングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続される。
また、表示パネルは、第3絶縁層11及び第2配線層12をさらに含んでもよい。第3絶縁層11は、第1配線層10及び第2絶縁層9を覆う。第2配線層12は、基板1から離れた第3絶縁層11の表面に設けられる。第2配線層12の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続されることができるが、ここでは特に限定しない。
図10に示すように、第1絶縁層2は、基板1の一側に設けられる。本発明の幾つかの実施形態では、第1絶縁層2は、第2配線層12を覆うことができる。第1電極31は、タングステン又は他の金属で充填されたビアホールを介して第2配線層12に接続されてもよい。第1絶縁層2の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも1つを含んでもよい。もちろん、他の絶縁材質をさらに含んでもよい。例えば、第1絶縁層2は、研磨プロセスによって平坦化を実現することができる。
第1絶縁層2は、複数の画素領域202に分割されることができる。各画素領域202は、アレイ状に分布されるとともに、離間して設置される。駆動領域201以外の領域は、分離領域201であるので、分離領域201により画素領域202を分離する。
基板1上の画素領域202の正投影の形状は、長方形、五角形、六角形又は他の多角形であってもよい。もちろん、円形又は他の形状であってもよいが、ここでは特に限定しない。同時に、異なる画素領域202の形状及びサイズは、異なってもよい。
本発明の幾つかの実施形態では、例えば、分離領域201は、第1分離領域及び第2分離領域を含んでもよい。ここで、第1分離領域の数は複数であり、また、各第1分離領域は、第1方向に沿って直線的に延び、第2方向に沿って離間して分布される。第2分離領域の数は複数であり、また、各第2分離領域は、第2方向に沿って直線的に延び、第1方向に沿って離間して分布される。第1方向と第2方向は、互いに交差する方向である。例えば、第1方向と第2方向は、互いに垂直な方向である。したがって、交錯している第1分離領域及び第2分離領域により、第1絶縁層2上でアレイ状に分布された複数の画素領域202を分割することができる。
本発明の他の実施形態では、第1分離領域及び第2分離領域は、曲線又は破線の軌跡に沿って延びることもできるので、他の形状の画素領域202を分割することができる。
図10に示すように、第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、また、アレイ状に分布された複数の第1電極31を含む。第1絶縁層2上の各第1電極31の正投影は、1対1で対応するように各画素領域202内に位置する。即ち、基板1上の各第1電極31の正投影の境界は、1対1で対応するように、基板1上の各画素領域202の正投影の境界内に位置する。各画素領域202上には、1つの第1電極31のみが設置される。画素領域202は、分離領域201により分離され、第1電極31は、画素領域202上に位置するので、分離領域201は、第1電極31の外に位置する。第1絶縁層2上の各第1電極31の正投影の形状は、それが位置している画素領域202の形状と同じであってもよく、第1電極31の境界は、それが位置している画素領域202内に位置する。
基板1に平行する方向において、少なくとも1つの第1電極31は、中間部310と、中間部310を取り囲むエッジ部311とを含んでもよい。ここで、中間部310は、平坦な構造である。即ち、中間部310は、基板1から離れた第1絶縁層2の表面に略平行になる。
本発明の幾つかの実施形態では、基板1上の各第1電極31の中間部310の正投影の境界は、基板1上の前記中間部310が位置している画素領域202の正投影の境界内に位置することができる。即ち、基板1上の中間部310の正投影の境界と基板1上の前記中間部310が位置している画素領域202の正投影の境界の間は、0ではない間隔Lを有する。さらに、この間隔Lは、0.15μm以上である。例えば、この間隔Lは、0.15μm、0.2μm、0.25μmなどであってもよい。
エッジ部311は、平坦部3110及び傾斜部3111を含んでもよい。ここで、平坦部3110は、基板1から離れた第1絶縁層2の表面に位置し、中間部310を取り囲むように設置される。また、平坦部3110は、基板1から離れた第1絶縁層2の表面に略平行になる。同時に、平坦部3110の厚さは、中間部310の厚さより小さい。本発明の幾つかの実施形態では、基板1上の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界の間は、0ではない間隔を有する。もちろん、基板1上の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界は、重なってもよい。
傾斜部3111は、中間部310と平坦部3110との間に接続される。即ち、傾斜部3111は、中間部310を取り囲む。平坦部3110は、傾斜部3111を取り囲むように設置される。本発明の幾つかの実施形態では、基板1から離れた第1絶縁層2の表面に対する傾斜部3111の勾配は、30°以上である。この勾配は、傾斜部3111の表面と基板1から離れた第1絶縁層2の表面との間の角度である。
第1電極31は、第1導電層320、第2導電層321及び第3導電層322を含んでもよい。第1導電層320は、基板1から離れた第1絶縁層2の表面に設けられる。第2導電層321は、基板1から離れた第1導電層320の表面に設けられる。第3導電層322は、基板1から離れた第2導電層321の表面に設けられ、所定の勾配で第1絶縁層2まで延びる。これにより、第1導電層320及び第2導電層321を被覆し、第1導電層320及び第2導電層321を保護することができる。
第1電極31の中間部310は、基板1から離れた第2導電層321の表面に第3導電層322を位置させるための領域、第1導電層320及び第2導電層321を含み、エッジ部311は、第1導電層320及び第2導電層321のエッジが第3導電層322により被覆される領域、即ち第1絶縁層2に向かって延びる領域を含む。例示的に、第1導電層320の材質は、チタン(Ti)を含み、第2導電層321の材質は銀(Ag)を含み、第3導電層322の材質は酸化インジウムスズ(ITO)を含んでもよく、もちろん、他の材質を使用してもよい。
図10に示すように、画素定義層4は、絶縁材質であり、また、第1電極層3とともに基板1から離れた第1絶縁層2の表面に設けられ、第1電極31の少なくとも一部の領域を露出させる。
例えば、画素定義層4には、各中間部310の少なくとも一部の領域を1対1に露出させる複数の開口401が設けられる。画素定義層4により露出された第1電極31は、対応する発光機能層5及び第2電極6とともに発光素子を構成することができる。本発明の幾つかの実施形態では、画素定義層4の開口401は、六角形又は他の多角形構造であってもよい。第1電極31も、多角形構造であり、開口401の形状と同じであってもよい。もちろん、第1電極31は、他の形状であってもよい。具体的に、図5及び図6の第1表示パネルの実施形態を参照できる。
図10に示すように、画素定義層4は、分離領域201に対応する領域に画素定義溝41が形成される。画素定義層4の形成時、フォトリソグラフィプロセスによって画素定義溝41を形成することができる。もちろん、第1絶縁層2の分離領域201に分離溝を設置することによって、分離溝において画素定義層4を凹ませることで、画素定義溝41を形成することもできる。
本発明の幾つかの実施形態では、画素定義層4は、離隔部400及び延長部410を含んでもよい。ここで、離隔部400は、第1電極31により覆われていない第1絶縁層2の領域に位置し、即ち第1電極31以外の領域に位置する。画素定義溝41は、離隔部400に設けられる。延長部410は、離隔部400に接続され、基板1から離れた第1電極31の表面まで延び、且つ第1電極31を完全には覆わない。例えば、延長部410は、第1電極31の円周方向に沿って、基板1から離れた中間部310の円周方向の表面まで延び、開口401が形成されるように、中間部310を完全に覆わない。
さらに、任意の一つの第1電極31を覆う延長部410の幅は、隣接する2つの第1電極31の間に位置する離隔部400の幅より小さい。つまり、任意の一つの第1電極31は、基板1から離れた上記第1電極31の表面上に位置する延長部410の領域がリング構造をなす。上記リング構造の幅は、上記第1電極31に隣接する離隔部400の幅より小さい。上記リング構造の幅は、2つの側壁間の距離である。
上記の画素定義層4において、画素定義溝41の中央部は、基板1から離れる方向に向かって突出された第1突起42を有してもよい。第1突起42の側壁と画素定義溝41の側壁との間には、サブ溝40が形成されている。画素定義溝41の中央部が平らな場合に比べて、第1突起42は、画素定義溝41の中央部の形態をより複雑にさせることができるので、上部の発光機能層5の電荷発生層又は他のフィルム層を遮断するのに有利であり、これにより、隣接する発光素子間のクロストークを防止する。
なお、本明細書におけるサブ溝40の中央部は、サブ溝40の2つの側壁の間の底面における任意の領域を指し、サブ溝40の2つの側壁の間におけるこの2つの側壁までの距離が等しい領域に限定されない。
本発明の幾つかの実施形態では、第1突起42の2つの側壁は、基板1に向かって拡張する傾斜面であり、画素定義溝41の2つの側壁は、基板1に向かって縮小する傾斜面である。つまり、第1突起42の2つの側壁間の間隔は、基板1に向かって徐々に増加し、画素定義溝41の2つの側壁間の間隔は、基板1に向かって徐々に減少する。したがって、サブ溝40は、2つの側壁が基板1に向かって縮小する溝である。
さらに、第1突起42の側壁の勾配は、画素定義溝41の側壁の勾配と異なる。第1突起42の側壁の勾配は、第1突起42の側壁と基板1から離れた第1絶縁層2の表面との間の角度である。画素定義溝41の側壁の勾配は、画素定義溝41の側壁と基板1から離れた第1絶縁層2の表面との間の角度である。ここで、第1突起42の側壁及び画素定義溝41の側壁が円弧面を形成する場合、両者の勾配は、円弧面の各断面と基板1から離れた第1絶縁層2の表面との間の角度の最大値又は平均値である。
さらに、第1突起42の厚さは、画素定義溝41の深さより小さくてもよい。これにより、第1突起42は、基板1から離れた第1絶縁層2の表面に突出されず、完全に画素定義溝41内に位置する。
図10に示すように、発光機能層5は、連続するフィルム層であり、少なくとも一部が各第1電極31の中間部310を覆う。即ち、発光機能層5は、開口401により露出された領域を覆うとともに、画素定義層4の少なくとも一部の領域をさらに覆ってもよい。蒸着又は他のプロセスによって発光機能層5を形成する場合、発光機能層5は、画素定義溝41に対応する領域で基板1に近づく方向に向かって凹む。
本発明の一実施形態では、図11に示すように、発光機能層5は、複数の発光ユニット層501を含む。各発光ユニット層501において、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式は同じである。同時に、隣接する2つの発光ユニット層501の間には、電荷発生層502が設けられているので、電荷発生層502により各発光ユニット層501を直列に接続させ、直列型OLED発光素子を形成する。
本発明の他の幾つかの実施形態では、発光機能層5は、1つの発光ユニット層を含む。発光ユニット層は、基板1から離れる方向に沿って、第1電極31から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。
電荷発生層502は、画素定義溝41のサブ溝40の側壁を覆いにくいので、画素定義溝41により発光素子の電荷発生層502を遮断することができ、隣接する2つの発光素子間のクロストークを回避することができる。もちろん、画素定義溝41は、正孔注入層又は他のフィルム層を遮断することができるので、同様にクロストークを防止することができる。
なお、発光機能層5は、連続するフィルム層であるが、そのフィルム層のそれぞれがいずれも連続するフィルム層であるものではない。例えば、本発明の幾つかの実施形態では、発光機能層5の発光層は、離隔して分布された複数の発光部を含んでもよい。各発光部は、1つの開口401内に位置することにより、各発光素子が独立した発光部を有する。異なる発光部の材質は、異なっていてもよいので、異なる発光素子の発光カラーが異なる。発光機能層5の他のフィルム層は、前述した連続するフィルム層であってもよい。即ち、各発光素子は、これらの連続するフィルム層を共有することができる。
図10に示すように、第2電極6は、発光機能層5を覆い、第1電極31及び第2電極6に駆動信号を印加することができる。これにより、第1電極31と第2電極6との間に位置する発光機能層5の部分が発光することができる。
第2電極6と第1電極31との間には、所定の距離があるので、マイクロキャビティを形成することができる。発光機能層5により放出された光は、第1電極31及び第2電極6においてある程度反射される。光の波長及びマイクロキャビティの深さが共振条件を満たす時、光は、膨張干渉の原理に従って強化されるので、発光素子の輝度を向上するのに有利である。しかしながら、異なるカラーの光の波長が異なるので、異なる発光色を有する発光素子のマイクロキャビティの深さが、異なることもある。
本発明の幾つかの実施形態では、異なる発光素子の発光層の発光色は異なっていてもよい。マイクロキャビティが異なるカラーの光に対して同じ増強効果を有するために、異なる発光色の発光素子の第1電極31の厚さを異なるようにすることができる。これにより、マイクロキャビティの深さと光の波長が一致し、発光の波長が長いほど、マイクロキャビティの深さが大きくなる。さらに、第1電極31は、第1導電層320、第2導電層321及び第3導電層322を含む。第1導電層320は、反射材質であってもよい。マイクロキャビティの深さは、第1導電層320と第2電極6との間の距離であってもよい。2つの第1電極31は、第1導電層320の厚さを異なるようにし、第2導電層321の厚さを同じにし、第3導電層322の厚さも同じにすることによって、2つの第1電極31の厚さを異なるようにすることができる。
第2電極6の形態は、発光機能層5と一致し、発光機能層5の凹み部分で凹むことにより凹部61を形成し、第1電極31の中間部310に対応する領域に平滑部62を形成することによって、第1絶縁層2上の凹部61の正投影の少なくとも一部が第1電極31の中間部310の外に位置されるので、第1電極31と第2電極6の凹部61との間の先端放電を低減又は回避することができる。第2電極6の材質は、合金材質であってもよい。例えば、第2電極6の材質は、Mg及びAgを含んでもよい。あるいは、第2電極6は、Al及びLiの合金を使用してもよい。もちろん、第2電極6は、他の合金又は元素金属を使用してもよく、ここでは一々挙げない。
本発明の幾つかの実施形態では、画素定義層4の延長部410は、中間部310のエッジを覆う。第2電極6は、延長部410に対応する領域で基板1から離れる方向に向かって突出されてもよい。ただし、第2電極6の突出される高さは、平滑部62と凹部61との接合部が略平滑な状態を維持されるように、中間部310の厚さより小さく形成される。
さらに、図10及び図11に示すように、本発明の幾つかの実施形態では、基板1に垂直する断面における第2電極6の凹部61の最低点は、第1絶縁層2上の正投影において完全に画素定義溝41内に位置し、即ち完全に中間部310の外に位置する。
また、本発明の幾つかの実施形態では、図10及び図11に示すように、第1表示パネルは、第1封止層13、カラーフィルタ層14、第2封止層15、及び透明カバープレート16をさらに含んでもよい。
ここで、第1封止層13は、第2電極6を覆うことができる。例えば、第1封止層13は、2つの無機層と、2つの無機層の間に位置する有機層とを含んでもよい。
本発明の幾つかの実施形態では、第1封止層13は、凹部61に対応する領域で凹むことによってピット1301を形成してもよい。もちろん、第1封止層13の厚さが厚い場合、基板1から離れた第1封止層13の表面は、略平坦な状態を維持されることができる。
さらに、カラーフィルタ層14は、第2電極6から離れた第1封止層13の一側に設けられる。また、カラーフィルタ層14は、各第1電極31と1対1で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば、赤色、青色及び緑色などがある。
第2封止層15は、カラーフィルタ層14を覆うことができ、その構造は、第1封止層13の構造と同じであってもよい。
透明カバープレート16は、第2封止層15を覆うことができ、その材質は、ガラス又は他の材質であってもよい。
また、本発明の幾つかの実施形態では、図10及び図11に示すように、第3表示パネルは、光抽出層17をさらに含んでもよい。光抽出層17は、基板1から離れた第2電極6の表面に覆われ、且つ凹部61に対応する領域で凹む。第1封止層13は、基板1から離れた光抽出層17の一側に設けられる。光抽出層17の屈折率は、第2電極6の屈折率より大きいので、出光効率を向上させることができる。また、光抽出層17の屈折率が高いほど、出光効率が高くなる。
第4表示パネル
図12及び図13に示すように、表示パネルは、基板1、第1絶縁層2、第1電極層3、画素定義層4、発光機能層5、及び第2電極6を含んでもよい。
図12及び図13に示すように、表示パネルは、基板1、第1絶縁層2、第1電極層3、画素定義層4、発光機能層5、及び第2電極6を含んでもよい。
ここで、第1絶縁層2は、基板1の一側に設けられる。
第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つアレイ状に分布された複数の第1電極31を含む。
画素定義層4は、基板1から離れた第1絶縁層2の表面に設けられるとともに、各第1電極31を露出させる。
発光機能層5は、画素定義層4と、画素定義層4により露出された第1電極31及び第1絶縁層2とを覆う。
第2電極6は、発光機能層5を覆い、且つ凹部61と、凹部61により分離された複数の平滑部62とを含む。第1絶縁層2上の各平滑部62の正投影は、各第1電極31内に位置し、凹部61の少なくとも一部の領域は、基板1に近づく平滑部62の側に向かって凹む。第1絶縁層2上の凹部61の正投影は、少なくとも一部が画素定義溝41内に位置する。第1突起42に対応する凹部61の中央部は、第2突起600を有する。第2突起600の側面と凹部61の側面との間には、サブ凹み610が形成されている。
なお、本明細書における凹部61の中央部は、凹部61の2つの側壁の間の底面における任意の領域を指し、凹部61の2つの側壁の間におけるこの2つの側壁までの距離が等しい領域に限定されない。
本発明の実施形態の表示パネルにおいて、画素定義層4により露出された各第1電極31の領域及びそれに対応する発光機能層5及び第2電極6は、発光可能な発光素子を構成することができる。第1絶縁層2上の第2電極6の凹部61の正投影は、少なくとも一部が第1電極の外に位置するので、凹部61と第1電極31との間の先端放電を防止し、また短絡さえも防止することができ、発光素子の安定した発光を確保するのに有利である。同時に、凹部61の範囲内の発光を低減し、また回避することさえでき、隣接する発光素子の発光の相互干渉を低減することができる。
以下、本発明の実施形態の第4表示パネルの各部分を詳細に説明する。
図12及び図13に示すように、本発明の幾つかの実施形態では、基板1上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の1つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層7、ゲート電極8、第2絶縁層9、及び第1配線層10をさらに含む。ここで、基板1の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい。また、基板1は、活性領域101と、活性領域101の両端に位置するソース電極1011及びドレイン電極1012とを含む。ゲート絶縁層7は、活性領域101を覆う。ゲート電極8は、基板1から離れたゲート絶縁層7の表面に設けられる。ゲート電極8の材質は、ポリシリコン材質を含んでもよい。第2絶縁層9は、ゲート電極8及び基板1を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも1つを含んでもよい。第1配線層10は、基板1から離れた第2絶縁層9の表面に設けられる。また、ゲート電極8、ソース電極1011及びドレイン電極1012は、すべてタングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続される。
また、表示パネルは、第3絶縁層11及び第2配線層12をさらに含んでもよい。第3絶縁層11は、第1配線層10及び第2絶縁層9を覆う。第2配線層12は、基板1から離れた第3絶縁層11の表面に設けられる。第2配線層12の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第1配線層10に接続されてもよいが、ここで特に限定しない。
図12及び図13に示すように、第1絶縁層2は、基板1の一側に設けられる。本発明の幾つかの実施形態では、第1絶縁層2は、第2配線層12を覆うことができる。第1電極31は、タングステン又は他の金属で充填されたビアホールを介して第2配線層12に接続されてもよい。第1絶縁層2の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも1つを含んでもよく、もちろん、他の絶縁材質をさらに含んでもよい。例えば、第1絶縁層2は、研磨プロセスによって平坦化を実現することができる。
第1絶縁層2は分離領域201を有する。分離領域201により、第1絶縁層2上で複数の画素領域202を分割することができ、且つ各画素領域202をアレイ状に分布させることができる。
図12及び図13に示すように、第1電極層3は、基板1から離れた第1絶縁層2の表面に設けられ、且つアレイ状に分布された複数の第1電極31を含む。
本発明の幾つかの実施形態では、第1絶縁層2上の各第1電極31の正投影は、1対1で対応するように各画素領域202内に位置する。即ち、基板1上の各第1電極31の正投影の境界は、1対1で対応するように、基板1上の各画素領域202の正投影の境界内に位置する。各画素領域202上には、1つの第1電極31のみが設置されている。画素領域202は、分離領域201により分離され、第1電極31は、画素領域202上に位置するので、分離領域201は、第1電極31の外に位置する。第1絶縁層2上の各第1電極31の正投影の形状は、それが位置している画素領域202の形状と同じであってもよい。第1電極31の境界は、それが位置している画素領域202内に位置する。
基板1に平行する方向において、少なくとも1つの第1電極31は、中間部310と、中間部310を取り囲むエッジ部311とを含んでもよい。ここで、中間部310は、平坦な構造である。即ち、中間部310は、基板1から離れた第1絶縁層2の表面に略平行になる。
本発明の幾つかの実施形態では、基板1上の各第1電極31の中間部310の正投影の境界は、基板1上の前記中間部310が位置している画素領域202の正投影の境界内に位置してもよい。即ち、基板1上の中間部310の正投影の境界と基板1上の前記中間部310が位置している画素領域202の正投影の境界の間は、0ではない間隔Lを有する。さらに、この間隔Lは、0.15μm以上である。例えば、この間隔Lは、0.15μm、0.2μm、0.25μmなどであってもよい。
エッジ部311は、平坦部3110及び傾斜部3111を含んでもよい。ここで、平坦部3110は、基板1から離れた第1絶縁層2の表面に位置し、中間部310を取り囲むように設置される。また、平坦部3110は、基板1から離れた第1絶縁層2の表面に略平行になる。同時に、平坦部3110の厚さは、中間部310の厚さより小さい。本発明の幾つかの実施形態では、基板1上の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界の間は、0ではない間隔を有する。もちろん、基板1上の平坦部3110の正投影の境界と基板1上の前記平坦部3110が位置している画素領域202の正投影の境界は、重なることができる。
傾斜部3111は、中間部310と平坦部3110との間に接続される。即ち、傾斜部3111は、中間部310を取り囲み、平坦部3110は、傾斜部3111を取り囲むように設置される。本発明の幾つかの実施形態では、基板1から離れた第1絶縁層2の表面に対する傾斜部3111の勾配は、30°以上である。この勾配は、傾斜部3111の表面と基板1から離れた第1絶縁層2の表面との間の角度である。
図12及び図13に示すように、第1電極31は、第1導電層320、第2導電層321及び第3導電層322を含んでもよい。第1導電層320は、基板1から離れた第1絶縁層2の表面に設けられる。第2導電層321は、基板1から離れた第1導電層320の表面に設けられる。第3導電層322は、基板1から離れた第2導電層321の表面に設けられ、所定の傾斜で第1絶縁層2まで延びる。これにより、第1導電層320及び第2導電層321を被覆し、第1導電層320及び第2導電層321を保護することができる。
第1電極31の中間部310は、基板1から離れた第2導電層321の表面に第3導電層322を位置させるための領域、第1導電層320及び第2導電層321を含み、エッジ部311は、第1導電層320及び第2導電層321のエッジが第3導電層322により被覆される領域、即ち第1絶縁層2に向かって延びる領域を含む。例示的に、第1導電層320の材質は、チタン(Ti)を含み、第2導電層321の材質は銀(Ag)を含み、第3導電層322の材質は酸化インジウムスズ(ITO)を含んでもよく、もちろん、他の材質を使用してもよい。
図12及び図13に示すように、画素定義層4は、絶縁材質であり、且つ第1電極層3とともに基板1から離れた第1絶縁層2の表面に設けられ、第1電極31の少なくとも一部の領域を露出させる。
例えば、画素定義層4には、各中間部310の少なくとも一部の領域を1対1で対応するように露出させる複数の開口401が設けられている。画素定義層4により露出された第1電極31は、対応する発光機能層5及び第2電極6とともに発光素子を構成することができる。本発明の幾つかの実施形態では、画素定義層4の開口401は、六角形又は他の多角形構造であってもよい。第1電極31も、多角形構造であってもよく、且つ開口401の形状と同じであってもよく、もちろん、第1電極31は他の形状であってもよい。具体的に、図5及び図6に示す第1表示パネルを参照できる。
図12及び図13に示すように、画素定義層4は、分離領域201に対応する領域に画素定義溝41が形成されている。
上記の画素定義層4において、画素定義溝41の中央部は、基板1から離れる方向に向かって突出された第1突起42を有してもよい。第1突起42の側壁と画素定義溝41の側壁との間には、サブ溝40が形成されている。画素定義溝41の中央部が平らな場合に比べて、第1突起42は、画素定義溝41の中央部の形態をより複雑にさせることができるので、上部の発光機能層5の電荷発生層又は他のフィルム層を遮断するのに有利であり、これにより、隣接する発光素子間のクロストークを防止する。さらに、画素定義溝41の十分な深さを確保することにより上部の一部のフィルム層を遮断するために、画素定義溝41の中央部を分離領域201内に位置させ、即ち、基板1から離れた第1絶縁層2の表面なかの基板1に近い一側に、基板1に最も近い画素定義溝41の1つ又は複数の点を位置させることができる。これに対応して、サブ溝40の中央部は、分離領域201内に位置する。
画素定義層4及びその画素定義溝41の詳細な構造については、上記の第3表示パネルの実施形態を参照できるので、ここでは詳細な説明を省略する。
図12及び図13に示すように、発光機能層5は、連続するフィルム層であってもよく、且つ少なくとも一部が各第1電極31の中間部310を覆い、即ち、開口401により露出された領域を覆う。同時に、発光機能層5は、画素定義層4と、画素定義層4及び第1電極31により覆われていない第1絶縁層2の領域とも覆う。蒸着又は他のプロセスによって発光機能層5を形成する場合、発光機能層5は、画素定義溝41に対応する領域で基板1に近づく方向に向かって凹む。
本発明の一実施形態では、第3表示パネルの発光機能層5を参照すると、図10に示すように、発光機能層5は、複数の発光ユニット層501を含み、各発光ユニット層501における正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式が同じである。同時に、隣接する2つの発光ユニット層501の間には、電荷発生層502が設けられているので、電荷発生層502により各発光ユニット層501を直列に接続させ、直列型OLED発光素子を形成する。
本発明の他の幾つかの実施形態では、発光機能層5は、1つの発光ユニット層を含む。発光ユニット層は、基板1から離れる方向に沿って、第1電極31から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。
電荷発生層502は、画素定義溝41のサブ溝40の側壁を覆いにくいので、画素定義溝41により発光素子の電荷発生層502を遮断することができ、隣接する2つの発光素子間のクロストークを回避することができる。もちろん、画素定義溝41は、正孔注入層又は他のフィルム層を遮断することもでき、同様にクロストークを防止することができる。
図12及び図13に示すように、第2電極6は、発光機能層5を覆い、且つ凹部61と、凹部61により分離された複数の平滑部62とを含む。第1絶縁層2上の各平滑部62の正投影は、1対1で対応するように、各第1電極31内に位置する。凹部61は、基板1に近づく平滑部62の側に向かって凹む。第1絶縁層2上の凹部61の正投影は、少なくとも一部が第1電極31の外に位置する。凹部61の中央部は、第2突起600を有する。第2突起600の側面と凹部61の側面との間には、サブ凹み610が形成されている。
本発明の幾つかの実施形態では、第1絶縁層2上の凹部61の正投影は、少なくとも一部が画素定義溝41内に位置する。さらに、第1突起42に対応する凹部61の中央部は、第2突起600を有する。第2突起600の側面と凹部61の側面との間には、サブ凹み610が形成されている。基板1に最も近いサブ凹み610の点は、第1絶縁層2上の正投影においてサブ溝40内に位置する。
各平滑部62は、アレイ状に分布され、且つ各第1電極31の中間部310と1対1で対応するように設置される。即ち、第1絶縁層2上の各平滑部62の正投影は、1対1で対応するように、各第1電極31内に位置する。平滑部62は、中間部310に平行又は略平行になる。
凹部61は、中間部310により覆われていない第1絶縁層2の領域に対応し、平滑部62を分離するために使用される。凹部61は、基板1に近づく平滑部62の一側に向かって凹む。凹部61は、リング構造であり、且つその数は複数である。各凹部61は、1対1で対応するように各平滑部62を取り囲む。つまり、凹部61は、隣接する2つの平滑部62の遷移領域である。
基板1上の凹部61の正投影は、少なくとも一部が第1電極31の中間部310の外に位置することにより、厚さの厚い中間部310に直接に面することなく、第1電極31以外の領域又は厚さの薄いエッジ部311に直接に面するので、凹部61と第1電極31との間の先端放電及び短絡のリスクを低減することができ、発光素子の発光安定性を向上させることができる。
本発明の幾つかの実施形態では、基板1に垂直する断面において、第1絶縁層2上の凹部61の最低点の正投影は、中間部310の外に位置する。例えば、この最低点は、中間部310との間の先端放電を回避するために、傾斜部3111及び平坦部3110のうちの1つに対応する。基板1に垂直する断面における凹部61の最低点は、基板1に垂直する断面において、第1電極31に最も近い凹部61の点であり、即ち平滑部62から最も遠い点である。
なお、基板1に垂直する断面における凹部61の数は、複数であってもよく、異なる断面における最低点は異なっていてもよい。例えば、この最低点は、深さ方向において、第1電極31の中間部310に最も近い点であってもよく、深さ方向における他の点であってもよく、具体的に、基板1に垂直する断面の位置により決定される。
図12及び図13に示すように、本発明の幾つかの実施形態では、凹部61は、2つの側面を有し、第1側面611、第2側面612及び第2突起600を含む。ここで、第1側面611及び第2側面612は、対向して設置されるとともに、第2突起600の両側に接続される。同時に、第1側面611及び第2側面612は、基板1に近づく方向に向いて縮小するように延びることができる。第1側面611及び第2側面612は、曲面又は平面であってもよいが、ここでは特に限定しない。
第2突起600は、基板1から離れる方向に向かって突出された曲面であってもよい。本発明の幾つかの実施形態では、凹部61の第2突起600は、第1傾斜面6131、第2傾斜面6132及び接続面6133を含む。ここで、第1傾斜面6131及び第2傾斜面6132は、いずれも曲面又は平面であってもよい。接続面6133は、第1側面611及び第2側面612の底辺において、基板1から離れた一側に位置する。接続面6133は、第1傾斜面6131と第2傾斜面6132との間に接続される。第1傾斜面6131は、第1側面611の底辺に接続され、1つのサブ凹み610を形成する。第2傾斜面6132は、第2側面612の底辺に接続され、別の1つのサブ凹み610を形成する。
本発明の幾つかの実施形態では、中間部310に対する第1傾斜面6131の勾配は、中間部310に対する第1側面611の勾配より小さくない。同時に、中間部310に対する第2傾斜面6132の勾配は、中間部310に対する第2側面612の勾配より小さくない。
本発明の幾つかの実施形態では、第1側面611及び第2側面612に対応する第2電極6の領域の最小厚さは、第1傾斜面6131及び第2傾斜面6132に対応する第2電極6の領域の最小厚さより大きい。
さらに、図12及び図13に示すように、本発明の幾つかの実施形態では、凹部61の深さは、第2電極6の最大厚さの2倍より小さい。例えば、第2電極6の最大厚さは、90nmであり、凹部61の深さは、180nmより小さく、例えば120nm、100nm、80nm、70nm、60nm、50nm、40nmなどである。凹部61の深さは、凹部61の最大深さをさす。即ち、基板1に垂直する方向において、基板1に最も近い凹部61の点と基板1から離れた平滑部62の表面との間の距離を指す。
本発明の幾つかの実施形態では、図12及び図13に示すように、第1絶縁層2上の各凹部61の正投影は、1つの第1電極31の中間部310の外を取り囲む。凹部61の第2突起600と隣接する第1電極31の中間部310との間の距離の最小値(基板1に垂直する方向において、中間部310に最も近い凹部61の点と中間部310との間の距離)は、平滑部62と発光機能層5の合計の厚さの70%以上である。平滑部62と発光機能層5の合計の厚さは、平滑部62と発光機能層5の厚さの合計である。例えば、平滑部62と発光機能層5の合計の厚さが約365nmの場合、基板1に垂直する方向において、凹部61の中央部と隣接する第1電極31の中間部310との間の距離の最小値は、最大約255nmである。
さらに、凹部61の中央部と隣接する第1電極31の中間部310との間の距離の最大値(基板1に垂直する方向において、中間部310に最も近い凹部61の点と中間部310との間の距離)は、最大400nm以上であり、且つこの最大値は450nm以下である。
図12及び図13に示すように、本発明の幾つかの実施形態では、画素定義層4は、離隔部400及び延長部410を含んでもよい。ここで、離隔部400は、第1電極31により覆われていない第1絶縁層2の領域に位置し、即ち第1電極31以外の領域に位置する。画素定義溝41は、離隔部400に設けられる。延長部410は、離隔部400に接続され、基板1から離れた第1電極31の表面まで延びるとともに、第1電極31を完全に覆わない。例えば、延長部410は、第1電極31の円周方向に沿って、基板1から離れた中間部310の円周方向の表面まで延び、中間部310を完全に覆わない。
延長部410が第1電極31の境界を覆うので、延長部410に対応する第2電極6の領域は、基板1から離れる方向に向かって突出された突起部63をさらに有する。平滑部62は、突起部63を介して凹部61に接続される。基板1上の突起部63の正投影と基板1上の延長部410の正投影は、少なくとも部分的に重なっている。
隣接する2つの第1電極31の厚さが異なると、基板1から離れた上記2つの第1電極31上の延長部410の表面と基板1との間の距離が異なる。凹部61の両側に接続される2つの突起部63において、基板1から最も遠い1つの突起部63の点と基板1との間の距離は、基板1から最も遠い他の1つの突起部63の点と基板1との間の距離と異なる。
また、図12及び図13に示すように、この表示パネルは、第1封止層13、カラーフィルタ層14、第2封止層15、及び透明カバープレート16をさらに含んでもよい。
ここで、第1封止層13は、第2電極6を覆うことができる。例えば、第1封止層13は、2つの無機層と、2つの無機層の間に位置する有機層とを含んでもよい。
本発明の幾つかの実施形態では、第1封止層13は、凹部61に対応する領域が凹むことによりピット1301を形成することができる。もちろん、第1封止層13の厚さが厚い場合、基板1から離れた第1封止層13の表面は、略平坦な状態を維持することができる。
カラーフィルタ層14は、第2電極6から離れた第1封止層13の一側に設けられている。また、カラーフィルタ層14は、各第1電極31と1対1で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば、赤色、青色及び緑色などがある。
第2封止層15は、カラーフィルタ層14を覆うことができ、その構造は、第1封止層13の構造と同じであってもよい。
透明カバープレート16は、第2封止層15を覆うことができ、その材質は、ガラス又は他の材質であってもよい。
また、本発明の幾つかの実施形態では、図12及び図13に示すように、第4表示パネルは、光抽出層17をさらに含んでもよい。光抽出層17は、基板1から離れた第2電極6の表面に覆われ、且つ凹部61に対応する領域で凹む。第1封止層13は、基板1から離れた光抽出層17の一側に設けられている。光抽出層17の屈折率は、第2電極6の屈折率より大きく形成されるので、出光効率を向上させることができる。また、光抽出層17の屈折率が高いほど、出光効率が高くなる。上記のいずれか1項に記載の表示パネルにおいて、前記ピットの2つの側壁は、前記基板に近づく方向に向かって縮小するように延長するとともに接続される。
本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。この表示パネルは、上記の第1表示パネルであってもよい。図14に示すように、この製造方法は、ステップS110~ステップS160を含む。
ここで、ステップS110において、基板の一側に第1絶縁層を形成する。
ステップS120において、前記基板から離れた前記第1絶縁層の表面に、アレイ状に分布された複数の画素領域が分割されるように、複数の分離溝を形成する。
ステップS130において、前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成し、前記第1絶縁層上の前記各第1電極の正投影は、1対1に対応するように、前記各画素領域内に位置し、前記第1電極は、平坦な中間部と、前記中間部を取り囲むエッジ部とを含み、前記エッジ部は、前記中間部を取り囲む平坦部と、前記中間部と前記平坦部との間に接続される傾斜部とを含み、前記平坦部の厚さは、前記中間部の厚さより小さい。
ステップS140において、前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成し、前記画素定義層は、前記中間部の少なくとも一部の領域を露出させる。
ステップS150において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記中間部及び前記第1絶縁層とを覆う。
ステップS160において、前記発光機能層を覆う第2電極を形成する。
本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第1表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。
本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第1表示パネルであってもよい。図15に示すように、上記製造方法は、ステップS210~ステップS250を含む。
ここで、ステップS210において、基板の一側に第1絶縁層を形成する。
ステップS220において、前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層及び分離溝を形成し、前記第1電極は、平坦な中間部と、前記中間部を取り囲むエッジ部とを含み、前記エッジ部は、前記中間部を取り囲む平坦部と、前記中間部と前記平坦部との間に接続される傾斜部とを含み、前記平坦部の厚さは、前記中間部の厚さより小さく、前記分離溝は、前記第1絶縁層においてアレイ状に分布された複数の画素領域を分割し、前記第1絶縁層上の前記各第1電極の正投影は、1対1に対応するように前記各画素領域内に位置する。
ステップS230において、前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成し、前記画素定義層は、前記中間部の少なくとも一部の領域を露出させる。
ステップS240において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記中間部及び前記第1絶縁層とを覆う。
ステップS250において、前記発光機能層を覆う第2電極を形成する。
本実施形態の製造方法では、基板から離れた第1絶縁層の表面に、まず導電層を形成することができ、1回のグレースケールマスキングプロセスによって導電層をパターン化して第1電極層が得られ、同時に、この一回のグレースケールマスキングプロセスによって分離溝も一緒に形成することができる。2回のマスキングプロセスによって第1電極層及び分離溝を別々に形成する方式に比べて、表示パネルの製造プロセスを簡単化することができる。
本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第2表示パネルであってもよい。図16に示すように、上記製造方法は、ステップS310~ステップS340を含む。
ここで、ステップS310において、基板の一側に第1絶縁層を形成する。
ステップS320において、前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成し、前記第1電極は、平坦な中間部と、前記中間部を取り囲むエッジ部とを含み、前記エッジ部は、前記中間部を取り囲む平坦部と、前記中間部と前記平坦部との間に接続される傾斜部とを含み、前記平坦部の厚さは、前記中間部の厚さより小さい。
ステップS330において、前記中間部の少なくとも一部の領域を覆う発光機能層を形成する。
ステップS340において、前記発光機能層を覆う第2電極を形成し、前記第2電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第1絶縁層上の前記各平滑部の正投影は、1対1に対応するように前記各第1電極内に位置し、前記凹部は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記中間部の外に位置する。
本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第2表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。
本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第3表示パネルであってもよい。図17に示すように、表示パネルの製造方法は、ステップS410~ステップS450を含む。
ここで、ステップS410において、基板の一側に第1絶縁層を形成し、前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有する。
ステップS420において、前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成し、前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置する。
ステップS430において、前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成し、且つ前記各第1電極を露出させ、前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成される。
ステップS440において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う。
ステップS450において、前記発光機能層を覆う第2電極を形成する。
本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第3表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。
本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第4表示パネルであってもよい。図18に示すように、表示パネルの製造方法は、ステップS510~ステップS550を含む。
ここで、ステップS510において、基板の一側に第1絶縁層を形成する。
ステップS520において、前記基板から離れた前記第1絶縁層の表面に、第1電極層を形成し、前記第1電極層は、複数の第1電極を含む。
ステップS530において、前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成し、前記画素定義は、前記各第1電極を露出させる。
ステップS540において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う。
ステップS550において、前記発光機能層を覆う第2電極を形成し、前記第2電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、前記凹部の少なくとも一部の領域は、前記平滑部の前記基板に近づく側に向かって凹み、前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、前記凹部の中央部は、第2突起を有し、前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される。
本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第4表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。
なお、図面において、本発明における製造方法の様々なステップは、特定の順序で説明されているが、これは、所望の結果を実現するために、これらのステップがこの特定の順序で実行されなければならないこと、又は示された全てのステップが実行されなければならないことを必要とせず、又は暗示しない。追加的又は代替的に、幾つかのステップを省略したり、複数のステップを組み合わせて1つのステップで実行し、及び/又は1つのステップを複数のステップに分解して実行したりすることができる。
本発明の実施形態によれば、表示装置がさらに提供される。上記表示装置は、上記の第1表示パネル、第2表示パネル、第3表示パネル、及び第4表示パネルの様々な実施形態のいずれか1つを含んでもよく、具体的な構造及び有益な効果については、上記の実施形態を参照できるので、ここでは詳細な説明を省略する。本発明の表示装置は、携帯電話、タブレットPC、テレビなどの電子デバイスに使用することができ、ここでは一々挙げない。
当業者は、明細書に対する理解、及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に取得することができる。本発明は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開示していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。
1 基板
10 第1配線層
11 第3絶縁層
12 第2配線層
13 第1封止層
1301 ピット
14 カラーフィルタ層
15 第2封止層
16 透明カバープレート
17 光抽出層
101 活性領域
1011 ソース電極
1012 ドレイン電極
2 平坦層
201 分離溝
2011 側壁
2012 底壁
202 画素領域
3 第1電極層
31 第1電極
310 中間部
311 エッジ部
3110 平坦部
3111 傾斜部
320 第1導電層
321 第2導電層
322 第3導電層
4 画素定義層
401 開口
41 画素定義溝
42 第1突起
40 サブ溝
400 離隔部
410 延長部
5 発光機能層
501 発光ユニット層
502 電荷発生層
6 第2電極
61 凹部
611 第1側面
612 第2側面
613 底面
6131 第1傾斜面
6132 第2傾斜面
6133 接続面
600 第2突起
62 平滑部
63 突出部
7 ゲート絶縁層
8 ゲート電極
9 第2絶縁層
10 第1配線層
11 第3絶縁層
12 第2配線層
13 第1封止層
1301 ピット
14 カラーフィルタ層
15 第2封止層
16 透明カバープレート
17 光抽出層
101 活性領域
1011 ソース電極
1012 ドレイン電極
2 平坦層
201 分離溝
2011 側壁
2012 底壁
202 画素領域
3 第1電極層
31 第1電極
310 中間部
311 エッジ部
3110 平坦部
3111 傾斜部
320 第1導電層
321 第2導電層
322 第3導電層
4 画素定義層
401 開口
41 画素定義溝
42 第1突起
40 サブ溝
400 離隔部
410 延長部
5 発光機能層
501 発光ユニット層
502 電荷発生層
6 第2電極
61 凹部
611 第1側面
612 第2側面
613 底面
6131 第1傾斜面
6132 第2傾斜面
6133 接続面
600 第2突起
62 平滑部
63 突出部
7 ゲート絶縁層
8 ゲート電極
9 第2絶縁層
Claims (22)
- 表示パネルであって、
基板と、
前記基板の一側に設けられる第1絶縁層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、複数の第1電極を含む第1電極層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、前記各第1電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う発光機能層と、
前記発光機能層を覆う第2電極と、を含み、
前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、
前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置し、
前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、
前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、
前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成される
表示パネル。 - 前記第1突起の2つの側壁は、前記基板に向かって拡張する傾斜面であり、
前記画素定義溝の2つの側壁は、前記基板に向かって縮小する傾斜面である
請求項1に記載の表示パネル。 - 前記第1突起の側壁の勾配は、前記画素定義溝の側壁の勾配と異なる
請求項1に記載の表示パネル。 - 前記第1突起の厚さは、前記画素定義溝の深さより小さい
請求項1に記載の表示パネル。 - 前記第1絶縁層上の前記画素定義溝の中央部の正投影は、前記分離領域内に位置する
請求項1に記載の表示パネル。 - 前記画素定義層は、離隔部及び延長部を含み、
前記離隔部は、前記第1電極以外の領域に位置し、前記画素定義溝が前記離隔部に設けられ、
前記延長部は、前記離隔部に接続され、前記基板から離れた前記第1電極の表面まで延びるとともに、前記第1電極を完全に覆わない
請求項1に記載の表示パネル。 - 任意の一つの前記第1電極を覆う延長部の幅は、隣接する2つの前記第1電極の間に位置する離隔部の幅より小さい
請求項6に記載の表示パネル。 - 少なくとも2つの前記第1電極の厚さが異なる
請求項1に記載の表示パネル。 - 前記画素定義溝の最大深さは、前記発光機能層と前記第1電極の厚さの合計の60%より大きくない
請求項1に記載の表示パネル。 - 表示パネルであって、
基板と、
前記基板の一側に設けられる第1絶縁層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、複数の第1電極を含む第1電極層と、
前記基板から離れた前記第1絶縁層の表面に設けられ、前記各第1電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う発光機能層と、
前記発光機能層を覆い、凹部と、前記凹部により分離された複数の平滑部とを含む第2電極と、を含み、
前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、
前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、
前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、
前記凹部の中央部は、第2突起を有し、
前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される
表示パネル。 - 前記第1絶縁層は、
アレイ状に分布された複数の画素領域と、
前記画素領域を分離する分離領域と、を有し、
前記第1絶縁層上の前記各第1電極の正投影は、前記各第1電極内に位置し、
前記画素定義層は、前記各第1電極を露出させ、前記分離領域に対応する領域に画素定義溝が形成され、
前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、
前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記画素定義溝内に位置する
請求項10に記載の表示パネル。 - 前記基板に最も近い前記サブ凹みの点は、前記第1絶縁層上の正投影において前記サブ溝内に位置する
請求項11に記載の表示パネル。 - 前記凹部は、第1側面及び第2側面を含み、
前記第1側面及び前記第2側面は、対向して前記第2突起の両側に接続され、
前記第1側面及び前記第2側面は、前記基板に向かって縮小する
請求項11に記載の表示パネル。 - 前記第2突起は、第1傾斜面と、第2傾斜面と、前記第1傾斜面と前記第2傾斜面と間に接続される接続面と、を含み、
前記接続面は、前記第1側面及び前記第2側面の底辺において、前記基板から離れた一側に位置し、
前記第1傾斜面は、前記第1側面の底辺に接続され、
前記第2傾斜面は、前記第2側面の底辺に接続される
請求項13に記載の表示パネル。 - 前記第1側面及び前記第2側面に対応する前記第2電極の領域の最小厚さは、前記第1傾斜面及び前記第2傾斜面に対応する前記第2電極の領域の最小厚さより大きい
請求項14に記載の表示パネル。 - 前記画素定義層は、離隔部及び延長部を含み、
前記離隔部は、前記第1電極以外の領域に位置し、前記画素定義溝の少なくとも一部が前記離隔部に設けられ、
前記延長部は、前記離隔部に接続され、前記基板から離れた前記第1電極の表面まで延びるとともに、前記第1電極を完全に覆わず、
前記第2電極は、前記基板から離れる方向に向かって突出された突起部をさらに有し、
前記平滑部は、前記突起部を介して前記凹部に接続され、
前記基板上の前記突起部の正投影と前記基板上の前記延長部の正投影は、少なくとも部分的に重なる
請求項11に記載の表示パネル。 - 前記凹部の両側に接続される2つの前記突起部において、前記基板に最も遠い1つの前記突起部の点と前記基板との間の距離は、前記基板から最も遠い他の1つの前記突起部の点と前記基板との間の距離と異なる
請求項16に記載の表示パネル。 - 前記表示パネルは、
前記第2電極を覆い、前記凹部に対応する領域にピットを形成する第1封止層をさらに含む
請求項10に記載の表示パネル。 - 前記ピットの2つの側壁は、前記基板に近づく方向に向かって縮小し接続される
請求項18に記載の表示パネル。 - 表示パネルの製造方法であって、
基板の一側に第1絶縁層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、画素定義層を形成し、前記各第1電極を露出させるステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第2電極を形成するステップと、を含み、
前記第1絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、
前記第1絶縁層上の前記各第1電極の正投影は、前記各画素領域内に位置し、
前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、
前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第1突起を有し、
前記第1突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆う
表示パネルの製造方法。 - 表示パネルの製造方法であって、
基板の一側に第1絶縁層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、複数の第1電極を含む第1電極層を形成するステップと、
前記基板から離れた前記第1絶縁層の表面に、前記各第1電極を露出させる画素定義層を形成するステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第2電極を形成するステップと、を含み、
前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第1電極とを覆い、
前記第2電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、
前記第1絶縁層上の前記各平滑部の正投影は、前記各第1電極内に位置し、
前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、
前記第1絶縁層上の前記凹部の正投影は、少なくとも一部が前記第1電極の外に位置し、
前記凹部の中央部は、第2突起を有し、
前記第2突起の側面と前記凹部の側面との間にサブ凹みが形成される
表示パネルの製造方法。 - 請求項1~19のいずれか1項に記載の表示パネルを含む
表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNPCT/CN2020/085955 | 2020-04-21 | ||
PCT/CN2020/085955 WO2021212333A1 (zh) | 2020-04-21 | 2020-04-21 | 显示装置、显示面板及其制造方法 |
PCT/CN2021/088701 WO2021213439A1 (zh) | 2020-04-21 | 2021-04-21 | 显示装置、显示面板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023522135A true JP2023522135A (ja) | 2023-05-29 |
Family
ID=78270268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021530217A Pending JP2023522135A (ja) | 2020-04-21 | 2021-04-21 | 表示装置、表示パネル及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (6) | US11882731B2 (ja) |
EP (1) | EP4141944A4 (ja) |
JP (1) | JP2023522135A (ja) |
KR (1) | KR20230002018A (ja) |
CN (5) | CN113826233B (ja) |
WO (2) | WO2021212333A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11997906B2 (en) * | 2020-12-18 | 2024-05-28 | Lg Display Co., Ltd. | Light emitting display device |
EP4340568A4 (en) * | 2021-11-29 | 2024-08-07 | Boe Technology Group Co Ltd | DISPLAY SUBSTRATE |
WO2023123131A1 (zh) * | 2021-12-29 | 2023-07-06 | 京东方科技集团股份有限公司 | 显示装置、显示面板及其制造方法 |
CN114335388B (zh) * | 2021-12-30 | 2024-04-05 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
CN114420733A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市华星光电半导体显示技术有限公司 | 柔性显示面板及其制作方法 |
US20240276775A1 (en) * | 2022-03-16 | 2024-08-15 | Boe Technology Group Co., Ltd. | Display Substrate and Display Apparatus |
CN115411216B (zh) * | 2022-09-15 | 2024-09-03 | 惠科股份有限公司 | 显示面板及其制作方法 |
EP4429438A1 (en) * | 2022-09-30 | 2024-09-11 | BOE Technology Group Co., Ltd. | Display panel and display device |
US20240306470A1 (en) * | 2023-03-07 | 2024-09-12 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100936881B1 (ko) * | 2008-11-26 | 2010-01-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
JP2011044271A (ja) | 2009-08-19 | 2011-03-03 | Panasonic Corp | 表示パネル装置、表示装置、及び表示パネル装置の製造方法 |
JP5791514B2 (ja) * | 2009-11-17 | 2015-10-07 | ユニファイド イノヴェイティヴ テクノロジー, エルエルシー | 有機elディスプレイ |
CN102405686B (zh) * | 2010-04-19 | 2015-04-29 | 松下电器产业株式会社 | 有机电致发光显示面板、具备该有机电致发光显示面板的有机电致发光显示装置以及有机电致发光显示面板的制造方法 |
JP2011249089A (ja) * | 2010-05-25 | 2011-12-08 | Panasonic Corp | 有機el表示パネルとその製造方法、および有機el表示装置 |
WO2012017498A1 (ja) | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 有機el表示パネルとその製造方法 |
KR101421168B1 (ko) * | 2011-09-20 | 2014-07-21 | 엘지디스플레이 주식회사 | 유기전계발광 표시소자 및 그 제조방법 |
US9012927B2 (en) * | 2011-11-30 | 2015-04-21 | Canon Kabushiki Kaisha | Display device |
CN103311265B (zh) | 2012-03-08 | 2016-05-18 | 群康科技(深圳)有限公司 | 有机发光二极管显示面板及其制造方法 |
KR102054850B1 (ko) * | 2013-05-30 | 2019-12-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
KR102080008B1 (ko) * | 2013-07-12 | 2020-02-24 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
JP2015049947A (ja) * | 2013-08-29 | 2015-03-16 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置 |
TWI545735B (zh) | 2013-09-09 | 2016-08-11 | Japan Display Inc | Organic electroluminescent display device and manufacturing method thereof |
JP2015072770A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス装置及びその製造方法 |
US9478591B2 (en) * | 2013-12-23 | 2016-10-25 | Lg Display Co., Ltd. | Organic light emitting display device and repair method thereof |
CN103887261B (zh) | 2014-03-03 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种柔性显示器及其制备方法 |
US9806279B2 (en) * | 2014-07-08 | 2017-10-31 | Lg Display Co., Ltd. | Organic light emitting display device comprising auxiliary electrode having void therein and manufacturing method thereof |
US9859345B2 (en) * | 2014-09-17 | 2018-01-02 | Lg Display Co., Ltd. | Organic light emitting display device including a partition wall and method of manufacturing the same |
KR102449804B1 (ko) * | 2015-03-02 | 2022-10-04 | 삼성디스플레이 주식회사 | 투명 유기 발광 표시 장치 및 이의 제조 방법 |
JP6560530B2 (ja) * | 2015-04-30 | 2019-08-14 | 株式会社ジャパンディスプレイ | 表示装置 |
KR102612903B1 (ko) * | 2015-07-02 | 2023-12-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
EP4380340A3 (en) * | 2016-04-29 | 2024-08-07 | LG Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
KR102594346B1 (ko) * | 2016-08-31 | 2023-10-25 | 엘지디스플레이 주식회사 | 유기발광표시장치와 그의 제조방법 |
KR20180047584A (ko) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 보조 전극을 포함하는 디스플레이 장치 |
KR102630001B1 (ko) * | 2016-10-31 | 2024-01-25 | 엘지디스플레이 주식회사 | 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법 |
KR20180078812A (ko) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
WO2018147050A1 (ja) * | 2017-02-13 | 2018-08-16 | ソニー株式会社 | 表示装置、および電子機器 |
CN109216413B (zh) * | 2017-06-30 | 2023-06-23 | 天马微电子股份有限公司 | Oled显示设备及其制造方法 |
CN109216419B (zh) * | 2017-06-30 | 2024-04-02 | 乐金显示有限公司 | 发光显示装置 |
JP7075039B2 (ja) * | 2017-06-30 | 2022-05-25 | 天馬微電子有限公司 | Oled表示装置及びその製造方法 |
JP7276131B2 (ja) * | 2017-08-02 | 2023-05-18 | ソニーグループ株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
JP6957294B2 (ja) * | 2017-09-28 | 2021-11-02 | キヤノン株式会社 | 表示装置、電子機器、及び表示装置の製造方法 |
KR102461391B1 (ko) * | 2017-10-16 | 2022-10-31 | 엘지디스플레이 주식회사 | 대면적 유기발광 다이오드 표시장치 |
CN107808895B (zh) | 2017-10-24 | 2019-10-01 | 深圳市华星光电半导体显示技术有限公司 | 透明oled显示器及其制作方法 |
US10446633B2 (en) | 2017-10-24 | 2019-10-15 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Transparent OLED display with transparent storage capacitor and manufacturing method thereof |
KR102650273B1 (ko) * | 2018-07-31 | 2024-03-22 | 삼성디스플레이 주식회사 | 유기발광 표시 장치 및 그 제조방법 |
US11730017B2 (en) * | 2018-11-13 | 2023-08-15 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
KR20200080012A (ko) * | 2018-12-26 | 2020-07-06 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
KR20200096367A (ko) * | 2019-02-01 | 2020-08-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
CN109873089B (zh) * | 2019-02-28 | 2021-09-03 | 合肥鑫晟光电科技有限公司 | 发光二极管显示面板及其制造方法 |
CN114678484A (zh) * | 2019-11-14 | 2022-06-28 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
CN113451524A (zh) * | 2020-03-27 | 2021-09-28 | 京东方科技集团股份有限公司 | 显示装置、显示面板及其制造方法 |
CN212342660U (zh) * | 2020-03-27 | 2021-01-12 | 京东方科技集团股份有限公司 | 显示装置及显示面板 |
-
2020
- 2020-04-21 US US17/264,446 patent/US11882731B2/en active Active
- 2020-04-21 WO PCT/CN2020/085955 patent/WO2021212333A1/zh active Application Filing
- 2020-04-21 CN CN202080000564.9A patent/CN113826233B/zh active Active
-
2021
- 2021-04-21 CN CN202180000830.2A patent/CN114097092B/zh active Active
- 2021-04-21 CN CN202310505881.1A patent/CN116782705A/zh active Pending
- 2021-04-21 EP EP21726546.1A patent/EP4141944A4/en active Pending
- 2021-04-21 CN CN202310487217.9A patent/CN116963536A/zh active Pending
- 2021-04-21 JP JP2021530217A patent/JP2023522135A/ja active Pending
- 2021-04-21 US US17/428,326 patent/US20230165061A1/en active Pending
- 2021-04-21 KR KR1020217016207A patent/KR20230002018A/ko active Search and Examination
- 2021-04-21 WO PCT/CN2021/088701 patent/WO2021213439A1/zh unknown
- 2021-04-21 CN CN202310485818.6A patent/CN116709834A/zh active Pending
-
2023
- 2023-06-16 US US18/336,892 patent/US20230337474A1/en active Pending
- 2023-06-16 US US18/336,196 patent/US20230329044A1/en active Pending
- 2023-06-16 US US18/336,883 patent/US20230337473A1/en active Pending
-
2024
- 2024-04-22 US US18/641,532 patent/US20240268160A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230165061A1 (en) | 2023-05-25 |
EP4141944A1 (en) | 2023-03-01 |
US20230329044A1 (en) | 2023-10-12 |
US20220115469A1 (en) | 2022-04-14 |
CN116963536A (zh) | 2023-10-27 |
KR20230002018A (ko) | 2023-01-05 |
US20230337473A1 (en) | 2023-10-19 |
EP4141944A4 (en) | 2024-06-05 |
US20240268160A1 (en) | 2024-08-08 |
CN113826233B (zh) | 2023-07-18 |
CN113826233A (zh) | 2021-12-21 |
US11882731B2 (en) | 2024-01-23 |
CN116709834A (zh) | 2023-09-05 |
CN114097092A (zh) | 2022-02-25 |
US20230337474A1 (en) | 2023-10-19 |
CN116782705A (zh) | 2023-09-19 |
WO2021212333A1 (zh) | 2021-10-28 |
WO2021213439A1 (zh) | 2021-10-28 |
CN114097092B (zh) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023522135A (ja) | 表示装置、表示パネル及びその製造方法 | |
US20190165323A1 (en) | Electroluminescent display device | |
CN212342660U (zh) | 显示装置及显示面板 | |
WO2019047661A1 (zh) | 阵列基板及显示装置 | |
CN113748533B (zh) | 显示装置、显示面板及其制造方法 | |
RU2812951C1 (ru) | Устройство отображения, дисплейная панель и способ их изготовления | |
WO2023039792A1 (zh) | 显示面板和显示装置 | |
WO2023015488A1 (zh) | 显示基板及电子装置 | |
WO2024065616A1 (zh) | 显示面板和显示装置 | |
CN218353022U (zh) | 显示装置 | |
WO2023015487A1 (zh) | 显示基板及电子装置 | |
US20240215318A1 (en) | Display substrate | |
JP2024529592A (ja) | 表示装置、表示パネル及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240902 |