JP2023511330A - サブトラクティブ自己整合のための方法と装置 - Google Patents

サブトラクティブ自己整合のための方法と装置 Download PDF

Info

Publication number
JP2023511330A
JP2023511330A JP2022543672A JP2022543672A JP2023511330A JP 2023511330 A JP2023511330 A JP 2023511330A JP 2022543672 A JP2022543672 A JP 2022543672A JP 2022543672 A JP2022543672 A JP 2022543672A JP 2023511330 A JP2023511330 A JP 2023511330A
Authority
JP
Japan
Prior art keywords
etch stop
metal
chamber
layer
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022543672A
Other languages
English (en)
Inventor
ホー レン，
ハオ ジャン，
メユール ナイク，
ウェンティン ホウ，
チエンシン レイ，
チェン コン，
ヨン カオ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023511330A publication Critical patent/JP2023511330A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Abstract

半導体装置の相互接続構造を形成する方法が記載される。この方法は、物理的気相堆積により基板上にエッチング停止層を堆積させることと、それに続いて前記エッチング停止層上に金属層をインシトゥ堆積させることとを含む。前記インシトゥ堆積は、プラズマ処理ガスをチャンバに流入させ、プラズマ処理ガスをプラズマへと励起して、基板上のエッチング停止層上に金属層を堆積させることを含む。基板は、堆積プロセス中に継続的に真空下にあり、周囲空気に曝露されない。【選択図】図３

Description

［０００１］本開示の実施形態は、相互接続構造及び相互接続構造製造の分野に関する。具体的には、本開示の実施形態は、整列したビア及び／又はコンタクトを備える相互接続構造を、サブトラクティブ法を使用して生成するための方法を提供する。
［０００２］相互接続構造、例えばパーソナルコンピュータ、ワークステーション、コンピュータサーバ、メインフレームと、プリンタ、スキャナ及びハードディスクドライバといったその他コンピュータ関連機器は、電力消費を抑えながら、実質的なデータストレージの機能と容量を提供するロジック及びメモリデバイスを使用する。フィーチャのスケーリングは、成長を続ける半導体産業の原動力となった。フィーチャをますます小さくスケーリングすることで、半導体チップの制限された領域において機能ユニットの密度を高めることができる。例えば、トランジスタのサイズが縮小することにより、チップ上に組み込まれるメモリ又はロジックデバイスの数を増加させることができ、容量の増加した製品を製造することができる。しかしながら、これまで以上の容量に対する原動力に問題がないわけではない。各デバイスの性能を最適化する必要性がますます重要となっている。
［０００３］オンチップの電気的相互接続は、以前は、デバイス構造の種々の層を貫通する開孔が生成され、これら開孔を導電性材料で充填されることで層間と、個々の層の上に位置するデバイスフィーチャ間とに相互接続が形成される、「デュアルダマシン」製造技術を使用して生産されていた。デュアルダマシンは、上方の金属線（Ｍｘ）と自己整合したビア（Ｖｘ）の形成を可能にすることができる。しかしながら、５０ｎｍのピッチ（２５ｎｍのハーフピッチ寸法）及びより小さなフィーチャサイズに基づくチップの場合、間隙充填及び抵抗の制約があり、これまで依存していた「デュアルダマシン」製造技術の使用が実施不能である。
［０００４］したがって、ライン抵抗とビア抵抗とを改善する処理方法が必要とされている。
［０００５］本開示の１つ又は複数の実施形態は、相互接続構造の形成方法を対象とする。１つ又は複数の実施形態では、方法は：基板上にエッチング停止層を堆積させることであって、堆積が物理的気相堆積を含む、エッチング停止層を堆積させることと；エッチング停止層上に金属層をインシトゥ堆積させることであって、インシトゥ堆積が、チャンバにプラズマ処理ガスを流入させ、プラズマ処理ガスをプラズマへと励起して、基板上のエッチング停止層上に金属層を堆積させることを含む、金属層をインシトゥ堆積させることとを含み、基板は、継続的に真空下にあり、周囲空気には曝露されない。
［０００６］本開示の別の実施形態は、処理ツールを対象とする。１つ又は複数の実施形態では、処理ツールは：ウエハを移動させるように構成されたロボットを含む中央移送ステーションと；各々が中央移送ステーションに接続されて隣接するプロセスステーションの処理領域から分離した処理領域を提供する、複数のプロセスステーションであって、第１の物理的気相堆積チャンバ及び第２の物理的気相堆積チャンバを含む複数のプロセスステーションとを含む。
［０００７］本開示の更なる実施形態は、命令を含む非一時的なコンピュータ可読媒体を対象とする。１つ又は複数の実施形態では、非一時的なコンピュータ可読媒体は、処理チャンバのコントローラによって実行されると、処理チャンバに：基板上にエッチング停止層を堆積させる工程；エッチング停止層上に金属層をインシトゥ堆積させる工程；及び基板を継続的に真空下に維持する工程を実施させる命令を含む。
［０００８］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより詳細な説明が実施形態を参照することによって得られ、それら実施形態のいくつかが添付図面に例示される。しかしながら、本開示は他の等しく有効な実施形態を許容し得るので、添付図面は、本開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定するとみなすべきではないことに留意されたい。
［０００９］本開示の１つ又は複数の実施形態による物理的気相堆積チャンバの概略断面図である。 ［００１０］本開示の１つ又は複数の実施形態による基板の断面図である。 ［００１１］本開示の１つ又は複数の実施形態による基板の断面図である。 ［００１２］本開示の１つ又は複数の実施形態による基板の断面図である。 ［００１３］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００１４］１つ又は複数の実施形態による図５の相互接続構造の断面図である。 ［００１５］１つ又は複数の実施形態による図５の相互接続構造の上面図である。 ［００１６］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００１７］１つ又は複数の実施形態による図６の相互接続構造の断面図である。 ［００１８］１つ又は複数の実施形態による図６の相互接続構造の上面図である。 ［００１９］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００２０］１つ又は複数の実施形態による図７の相互接続構造の断面図である。 ［００２１］１つ又は複数の実施形態による図７の相互接続構造の上面図である。 ［００２２］１つ又は複数の実施形態による相互接続構造の断面図である。 ［００２３］１つ又は複数の実施形態による相互接続構造の断面図である。 ［００２４］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００２５］１つ又は複数の実施形態による図１０の相互接続構造の断面図である。 ［００２６］１つ又は複数の実施形態による図１０の相互接続構造の上面図である。 ［００２７］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００２８］１つ又は複数の実施形態による図１１の相互接続構造の断面図である。 ［００２９］１つ又は複数の実施形態による図７の相互接続構造の上面図である。 ［００３０］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００３１］１つ又は複数の実施形態による図１２の相互接続構造の断面図である。 ［００３２］１つ又は複数の実施形態による図１２の相互接続構造の上面図である。 ［００３３］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００３４］１つ又は複数の実施形態による図１３の相互接続構造の断面図である。 ［００３５］１つ又は複数の実施形態による図１３の相互接続構造の上面図である。 ［００３６］本開示の１つ又は複数の実施形態による相互接続構造の等角図である。 ［００３７］１つ又は複数の実施形態による図１４の相互接続構造の断面図である。 ［００３８］１つ又は複数の実施形態による図１４の相互接続構造の上面図である。 ［００３９］本開示の１つ又は複数の実施形態による方法のフロー図である。 ［００４０］１つ又は複数の実施形態によるクラスタツールを示している。
［００４１］本開示のいくつかの例示的な実施形態を記載する前に、本開示が、以下の説明において提示される構成又は処理ステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実施又は実行することができる。
［００４２］本明細書及び特許請求の範囲で使用される「前駆体」、「反応物質」、「反応性ガス」などの用語は、基板表面と反応することのできる任意のガス種を指すために交換可能に使用される。
［００４３］本明細書で使用される「基板」は、製造プロセス中に膜処理が実施される任意の基板又は基板上に形成された材料表面を指す。例えば、処理を実施することのできる基板表面は、用途に応じて、シリコン、酸化ケイ素、歪みシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料、並びに金属、金属窒化物、金属合金、及びその他の導電性材料といった他の任意の材料を含む。基板は半導体ウエハを含むが、それに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、及び／又はベークするために、前処理プロセスに曝露され得る。本開示では、基板自体の表面に対する直接的な膜処理に加えて、開示される膜処理ステップのうちのいずれをも、後述でより詳細に開示される基板上に形成された下部層に対しても実施することができ、「基板表面」という用語は、文脈が示すように、このような下部層を含むことを意図している。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積される膜／層の露出表面が基板表面となる。
［００４４］１つ又は複数の実施形態は、有利には、相互接続を形成する統合プロセスを提供する。１つ又は複数の実施形態では、コア金属堆積及び金属エッチング停止堆積の両方が、それ自体のプロセス能力で低抵抗膜へと最適化される。堆積チャンバは、望ましくない金属酸化を避けるために、高い真空レベルで同じ処理プラットフォームに統合される。
［００４５］本開示の１つ又は複数の実施形態は、有利には、サブトラクティブスキームに基づいてビアを整列させる（底部のラインに対して）ことを可能にする方法を提供する。自己整合サブトラクティブスキームの実施形態は、エッチング停止層／ライナを備えた相互接続構造の形成を可能にする。いくつかの実施形態は、有利には、ビアの自己整合を提供する。
［００４６］本開示の１つ又は複数の実施形態は、有利には、チップ相互接続の抵抗スケーリングを改善する。抵抗スケーリングには、ライン抵抗とビア抵抗という２つの部分が含まれる。１つ又は複数の実施形態では、ライン抵抗は、低抵抗の金属堆積を実装することにより改善される。１つ又は複数の実施形態では、ビア抵抗は、超極薄且つ低抵抗の金属エッチング停止層を統合することにより（真空の破れがない）改善される。
［００４７］１つ又は複数の実施形態では、従来のデュアルダマシン相互接続製造と比較して、１つ又は複数の実施形態のプロセスは、有利には、１５～５０％以上のライン抵抗低減と、２０～３０％以上のビア抵抗の低減を達成する。金属を堆積させる従来のデュアルダマシン法と比較したとき、１つ又は複数の実施形態のプロセスは、コア金属膜及び金属エッチング停止膜の両方について５０％以上の膜抵抗を達成する。加えて、１つ又は複数の実施形態では、統合プラットフォームはさらに、実効抵抗率を約２０％低減する。
［００４８］１つ又は複数の実施形態のエッチング停止層及び金属層を堆積させるために有用な物理的気相堆積チャンバ５０の一実施例が、図１に概略的に示されている。物理的気相堆積チャンバ５０は、中心軸５４の周りに配置された真空チャンバ５２を含み、真空チャンバ５２の上には、ターゲット５６がアイソレータ５８を通して支持されており、アイソレータ５８は、ターゲット５６を真空チャンバ５２に真空密閉し、且つターゲット５６を電気的に接地された真空チャンバ５２から電気的に絶縁している。真空ポンプシステム（図示せず）は、真空チャンバ５２の内部を低ミリトール範囲の圧力まで排気する。
［００４９］１つ又は複数の実施形態では、ターゲット５６の前面の形状は、平面状とするか、又は内径部分より外周エッジの方が厚い概ね凹状とすることができる。ターゲット５６は、真空チャンバ５２の内部に面する金属の層を含み、金属層は、典型的に、スパッタされる金属の供給源を提供するために、堆積される金属以外に５原子％以下の元素を含む。
［００５０］プラズマ処理ガスをプラズマへと励起するために、ＤＣ電源６０は、接地された真空チャンバ５２又は接地された側壁シールド（図示せず）に対し、ターゲットを負にバイアスする。
［００５１］１つ又は複数の実施形態では、プラズマ処理ガスは、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、及びキセノン（Ｘｅ）のうちの１つ又は複数を含み、ガス源からマスフローコントローラを通して真空チャンバ５２中に供給される。特定の実施形態では、プラズマ処理ガスはクリプトン（Ｋｒ）を含む。理論に縛られることを意図せずに、クリプトン（Ｋｒ）をプラズマ処理ガスとして含むガス源６２の使用がクリプトン原子の埋没を生じさせることはないと考えられる。したがって、１つ又は複数の実施形態では、プラズマ処理ガスは、クリプトン（Ｋｒ）を含むか、クリプトン（Ｋｒ）から本質的になるか、又はクリプトン（Ｋｒ）からなる。いくつかの実施形態では、プラズマ処理ガスは、実質的にクリプトン原子のみを含む。１つ又は複数の実施形態では、ガス源６２は、マスフローコントローラ６４を通して真空チャンバ５２に接続される。
［００５２］１つ又は複数の実施形態では、ターゲット電力は、プラズマ処理ガスをプラズマへと励起し、プラズマの正電荷イオンは、ターゲット５４に向かって加速され、ターゲットから金属原子をスパッタする。プラズマの密度は、ある磁極性の内側磁極６８が反対の磁極性の外側磁極７０によって囲まれているマグネトロン６６をターゲット５６の背後に配置することによって高められる。電子を捕捉し、これによりプラズマ密度とその結果としてスパッタリング速度を高めるために、磁極６８、７０は、ターゲット５６の面に対して平行な真空チャンバ５２に磁場を投射する。スパッタリングの均一性とターゲットの利用率を高めるために、磁極６８、７０は中心軸５４に対して非対称であるが、中心軸５４に沿って延びるシャフト７４に接続されたアーム７２の上に支持されている。モーター７６はシャフト７４を回転させ、これによってマグネトロン６６を中心軸５４の周りで回転させ、少なくとも方位角の均一性を提供する。
［００５３］真空チャンバ５２内のペデスタル８０は、基板８２をターゲット５６に対向させて支持し、ターゲット５６からスパッタされる金属でコーティングされるようにする。任意選択的に、ＲＦ電源８４は、容量性結合回路８６を通してペデスタル８０をバイアスする。ペデスタル８０は、電極として働くように導電性である。真空チャンバ５２内のプラズマ存在下でのＲＦバイアスは、負のＤＣ自己バイアスをペデスタル８０上で発生させ、その結果スパッタされた金属イオンが基板８２に向かって加速され、その軌道は基板８２に形成されたすべての高アスペクト比の孔の中へ深く入る。
［００５４］１つ又は複数の実施形態では、エッチング停止層の堆積のために使用される物理的気相堆積処理チャンバは、スパッタプラズマ源の点で金属層堆積のために使用される物理的気相堆積処理チャンバとは異なる。１つ又は複数の実施形態では、バルク金属の堆積のために使用される物理的気相堆積処理チャンバはＤＣ又はＲＦ源を有し、エッチング停止層の堆積のために使用される物理的気相堆積処理チャンバはＲＦ源を有する。加えて、バルク金属の堆積のために使用される物理的気相堆積処理チャンバは、２５０℃を上回る高温で動作するペデスタル／ウエハ温度を有し、エッチング停止層の堆積は、約２０℃から約４００℃の低温で起こる。更に、バルク金属の堆積のために使用される物理的気相堆積処理チャンバは、クリプトン（Ｋｒ）をスパッタガスとして使用し、エッチング停止層の堆積は、チタン（Ｔｉ）ターゲットの場合Ｎ２（窒化）を、又は窒化チタン（ＴｉＮ）ターゲットの場合アルゴン（Ａｒ）を使用する。
［００５５］本開示の実施形態は、複数層の材料の堆積と、それに続いてドライエッチング技術又は原子層エッチング（ＡＬＥ）といったサブトラクティブ技術の使用とを含む相互接続構造を生成する。１つ又は複数の実施形態では、形成される導電性の相互接続構造は、必要に応じて誘電体材料によって囲まれる。
［００５６］図２に示すように、１つ又は複数の実施形態では、第１のエッチング停止層１１０は、基板１０２上に形成される。基板１０２は、本明細書に記載される任意の適切な材料とすることができる。説明のみを目的として、以降基板１０２をシリコン基板として説明する。１つ又は複数の実施形態では、基板１０２は、相互接続構造を下に位置する半導体デバイスと接続するために、下に位置する半導体構造と接触する構造を表す。基板１０２は、例えば、トランジスタ、コンデンサ、又は抵抗器といったＦＥＯＬ（ラインの前端）デバイスに接続される場合はタングステンプラグとすることができるか；又は、基板１０２は、相互接続が必要である場合は銅又は他の導電性のプラグ材料とすることができる。
［００５７］図示の実施形態は、任意選択のバリア層１０６を含む。１つ又は複数の実施形態では、バリア層１０６はライナを含む。１つ又は複数の実施形態では、バリア層１０６は、スタックから省略することもできる。例えば、第１の金属層１０８が基板１０２に対して良好な接着を有する場合、任意選択のバリア層１０６はなくてもよい。任意選択のバリア層１０６は、基板１０２に対する第１の金属層１０８の接着を増強することのできる任意の適切な材料とすることができる。１つ又は複数の実施形態では、バリア層１０６は、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、又はタンタル／窒化タンタル（Ｔａ／ＴａＮ）のうちの１つ又は複数を含む。任意選択のバリア層１０６は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、蒸発又はメッキを含むがこれらに限定されない、当業者に既知の任意の適切な技術によって堆積させることができる。
［００５８］１つ又は複数の実施形態では、第１の金属（導電性）層１０８は、任意選択のバリア層１０６の上か；又は任意選択のバリア層１０６が省略される場合は基板１０２の上にある。１つ又は複数の実施形態では、バリア層１０６はライナを含む。第１の金属層１０８は、当業者に既知の任意の適切な技術によって堆積される任意の適切な層とすることができる。１つ又は複数の実施形態では、第１の金属層１０８は、物理的気相堆積を使用して堆積される。
［００５９］１つ又は複数の実施形態では、導体層でもある第１のエッチング停止層１１０が、第１の金属層１０８の上に位置する。１つ又は複数の実施形態では、第１のエッチング停止層１１０は、エッチング停止材料を含む。エッチング停止材料は、当業者に既知の任意の適切な材料を含み得る。１つ又は複数の実施形態では、エッチング停止材料は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、又はルテニウム（Ｒｕ）のうちの１つ又は複数を含む。特定の実施形態では、エッチング停止材料は、窒化チタン（ＴｉＮ）を含む。
［００６０］１つ又は複数の実施形態では、第１のエッチング停止層１１０は、図１に示されるような処理チャンバを使用して、物理的気相堆積（ＰＶＤ）により形成される。１つ又は複数の実施形態では、高周波ＲＦ源が、高濃度の金属イオンを有する高度にイオン化されたプラズマを生成するために使用される。理論に縛られることを意図せずに、高度にイオン化されたプラズマは、第１のエッチング停止層１１０の結晶配向の変更を容易にし、引張応力及び高密度の有益な組み合わせをもたらし、その結果優れたエッチング選択性をもたらすと考えられる。
［００６１］１つ又は複数の実施形態では、エッチング停止材料を含むターゲット５４が、図１に示される処理チャンバ５０に提供される。ペデスタル８０は、約２００℃から約３００℃の範囲を含む、約２０℃から約４００℃の範囲の温度の高電流静電チャックを含む。１つ又は複数の実施形態では、処理チャンバ５０内のペデスタル８０は、ターゲット５４からスパッタされる第１のエッチング停止層１１０でコーティングされるように、ターゲット５４に対向させて基板１０２を支持する。１つ又は複数の実施形態では、ＲＦ電源は、容量性の結合回路を通して基板１０２を支持するペデスタルをバイアスする。ペデスタルは、電極として働くように導電性である。処理チャンバ内のプラズマの存在下でのＲＦバイアスは、負のＤＣ自己バイアスをペデスタル８０上に発生させ、その結果、スパッタされるエッチング停止材料イオンが基板１０２に向かって加速され、その軌道は、基板１０２に形成されたすべての高アスペクト比の孔の中へ深く入る。１つ又は複数の実施形態では、ＲＦ電源は、約２ｋＷから約３ｋＷの範囲を含む、約１ｋＷから約１０ｋＷの範囲にある。
［００６２］１つ又は複数の実施形態では、基板１０２上に堆積される第１のエッチング停止層１１０は、約０．５ｎｍから５．０ｎｍの範囲の厚さを有する。
［００６３］図３に示すように、１つ又は複数の実施形態では、第１のエッチング停止層１１０が堆積された後、金属層１１２が第１のエッチング停止層１１０上に堆積される。１つ又は複数の実施形態では、金属層１１２は低抵抗のコア金属を含む。１つ又は複数の実施形態では、より低い抵抗のコア金属が、高温のバイアス可能な静電チャック（ＥＳＣ）で堆積される。１つ又は複数の実施形態では、金属層１１２は、物理的気相堆積プロセスにより堆積される。１つ又は複数の実施形態では、金属層１１２は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、イリジウム（Ｉｒ）、金属シリサイド、及び金属合金等のうちの１つ又は複数を含み得る。１つ又は複数の実施形態では、金属層１１２は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、及びイリジウム（Ｉｒ）のうちの１つ又は複数を含む。特定の実施形態では、金属層１１２はルテニウム（Ｒｕ）を含む。他の特定の実施形態では、金属層１１２はモリブデン（Ｍｏ）を含む。他の特定の実施形態では、金属層１１２はタングステン（Ｗ）を含む。
［００６４］１つ又は複数の実施形態では、金属層１１２を堆積させるためにスパッタされる金属を含むターゲット５４が、処理チャンバ、例えば図１に示されるチャンバ５０内に提供される。処理チャンバは、基板１０２を支持するペデスタルも含み得る。ペデスタル８０は、約５００℃未満の温度の高電流静電チャックを含む。１つ又は複数の実施形態では、温度は、約２００℃から約４５０℃の範囲である。１つ又は複数の実施形態では、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、及びこれらの組み合わせから選択される核種をチャンバに流入させ、プラズマへと励起して、基板１０２の上の第１のエッチング停止層１１０上に金属層１１２を堆積させる。
［００６５］１つ又は複数の実施形態では、ＤＣ電源は、接地された処理チャンバ５０又は接地された側壁シールドに対して、約９００Ｗから約８ｋＷ及び約９００Ｗから約２ｋＷを含む、約５００Ｗから約１０ｋＷにターゲットを負にバイアスし、プラズマ処理ガス、例えばネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）をプラズマへと励起する。
［００６６］１つ又は複数の実施形態では、ＡＣ電源が、約２００Ｗから約４００Ｗを含む、約０Ｗから約５００Ｗの範囲の電力を提供する。
［００６７］１つ又は複数の実施形態では、処理チャンバの圧力は、約５ｍＴｏｒｒから約５０ｍＴｏｒｒを含む、約５ｍＴｏｒｒから約１００ｍＴｏｒｒの範囲である。
［００６８］図４に示すように、１つ又は複数の実施形態では、金属シード１０５が最初に堆積され、次いでバルク金属層１１２が金属シード１０５上に堆積される。理論に縛られることを意図せずに、金属シード１０５を最初に堆積させ、続いてバルク金属層１１２を堆積させることが、金属粒子を改善すると考えられる。したがって、図４に示すように、１つ又は複数の実施形態では、金属層１１２の金属を含むターゲット５４が処理チャンバ内に提供される。処理チャンバは、基板を支持するペデスタル８０も含み得る。ペデスタル８０は、約５００℃未満の温度の高電流静電チャックを含む。１つ又は複数の実施形態では、温度は、約２００℃から約４５０℃の範囲である。１つ又は複数の実施形態では、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、及びこれらの組み合わせから選択される核種をチャンバに流入させ、プラズマへと励起して、基板１０２の上の第１のエッチング停止層１１０上に金属シード１０５を堆積させる。
［００６９］１つ又は複数の実施形態では、金属シード１０５は、金属層１１２と同じ材料を含む。１つ又は複数の実施形態では、金属シード１０５は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、イリジウム（Ｉｒ）、金属シリサイド、及び金属合金のうちの１つ又は複数を含む。１つ又は複数の実施形態では、金属シード１０５は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、及びイリジウム（Ｉｒ）のうちの１つ又は複数を含む。１つ又は複数の特定の実施形態では、金属シード１０５はルテニウム（Ｒｕ）を含む。他の特定の実施形態では、金属シード１０５はモリブデン（Ｍｏ）を含む。
［００７０］１つ又は複数の実施形態では、ＤＣ電源は、接地された処理チャンバ５０又は接地された側壁シールドに対して、約５００Ｗから約１０ｋＷにターゲット５４を負にバイアスし、プラズマ処理ガス、例えばネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）をプラズマへと励起する。
［００７１］１つ又は複数の実施形態では、ＡＣ電源は、約０Ｗから約５００Ｗの範囲の電力を提供する。
［００７２］その後、１つ又は複数の実施形態では、金属層１１２が次いで金属シード１０５上に堆積される。１つ又は複数の実施形態では、金属層１１２の金属を含むターゲット５４が、処理チャンバ内に提供される。処理チャンバは、基板を支持するペデスタル８０も含み得る。ペデスタル８０は、約５００℃未満の温度の高電流静電チャックを含む。１つ又は複数の実施形態では、温度は、約２００℃から約４５０℃の範囲である。１つ又は複数の実施形態では、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、及びこれらの組み合わせから選択される核種をチャンバに流入させ、プラズマへと励起して、基板１０２の上の第１のエッチング停止層１１０の上の金属シード１０５上に金属層１１２を堆積させる。
［００７３］１つ又は複数の実施形態では、ＤＣ電源は、接地された処理チャンバ５０又は接地された側壁シールドに対して、約９００Ｗから約８ｋＷ及び約９００Ｗから約２ｋＷにターゲット５４を負にバイアスし、プラズマ処理ガス、例えばネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）をプラズマへと励起する。
［００７４］１つ又は複数の実施形態では、ＡＣ電源は、約２００Ｗから約４００Ｗの範囲の電力を提供する。
［００７５］図５に示されるように、第１のエッチング停止層及び１１０金属層１１２（及び任意選択的に金属シード１０５）をこのような様式で堆積させることにより、故障するエッチング停止層を有さない相互接続構造が得られる。
［００７６］図５は、相互接続構造を形成するために使用される層の例示的開始「スタック」１０１の等角立体図１００である。図５Ａは、図５に示されるデバイスの断面図１００Ａである。図５Ｂは、図５に示される相互接続構造の上面図１００Ｂである。当業者であれば、例示された「スタック」１０１は可能な一構成にすぎず、本開示の範囲を限定すると解釈するべきでないことを理解するであろう。
［００７７］１つ又は複数の実施形態では、第１の金属（導電性）層１０８は、任意選択のバリア層１０６の上か；又は任意選択のバリア層１０６が省略される場合は基板１０２の上にある。１つ又は複数の実施形態では、バリア層１０６はライナを含む。第１の金属層１０８は、当業者に既知の任意の適切な技術によって堆積される任意の適切な層とすることができる。１つ又は複数の実施形態では、第１の金属層１０８は、金属層１１２に関して上述したように、物理的気相堆積を使用して堆積される。いくつかの実施形態では、第１の金属層１０８は、例えば、限定しないが、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ケイ素化合物、グラフェン、又はこれらの組み合わせといった金属から選択される材料の共形層である。１つ又は複数の実施形態では、第１の金属層はルテニウム（Ｒｕ）を含む。
［００７８］１つ又は複数の実施形態では、導体層でもある第１のエッチング停止層１１０は、第１の金属層１０８の上に位置する。１つ又は複数の実施形態では、第２の金属層１１２は、第１のエッチング停止層１１０の上に形成される。第２の金属層１１２は、上述の第１の金属層１０８と同じでもよい（がそうである必要はない）。１つ又は複数の実施形態では、第２の金属層１１２は、支柱を形成する金属を含む。いくつかの実施形態では、支柱を形成する金属は、例えば、限定しないが、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ケイ素化合物、グラフェン、又はこれらの組み合わせのうちの１つ又は複数から選択される。１つ又は複数の実施形態では、第２の金属層１１２はルテニウム（Ｒｕ）を含む。
［００７９］１つ又は複数の実施形態では、第１のエッチング停止層１１０は、第２の金属層１１２のエッチング停止のためのものである。１つ又は複数の実施形態では、第２の金属層１１２はルテニウム（Ｒｕ）を含み、第１のエッチング停止層１１０は、チタン、タンタル、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、又はモリブデン（Ｍｏ）等のうちの１つ又は複数を含む。１つ又は複数の実施形態では、第１の金属層１０８と第２の金属層１１２が異なる材料であり、互いに高いエッチング選択性を有するとき、第１のエッチング停止層１１０は省略される。
［００８０］１つ又は複数の実施形態では、第２のエッチング停止層１１４は、第２の金属層１１２の上に位置する。１つ又は複数の実施形態では、第２のエッチング停止層１１４の組成物は、第１のエッチング停止層１１０と同じでもよい（がそうである必要は）。１つ又は複数の実施形態では、同じ材料として第１のエッチング停止層１１０と第２のエッチング停止層１１４とを有することにより、処理が単純化される。１つ又は複数の実施形態では、第２のエッチング停止層１１４は、ＣＶＤ、ＰＶＤ、ＡＬＤ、蒸発した金属源からの堆積、金属メッキから選択される技術を使用して堆積される、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、Ｗ、Ｃｏ、Ｒｕ、ニオブ（Ｎｂ）、窒化ニオブ（ＮｂＮ）、及びこれらの組み合わせの共形層を含むがこれに限定されない任意の適切な材料とすることができるか、又はケイ素化合物といったドーパントでドープされるチタン（Ｔｉ）の酸化物であり得る。
［００８１］１つ又は複数の実施形態では、第２のエッチング停止層１１４は、ハードマスク層１１６のエッチング停止のためのものである。１つ又は複数の実施形態では、ハードマスク層１１６は酸化ケイ素を含み、第２のエッチング停止層１１４は、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、又は酸窒化ケイ素（ＳｉＯＮ）等のうちの１つ又は複数を含む。１つ又は複数の実施形態では、第２のエッチング停止層１１４は省略され、存在しない。いくつかの実施形態では、ハードマスク層１１６のためのエッチング化学剤は、第２の金属層１１２に影響を与えず、例えば、ハードマスク層１１６が酸化ケイ素（ＳｉＯ）を含み、第２の金属層１１２がルテニウムを含むとき、第２のエッチング停止層１１４は存在しない。
［００８２］１つ又は複数の実施形態では、ハードマスク層１１６は、第２のエッチング停止層１１４の上に位置する。１つ又は複数の実施形態では、ハードマスク層は、上述の下層１１４、１１２、１１０、及び１０８を通してデバイスパターンを転写するための、上に位置する「リソグラフィスタック」と組み合わせて使用される。１つ又は複数の実施形態では、ハードマスク層１１６は単一層である。他の実施形態では、ハードマスク層１１６は層の組み合わせである。ハードマスク層１１６は、本明細書には記載しないが、１つ又は複数の実施形態では、１０ｎｍ Ｎｏｄｅ（１６ｎｍ ＨＰＣＤ）以下のパターンを提供できるとして従来技術に既知の材料及びパターニング技術を使用して製作される。いくつかの実施形態では、ハードマスク層１１６は、金属製又は誘電体のマスク材料を含む。適切な誘電体材料には、限定されないが、酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（ＡｌＯｘ）、窒化アルミニウム（ＡｌＮ）及びこれらの組み合わせが含まれる。当業者であれば、酸化ケイ素を表すＳｉＯのような化学式の使用が、元素間のどのような特定の化学量論的関係も意味しないことを認識するだろう。式は、膜の主要な元素を特定しているにすぎない。
［００８３］１つ又は複数の実施形態では、底部反射防止コーティング（ＢＡＲＣ）１１８及びフォトレジスト１２０が、その上に形成される。図示のフォトレジスト１２０は、トレンチ１２２でパターニングされている；しかしながら、パターンは、任意の適切な形状又は形状の組み合わせとすることができる。
［００８４］１つ又は複数の実施形態では、ハードマスク層１１６、底部反射防止コーティング（ＢＡＲＣ）１１８、及びフォトレジスト１２０の組み合わせは、本明細書では第１の「リソグラフィパターニング構造」と呼ばれる。
［００８５］図６は、図５に示される開始スタック１０１から形成された、部分的にパターニングされた構造の等角図２００である。図６Ａは、図６に示される構造の断面図２００Ａである。図６Ｂは、図６に示される構造の上面図２００Ｂである。１つ又は複数の実施形態では、第２の金属層１１２は、第１のエッチング停止層１１０の頂面に向かう第１の方向にエッチングされ、第１のエッチング停止層１１０の上方に、上向きに延びる第１の導電線２０２を生成する。１つ又は複数の実施形態では、第１の導電線２０２を形成することは、パターニングされた相互接続スタック１０１をエッチングガスに曝露すること、及びパターニングされた相互接続スタックを高いエッチング速度でエッチングすることを含む。１つ又は複数の実施形態では、第２の金属層１１２は、約１０秒から約８０秒、約２０秒から約９０秒、又は約１０秒から約６０秒を含む、約１０秒から約１００秒の範囲の期間に、約１ｎｍ／秒、約１．５ｎｍ／秒、約２ｎｍ／秒、約２．５ｎｍ／秒、約３ｎｍ／秒、約３．５ｎｍ／秒、約４ｎｍ／秒、約４．５ｎｍ／秒、又は約５ｎｍ／秒を含む、約０．５ｎｍ／秒から約５ｎｍ／秒の範囲の高速でエッチングされる。理論に縛られることを意図せずに、短時間にわたる高いエッチング速度の組み合わせが、ハードマスク層１１６のスパッタを最小化すると考えられる。１つ又は複数の実施形態では、第２の金属層１１２はルテニウム（Ｒｕ）を含み、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（Ｓａｎｔａ Ｃｌａｒａ，Ｃａｌｉｆｏｒｎｉａ，ＳＣＬＡ）のＳＹＭ３（登録商標）エッチングチャンバ等でエッチングされる。１つ又は複数の実施形態では、ソース電力は、約５００ワット（Ｗ）から約１８００Ｗの範囲であり、バイアス電力は、約５０Ｗから約３００Ｗの範囲であり、バイアス電力のパルス状デューティサイクルは、約１５％から約９０％の範囲であり、圧力は、約５ｍＴｏｒｒから約５０ｍＴｏｒｒの範囲であり、静電チャックの温度は、約３０℃ら約９０℃の範囲であり、酸素のガス流は、約１００ｓｃｃｍから約７００ｓｃｃｍの範囲であり、塩素のガス流は、約２０ｓｃｃｍから１００ｓｃｃｍの範囲である。
［００８６］１つ又は複数の実施形態では、第２の金属層１１２から形成される導電線２０２の上に位置するのは、第２のエッチング停止層１１４のライン２０４、及びハードマスク層１１６のライン２０６である。１つ又は複数の実施形態では、導電線２０２は金属から形成され、その金属は、半導体構造のノードの大きさによって決定される実効抵抗率を提供するものである。１つ又は複数の実施形態では、トレンチ２０８は、第２の金属層１１２の列を分離し、第２の金属層１１２は、導電性の相互接続コンタクトとなるように更に処理される。
［００８７］図７は、パターニングスタックを除去した後の、図６に示される部分的にパターニングされた構造の等角立体図３００である。図７Ａは、図７に示される構造の断面図３００Ａである。図７Ｂは、図７に示される構造の上面図３００Ｂである。１つ又は複数の実施形態では、第１のエッチング停止層１１０は、第１の金属層１０８の頂面までエッチングされ、次いで第１の金属層１０８がエッチングされて、基板１０２上の任意選択のバリア層１０６の上方に第２の導電線２１２を形成する。１つ又は複数の実施形態では、バリア層１０６はライナを含む。１つ又は複数の実施形態では、第１のエッチング停止層１１０は、窒化チタン（ＴｉＮ）であり、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（Ｓａｎｔａ Ｃｌａｒａ，Ｃａｌｉｆｏｒｎｉａ）のＳＹＭ３（登録商標）エッチングチャンバ内でエッチングされる。１つ又は複数の実施形態では、ソース電力は、約３００Ｗから約１０００Ｗの範囲であり、バイアス電力は、約５０Ｗから約３００Ｗの範囲であり、圧力は、約４から約１５ｍＴｏｒｒの範囲であり、静電チャックの温度は、約３０℃から約７０℃の範囲であり、塩素のガス流は、約３０ｓｃｃｍから約２５０ｓｃｃｍの範囲であり、メタンのガス流は、約１０ｓｃｃｍから約１００ｓｃｃｍの範囲であり、窒素のガス流は、約３０から約５００ｓｃｃｍの範囲である。１つ又は複数の実施形態では、窒化チタン（ＴｉＮ）のエッチングプロセスは、約１０００Ｈｚから約１００００Ｈｚの周波数範囲及び約１５％から約９０％のデューティサイクル範囲でバイアス及びソース電力をパルス化することによりエッチングされる。
［００８８］図８は、１つ又は複数の実施形態による構造の断面図である。図８に示すように、１つ又は複数の実施形態では、第１の導電線２０２の第２の金属層１１２は、第１の金属層１０８のエッチングプロセスにおいて安定化処理される。安定化処理でのエッチングは、第１の導電線２０２との反応からの活性種（例えば、ラジカル又はエネルギーイオン）を防止することにより、第１の導電線２０２の側壁の侵食／厚さ不足を低減する。１つ又は複数の実施形態では、第１の導電線２０２の側壁２０３は、ハードマスク材料２１４を第１の導電線２０２の側壁２０３にスパッタするハードマスクスパッタリング効果を利用することにより、安定化処理される。１つ又は複数の実施形態では、スパッタされるハードマスク材料２１４は、酸化物、例えば酸化ケイ素であり、第１の金属層１０８はルテニウム（Ｒｕ）である。１つ又は複数の実施形態では、ハードマスクスパッタリング効果は、希釈ガス（例えば、Ａｒ、Ｈ２、Ｈｅ、Ｎ２）をエッチングガスと混合することにより達成される。１つ又は複数の実施形態では、ハードマスクスパッタリング効果は、希釈ガス（例えば、Ａｒ、Ｈ２、Ｈｅ、Ｎ２）を、ルテニウム（Ｒｕ）のエッチングのためのエッチングガスと混合することにより達成される。１つ又は複数の実施形態では、ルテニウム（Ｒｕ）のエッチングは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（Ｓａｎｔａ Ｃｌａｒａ，Ｃａｌｉｆｏｒｎｉａ）のＳＹＭ３（登録商標）エッチングチャンバ内で実施される。１つ又は複数の実施形態では、ソース電力は、約３００Ｗから約１８００Ｗの範囲であり、バイアス電力は、約５０Ｗから約３００Ｗの範囲であり、バイアス電力のパルス化デューティサイクルは、約１５％から約９０％の範囲であり、圧力は、約４ｍＴｏｒｒから約３０ｍＴｏｒｒの範囲であり、静電チャックの温度は、約３０℃から約９０℃の範囲であり、酸素のガス流は、約１００から約７００ｓｃｃｍの範囲であり、塩素のガス流は、約２０から約１００ｓｃｃｍの範囲である。１つ又は複数の実施形態では、希釈ガスは、窒素（Ｎ２）であり、１０から１００ｓｃｃｍの流量で提供される。
［００８９］図９は、１つ又は複数の実施形態による構造の断面図である。図９に示すように、１つ又は複数の実施形態では、次いで第１の導電線２０２の側壁２０３上のスパッタされるハードマスク２１４が、ウエットエッチングプロセス又はドライエッチングプロセスにより除去される。いくつかの実施形態では、スパッタされるハードマスク２１４は、金属製又は誘電体のマスク材料を含む。適切な誘電体材料には、限定されないが、酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（ＡｌＯｘ）、窒化アルミニウム（ＡｌＮ）及びこれらの組み合わせが含まれる。１つ又は複数の実施形態では、スパッタされるハードマスク２１４は、酸化ケイ素を含み、希フッ酸（ＤＨＦ）洗浄により除去される。１つ又は複数の実施形態では、ＤＨＦ洗浄は、約１０秒から約１０分の期間に約１００：１から約２０００：１の希釈範囲で実施される。１つ又は複数の実施形態では、スパッタされるハードマスク２１４のスパッタリングは、希釈ガスをエッチングガスに付加することを含む。１つ又は複数の特定の実施形態では、スパッタされるハードマスク２１４は酸化ケイ素を含み、第２の導電線２１２はルテニウム（Ｒｕ）を含み、希釈ガスは窒素（Ｎ２）を含む。
［００９０］１つ又は複数の実施形態では、第１の金属層１０８から形成された第２の導電線２１２の上に位置するのは、第１のエッチング停止層１１０のライン２１０、第１の導電線２０２、第２のエッチング停止層１１４のライン２０４、ハードマスク層１１６のライン２０６である。１つ又は複数の実施形態では、第２の導電線２１２は金属から形成され、その金属は、半導体構造のノードの大きさによって決定される実効抵抗率を提供するものである。１つ又は複数の実施形態では、トレンチ２０８が、上向きに延びる導電線２０２、２１２の列を分離し、これら導電線は、導電性の相互接続コンタクトとなるように更に処理される。
［００９１］図１０は、以前にエッチングされたトレンチ２０８に第２のＢＡＲＣ又はスピンオン誘電体材料１２４を充填した後の、図７に示される部分的にパターニングされた構造の等角立体図４００であり、この構造は後で適用されるフォトレジスト１２６を支持するために使用される。１つ又は複数の実施形態では、ＢＡＲＣ（底部反射防止コーティング）又はスピンオン誘電体材料１２４は、少なくとも１つのポリマー成分、架橋成分、及び酸発生剤から形成される。１つ又は複数の実施形態では、ＢＡＲＣ又はスピンオン誘電体材料１２４は、前駆体材料が、最小限界寸法を有するスペース中に浸透することができるように、基板表面への適用後硬化される。図１０Ａは、図１０に示される構造の断面図６００Ａである。図１０Ｂは、図１０に示される構造の上面図６００Ｂであり、この構造は、ＢＡＲＣ又はスピンオン誘電体１２４で充填されたトレンチを含んでいる。トレンチは、導電性の相互接続となるようにさらに処理される材料の列を分離している。
［００９２］１つ又は複数の実施形態では、底部反射防止コーティング（ＢＡＲＣ）又はスピンオン誘電体材料１２４と、フォトレジスト１２６との組み合わせは、本明細書では第２の「リソグラフィパターニング構造」と呼ばれる。
［００９３］図１１は、以前にエッチングされたトレンチ１２８（ＢＡＲＣ又はスピンオン誘電体１２４で充填されているため、図示されていない）に対して一定の角度で一連のスペース（トレンチ）１３０をエッチングした後の、図１０に示される部分的にパターニングされた構造の等角立体図７００である。１つ又は複数の実施形態では、ＢＡＲＣ又はスピンオン誘電体層１２４と、ハードマスク層１１６とは、第１の導電線２０２の上面まで下方にエッチングされている。図１１Ａは、図１１に示される構造の断面図７００Ａである。図１１Ｂは、図１に示される構造の上面図７００Ｂである。
［００９４］図１２は、以前にエッチングされたトレンチ１２８（ＢＡＲＣ又はスピンオン誘電体１２４で充填されているため、図示されていない）に対して一定の角度で一連のスペース（トレンチ）１３０をエッチングした後の、図１１に示される部分的にパターニングされた構造の等角立体図８００である。１つ又は複数の実施形態では、ＢＡＲＣ又はスピンオン誘電体層１２４と、導電線２０２とは、第１のエッチング停止層２１０のラインの上面までエッチングされている。図１２Ａは、図１２に示される構造の断面図８００Ａである。図１２Ｂは、図１２に示される構造の上面図８００Ｂである。
［００９５］図１３は、典型的には層２０６、２０２、２１０、２１２、１０６、及び１０２に影響を与えないエッチング液プラズマを使用したドライエッチングプロセスにより、ＢＡＲＣ又はスピンオン誘電体層１２４を除去した後の、図１２に示される部分的にパターニングされた構造の等角立体図９００である。１つ又は複数の実施形態では、プラズマエッチングプロセスは、任意の希釈ガス（例えば、Ａｒ、Ｈｅ）ありで又はなしで、Ｈ２／Ｎ２又はＨ２／Ｏ２の混合物を利用する。図１３Ａは、図１３に示される構造の断面図９００Ａである。図１３Ｂは、図１３に示される構造の上面図９００Ｂである。
［００９６］図１４は、典型的には層２０２、２１０、２１２、１０６、及び１０２に影響を与えないエッチング液プラズマを用いたドライエッチングプロセスにより、第１のエッチング停止層２１０及びバリア層１０６を除去した後の、図１３に示される部分的にパターニングされた構造の等角立体図１００である。１つ又は複数の実施形態では、プラズマエッチングプロセスは、任意の希釈ガス（例えば、Ａｒ、Ｈｅ）ありで又はなしで、Ｈ２／Ｎ２又はＨ２／Ｏ２の混合物を利用する。理論に縛られることを意図せずに、第１のエッチング停止層２１０及びバリア層１０６は、導電層であるため、いずれの線も短くならないように、第１の金属層１０８と同じパターンにエッチングされなければならないと考えられる。１つ又は複数の実施形態では、バリア層１０６は、エッチングされなければならないライナを含む。図１４Ａは、図１４に示される構造の断面図１０００Ａである。図１４Ｂは、図１４に示される構造の上面図１０００Ｂである。
［００９７］図１５は、本開示の１つ又は複数の実施形態による方法１１００のプロセスフロー図である。工程１１０６では、エッチング停止層が基板上に形成される。上述のように、エッチング停止層は、薄膜を堆積させるために、物理的気相堆積（ＰＶＤ）によって形成され得る。工程１１０８では、金属層が、物理的気相堆積によりエッチング停止層上に堆積される。工程１１１０では、相互接続スタックが形成される。工程１１２０では、第１の導電線が形成される（例えばサブトラクティブエッチングプロセスにより）。工程１１３０では、第２の導電線が形成される（例えばサブトラクティブエッチングプロセスにより）。工程１１４０では、誘電体材料（例えばＢＡＲＣ又はスピンオン誘電体）が堆積される。工程１１５０では、自己整合したビアを形成するために、相互接続デバイスがエッチングされる。工程１１６０では、誘電体材料が除去される。工程１１７０では、第１のエッチング停止層２１０及びバリア層１０６がエッチングされる。１つ又は複数の実施形態では、バリア層１０６は、エッチングされるライナを含む。
［００９８］いくつかの実施形態では、第１のエッチング停止層１１０及び第２の金属層１１２の堆積は、統合システムで実施される。１つ又は複数の実施形態では、統合システムは、第１のエッチング停止層１１０の酸化を防ぎ、これは第１のエッチング停止層１１０の抵抗を増大させることができる。いくつかの実施形態では、バリア層１０６及び第１の金属層１０８の堆積は、統合システムで実施される。１つ又は複数の実施形態では、統合システムは、バリア層１０６の酸化を防ぎ、これはバリア層１０６の抵抗を増大させることができる。１つ又は複数の実施形態では、バリア層１０６はライナを含み、統合システムはライナの酸化を防ぎ、これはライナの抵抗を増大させることができる。
［００９９］ライン金属；比較的高い導電性成分を有するエッチング停止材料層（金属又はドープされたセラミック若しくはポリマー材料の形態の）；及びリソグラフィスタックを形成するパターン転写層（典型的にはハードマスキング材料を含む）を含む変化する層のスタックを使用することにより；及びスタック内に所望の構造を形成するためにサブトラクティブ技術を適用することにより、例えば、小さな毛管を流体導電性材料で充填する必要なく、支柱の形態の相互接続導管を形成することが可能である。上述の相互接続構造を形成する方法は、５０ｎｍ以下のピッチサイズのデイバスに進むことを可能にする。
［００１００］１つ又は複数の実施形態では、第１のエッチング停止層１１０が堆積される第１の物理的気相堆積チャンバから、金属層１０８が堆積される別個の第２の物理的気相堆積チャンバへと基板を移動させる。１つ又は複数の実施形態では、第１のチャンバから第２のチャンバへの基板の移動は、エアブレークのない真空下で行われる統合プロセスである。
１つ又は複数の実施形態では、基板は次いで、更なる処理のために別の処理チャンバに移動する。基板は、物理的気相堆積チャンバから別個の処理チャンバに直接移動させることができるか、又は物理的気相堆積チャンバから１つ又は複数の移送チャンバに移動させ、次いで別個の処理チャンバに移動させることができる。したがって、処理装置は、移送ステーションと連通する複数のチャンバを含み得る。この種の装置は、「クラスタツール」又は「クラスタ化システム」等とも呼ばれることがある。
［００１０２］概して、クラスタツールは、基板の中心検出及び配向、ガス抜き、アニーリング、堆積及び／又はエッチングを含む様々な機能を実施する複数のチャンバを備えるモジュールシステムである。１つ又は複数の実施形態によれば、クラスタツールは、少なくとも第１のチャンバと中央移送チャンバとを含む。中央移送チャンバは、処理チャンバとロードロックチャンバとの間で及びそれらチャンバ間で、基板を往復搬送することのできるロボットを収容することができる。移送チャンバは、典型的には、真空状態に維持され、基板を１つのチャンバから別のチャンバへ、及び／又はクラスタツールの前端に位置決めされたロードロックチャンバへ往復搬送するための中間ステージを提供する。本発明のために適合されうる２つのよく知られたクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、共にＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（Ｓａｎｔａ Ｃｌａｒａ，Ｃａｌｉｆ．）から入手可能である。しかしながら、チャンバの正確な配置及び組み合わせは、本明細書に記載されるプロセスの特定のステップを実施する目的で変更され得る。使用され得る他の処理チャンバには、限定されないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理が含まれる。クラスタツール上のチャンバ内でプロセスを実行することにより、次の膜を堆積させる前に酸化することなく、大気中の不純物による基板の表面汚染を回避することができる。
［００１０３］１つ又は複数の実施形態によれば、基板は、継続的に真空又は「ロードロック」条件下にあり、１つのチャンバから次のチャンバへと移動されるときに周囲空気に曝露されない。したがって移送チャンバは、真空下にあり、真空圧力下に「ポンプダウン」される。不活性ガスは、処理チャンバ又は移送チャンバ内に存在し得る。いくつかの実施形態では、反応物の一部又は全部を除去するために、不活性ガスがパージガスとして使用される。１つ又は複数の実施形態によれば、反応物が堆積チャンバから移送チャンバ及び／又は追加の処理チャンバへ移動するのを防止するために、パージガスが堆積チャンバの出口で注入される。したがって、不活性ガスの流れは、チャンバの出口にカーテンを形成する。
［００１０４］基板は、単一の基板堆積チャンバ内で処理することができ、１つの基板が搬入され、処理され、搬出されてから、別の基板が処理される。基板はまた、複数の基板が個々に、チャンバの第１の部分の中に搬入され、チャンバを通って移動し、チャンバの第２の部分から搬出される、コンベヤシステムに類似した連続的な方式で処理することができる。チャンバ及び関連するコンベヤシステムの形状は、直線経路又は曲線経路を形成することができる。加えて、処理チャンバは、複数の基板が中心軸周囲を移動し、カルーセルの経路全体を通じて、堆積、エッチング、アニーリング、洗浄等のプロセスに曝露されるカルーセルであり得る。
［００１０５］処理中、基板は加熱又は冷却することができる。このような加熱又は冷却は、基板支持体の温度を変化させること、及び加熱又は冷却されたガスを基板表面に流すことを含むがこれらに限定されない任意の適切な手段によって達成することができる。いくつかの実施形態では、基板支持体は、伝導的に基板温度を変化させるように制御することのできるヒータ／クーラを含む。１つ又は複数の実施形態では、基板温度を局所的に変化させるために、用いられているガス（反応性ガス又は不活性ガス）が加熱又は冷却される。いくつかの実施形態では、基板温度を対流によって変化させるために、ヒータ／クーラがチャンバ内で基板表面に隣接するように配置される。
［００１０６］基板はまた、処理中に、静止していても回転されてもよい。回転基板は、連続的に又は段階的に回転させることができる。例えば、基板は、プロセス全体を通して回転させてもよく、又は異なる反応性ガス若しくはパージガスへの曝露と曝露との間に、少しずつ回転させることができる。処理中に基板を（連続的に又は段階的に）回転させることは、例えば、ガス流の形状寸法の局所的可変性の影響を最小化することによって、より均一な堆積又はエッチングを行うのに役立ち得る。
［００１０７］本開示の追加の実施形態は、図１６に示されるように、メモリデバイスの形成及び記載された方法のための処理ツール９００を対象とする。クラスタツール９００は、複数の側面を有する少なくとも１つの中央移送ステーション９２１、９３１を含む。ロボット９２５、９３５は、中央移送ステーション９２１、９３１内に位置決めされており、ロボットブレード及びウエハを複数の側面の各々に移動させるように構成されている。
［００１０８］クラスタツール９００は、中央移送ステーションに接続された、プロセスステーションとも呼ばれる複数の処理チャンバ９０２、９０４、９０６、９０８、９１０、９１２、９１４、９１６、及び９１８を備える。種々の処理チャンバは、隣接するプロセスステーションから分離した別個の処理領域を提供する。処理チャンバは、物理的気相堆積チャンバ、１つ又は複数の移送スペース、ウエハ配向器／ガス抜きチャンバ、アニーリングチャンバ、及びエッチングチャンバ等を含むがこれらに限定されない任意の適切なチャンバとすることができる。処理チャンバ及び構成要素の特定の配置は、クラスタツールに応じて変更することができ、本開示の範囲を限定するものとして解釈されるべきではない。
［００１０９］いくつかの実施形態において、クラスタツール９００は、少なくとも１つの物理的気相堆積チャンバを含む。いくつかの実施形態では、クラスタツール９００は、中央移送ステーションに接続された２つの物理的気相堆積チャンバを含む。
［００１１０］図１６に示される実施形態では、ファクトリインターフェース９５０がクラスタツール９００の前面に接続されている。ファクトリインターフェース９５０は、ファクトリインターフェース９５０の前面９５１にローディングチャンバ９５４及びアンローディングチャンバ９５６を含む。ローディングチャンバ９５４が左側に示され、アンローディングチャンバ９５６が右側に示されているが、当業者であれば、これが１つの可能な構成を表しているにすぎないことを理解するだろう。
［００１１１］ローディングチャンバ９５４及びアンローディングチャンバ９５６のサイズ及び形状は、例えば、クラスタツール９００内で処理される基板に応じて変化し得る。図示された実施形態では、ローディングチャンバ９５４及びアンローディングチャンバ９５６は、カセット内に位置決めされた複数のウエハを含むウエハカセットを保持するようにサイズ決定される。
［００１１２］ロボット９５２は、ファクトリインターフェース９５０内にあり、ローディングチャンバ９５４とアンローディングチャンバ９５６との間を移動することができる。ロボット９５２は、ローディングチャンバ９５４内のカセットからファクトリインターフェース９５０を通してロードロックチャンバ９６０へとウエハを移送することができる。また、ロボット９５２は、ロードロックチャンバ９６２からファクトリインターフェース９５０を通してアンローディングチャンバ９５６内のカセットへとウエハを移送することができる。当業者であれば理解するように、ファクトリインターフェース９５０は、複数のロボット９５２を有することができる。例えば、ファクトリインターフェース９５０は、ローディングチャンバ９５４とロードロックチャンバ９６０との間でウエハを移送する第１のロボットと、ロードロックチャンバ９６２とアンローディングチャンバ９５６との間でウエハを移送する第２のロボットとを有し得る。
［００１１３］図示されたクラスタツール９００は、第１のセクション９２０と第２のセクション９３０とを有する。第１のセクション９２０は、ロードロックチャンバ９６０、９６２を通してファクトリインターフェース９５０に接続されている。第１のセクション９２０は、少なくとも１つのロボット９２５が内部に位置決めされる第１の移送チャンバ９２１を含んでいる。ロボット９２５は、ロボット式ウエハ搬送機構とも呼ばれる。第１の移送チャンバ９２１は、ロードロックチャンバ９６０、９６２、処理チャンバ９０２、９０４、９１６、９１８、及びバッファチャンバ９２２、９２４に対して中央に位置する。いくつかの実施形態のロボット９２５は、一度に複数のウエハを独立して移動させることができるマルチアームロボットである。いくつかの実施形態では、第１の移送チャンバ９２１は、複数のロボット式ウエハ移送機構を備える。第１の移送チャンバ９２１内のロボット９２５は、第１の移送チャンバ９２１周囲のチャンバ間でウエハを移動させるように構成される。個々のウエハは、第１のロボット式機構の遠位端に位置するウエハ搬送ブレード上に担持される。
［００１１４］第１のセクション９２０内のウエハを処理した後、通過チャンバを通して第２のセクション９３０へウエハを渡すことができる。例えば、チャンバ９２２、９２４は、単方向又は双方向の通過チャンバとすることができる。通過チャンバ９２２、９２４は、例えば、第２のセクション９３０での処理の前にウエハを低温冷却するために使用することができるか、又は第１のセクション９２０に戻る前にウエハの冷却又は後処理を可能にすることができる。
［００１１５］システムコントローラ９９０は、第１のロボット９２５、第２のロボット９３５、第１の複数の処理チャンバ９０２、９０４、９１６、９１８、及び第２の複数の処理チャンバ９０６、９０８、９１０、９１２、９１４と通信している。システムコントローラ９９０は、処理チャンバ及びロボットを制御することのできる任意の適切な構成要素であり得る。例えば、システムコントローラ９９０は、中央処理装置（ＣＰＵ）９９２、メモリ９９４、入出力（Ｉ／Ｏ）９９６、及びサポート回路９９８を含むコンピュータとすることができる。コントローラ９９０は、直接、又は特定の処理チャンバ及び／又はサポートシステム構成要素に関連付けられたコンピュータ（又はコントローラ）を介して、処理ツール９００を制御し得る。
［００１１６］１つ又は複数の実施形態では、コントローラ９９０は、種々のチャンバ及びサブプロセッサを制御するために工業環境で使用することのできる任意の形態の汎用コンピュータプロセッサのうちの１つであり得る。コントローラ９９０のメモリ９９４又はコンピュータ可読媒体は、非一時的なメモリ（例えば、ランダムアクセスメモリ（ＲＡＭ））、読み取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、光記憶媒体（例えば、コンパクトディスク又はデジタルビデオディスク）、フラッシュドライブ、又は任意の他の形式のデジタルストレージ、ローカル又はリモート等の、容易に利用可能なメモリのうちの１つ又は複数であり得る。メモリ９９４は、処理ツール９００のパラメータ及び構成要素を制御するためにプロセッサ（ＣＰＵ９９２）によって動作可能な命令セットを保持することができる。
［００１１７］サポート回路９９８は、従来の方法でプロセッサをサポートするためにＣＰＵ９９２に接続されている。これらの回路はキャッシュ、電力供給装置、クロック回路、入出力回路及びサブシステム等を含む。１つ又は複数のプロセスは、プロセッサによって実行又は起動されると、プロセッサに、本明細書に記載の方式で処理ツール９００又は個々の処理ユニットの動作を制御させるソフトウエアルーチンとして、メモリ９９４に記憶され得る。ソフトウエアルーチンは、ＣＰＵ９９２によって制御されるハードウエアから遠隔して位置する第２のＣＰＵ（図示しない）によって記憶及び／又は実行されてもよい。
［００１１８］本開示のプロセス及び方法のいくつか又はすべては、ハードウエアで実行されてもよい。したがって、プロセスは、ソフトウエアに実装され、コンピュータシステムを使用して、例えば、特定用途向け集積回路又は他の種類のハードウエア実装としてのハードウエアで、又はソフトウエアとハードウエアとの組み合わせとして実行され得る。ソフトウエアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実施されるようにチャンバの動作を制御する特定目的のコンピュータ（コントローラ）へと変換する。
［００１１９］いくつかの実施形態では、コントローラ９９０は、方法を実施するために個々のプロセス又はサブプロセスを実行するための１つ又は複数の構成を有する。コントローラ９９０は、方法の機能を実施する中間構成要素に接続し、この中間構成要素を工程させるように構成することができる。例えば、コントローラ９９０は、物理的気相堆積チャンバに接続することができ、このチャンバを制御するように構成することができる。
［００１２０］プロセスは、概して、プロセッサによって実行されると、処理チャンバに本開示のプロセスを実施させるソフトウエアルーチンとして、システムコントローラ９９０のメモリ９９４に記憶され得る。ソフトウエアルーチンは、プロセッサによって制御されるハードウエアから遠隔に位置する第２のプロセッサ（図示せず）によって記憶及び／又は実行されてもよい。本開示の方法のいくつか又はすべては、ハードウエアで実施されてもよい。したがって、プロセスは、ソフトウエアに実装され、コンピュータシステムを使用して、例えば、特定用途向け集積回路又は他の種類のハードウエア実装としてのハードウエアで、又はソフトウエアとハードウエアとの組み合わせとして実行され得る。ソフトウエアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実施されるようにチャンバの動作を制御する特定目的のコンピュータ（コントローラ）へと変換する。
［００１２１］いくつかの実施形態では、システムコントローラ９９０は、約２０℃から約４００℃の範囲の温度でウエハ上にエッチング停止層を堆積させるように物理的気相堆積チャンバを制御し、約１ｋＷから約１０ｋＷの範囲の電力を有するようにＲＦ電源を制御する構成を有する。
［００１２２］いくつかの実施形態では、システムコントローラ９９０は、約２００℃から約４５０℃の範囲の温度でウエハ上のエッチング停止層上に金属層を堆積させるように物理的気相堆積チャンバを制御し、約５ｍＴｏｒｒから約１００ｍＴｏｒｒの範囲の圧力で約５００Ｗから約１０ｋＷの範囲の電力を有するようにＤＣ電源を制御する構成を有する。
［００１２３］１つ又は複数の実施形態では、処理ツールは、ウエハを移動させるように構成されたロボットを備える中央移送ステーションと；各々が中央移送ステーションに接続され、隣接するプロセスステーションの処理領域から分離された処理領域を提供する、複数のプロセスステーションであって、第１の物理的気相堆積チャンバ及び第２の物理的気相堆積チャンバを含む複数のプロセスステーションと；中央移送ステーション及び複数のプロセスステーションに接続されたコントローラであって、ロボットを起動し、プロセスステーションの間でウエハを移動させ、プロセスステーションの各々で行われるプロセスを制御するように構成されたコントローラとを備える。
［００１２４］ここで、以下の実施例を参照して本開示について記載する。本開示のいくつかの例示的な実施形態を記載する前に、本開示が、以下の記載に示される構成又は処理ステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実施又は実行することができる。
［００１２６］実施例１
［００１２７］約１．５ｎｍの厚さを有する窒化チタン（ＴｉＮ）の層を、物理的気相堆積により基板上に形成した。ＴｉＮ層を、２６０℃の温度のＰＶＤチャンバ内に形成した。
［００１２８］１０から１００ｎｍの厚さを有するルテニウム（Ｒｕ）の層を、物理的気相堆積により窒化チタン（ＴｉＮ）層上に形成した。Ｒｕ層を、約２５０℃から約４５０℃の範囲の温度のＰＶＤチャンバ内に形成した。
［００１２９］２つの物理的気相堆積処理チャンバを統合し、エアブレークのない真空下で堆積処理を実施した。
［００１３０］次いで、ＴｉＮエッチング停止層上の、Ｒｕを含む基板を、ソース及びバイアスの直接プラズマ環境において＜１００ｍＴｏｒｒに加圧して、ハロゲン（Ｃｌ、Ｂｒ）、酸素、Ａｒ、Ｈｅ、Ｎ２の組み合わせプロセスで、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＳＹＭ３によりエッチングした。
［００１３１］実施例２－比較例
［００１３２］約１．５ｎｍの厚さを有する窒化チタン（ＴｉＮ）の層を、原子層堆積により基板上に形成した。ＴｉＮ層を、３４０℃の温度の原子層堆積チャンバ内に形成した。
［００１３３］１０～１００ｎｍの厚さを有するルテニウム（Ｒｕ）の層を、化学気相堆積（ＣＶＤ）により窒化チタン（ＴｉＮ）層上に形成した。Ｒｕ層を、約１５０℃から約２５０℃の温度の化学気相堆積チャンバ内に形成した。
［００１３４］原子層堆積処理チャンバと化学気相堆積チャンバとを処理ツールに統合し、エアブレークのない真空下で堆積処理を実施した。
［００１３５］次いで、ＴｉＮエッチング停止層上の、Ｒｕを含む基板を、ソース及びバイアスの直接プラズマ環境において＜１００ｍＴｏｒｒに加圧して、ハロゲン（Ｃｌ、Ｂｒ）、酸素、Ａｒ、Ｈｅ、Ｎ２の組み合わせのプロセスで、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＳＹＭ３によりエッチングした。ＴｉＮエッチング停止層が開く余地はなかった。ＴｉＮ不純物及びＴｉＮ酸化（ＴｉＯｘ）によりラインがマージされた。
［００１３６］実施例３－比較例
［００１３７］約１．５ｎｍの厚さを有する窒化チタン（ＴｉＮ）の層を、物理的気相堆積により基板上に形成した。ＴｉＮ層を、室温から３００℃の温度の物理的気相堆積チャンバ内に形成した。
［００１３８］１０～１００ｎｍの厚さを有するルテニウム（Ｒｕ）の層を、物理的気相堆積により窒化チタン（ＴｉＮ）層上に形成した。Ｒｕ層を、２５０～４５０℃の温度の物理的気相堆積チャンバ内に形成した。
［００１３９］２つの物理的気相堆積処理チャンバは単一の処理ツールに統合されず、ＴｉＮの堆積とＲｕ層の堆積との間にエアブレークがあった。
［００１４０］次いで、ＴｉＮエッチング停止層上の、Ｒｕを含む基板を、ソース及びバイアスの直接プラズマ環境において＜１００ｍＴｏｒｒに加圧して、ハロゲン（Ｃｌ、Ｂｒ）、酸素、Ａｒ、Ｈｅ、Ｎ２の組み合わせのプロセスで、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＳＹＭ３によりエッチングした。
［００１４１］結果：
Figure 2023511330000002
［００９５］結果は、実施例１において形成されたデバイスが、実施例２及び３のデバイスと比較して優れた抵抗を有することを示している。実施例１のデバイス（スタック）は、１５～５０％大きなライン抵抗と、２０～３０％大きなビア抵抗低減を有している。加えて、実施例１のＴｉＮエッチング停止層は、エッチング停止層の故障なしに正常にオーバーエッチングすることができ、一方実施例２及び３のエッチング停止層はオーバーエッチングすることができない。
［００９６］本明細書で説明される材料及び方法を記載する文脈では（特に、特許請求の範囲の文脈では）、「１つの（「ａ」及び「ａｎ」）」、「その／前記（ｔｈｅ）」並びに類似の指示語の使用は、本明細書で別段の指示がない限り、又は明らかに文脈に矛盾しない限り、単数と複数の両方を包含すると解釈されるべきである。本明細書中の数値範囲の列挙は、本明細書で別段の指示がない限り、その範囲に含まれる各個別の値を個々に言及する略記法としての役割を果たすことを意図しているにすぎず、各個別の値は、本明細書で個々に列挙されるかのように、明細書に組み込まれる。本明細書に記載のすべての方法は、本明細書で別段の指示がない限り、又は明らかに文脈に矛盾しない限り、任意の適切な順序で実施することができる。本明細書に提供される任意の及びすべての例、又は例示的な文言（例えば、「～といった」、「～等」）の使用は、材料及び方法をよりよく説明することを意図しているにすぎず、特に主張しない限り、範囲を限定するものではない。本明細書中のいかなる文言も、開示された材料及び方法の実施に不可欠なものとして特許請求されていない要素を示すものと解釈すべきではない。
［００９７］この明細書を通して、「１つの実施形態」、「一部の実施形態」、「１つ又は複数の実施形態」、又は「実施形態」に対する言及は、実施形態に関連して記載された特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の様々な箇所で登場する「１つ又は複数の実施形態では」、「一部の実施形態では」、「一実施形態では」、又は「実施形態では」等の文言は、必ずしも本開示の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特性を、１つ又は複数の実施形態において任意の適切な方式で組み合わせることができる。
［００９８］本明細書の開示内容について、特定の実施形態を参照して記載したが、これらの実施形態が、本開示の原理及び用途の単なる例示であることを理解されたい。当業者であれば、本開示の本質及び範囲から逸脱することなく、本開示の方法及び装置に様々な改変及び変形を加えることができることが分かるであろう。したがって、本開示は、特許請求の範囲及びその均等物の範囲に含まれる改変及び変形を含むことが意図されている。

Claims (20)

  1. 相互接続を形成する方法であって、
    基板上にエッチング停止層を堆積させることであって、堆積が物理的気相堆積を含む、エッチング停止層を堆積させることと、
    前記エッチング停止層上に金属層をインシトゥ堆積させることであって、前記インシトゥ堆積が、処理チャンバにプラズマ処理ガスを流入させ、前記プラズマ処理ガスをプラズマへと励起して、前記基板上の前記エッチング停止層上に前記金属層を堆積させることを含む、金属層をインシトゥ堆積させることと
    を含み、前記基板が、継続的に真空下にあり、周囲空気に曝露されない、方法。
  2. 前記エッチング停止層が、約２０℃から約４００℃の範囲の温度で堆積される、請求項１に記載の方法。
  3. 前記エッチング停止層を堆積させるために、ＲＦ電源が、約１ｋＷから約１０ｋＷの範囲の電力を提供する、請求項２に記載の方法。
  4. 前記エッチング停止層を堆積させるために、前記ＲＦ電源が、約２ｋＷから約２ｋＷの範囲の電力を提供する、請求項３に記載の方法。
  5. 前記エッチング停止層が、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、又はルテニウム（Ｒｕ）のうちの１つ又は複数を含む、請求項１に記載の方法。
  6. 前記エッチング停止層が窒化チタン（ＴｉＮ）を含む、請求項５に記載の方法。
  7. 前記金属層が、約２００℃から約４５０℃の範囲の温度で堆積される、請求項１に記載の方法。
  8. 電源が、前記プラズマ処理ガスをプラズマへと励起するために、金属ターゲットを、約５００Ｗから約１０ｋＷへと負にバイアスする、請求項７に記載の方法。
  9. 前記プラズマ処理ガスが、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）のうちの１つ又は複数を含む、請求項８に記載の方法。
  10. 前記プラズマ処理ガスがクリプトン（Ｋｒ）を含む、請求項９に記載の方法。
  11. 前記金属層が、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、イリジウム（Ｉｒ）、金属シリサイド、及び金属合金のうちの１つ又は複数を含む、請求項１に記載の方法。
  12. 前記金属層の堆積の前に、前記エッチング停止層上に金属シードを堆積させることを更に含み、前記金属シードの堆積が、前記チャンバにプラズマ処理ガスを流入させ、前記プラズマ処理ガスをプラズマへと励起して、前記エッチング停止層上に前記金属シードを堆積させることを含む、請求項１に記載の方法。
  13. 前記金属シードが、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、イリジウム（Ｉｒ）、金属シリサイド、及び金属合金のうちの１つ又は複数を含む、請求項１２に記載の方法。
  14. ウエハを移動させるように構成されたロボットを含む中央移送ステーションと、
    各々が前記中央移送ステーションに接続されて隣接するプロセスステーションの処理領域から分離した処理領域を提供する複数のプロセスステーションであって、第１の物理的気相堆積チャンバ及び第２の物理的気相堆積チャンバを含む複数のプロセスステーションと
    を含む処理ツール。
  15. 前記中央移送ステーション及び前記複数のプロセスステーションに接続されたコントローラであって、前記ロボットを作動させて、プロセスステーション間で前記ウエハを移動させ且つ前記プロセスステーションの各々で発生するプロセスを制御するように構成されているコントローラを更に含む、請求項１４に記載の処理ツール。
  16. 前記ウエハが、継続的に真空下にあり、周囲空気に曝露されない、請求項１５に記載の処理ツール。
  17. 前記コントローラが、前記ロボットを作動させて、前記第１の物理的気相堆積チャンバと前記第２の物理的気相堆積チャンバとの間で真空を破ることなく前記ウエハを移動させるように構成されている、請求項１６に記載の処理ツール。
  18. 前記第１の物理的気相堆積チャンバが、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、又はルテニウム（Ｒｕ）のうちの１つ又は複数を含む第１のターゲットを含み、前記第２の物理的気相堆積チャンバが、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、イリジウム（Ｉｒ）、金属シリサイド、及び金属合金のうちの１つ又は複数を含む第２のターゲットを含む、請求項１４に記載の処理ツール。
  19. 処理チャンバのコントローラによって実行されると、前記処理チャンバに、
    基板上にエッチング停止層を堆積させる工程、
    前記エッチング停止層上に金属層をインシトゥ堆積させる工程、及び
    前記基板を継続的に真空下に維持する工程
    を実施させる命令を含む、非一時的なコンピュータ可読媒体。
  20. 前記インシトゥ堆積が、プラズマ処理ガスを前記処理チャンバに流入させ、前記プラズマ処理ガスをプラズマへと励起して、前記基板上の前記エッチング停止層上に前記金属層を堆積させることを含む、請求項１９に記載の非一時的なコンピュータ可読媒体。
JP2022543672A 2020-01-24 2020-10-23 サブトラクティブ自己整合のための方法と装置 Pending JP2023511330A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/751,691 US11257677B2 (en) 2020-01-24 2020-01-24 Methods and devices for subtractive self-alignment
US16/751,691 2020-01-24
PCT/US2020/057142 WO2021150280A1 (en) 2020-01-24 2020-10-23 Methods and devices for subtractive self-alignment

Publications (1)

Publication Number Publication Date
JP2023511330A true JP2023511330A (ja) 2023-03-17

Family

ID=76970479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022543672A Pending JP2023511330A (ja) 2020-01-24 2020-10-23 サブトラクティブ自己整合のための方法と装置

Country Status (5)

Country Link
US (2) US11257677B2 (ja)
JP (1) JP2023511330A (ja)
KR (1) KR20220126757A (ja)
CN (1) CN114981934A (ja)
WO (1) WO2021150280A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11749532B2 (en) * 2021-05-04 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8316476D0 (en) 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
US4954423A (en) 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device
US5025303A (en) 1988-02-26 1991-06-18 Texas Instruments Incorporated Product of pillar alignment and formation process
DE3879213D1 (de) 1988-12-16 1993-04-15 Siemens Ag Verfahren zur selbstjustierten herstellung von kontakten zwischen in uebereinander angeordneten verdrahtungsebenen einer integrierten schaltung enthaltenen leiterbahnen.
JP3122579B2 (ja) 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
US5654216A (en) 1996-04-08 1997-08-05 Chartered Semiconductor Manufacturing Pte Ltd. Formation of a metal via structure from a composite metal layer
JPH1098162A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6281585B1 (en) 1997-06-30 2001-08-28 Philips Electronics North America Corporation Air gap dielectric in self-aligned via structures
US6133635A (en) 1997-06-30 2000-10-17 Philips Electronics North America Corp. Process for making self-aligned conductive via structures
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
JP2000114245A (ja) 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6399508B1 (en) 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
US6433436B1 (en) 1999-05-26 2002-08-13 International Business Machines Corporation Dual-RIE structure for via/line interconnections
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US20040224504A1 (en) * 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
US6794311B2 (en) * 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US20020155693A1 (en) 2001-04-23 2002-10-24 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned anti-via interconnects
US20040124438A1 (en) * 2001-05-01 2004-07-01 Shyama Mukherjee Planarizers for spin etch planarization of electronic components and methods of use thereof
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
JP2003045964A (ja) 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
US20030027427A1 (en) * 2001-08-06 2003-02-06 Applied Materials, Inc. Integrated system for oxide etching and metal liner deposition
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
CN1656243B (zh) 2001-11-14 2010-06-16 应用材料有限公司 用于溅射和再溅射的自离子化及电感耦合等离子体
US6893893B2 (en) 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7320942B2 (en) 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
US6984585B2 (en) 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US7294241B2 (en) * 2003-01-03 2007-11-13 Chartered Semiconductor Manufacturing Ltd. Method to form alpha phase Ta and its application to IC manufacturing
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US20050176237A1 (en) 2004-02-05 2005-08-11 Standaert Theodorus E. In-situ liner formation during reactive ion etch
US7700474B2 (en) 2006-04-07 2010-04-20 Tokyo Electron Limited Barrier deposition using ionized physical vapor deposition (iPVD)
KR100699865B1 (ko) 2005-09-28 2007-03-28 삼성전자주식회사 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
CN101079408A (zh) * 2006-05-22 2007-11-28 中芯国际集成电路制造(上海)有限公司 双镶嵌结构及其制造方法
US8329585B2 (en) 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
JP5421085B2 (ja) 2009-12-03 2014-02-19 株式会社 岩崎 遊技機の外枠
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9892917B2 (en) * 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8435419B2 (en) 2010-06-14 2013-05-07 Applied Materials, Inc. Methods of processing substrates having metal materials
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
US9399812B2 (en) 2011-10-11 2016-07-26 Applied Materials, Inc. Methods of preventing plasma induced damage during substrate processing
CN103681466B (zh) * 2012-09-18 2016-03-16 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
US9583538B2 (en) 2013-02-28 2017-02-28 Kabushiki Kaisha Toshiba Semiconductor memory device having crossing interconnects separated by stacked films
US9184093B2 (en) 2013-03-15 2015-11-10 Applied Materials, Inc. Integrated cluster to enable next generation interconnect
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
KR102167351B1 (ko) 2013-09-27 2020-10-19 인텔 코포레이션 라인 백엔드(Back End of Line)(BEOL) 상호접속을 위한 삭감 자기 정렬 비아 및 플러그 패터닝
US9236342B2 (en) 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9431297B2 (en) 2014-10-01 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure for a semiconductor device
US10366903B2 (en) 2015-06-26 2019-07-30 Intel Corporation Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias
KR102420087B1 (ko) 2015-07-31 2022-07-12 삼성전자주식회사 반도체 소자의 제조 방법
US9613909B2 (en) 2015-08-12 2017-04-04 Globalfoundries Inc. Methods and devices for metal filling processes
US10354912B2 (en) 2016-03-21 2019-07-16 Qualcomm Incorporated Forming self-aligned vertical interconnect accesses (VIAs) in interconnect structures for integrated circuits (ICs)
US10510545B2 (en) * 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
CN107978553B (zh) * 2016-10-21 2020-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
TWI742201B (zh) * 2016-12-02 2021-10-11 美商應用材料股份有限公司 整合式原子層沉積工具
US11088020B2 (en) 2017-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
US10354965B2 (en) * 2017-09-28 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad process with protective layer
JP2019169627A (ja) 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
US10692759B2 (en) 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
CN109920758A (zh) 2019-03-20 2019-06-21 上海华虹宏力半导体制造有限公司 金属线的制造方法
TWI833425B (zh) 2019-05-01 2024-02-21 美商應用材料股份有限公司 完全對準消去處理及來自此處理的電子裝置
US11251118B2 (en) 2019-09-17 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned via structures with barrier layers
US11177171B2 (en) 2019-10-01 2021-11-16 International Business Machines Corporation Encapsulated top via interconnects
US11257677B2 (en) * 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Also Published As

Publication number Publication date
US20210233770A1 (en) 2021-07-29
CN114981934A (zh) 2022-08-30
US20220130676A1 (en) 2022-04-28
WO2021150280A1 (en) 2021-07-29
KR20220126757A (ko) 2022-09-16
US11257677B2 (en) 2022-02-22
US11908696B2 (en) 2024-02-20
TW202129782A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
US10403542B2 (en) Methods of forming self-aligned vias and air gaps
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
US11101174B2 (en) Gap fill deposition process
US6187682B1 (en) Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
US11574924B2 (en) Memory cell fabrication for 3D NAND applications
US11908696B2 (en) Methods and devices for subtractive self-alignment
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
US20220005831A1 (en) Vertical transistor fabrication for memory applications
US9984976B2 (en) Interconnect structures and methods of formation
KR20190092310A (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
US20230045689A1 (en) Method of forming interconnect for semiconductor device
JP7519445B2 (ja) 選択的間隙充填のための低温プラズマ前洗浄
TWI843902B (zh) 用於減除式自我對齊之方法及裝置
TW202236420A (zh) 依序電漿及熱處理
JP2024102093A (ja) 間隙充填堆積プロセス
KR20240111020A (ko) 메모리 애플리케이션들을 위한 수직 트랜지스터 제작
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240625