JP2023501031A - 画素アレイ及び表示装置 - Google Patents

画素アレイ及び表示装置 Download PDF

Info

Publication number
JP2023501031A
JP2023501031A JP2021577081A JP2021577081A JP2023501031A JP 2023501031 A JP2023501031 A JP 2023501031A JP 2021577081 A JP2021577081 A JP 2021577081A JP 2021577081 A JP2021577081 A JP 2021577081A JP 2023501031 A JP2023501031 A JP 2023501031A
Authority
JP
Japan
Prior art keywords
sub
pixel
corner
pixels
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021577081A
Other languages
English (en)
Other versions
JP7342157B2 (ja
Inventor
明 胡
▲ヤン▼ 黄
昶 ▲羅▼
建▲鵬▼ ▲呉▼
本▲蓮▼ 王
▲鵬▼ 徐
▲微▼ ▲張▼
▲倩▼ 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority claimed from PCT/CN2020/118991 external-priority patent/WO2022052192A1/zh
Publication of JP2023501031A publication Critical patent/JP2023501031A/ja
Priority to JP2023140499A priority Critical patent/JP2023166481A/ja
Application granted granted Critical
Publication of JP7342157B2 publication Critical patent/JP7342157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本発明の実施例は、画素アレイ及び表示装置を提供し、表示技術分野に属する。本発明の実施例の画素アレイは、第1のサブ画素、第2のサブ画素及び第3のサブ画素を含む複数のサブ画素を含み、前記第1のサブ画素と前記第3のサブ画素は行方向に沿って交互に設けられて複数の第1の画素行を形成し、前記複数の第1の画素行において同一列に位置する前記第1のサブ画素と前記第3のサブ画素は交互に設けられ、前記第2のサブ画素は行方向に沿って並置されて複数の第2の画素行を形成し、アレイ状に配列された任意の2つの前記第1のサブ画素と2つの前記第3のサブ画素の中心を順につなげて第1の仮想四角形を構成し、各前記第1の仮想四角形内に1つの前記第2のサブ画素が設けられ、前記第1の仮想四角形の少なくとも一部の内角は90°に等しくなく、前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの、少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離に等しくない。

Description

本発明は、表示技術分野に属し、具体的には画素アレイ及び表示装置に関する。
現在、有機エレクトロルミネッセンス(Organic Light Emitting Diode,OLED)表示装置は、フラットパネルディスプレイの研究分野においてホットスポットの1つとなっている。液晶ディスプレイと比べ、OLED表示装置には、消費電力が少なく、生産コストが低く、自発光し、視野角が広く、応答速度が速いといった利点があり、現在、携帯電話、タブレット、デジタルカメラ等のフラットパネルの表示分野において、従来の液晶ディスプレイ(Liquid Crystal Display,LCD)に取り代わり始めている。
OLED表示装置は、主に、基板と、基板上に形成されアレイ状に配列される画素とを含んで構成される。各画素においては、一般に、有機材料を用いて蒸着成膜技術によって高精細な金属マスク板を介し、アレイ基板上の対応する画素位置に有機電界発光素子が形成される。
しかし、現在のOLED表示装置では、画素配列構造において画素同士の距離が比較的大きいため、同等の解像度条件において画素開口面積が比較的小さくなることから、表示の輝度要件を満たすためには駆動電流を増大させる必要がある。しかし、大きな駆動電流下でOLEDが動作すると、素子の劣化速度が加速しやすく、OLED表示装置の寿命が短縮される。
本発明は、従来技術における技術課題の1つを少なくとも解決することを目的とし、画素アレイ及び表示装置を提供する。
第1の態様において、本発明の実施例は、第1のサブ画素、第2のサブ画素及び第3のサブ画素を含む複数のサブ画素を含み、前記第1のサブ画素と前記第3のサブ画素は行方向に沿って交互に設けられて複数の第1の画素行を形成し、前記複数の第1の画素行において同一列に位置する前記第1のサブ画素と前記第3のサブ画素は交互に設けられ、前記第2のサブ画素は行方向に沿って並置されて複数の第2の画素行を形成し、アレイ状に配列された2つの前記第1のサブ画素と2つの前記第3のサブ画素の中心を順につなげて第1の仮想四角形を構成し、各前記第1の仮想四角形内に1つの前記第2のサブ画素が設けられた画素アレイであって、
前記第1の仮想四角形の少なくとも一部の内角は90°に等しくなく、
前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素の形状には多角形が含まれ、前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの多角形形状であるサブ画素における少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離に等しくない、画素アレイを提供する。
前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つにおける少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離に等しくない。
前記第1のサブ画素の形状には多角形が含まれ、第1のサブ画素の頂角には対向して設けられた第1の角部と第2の角部、及び対向して設けられた第3の角部と第4の角部を含み、前記第2の角部、前記第3の角部及び前記第4の角部の形状は略同一であり、前記第1のサブ画素の第1の角部の2辺の延長線の交点から当該サブ画素の中心までの距離は、第2の角部の2辺の延長線の交点から当該サブ画素の中心までの距離より大きい。
前記第3のサブ画素の形状には多角形が含まれ、第3のサブ画素の頂角には対向して設けられた第1の角部と第2の角部、及び対向して設けられた第3の角部と第4の角部を含み、前記第2の角部、前記第3の角部及び前記第4の角部の形状は略同一であり、前記第3のサブ画素の第1の角部の2辺の延長線の交点から当該サブ画素の中心までの距離は、第2の角部の2辺の延長線の交点から当該サブ画素の中心までの距離より大きい。
前記第2のサブ画素の形状には多角形が含まれ、第2のサブ画素の頂角には対向して設けられた第1の角部と第2の角部、及び対向して設けられた第3の角部と第4の角部を含み、前記第2の角部、前記第3の角部及び前記第4の角部の形状は略同一であり、前記第2のサブ画素の第1の角部の2辺の延長線の交点から当該サブ画素の中心までの距離は、第2の角部の2辺の延長線の交点から当該サブ画素の中心までの距離より大きい。
前記第1のサブ画素の第1の角部の2辺の延長線の交点からその第1の角部の頂点までの距離と、当該第1の角部の頂点からこれに対向する第2の角部の頂点までの距離の比は1/5~1/2であり、前記第1の角部の頂点は、それに対応する頂角の2辺の延長線の交点から当該サブ画素の境界までの距離が最近接となる点である。
前記第1の角部は面取り又は平面取りされている。
前記第2の角部、前記第3の角部及び前記第4の角部の対応する頂角の2辺の延長線が交差して形成される仮想頂角の角度は略等しい。
前記第2の角部、前記第3の角部及び前記第4の角部の対応する頂角の2辺の延長線が交差して形成される仮想頂角の角度は概ね80°~100°である。
前記第1の角部の頂角の2辺の延長線と第1の角部の境界の輪郭とによって囲まれた領域は第1の肉抜きエリアであり、前記第2の角部の頂角の2辺の延長線と第2の角部の境界の輪郭とによって囲まれた領域は第2の肉抜きエリアであり、前記第1の肉抜きエリアの面積は、第2の肉抜きエリアの面積より大きい。
各前記第1の仮想四角形における第2のサブ画素の中心からこれに直接隣接する2つの第1のサブ画素の発光エリアの境界までの最近接距離は等しい。
前記第1の仮想四角形に対応するサブ画素において、2つの前記第1のサブ画素が2つの前記第3のサブ画素の中心をつなぐ線に対して対称に設けられており、2つの前記第3のサブ画素が2つの前記第1のサブ画素の中心をつなぐ線に対して対称に設けられている。
前記第1の仮想四角形の内角の少なくとも1つの内角の角度が70°~110°である。
前記第1の仮想四角形における対向して設けられた一対の内角はいずれも90°であり、対向して設けられたもう一対の内角のうちの一方は90°より大きく、もう一方は90°より小さい。
前記第1の仮想四角形における対向する一対の内角は等しく、対向して設けられたもう一対の内角のうちの一方は90°である。
前記第1の仮想四角形における各内角はいずれも90°に等しくなく、少なくとも一部の内角の角度は同一である。
前記第1の仮想四角形には仮想平行四角形又は仮想台形が含まれる。
アレイ状に配列された4つの前記第1の仮想四角形は、1つの第2の仮想多角形を構成し、前記第1のサブ画素及び前記第3のサブ画素は、第2の仮想多角形の頂角又は辺上に位置し、当該第2の仮想多角形の辺又は頂角の位置に時計回りに交互に分布している。
前記第2の仮想多角形には矩形が含まれる。
第2の仮想多角形内において、同一行に位置する前記第3のサブ画素の中心が行方向に平行な一直線上に概ねあり、及び/又は、同一列に位置する第3のサブ画素の中心が列方向に平行な一直線上に概ねある。
前記第2の仮想多角形内において、同一行に位置する前記第2のサブ画素の中心が行方向に平行な一直線上に概ねあり、及び/又は、同一列に位置する前記第2のサブ画素の中心が列方向に平行な一直線上に概ねある。
前記第1の画素行において、隣接して設けられた1つの前記第1のサブ画素及び1つの前記第3のサブ画素は、列方向における第1の側の各々の中心から最も離れた端点をつなぐ延長線と、対向する第2の側の各々の中心から最も離れた端点をつなぐ延長線が交差し、挟角が30°より小さい。
同一列に位置する隣接して設けられた1つの前記第1のサブ画素及び1つの前記第3のサブ画素は、行方向における第1の側の各々の中心から最も離れた端点をつなぐ延長線と、対向する第2の側の各々の中心から最も離れた端点をつなぐ延長線が交差し、挟角が30°より小さい。
同一行において隣接する1つの第1のサブ画素の少なくとも1つの角部と1つの第3のサブ画素の少なくとも1つの角部は対向し、当該1つの第1のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点と当該1つの第3のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点は行方向に平行な一直線上に位置し、及び/又は、
同一列において隣接する1つの第1のサブ画素の少なくとも1つの角部と1つの第3のサブ画素の少なくとも1つの角部は対向し、当該1つの第1のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点と当該1つの第3のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点は列方向に平行な一直線上に位置する。
第1のサブ画素及び前記第3のサブ画素の少なくとも一方の中心を行方向又は列方向に沿って通る直線によって当該サブ画素を2つの部分に分割し、これら2つの部分の面積比は2:8~8:2である。
第1のサブ画素は赤色サブ画素であり、第2のサブ画素には緑色サブ画素が含まれ、第3のサブ画素には青色サブ画素が含まれる。
本発明の実施例は、第1のサブ画素、第2のサブ画素及び第3のサブ画素を含む複数のサブ画素を含み、前記第1のサブ画素と前記第3のサブ画素は行方向に沿って交互に設けられて複数の第1の画素行を形成し、前記複数の第1の画素行において同一列に位置する前記第1のサブ画素と前記第3のサブ画素は交互に設けられ、前記第2のサブ画素は行方向に沿って並置されて複数の第2の画素行を形成し、アレイ状に配列された2つの前記第1のサブ画素と2つの前記第3のサブ画素の中心を順につなげて第1の仮想四角形を構成し、各前記第1の仮想四角形内に1つの前記第2のサブ画素が設けられた画素アレイであって、
前記第1の仮想四角形の少なくとも一部の内角は90°に等しくなく、
前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素の形状には多角形が含まれ、前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの多角形形状であるサブ画素における少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離までの距離に等しくない、画素アレイをさらに提供する。
前記第1のサブ画素は軸対称な図形であり、前記第1のサブ画素の形状はいずれも同一であるが、少なくとも一部の第1のサブ画素の対称軸の方向が同一でないか、又は
前記第2のサブ画素は軸対称な図形であり、前記第2のサブ画素の形状はいずれも同一であるが、少なくとも一部の第2のサブ画素の対称軸の方向が同一でないか、又は
前記第3のサブ画素は軸対称な図形であり、前記第3のサブ画素の形状はいずれも同一であるが、少なくとも一部の第3のサブ画素の対称軸の方向が同一でない。
前記第1のサブ画素及び前記第3のサブ画素は軸対称な図形であり、前記第1のサブ画素及び前記第3のサブ画素の少なくとも一部の対称軸の方向が同一でない。
前記第2のサブ画素の形状は非軸対称な図形である。
前記第1のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの形状は1つの対称軸のみを含む。
前記第1のサブ画素の形状の対称軸の数、前記第2のサブ画素の形状の対称軸の数及び前記第3のサブ画素の形状の対称軸の数のうち、少なくとも2つが異なる。
第2の態様において、本発明の実施例は、上述の画素アレイを含む表示装置を提供する。
例示的な画素アレイの膜層の構造模式図である。 例示的な画素アレイの模式図である。 四角形の模式図である。 別の四角形の模式図である。 本発明の実施例(第1の例)の画素アレイの模式図である。 本発明の実施例の青色サブ画素の第1の角部が面取りされた直角に近い画素アレイの表示時における実際の輝度中心の分布模式図である。 本発明の実施例における青色サブ画素の模式図である。 本発明の実施例における青色サブ画素の模式図である。 本発明の実施例における、同一行に位置し、隣接して設けられた1つの赤色サブ画素と1つの青色サブ画素の模式図である。 本発明の実施例における、同一行に位置し、隣接して設けられた1つの赤色サブ画素と1つの青色サブ画素の模式図である。 図4に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。 本発明の実施例の第2の例の画素アレイの模式図である。 図11に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。 本発明の実施例の第3の例の画素アレイの模式図である。 図13に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。 本発明の実施例の第4の例の画素アレイの模式図である。 図15に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。 本発明の実施例の第5の例の画素アレイの模式図である。 図17に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。 本発明の実施例の青色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。 図19に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。 本発明の実施例の赤色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。 本発明の実施例の赤色サブ画素の第1の角部が面取りされた直角に近い画素アレイの表示時における実際の輝度中心の分布模式図である。 本発明の実施例の緑色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。 本発明の実施例の赤色サブ画素及び青色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。
本発明の技術案を当業者がよりよく理解できるように、以下では図面及び具体的な実施形態を参照しながら本発明について詳しく説明する。
本発明で使用される技術用語又は科学用語は、別に定義しない限り、当業者が理解する通常の意味を有する。本発明で使用される「第1の」、「第2の」及び同様の用語は何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものにすぎない。同様に、「1つの」、「一」又は「当該」といった用語も数を制限するものではなく、少なくとも1つあることを表す。「含む」等の用語は、その用語の前にある素子又はアイテムが、その用語の後に記載される素子又はアイテム及びその均等物を網羅することを意味し、他の素子又はアイテムを排除しない。「接続された」又は「連続された」といった用語は、物理的又は機械的な接続に限定されず、直接又は間接を問わず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は相対位置関係を示すためにのみ使用され、記述された対称の絶対位置が変化すると、当該相対位置関係も対応して変化する場合がある。
なお、本発明の実施例における行方向、列方向は2つの異なる方向を表すにすぎず、両者が互いに垂直であると限定するものではなく、本発明の実施例の図面では行方向と列方向が垂直である場合のみを例として説明するが、これは本発明の実施例を限定しない。
また、本発明の実施例における同一、等しいといった記載は、2つのアイテムの寸法が完全に等しく、形状が完全に同一であることを表すものではなく、一定の誤差範囲内で略同一であり、略等しい場合が許容される。
本発明の実施例の画素アレイ、表示装置及び高精度マスクプレートについて記載する前に、以下に述べるサブ画素、第1のサブ画素、第2のサブ画素及び第3のサブ画素等の概念を説明する。本発明の実施例では、画素アレイとは、表示基板における色の異なる発光素子の配列構造をいい、各発光素子を駆動する画素回路の配列構造は限定しない。同様に、本発明の実施例においてサブ画素とは、発光素子の構造をいい、第1のサブ画素、第2のサブ画素及び第3のサブ画素は、3つの色の異なるサブ画素を表すことが理解されよう。本発明の実施例では、第1のサブ画素が赤色サブ画素であり、第2のサブ画素が緑色サブ画素であり、第3のサブ画素が青色サブ画素である場合を例として説明する。但し、第1のサブ画素が赤色サブ画素であり、第2のサブ画素が緑色サブ画素であり、第3のサブ画素が青色サブ画素であることは、本発明の実施例の保護範囲を限定するものではない。
通常、各サブ画素の形状を決定するのは画素定義層における画素開口であり、発光層の少なくとも一部を画素開口に形成することにより、当該サブ画素の発光エリアの形状、即ち、本発明の実施例におけるサブ画素の形状を画定する。画素開口が四角形である場合、当該サブ画素は四角形である。
また、本発明の実施例では、赤色サブ画素、緑色サブ画素、青色サブ画素のうちの少なくとも1つの形状が多角形であるものとし、赤色サブ画素、緑色サブ画素、青色サブ画素がいずれも多角形である場合を例として説明する。多角形はその形状に応じて角部を3つ以上含んでもよい。例えば、四角形又は四角形に近い形状は4つの頂角を含む。図3aは多角形の模式図であり、図3bは別の多角形の模式図である。図3a及び3bに示すように、多角形はそれぞれ第1の角部、第2の角部、第3の角部及び第4の角部である4つの頂角を各々含み、第1の角部と第2の角部とが対向して設けられ、第3の角部と第4の角部とが対向して設けられる場合を例とする。もちろん、サブ画素が多角形である場合、その頂角の数はより多くてもよく、本発明の実施例ではこれを限定しないことが理解されよう。なお、本発明の実施例においていわゆる頂角とは、2本の線の間の挟角とは限らず、実際には、ある頂角の2本の辺のその頂点に向かって延び交わる部分を1つの円弧線線分又は直線線分として形成して、当該頂角を面取り又は平面取りしてもよい。図3a及び2bに示すように、本発明の実施例では、それぞれ青色サブ画素、赤色サブ画素及び緑色サブ画素のうちの少なくとも1つの第1の角部11を面取り又は平面取りし、他の角部が直角に近い場合を例として説明するが、これは本発明の実施例を限定するものではない。第2の角部、第3の角部及び第4の角部は略同一であり、例えば、直角に近く、つまり、これら3つの角部は、丸みを帯びていてもよいが、対応する丸みの曲率半径は比較的小さく、第1の角部の曲率半径より小さい。なお、第2の角部、第3の角部及び第4の角部が略同一であるとは、例えば、これら3つの角度が同一であり、輪郭が同一であり、大きさが同一であり、丸みの曲率が同一であること等をいう。
本発明の実施例の画素アレイにおける各サブ画素の構造を明らかにするため、以下では画素アレイの製造方法を参照しながら、本発明の実施例の画素アレイの膜層の構造について説明する。図1は、例示的な画素アレイの膜層の構造模式図である。図1に示すように、当該方法は、具体的に以下のステップを含んでもよい。
(1):ガラスキャリアプレート上に、ベース基板を作製する。
いくつかの例示的な実施形態において、ベース基板10はフレキシブルベース基板であってもよく、例えば、ガラスキャリアプレート上に積層された第1のフレキシブル材料層、第1の無機材料層、半導体層、第2のフレキシブル材料層及び第2の無機材料層を含む。第1のフレキシブル材料層、第2のフレキシブル材料層の材料には、ポリイミド(PI)、ポリエチレンテレフタレート(PET)又は表面処理が施されたポリマーソフトフィルム等の材料を用いる。第1の無機材料層、第2の無機材料層の材料には、ベース基板の耐水・耐酸化性の向上を図るために、ケイ素窒化物(SiNx)又はケイ素酸化物(SiOx)等を用い、第1の無機材料層、第2の無機材料層は、バリア(Barrier)層とも呼ばれる。半導体層の材料には、アモルファスシリコン(a-si)を用いる。いくつかの例示的な実施形態においては、積層構造PI1/Barrier1/a-si/PI2/Barrier2を例とし、その作製工程は、まず、ガラスキャリアプレート1に一層のポリイミドを塗布し、硬化成膜させた後、第1のフレキシブル(PI1)層を形成することと、次に、第1のフレキシブル層に一層のバリア薄膜を堆積させて、第1のフレキシブル層を覆う第1のバリア(Barrier1)層を形成することと、そして、第1のバリア層に一層のアモルファスシリコン薄膜を堆積させて、第1のバリア層を覆うアモルファスシリコン(a-si)層を形成することと、そして、アモルファスシリコン層に一層のポリイミドをさらに塗布して硬化成膜させた後、第2のフレキシブル(PI2)層を形成することと、そして、第2のフレキシブル層に一層のバリア薄膜を堆積させて、第2のフレキシブル層を覆う第2のバリア(Barrier2)層を形成し、図6に示すように、ベース基板10の作製を完了することとを含む。
(2):ベース基板上に、駆動構造層を作製する。駆動構造層は複数の駆動回路を含み、各駆動回路は複数のトランジスタ及び少なくとも1つの蓄積コンデンサを含み、例えば、2T1C、3T1C又は7T1Cとして設計される。サブ画素が3つであり、各サブ画素の駆動回路が1つのトランジスタ及び1つの蓄積コンデンサのみを有する場合を例とする。
いくつかの実施例において、駆動構造層の作製工程は以下の説明を参照してもよい。赤色サブ画素01の駆動回路の作製工程を例として説明する。
第1の絶縁薄膜及び活性層薄膜をベース基板10上に順に堆積し、パターニング工程によって活性層薄膜のパターニングを行い、ベース基板010全体を覆う第1の絶縁層011と、第1の絶縁層011上に設けられ第1の活性層を少なくとも含む活性層のパターンとを形成する。
次に、第2の絶縁薄膜及び第1の金属薄膜を順に堆積し、パターニング工程によって第1の金属薄膜のパターニングを行い、活性層のパターンを覆う第2の絶縁層012と、第2の絶縁層012上に設けられ第1のゲート電極及び第1の容量電極を少なくとも含む第1のゲート金属層のパターンとを形成する。
次に、第3の絶縁薄膜及び第2の金属薄膜を順に堆積し、パターニング工程によって第2の金属薄膜のパターニングを行い、第1のゲート金属層を覆う第3の絶縁層013と、第3の絶縁層013上に設けられ第2の容量電極を少なくとも含む第2のゲート金属層のパターンとを形成し、第2の容量電極の位置は、第1の容量電極の位置に対応する。
次に、第4の絶縁薄膜を堆積し、パターニング工程によって第4の絶縁薄膜のパターニングを行い、第2のゲート金属層を覆う第4の絶縁層014のパターンを形成し、第4の絶縁層014に、少なくとも2つの第1のビアを開口し、2つの第1のビア内の第4の絶縁層014、第3の絶縁層013及び第2の絶縁層012をエッチング除去して、第1の活性層の表面を露出させる。
次に、第3の金属薄膜を堆積し、パターニング工程によって第3の金属薄膜のパターニングを行い、第4の絶縁層014上に、表示領域に位置する第1のソース電極及び第1のドレイン電極を少なくとも含むソースドレイン金属層のパターンを形成する。第1のソース電極及び第1のドレイン電極は、第1のビアを介して第1の活性層にそれぞれ接続されてもよい。
表示領域の赤色サブ画素01の駆動回路において、第1の活性層、第1のゲート電極、第1のソース電極及び第1のドレイン電極は第1のトランジスタ210を構成してもよく、第1の容量電極及び第2の容量電極は第1の蓄積コンデンサ212を構成してもよい。上述の作製工程において、緑色サブ画素02の駆動回路及び青色サブ画素03の駆動回路を同時に形成してもよい。
いくつかの例示的な実施形態において、第1の絶縁層011、第2の絶縁層012、第3の絶縁層013及び第4の絶縁層014は、ケイ素酸化物(SiOx)、ケイ素窒化物(SiNx)及びケイ素酸化窒化物(SiON)のうちの1つ又はそれ以上を用い、単層、多層又は複合層であってもよい。第1の絶縁層011は、バッファ(Buffer)層と呼ばれ、ベース基板の耐水・耐酸化性を向上させるのに用いられ、第2の絶縁層012及び第3の絶縁層013は、ゲート絶縁(GI,Gate Insulator)層と呼ばれ、第4の絶縁層014は、層間絶縁(ILD,Interlayer Dielectric)層と呼ばれる。第1の金属薄膜、第2の金属薄膜及び第3の金属薄膜には、銀(Ag)、銅(Cu)、アルミニウム(Al)、チタニウム(Ti)及びモリブデン(Mo)等のうちのいずれか1つ以上の金属材料、又はアルミニウムネオジム合金(AlNd)若しくはモリブデンタングステン合金(MoNb)等の上述の金属の合金材料を用い、単層構造であってもよいし、Ti/Al/Ti等の多層複合層であってもよい。活性層薄膜には、アモルファスインジウムガリウム亜鉛酸化物(a-IGZO)、酸窒化亜鉛(ZnON)、インジウム・亜鉛スズ酸化物(IZTO)、アモルファスシリコン(a-Si)、多結晶シリコン(p-Si)、セクシチオフェン、ポリチオフェン等の1つ又は複数の材料を用いる。即ち、本発明は、酸化物(Oxide)技術、シリコン技術及び有機物技術に基づき製造されるトランジスタに適用される。
(3):前述のパターンが形成されたベース基板上に、平坦層を形成する。
いくつかの例示的な実施形態において、前述のパターンが形成されたベース基板010上に有機材料の平坦薄膜をコーティングし、ベース基板010全体を覆う平坦(PLN,Planarization)層015を形成するとともに、表示領域の平坦層015に複数の第2のビアをマスキング、露光、現像工程によって形成する。複数の第2のビア内の平坦層015を現像除去して、赤色サブ画素01の駆動回路の第1のトランジスタ210の第1のドレイン電極の表面、緑色サブ画素02の駆動回路の第1のトランジスタの第1のドレイン電極の表面及び青色サブ画素03の駆動回路の第1のトランジスタの第1のドレイン電極の表面をそれぞれ露出させる。
(4):前述のパターンが形成されたベース基板上に、第1の電極のパターンを形成する。いくつかの例において、第1の電極は反射アノードである。
いくつかの例示的な実施形態において、前述のパターンが形成されたベース基板010上に導電薄膜を堆積し、パターニング工程によって導電薄膜のパターニングを行い、第1の電極のパターンを形成する。赤色サブ画素01の第1のアノード213は、第2のビアを介して第1のトランジスタ210の第1のドレイン電極に接続され、緑色サブ画素022の第2のアノード223は、第2のビアを介して緑色サブ画素02の第1のトランジスタの第1のドレイン電極に接続され、青色サブ画素23の第3のアノード233は、第2のビアを介して青色サブ画素03の第1のトランジスタの第1のドレイン電極に接続される。
いくつかの例において、第1の電極は、マグネシウム(Mg)、銀(Ag)、銅(Cu)、アルミニウム(Al)、チタニウム(Ti)及びモリブデン(Mo)等のうちのいずれか1つ以上の金属材料、又はアルミニウムネオジム合金(AlNd)若しくはモリブデンタングステン合金(MoNb)等の上述の金属の合金材料を用いてもよいし、単層であってもよいし、Ti/Al/Ti等の多層複合構造であってもよいし、ITO/Ag/ITO、Mo/AlNd/ITO等の反射性材料の金属及び透明導電材料からなるスタック構造であってもよい。
(5):前述のパターンが形成されたベース基板上に、画素定義(PDL,Pixel Definition Layer)層のパターンを形成する。
いくつかの例示的な実施形態において、前述のパターンが形成されたベース基板010上に画素定義薄膜をコーティングし、マスキング、露光、現像工程によって画素定義層のパターンを形成する。図12に示すように、表示領域の画素定義層30は複数のサブ画素定義部302を含み、隣接するサブ画素定義部302の間に複数の画素定義層開口301が形成され、複数の画素定義層開口301内の画素定義層30を現像除去して、赤色サブ画素01の第1のアノード213の表面の少なくとも一部、緑色サブ画素02の第2のアノード223の表面の少なくとも一部及び青色サブ画素03の第3のアノード233の表面の少なくとも一部をそれぞれ露出させる。
いくつかの例において、画素定義層30には、ポリイミド、アクリル又はポリエチレンテレフタレート等を用いてもよい。
(6):前述のパターンが形成されたベース基板上に、ポストスペーサー(PS,Post Spacer)のパターンを形成する。
いくつかの例示的な実施形態において、前述のパターンが形成されたベース基板010上に有機材料薄膜をコーティングし、マスキング、露光、現像工程によってポストスペーサー34のパターンを形成する。ポストスペーサー34は支持層として機能してもよく、蒸着中にFMMを支持するように配置される。いくつかの例において、隣接する2つのポストスペーサー34は繰り返し単位をサブ画素の行配列方向に沿って間に1つ隔てており、例えば、ポストスペーサー34は隣接する赤色サブ画素01と青色サブ画素03との間に位置してもよい。
(7):前述のパターンが形成されたベース基板上に、有機機能層及び第2の電極を順に形成する。いくつかの例において、第2の電極は透明カソードである。発光素子は、透明カソードを介してベース基板010から離れた側から出光してトップエミッションを実現してもよい。いくつかの例において、発光素子の有機機能層は正孔注入層、正孔輸送層、発光層及び電子輸送層を含む。
いくつかの例示的な実施形態において、前述のパターンが形成されたベース基板010上に、オープンマスク(Open Mask)を用いて正孔注入層241及び正孔輸送層242を順に蒸着形成し、次いでFMMを用いて青色発光層236、緑色発光層216及び赤色発光層226を順に蒸着形成し、次いでオープンマスクを用いて電子輸送層243、カソード244及び光結合層245を順に蒸着形成する。正孔注入層241、正孔輸送層242、電子輸送層243及びカソード244はいずれも複数のサブ画素の共通層である。いくつかの例において、有機機能層は、正孔輸送層と発光層との間に位置するマイクロキャビティ調整層をさらに含んでもよい。例えば、正孔輸送層を形成した後、FMMを用いて、青色マイクロキャビティ調整層、青色発光層、緑色マイクロキャビティ調整層、緑色発光層、赤色マイクロキャビティ調整層及び赤色発光層を順に蒸着形成してもよい。
いくつかの例示的な実施形態では、有機機能層をサブ画素領域内に形成して有機機能層とアノードの接続を実現する。カソードは画素定義層に形成され、有機機能層に接続される。
いくつかの例示的な実施形態において、カソードは、マグネシウム(Mg)、銀(Ag)、アルミニウム(Al)のうちのいずれか1つ以上を用いてもよいし、上述の金属のうちのいずれか1つ又は複数からなる合金を用いてもよいし、インジウムスズ酸化物(ITO)等の透明導電材料を用いてもよいし、金属と透明導電材料の多層複合構造であってもよい。
いくつかの例示的な実施形態において、カソード244のベース基板10から離れた側に光結合層を形成してもよく、光結合層は複数のサブ画素の共通層であってもよい。光結合層は、透明カソードと協働して光出力を増大させる機能を果たしてもよい。例えば、光結合層の材料には半導体材料を用いてもよい。但し、本実施例はこれを限定しない。
(8):前述のパターンが形成されたベース基板上に、封止層を形成する。
いくつかの例示的な実施形態において、前述のパターンが形成されたベース基板010上に封止層を形成し、封止層は、積層された第1の封止層41、第2の封止層42及び第3の封止層43を含んでもよい。第1の封止層41には無機材料を用い、表示領域においてカソード244を覆う。第2の封止層42には有機材料を用いる。第3の封止層43には無機材料を用い、第1の封止層41及び第2の封止層42を覆う。但し、本実施例はこれを限定しない。いくつかの例において、封止層には、無機/有機/無機/有機/無機の5層構造を用いてもよい。
図2は、例示的な画素アレイの模式図を示したものである。図2に示すように、当該画素アレイは複数の第1の画素行1及び複数の第2の画素行2を含み、第1の画素行1及び第2の画素行2は交互に設けられている。第1の画素行1は赤色サブ画素01と青色サブ画素03とが交互に設けられて形成され、複数の第1の画素行1において同一列に位置する赤色サブ画素01と青色サブ画素03も同様に交互に設けられている。第2の画素行2は複数の緑色サブ画素02が並置されて形成され、緑色サブ画素02は隣接する行における赤色サブ画素01及び青色サブ画素03と交互に設けられている。このような画素配列については、当該画素アレイをアレイ状に配列された繰り返し単位に分割してもよく、各繰り返し単位は2行4列のサブ画素を含み、つまり、各繰り返し単位は1つの赤色サブ画素01、1つの青色サブ画素03及び2つの緑色サブ画素02を含み、赤色サブ画素01及び青色サブ画素03は共通サブ画素であり、仮想アルゴリズムによって4つのサブ画素による2つの仮想画素単位の表示を実現してもよい。例えば、第1の行の2つ目の繰り返し単位における赤色サブ画素01、第1の行の1つ目の繰り返し単位における青色サブ画素03、及びこれらに最も近接する緑色サブ画素02によって1つの仮想画素単位を形成するとともに、第1の行の2つ目の繰り返し単位における赤色サブ画素01、当該繰り返し単位における青色サブ画素03、及びこれらに最も近接する緑色サブ画素02によって1つの仮想画素単位を形成する。また、第1の行の2つ目の繰り返し単位における青色サブ画素03及び当該繰り返し単位における別の緑色サブ画素02、及び第1の行の3つ目の繰り返し単位における最も近接する赤色サブ画素01によって1つの仮想画素単位を形成する。これにより、当該画素アレイが応用される表示パネルの解像度を効果的に向上させることができる。
しかし、発明者は、赤色サブ画素01及び青色サブ画素03が共通サブ画素であり、両者の発光スペクトルに応じてこれら両者の面積がいずれも緑色サブ画素02の面積より大きくなり、特に、青色サブ画素03の面積が赤色サブ画素01よりさらに大きいため、表示パネルが表示するときに各仮想画素単位が形成する実際の輝度中心が均一でないことを見出し、そこで本発明の実施例は以下の技術案を提供する。
第1の態様において、図4は本発明の実施例(第1の例)の画素アレイの模式図である。図4に示すように、本発明の実施例は、複数の第1の画素行1及び複数の第2の画素行2を含み、第1の画素行1と第2の画素行2とが交互に設けられている画素アレイを提供する。第1の画素行1は、赤色サブ画素01と青色サブ画素03とが交互に設けられて形成され、複数の第1の画素行1において同一列に位置する赤色サブ画素01と青色サブ画素03も同様に交互に設けられている。第2の画素行2は複数の緑色サブ画素02が並置されて形成され、緑色サブ画素02は隣接する行における赤色サブ画素01及び青色サブ画素03と交互に設けられている。アレイ状に配列された2つの赤色サブ画素01と2つの青色サブ画素03の中心を順につなげて第1の仮想四角形10を構成し、各第1の仮想四角形10内に1つの緑色サブ画素02が設けられている。第1の仮想四角形10の少なくとも一部の内角は90°に等しくない。赤色サブ画素01、緑色サブ画素02及び青色サブ画素03の形状にはいずれも多角形が含まれ、これら3つのうちの少なくとも1つの多角形形状であるサブ画素における少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離は、その対角の2辺の延長線の交点から当該サブ画素中心までの距離に等しくない。
なお、本発明の実施例では、多角形には、丸みを帯びた多角形、凸多角形、凹変形が含まれるがこれらに限定されない。サブ画素中心は、例えば、当該サブ画素の幾何学中心であるか、又は当該サブ画素の各辺の垂直二等分線の交点であるか、又は当該サブ画素における、各辺までの垂直距離が略等しい点である。もちろん、サブ画素の中心には一定の誤差が許容される。例えば、サブ画素中心は、サブ画素の幾何学中心を円心とした半径3μm範囲内の任意の点である。
本発明の実施例では、一部のサブ画素の形状を調整することにより、赤色サブ画素01と青色サブ画素03の中心をつなげて形成される第1の仮想四角形10の少なくとも一部の内角が90°に等しくないようにし、赤色サブ画素01、緑色サブ画素02及び青色サブ画素03のうちの少なくとも1つにおける少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素中心までの距離と、その対角の2辺の延長線の交点から当該サブ画素の中心までの距離を等しくないようにすることで、各仮想画素単位における実際の輝度中心を調整し、表示パネル全体における実際の輝度中心各々の分布を一層均一にする。
いくつかの実施例において、青色サブ画素03の第1の角部が面取り及び平面取りされている場合、青色サブ画素03の第1の角部の頂点から発光層の境界までの距離は、他の頂角の頂点から発光層の境界までの距離に等しくない。例えば、青色サブ画素03の第1の角部の頂点から境界までは一定の距離があり、他の頂角から当該画素の境界までの距離は概ね0である。つまり、青色サブ画素03の第1の角部の頂点から境界までの距離は、他の頂角の頂点から青色サブ画素03の境界までの距離より大きい。
引き続き図4を参照すると、画素定義層に位置する発光層はサブ画素の有効発光エリアを画定し、赤色サブ画素01、緑色サブ画素02及び青色サブ画素03を用いた有効発光エリアは、それぞれ第1の有効発光エリア、第2の有効発光エリア及び第3の有効発光エリアである。いくつかの実施例において、各第1の有効発光エリアは、対応する赤色サブ画素01にあり、ベース基板と垂直な方向において、対向するアノードとカソードとの間に位置するとともに、発光を駆動する発光層によって画定される。例えば、各第2の有効発光エリアは、対応する緑色サブ画素2にあり、ベース基板と垂直な方向において、対向するアノードとカソードとの間に位置するとともに、発光を駆動する発光層によって画定される。いくつかの実施例において、各有効発光エリアは、対応する発光層、及び対応する発光層によってキャリア(正孔又は電子)を輸送する電極(アノード又はカソード)又は電極の一部によって画定される。いくつかの実施例において、各有効発光エリアはベース基板上の正投影が重なるカソードの少なくとも一部及びアノードの少なくとも一部によって画定され、当該カソードの少なくとも一部及びアノードの少なくとも一部は第1の絶縁層のベース基板上の正投影と重ならず、当該第1の絶縁層はベース基板と垂直な方向においてカソードとアノードとの間に位置する。例えば、当該第1の絶縁層は、画素定義層を含む。いくつかの実施例において、各赤色サブ画素01、各緑色サブ画素02及び各青色画素03は、第1の電極と、第1の電極のベース基板から離れた側に位置する発光層と、発光層の第1の電極から離れた側に位置する第2の電極と、をそれぞれ含み、ベース基板と垂直な方向において、第1の電極と発光層との間に及び/又は第2の電極と発光層との間に、第2の絶縁層がさらに設けられており、当該第2の絶縁層のベース基板上の投影は、第1の電極又は第2の電極のベース基板上の投影と重なるとともに、第2の絶縁層は開口を有し、第2の絶縁層の発光層の一側に面する開口は、少なくとも一部の第1の電極又は第2の電極を露出させて、それを発光層又は発光を補助する機能層と接触させてもよい。各第1の有効発光エリア及び各第2の有効発光エリアは、前記第1の電極又は第2の電極における、発光層又は発光を補助する機能層と接触する部分によって画定される。いくつかの実施例において、前記第2の絶縁層は画素定義層を含む。いくつかの実施例において、前記発光を補助する機能層は、正孔注入層、正孔輸送層、電子輸送層、正孔バリア層、電子バリア層、電子注入層、発光を補助する層、界面改善層、反射防止層等のうちの任意の一層又は多層であってもよい。いくつかの実施例において、第1の電極はアノードであってもよく、第2の電極はカソードであってもよい。いくつかの実施例において、第1の電極は、インジウムスズ酸化物(ITO)、銀(Ag)の少なくとも2層の積層を含んでもよく、例えば、ITO、Ag、ITOの3層積層であってもよい。いくつかの実施例において、第2の電極は、マグネシウム(Mg)、Ag、ITO、インジウム亜鉛酸化物(IZO)のうちの任意の1つ又は複数を含んでもよく、例えば、Mg及びAgの混合層又は合金層であってもよい。
各サブ画素は発光層を含み、各赤色サブ画素01は開口内及び画素定義層に位置する第1の色発光層を含み、各緑色サブ画素02は開口内及び画素定義層に位置する第2の色発光層を含む。
例えば、1つの赤色サブ画素01を取り囲む上述の4つの緑色サブ画素02の配列は表示エリア内部のような配列方式であってもよく、表示エリアのエッジの配列方式は表示エリア内部の配列方式と異なってもよい。例えば、表示エリアのエッジにおいて、赤色サブ画素01が、第1の行若しくは第1の列のサブ画素か、又は最終行若しくは最終列のサブ画素である場合、2つの緑色サブ画素02のみが赤色サブ画素01を取り囲んでもよい。例えば、表示エリアのエッジの形状は丸みを帯びているか、又は表示エリアの形状は、例えば、円形表示エリア等の非矩形表示エリアである異形表示エリアか、又は矩形表示エリアの一方のエッジ近傍に孔を開けたエリアを有する。表示エリアのエッジにおいて、赤色サブ画素01は、1つ、2つ又は3つの緑色サブ画素02で囲まれていてもよい。
いくつかの実施例において、赤色サブ画素の発光層101、緑色サブ画素の発光層102及び青色画素の発光層103の形状は、同一であってもよいし、略同一であってもよい。画素定義層内に位置する発光層に対し、サブ画素の有効発光エリアを画定する。本発明の実施例では、青色サブ画素03の第1の角部が面取り及び平面取りされている場合、青色サブ画素03の第1の角部の頂点から発光層の境界までの距離は、他の頂角の頂点から発光層の境界までの距離に等しくない。例えば、青色サブ画素03の第1の角部の頂点から発光層の境界までの距離は、他の頂角の頂点から発光層の境界までの距離より大きい。
いくつかの実施例において、第1の仮想四角形10における緑色サブ画素02の中心から直接隣接する2つの赤色サブ画素01の発光エリアの境界までの最近接距離は等しい。また、緑色サブ画素02の中心から直接隣接する2つの青色サブ画素03の発光エリアの境界までの最近接距離は等しい。緑色サブ画素02の中心から、直接隣接する赤色サブ画素01の発光エリアの境界までの最近接距離と、直接隣接する青色サブ画素03の発光エリアの境界までの最近接距離の比は0.8~1.2程度である。
具体的には、図5は本発明の実施例の青色サブ画素03の第1の角部が面取りされ及び直角に近い画素アレイにおける表示時の実際の輝度中心の分布模式図である。図5に示すように、画素アレイにおけるすべての青色サブ画素の第1の角部がいずれも右を向いている場合を例に挙げると、図5における青色サブ画素03の第1の角部に位置する破線の角部は、青色サブ画素03の第1の角部が直角に近い関連技術における画素アレイを表す。「×」は、関連技術における画素アレイが表示するときの実際の輝度中心を表し、「・」は、本発明の実施例における、画素アレイが表示するときの実際の輝度中心を表す。青色サブ画素の第1の角部が面取りされているとき、その実際の輝度中心の分布が一層均一になることが図5から分かる。
いくつかの実施例において、第1の仮想四角形10の各内角の範囲は70°~110°程度であり、各内角の値は90°に近いほど好ましい。但し、第1の仮想四角形10の各内角が70°~110°であることは本発明の実施例を限定するものではなく、第1の仮想四角形10の各内角のすべてが90°に等しくなければよい。
いくつかの実施例において、第1の仮想四角形10には仮想平行四角形又は仮想台形が含まれるがこれらに限定されない。例えば、第1の仮想四角形10は菱形、等脚台形、直角台形のいずれかであってもよい。
いくつかの実施例において、図6は、本発明の実施例における青色サブ画素の模式図である。図6に示すように、青色サブ画素03の第1の角部は面取り又は平面取りされており、その第1の角部の2辺の延長線の交点から第1の角部の頂点までの距離はd1であり、第1の角部の頂点から第2の角部の頂点までの距離はd2であり、d1:d2は1/5~1/2程度である。青色サブ画素03の第1の角部の頂点は、それに対応する頂角の2辺の延長線の交点から当該サブ画素の境界までの距離が最近接となる点である。同様に、赤色サブ画素01及び緑色サブ画素02の第1の角部が面取り又は平面取りされているとき、各々の第1の角部の2辺の延長線の交点から第1の角部の頂点までの距離、及び第1の角部の頂点から第2の角部の頂点までの距離も上述の寸法に従って設定してもよい。
いくつかの実施例において、青色サブ画素03の第2の角部、第3の角部及び第4の角部の対応する頂角の2辺の延長線が交差して形成される仮想頂角の角度は略等しいか、又は青色サブ画素03の第2の角部、第3の角部及び第4の角部の対応する頂角の2辺の延長線が交差して形成される仮想頂角の角度は90°程度であり、例えば、概ね80°~100°である。
いくつかの実施例において、青色サブ画素03の第1の角部の頂角の2辺の延長線と第1の角部の輪郭とによって囲まれた領域は第1の肉抜きエリアであり、青色サブ画素03の第2の角部の頂角の2辺の延長線と第2の角部の境界の輪郭とによって囲まれた領域は第2の肉抜きエリアである。第1の肉抜きエリアの面積は、第2の肉抜きエリアの面積より大きい。
また、青色サブ画素03の第3の角部の頂角の2辺の延長線と第3の角部の境界の輪郭とによって囲まれた領域は第3の肉抜きエリアであり、青色サブ画素03の第4の角部の頂角の2辺の延長線と第4の角部の境界の輪郭とによって囲まれた領域は第4の肉抜きエリアである。いくつかの実施例において、第2の肉抜きエリア、第3の肉抜きエリア及び第4の肉抜きエリアの面積は略等しい。例えば、第2の肉抜きエリア、第3の肉抜きエリア及び第4の肉抜きエリアの面積はいずれも4μmより小さく、第1の肉抜きエリアの面積は2μmより大きい。
いくつかの実施例において、図7は本発明の実施例における青色サブ画素の模式図である。図7に示すように、青色サブ画素03の第1の角部は面取り又は平面取りされており、当該青色サブ画素03の中心を行方向に沿って通る直線によって当該青色サブ画素03を面積がそれぞれS1:S2である2つの部分に分割するか、又は当該青色サブ画素03の中心を列方向に沿って通る直線によって当該青色サブ画素03を面積がそれぞれS1:S2である2つの部分に分割し、S1:S2は2:8~8:2程度である。同様に、赤色サブ画素01及び緑色サブ画素02の第1の角部が面取り又は平面取りされているとき、各々の中心を行方向及び列方向に沿って通る直線も各々の面積を上述の青色サブ画素03と同様の割合に分割する。
いくつかの実施例において、図6に示すように、青色サブ画素の第1の角部は面取り又は平面取りされており、その第1の角部の2辺の延長線が形成する仮想頂角の角度は概ね90°程度であり、いくつかの実施例において当該仮想頂角の角度は80°~100°程度である。同様に、赤色サブ画素01及び緑色サブ画素02の第1の角部が面取り又は平面取りされているとき、各々の第1の角部の2辺の延長線の挟角の大きさは青色サブ画素03の第1の角部の2辺の延長線の挟角と略同一であってもよい。
いくつかの実施例において、同一行に位置する各赤色サブ画素01及び青色サブ画素03の行方向における対角線は、同一直線上に概ね位置するか、又は行方向との挟角が30°程度である。また、いくつかの実施例において、図8は本発明の実施例における同一行に位置する隣接して設けられた1つの赤色サブ画素及び1つの青色サブ画素の模式図である。図8に示すように、第1の画素行1において、つまり、同一行に位置する隣接して設けられた1つの赤色サブ画素01及び1つの青色サブ画素03は、列方向における第1の側(左側)の各々の中心から最も離れた端点をつなぐ延長線と、対向する第2の側(右側)の各々の中心から最も離れた端点をつなぐ延長線が交差し、挟角が30°より小さい。
いくつかの実施例において、図9は本発明の実施例における同一行に位置する隣接して設けられた1つの赤色サブ画素及び1つの青色サブ画素の模式図である。図9に示すように、同一列に位置する隣接して設けられた1つの赤色サブ画素01及び1つの青色サブ画素03は、行方向における第1の側(上側)の各々の中心から最も離れた端点をつなぐ延長線と、対向する第2の側(下側)の各々の中心から最も離れた端点をつなぐ延長線が交差し、挟角が30°より小さい。
いくつかの実施例において、同一行において隣接する1つの赤色サブ画素01の少なくとも1つの角部と1つの青色サブ画素03の少なくとも1つの角部は対向し、当該1つの赤色サブ画素01の少なくとも1つの角部の2つの辺の延長線の交点と当該1つの青色サブ画素03の少なくとも1つの角部の2つの辺の延長線の交点は行方向に平行な一直線上に位置し、及び/又は、同一列において隣接する1つの赤色サブ画素01の少なくとも1つの角部と1つの青色サブ画素03の少なくとも1つの角部は対向し、当該1つの赤色サブ画素01の少なくとも1つの角部の2つの辺の延長線の交点と当該1つの青色サブ画素03の少なくとも1つの角部の2つの辺の延長線の交点は列方向に平行な一直線上に位置する。いくつかの実施例において、アレイ状に配列された4つの第1の仮想四角形10は、1つの第2の仮想多角形を構成する。例えば、図10に示すように、アレイ状に配列された4つの第1の仮想四角形10が構成する第2の仮想多角形は1つの四角形構造であり、当該四角形は、例えば、矩形(正方形を含む)である。もちろん、第2の仮想多角形も四角形に限定されず、六角形等のそれ以上の多角形であってもよい。本発明の実施例では、第2の仮想多角形が四角形である場合を例として記載し、以下、第2の仮想四角形100と呼ぶ。第2の仮想四角形100における4つの緑色サブ画素02は「X」字状に配列されている。言い換えれば、第2の仮想四角形100における同一行に位置する緑色サブ画素02は列方向に沿って対称に設けられ、同一列における緑色サブ画素02は行方向に沿って対称に設けられている。いくつかの実施例において、第2の仮想四角形100内の赤色サブ画素01は第2の仮想四角形100の中心及び頂角の位置に位置し、青色サブ画素03は第2の仮想四角形100の辺上に位置し、さらに、第2の仮想四角形100の頂角及び辺上に位置する赤色サブ画素01及び青色サブ画素03は当該第2の仮想四角形100の辺及び頂角の位置に時計回りに交互に分布している。
いくつかの実施例において、第2の仮想四角形100内において、同一行に位置する青色サブ画素03の中心は行方向に平行な一直線上に概ねあり、及び/又は、同一列に位置する青色サブ画素03の中心は行方向に平行な一直線上に概ねある。
いくつかの実施例において、第2の仮想四角形100内において、同一行に位置する緑色サブ画素02の中心は行方向に平行な一直線上に概ねあり、及び/又は、同一列に位置する緑色サブ画素03の中心は行方向に平行な一直線上に概ねある。
いくつかの実施例において、画素アレイにおける各赤色サブ画素01の形状は同一であり、緑色サブ画素02の形状は同一であり、青色サブ画素03の形状は同一である。もちろん、各色サブ画素の中には異なる形状の構造のものがあってもよく、異なる形状の構造は各色サブ画素に均一に分布し、例えば、赤色サブ画素01の形状は1行おき又は1列おきに同一であってもよい。
いくつかの実施例において、仮に青色サブ画素03の第1の角部が面取り又は平面取りされている場合、画素アレイにおける各青色サブ画素03の第1の角部の向きは同一であってもよいし、一部が同一であってもよく、例えば、同一行に位置する青色サブ画素03の第1の角部の向きが同一であり、同一列に位置する青色サブ画素03の第1の角部の向きが異なっていてもよい。同様に、緑色サブ画素02及び赤色サブ画素01の第1の角部が面取り又は平面取りされている場合も、青色サブ画素03の第1の角部の向きのように配列してもよい。
本発明の実施例は、上述の画素アレイと略同一である画素アレイをさらに提供する。当該画素アレイは、赤色サブ画素01、緑色サブ画素02及び青色サブ画素03を含む複数のサブ画素を含み、赤色サブ画素01と青色サブ画素03は行方向に沿って交互に設けられて複数の第1の画素行1を形成し、複数の第1の画素行1において同一列に位置する赤色サブ画素01と青色サブ画素03は交互に設けられ、緑色サブ画素02は行方向に沿って並置されて複数の第2の画素行2を形成している。アレイ状に配列された2つの赤色サブ画素01と2つの青色サブ画素の中心を順につなげて第1の仮想四角形10を構成し、各第1の仮想四角形10内には1つの緑色サブ画素が設けられている。第1の仮想四角形10の少なくとも一部の内角は90°に等しくない。赤色サブ画素01、緑色サブ画素02及び青色サブ画素03の形状には多角形が含まれ、赤色サブ画素01、緑色サブ画素02及び青色サブ画素03のうちの少なくとも1つの多角形形状であるサブ画素における少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離は当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離に等しくない。例えば、図6を参照すると、青色サブ画素03の第1の角部は面取り又は平面取りされており、その第1の角部の2辺の延長線の交点から第1の角部の頂点までの距離はd1であり、第1の角部の頂点から第2の角部の頂点までの距離はd2であり、d1:d2は1/5~1/2程度である。青色サブ画素03の第1の角部の頂点は、それに対応する頂角の2辺の延長線の交点から当該サブ画素の境界までの距離が最近接となる点である。
いくつかの実施例において、赤色サブ画素01は軸対称な図形であり、赤色サブ画素01の形状はいずれも同一であるが、少なくとも一部の赤色サブ画素01の対称軸の方向が同一でないか、又は緑色サブ画素02は軸対称な図形であり、緑色サブ画素02の形状はいずれも同一であるが、少なくとも一部の緑色サブ画素02の対称軸の方向が同一でないか、又は青色サブ画素03は軸対称な図形であり、青色サブ画素03の形状はいずれも同一であるが、少なくとも一部の青色サブ画素03の対称軸の方向が同一でない。例えば、青色サブ画素03の第1の角部は面取り又は平面取りされており、画素アレイにおける各青色サブ画素03の形状はいずれも同一であり、第1の角部の向きは異なる。第1の角部の一部は上を向いており、第1の角部の一部は左を向いており、第1の角部が上を向いている青色サブ画素03の対称軸は、列方向と平行であるのに対し、第1の角部が左を向いている青色サブ画素03の対称軸は行方向と平行であり、つまり、第1の角部の、上を向いている及び左を向いている青色サブ画素03の対称軸は方向が同一である。
いくつかの実施例において、赤色サブ画素01及び青色サブ画素03は軸対称な図形であり、赤色サブ画素01と青色サブ画素03の少なくとも一部の対称軸は方向が同一でない。例えば、赤色サブ画素01及び青色サブ画素03の第1の角部がいずれも面取り又は平面取りされており、赤色サブ画素01における第1の角部の一部は上を向いており、その対称軸は列方向と平行であり、青色サブ画素03における第1の角部の一部は左を向いており、その対称軸は行方向と平行である。つまり、第1の角部の向きが異なる赤色サブ画素01と青色サブ画素03の対称軸は方向が同一でない。
いくつかの実施例において、緑色サブ画素02の形状は、例えば、直角台形等の非対称図形であってもよい。
いくつかの実施例において、赤色サブ画素01及び青色サブ画素03のうちの少なくとも1つの形状は1つの対称軸しか含まない。例えば、赤色サブ画素01及び青色サブ画素03のうちの少なくとも1つの形状の第1の角部は面取り又は平面取りされており、赤色サブ画素01及び青色サブ画素03の第2の角部、第3の角部及び第4の角部は略同一である。このとき、赤色サブ画素01及び青色サブ画素03のうちの少なくとも1つの形状は1つの対称軸しか含まない。
いくつかの実施例において、赤色サブ画素01の形状の対称軸の数、緑色サブ画素02の形状の対称軸の数、及び青色サブ画素03の形状の対称軸の数のうち、少なくとも2つは異なる。例えば、赤色サブ画素01、緑色サブ画素02及び青色サブ画素03のうちの1つが軸対称な図形であり、他の2つがいずれも軸対称でない図形であってもよいし、そのうちの2つが軸対称な図形であり、3つ目が軸対称でない図形であってもよいし、3ついずれも軸対称な図形であるが、対称軸の数がいずれも異なり、例えば、これら3つが対称軸をそれぞれ1つ、2つ、4つ有してもよいし、3ついずれも軸対称な図形であるが、1つは対称軸の数が他の2つと異なり、例えば、2つは1つの対称軸を有し、もう1つは2つ又は4つの対称軸を有してもよい。以下、具体例を参照しながら本発明の実施例における画素アレイについて説明する。
第1の例において、図10は図4に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。図10は、4つの第2の仮想四角形100内のサブ画素の配列構造を例示したものにすぎない。図4及び7に示すように、各第2の仮想四角形100は、4つの第1の仮想四角形10を含み、隣接して設けられた第1の仮想四角形10は辺を共有し、隣接して設けられた第2の仮想四角形100は辺を共有する。各第1の仮想四角形10は、アレイ状に配列された2つの赤色サブ画素01と2つの青色サブ画素03の中心を順につなげて形成され、つまり、各第1の仮想四角形10の4つの頂角の位置に2つの赤色サブ画素01及び2つの青色サブ画素03がそれぞれ設けられており、2つの赤色サブ画素01は第1の仮想四角形10における対向して設けられた2つの頂角の位置に設けられ、2つの青色サブ画素03は第1の仮想四角形10における対向して設けられた他の2つの頂角の位置に設けられ、各第1の仮想四角形10の中心位置には1つの緑色サブ画素02が設けられている。各第2の仮想四角形100内の各サブ画素の配列については、第2のサブ画素の中心及び4つの頂角の位置に赤色サブ画素01が設けられ、行方向及び列方向において、2つの赤色サブ画素01の間に1つの青色サブ画素03が設けられている。
図10に示すように、青色サブ画素03の第1の角部は面取りされており、第2の角部、第3の角部及び第4の角部はいずれも直角に近い。第2の仮想四角形100の各々について、同一行に位置する2つの青色サブ画素は列方向に沿って対称に設けられ、同一列に位置する2つの青色サブ画素03は行方向に沿って対称に設けられている。2つの隣接する第1の画素行1における一行における各青色サブ画素03の第1の角部の向きは同一であり、他行における各青色サブ画素03の第1の角部の向きは逆である。
図10に示すように、左上隅の1つ目の第1の仮想四角形10は、1つの対角が等しく(92°を図示)、もう1つの角が90°であり、他の第1の仮想四角形10は、少なくとも1つの角が90°であり、当該90°角の頂点は赤色サブ画素の中心に位置している。各赤色サブ画素01の周りに対角に設けられた青色サブ画素03は赤色サブ画素01の中心に対して対称である。
図10に示すように、仮に同一列に位置する隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ線をLとすると、第2の仮想四角形100は1つの辺長が2Lである正方形であり、その中心位置は1つの赤色サブ画素01であり、各第1の仮想四角形10内の緑色サブ画素02の中心は行方向又は列方向において隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ中心線上に位置する。また、図10に示すように、各第1の仮想四角形10内の緑色サブ画素02の中心から赤色サブ画素01及び青色サブ画素03の発光エリアの境界までの垂直距離はそれぞれa及びbであり、a=bである。
第2の例において、図13は本発明の実施例の第2の例の画素アレイの模式図である。図13に示すように、このような画素アレイにおける各サブ画素の位置及び形状は第1の例の画素アレイにおける各サブ画素の位置及び形状といずれも同一であり、違いは、一部の青色サブ画素03の第1の角部の向きが異なることだけである。このような画素アレイにおいて、同一行に位置する各青色サブ画素03の第1の角部の向きはいずれも同一であり、同一列に位置する各青色サブ画素03の第1の角部の向きもいずれも同一である。例えば、図13において、第1の行に位置する各青色サブ画素03の第1の角部はいずれも上を向いており、第1の列に位置する各青色サブ画素03の第1の角部はいずれも左を向いている。
図10は図13に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。図10に示すように、第2の仮想四角形100における左上隅の1つ目の第1の仮想四角形10は、1つの対角が等しく(92°を図示)、もう1つの角が90°であり、他の第1の仮想四角形10は、少なくとも1つの角が90°であり、当該90°角の頂点は赤色サブ画素の中心に位置している。各第1の仮想サブ四角形の2つの対角位置における青色サブ画素03は、2つの赤色サブ画素01の中心をつなぐ線に対して対称に設けられている。
図10に示すように、仮に同一列に位置する隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ線をLとすると、第2の仮想四角形100は1つの辺長が2Lである正方形であり、その中心位置は1つの赤色サブ画素01であり、各第1の仮想四角形10内の緑色サブ画素02の中心は行方向又は列方向において隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ中心線上に位置する。また、図10に示すように、各第1の仮想四角形10内の緑色サブ画素02の中心から赤色サブ画素01及び青色サブ画素03の発光エリアの境界までの垂直距離はそれぞれa及びbであり、a=bである。第3の例において、図13は本発明の実施例の第3の例の画素アレイの模式図である。図13に示すように、このような画素アレイにおける各サブ画素の位置及び形状は上述の両例の画素アレイにおける各サブ画素の位置及び形状といずれも同一であり、違いは、一部の青色サブ画素03の第1の角部の向きが異なることだけである。このような画素アレイにおいて、すべての青色サブ画素03第1の角部の向きはいずれも同一である。例えば、図13におけるすべての青色サブ画素03の第1の角部はいずれも左を向いている。
図14は図13に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。図14に示すように、第2の仮想四角形100における左上隅の1つ目の第1の仮想四角形10は等脚台形であり、2つの角は92°であり、他の2つの角は88°である。
図14に示すように、仮に同一列に位置する隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ線をLとすると、第2の仮想四角形100は1つの辺長が2Lである正方形であり、その中心位置は1つの赤色サブ画素01であり、各第1の仮想四角形10内の緑色サブ画素02の中心は行方向又は列方向において隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ中心線上に位置する。また、図14に示すように、各第1の仮想四角形10内の緑色サブ画素02の中心から赤色サブ画素01及び青色サブ画素03の発光エリアの境界までの垂直距離はそれぞれa及びbであり、a=bである。
第4の例において、図15は本発明の実施例の第4の例の画素アレイの模式図である。図15に示すように、このような画素アレイにおける各サブ画素の位置及び形状は上述の3例の画素アレイにおける各サブ画素の位置及び形状といずれも同一であり、違いは、一部の青色サブ画素03の第1の角部の向きが異なることだけである。このような画素アレイにおいて、同一行に位置する各青色サブ画素03の第1の角部の向きはいずれも同一であり、奇数行である第1の画素行1に位置する青色サブ画素03の第1の角部と、偶数行である第1の画素行1に位置する青色サブ画素03の第1の角部の向きは逆である。例えば、1つ目の第1の画素行1における各青色サブ画素03の第1の角部はいずれも右を向いており、2つ目の第1の画素行1における各青色サブ画素03の第1の角部はいずれも左を向いている。
図16は図15に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。図16に示すように、第2の仮想四角形100における左上隅の1つ目の第1の仮想四角形10は、92°の鈍角の対角をなし、もう1つの対角は88°である。
図16に示すように、仮に同一列に位置する隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ線をLとすると、第2の仮想四角形100は1つの辺長が2Lである正方形であり、その中心位置は1つの赤色サブ画素01であり、各第1の仮想四角形10内の緑色サブ画素02の中心は行方向又は列方向において隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ中心線上に位置する。また、図16に示すように、各第1の仮想四角形10内の緑色サブ画素02の中心から赤色サブ画素01及び青色サブ画素03の発光エリアの境界までの垂直距離はそれぞれa及びbであり、a=bである。
第5の例において、図17は本発明の実施例の第5の例の画素アレイの模式図である。図17に示すように、このような画素アレイにおける各サブ画素の位置及び形状は上述の4例の画素アレイにおける各サブ画素の位置及び形状といずれも同一であり、違いは、一部の青色サブ画素03の第1の角部の向きが異なることだけである。このような画素アレイにおいて、同一行に位置する各青色サブ画素03の第1の角部の向きはいずれも同一であり、同一列に位置する各青色サブ画素03の第1の角部の向きもいずれも同一である。例えば、図17において、第1の行に位置する各青色サブ画素03の第1の角部はいずれも上を向いており、第1の列に位置する各青色サブ画素03の第1の角部はいずれも左を向いている。
図18は図17に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。図18に示すように、第2の仮想四角形100における左上隅の1つ目の第1の仮想四角形10は、等しく且つ90°である対角を有し、もう一方の対角はそれぞれ92°及び88°である。
図18に示すように、仮に同一列に位置する隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ線をLとすると、第2の仮想四角形100は1つの辺長が2Lである正方形であり、その中心位置は1つの赤色サブ画素01であり、各第1の仮想四角形10内の緑色サブ画素02の中心は行方向又は列方向において隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ中心線上に位置する。また、図18に示すように、各第1の仮想四角形10内の緑色サブ画素02の中心から赤色サブ画素01及び青色サブ画素03の発光エリアの境界までの垂直距離はそれぞれa及びbであり、a=bである。
なお、以上の例は、本発明の実施例における各青色サブ画素03の配列方式を限定するものではなく、任意の1つの青色サブ画素03を、その行方向に沿って隣接する赤色サブ画素01の中心をつなぐ線の中点に対して任意の角度回転して形成される画素アレイは、いずれも本発明の実施例の保護範囲内にある。
いくつかの実施例において、青色サブ画素03の第1の角部のみが面取り又は平面取りされており、当該第1の角部はいずれも上を向いているとき、同一行に位置する赤色サブ画素01及び青色サブ画素03の、行方向上の2つの対角(第3の角部及び第4の角部)の頂点をつなぐ線は同一直線上に概ねある。同一列に位置する赤色サブ画素01の第1の角部及び第2の角部と青色サブ画素03の第2の角部の頂点をつなぐ線は同一直線上に概ねある。
以上の第1の例から第5の例のいずれにおいても、青色サブ画素03における第1の角部が面取りである場合を例として説明した。いくつかの実施例において、図19は本発明の実施例の青色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。図19に示すように、このような画素アレイにおける各サブ画素の位置、形状及び配列方式は上述の第4の例の画素アレイにおける各サブ画素の位置、形状及び配列方式といずれも同一である。このような画素アレイにおいて、同一行に位置する各青色サブ画素03の第1の角部の向きはいずれも同一であり、奇数行である第1の画素行1に位置する青色サブ画素03の第1の角部と、偶数行である第1の画素行1に位置する青色サブ画素03の第1の角部の向きは逆である。例えば、1つ目の第1の画素行1における各青色サブ画素03の第1の角部はいずれも右を向いており、2つ目の第1の画素行1における各青色サブ画素03の第1の角部はいずれも左を向いている。
図20は図19に示す画素アレイの左上隅の1つ目の第2の仮想四角形における各サブ画素の分布模式図である。図20に示すように、第2の仮想四角形100における左上隅の1つ目の第1の仮想四角形10は、91°の鈍角の対角をなし、もう1つの対角は89°である。
図20に示すように、仮に同一列に位置する隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ線をLとすると、第2の仮想四角形100は1つの辺長が2Lである正方形であり、その中心位置は1つの赤色サブ画素01であり、各第1の仮想四角形10内の緑色サブ画素02の中心は行方向又は列方向において隣接して設けられた赤色サブ画素01と青色サブ画素03の中心をつなぐ中心線上に位置する。また、図20に示すように、各第1の仮想四角形10内の緑色サブ画素02の中心から赤色サブ画素01及び青色サブ画素03の発光エリアの境界までの垂直距離はそれぞれa及びbであり、a=bである。
また、以上の例のいずれにおいても青色サブ画素03における第1の角部は他の3つの角部と異なり、つまり、青色サブ画素03の第1の角部の頂点から当該サブ画素の中心までの距離は、他の3つの角部の頂点それぞれから当該サブ画素の中心までの距離より小さい。いくつかの実施例において、赤色サブ画素01及び緑色サブ画素02のうちの少なくとも一方の第1の角部の図形を上述の青色サブ画素03の形状に設計してもよい。以下、具体例を参照しながら説明する。
図21は本発明の実施例の赤色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。図21に示すように、当該画素アレイにおける各赤色サブ画素01の第1の角部はいずれも右を向いている。もちろん、赤色サブ画素01の第1の角部を回転させて赤色サブ画素の第1の角部を任意の方向に向けることにより、赤色サブ画素01の中心を変更してもよく、赤色サブ画素01の第1の角部を回転させた後、上述の青色サブ画素03と同様に配列させてもよい。図22は本発明の実施例の赤色サブ画素の第1の角部が面取りされた直角に近い画素アレイの表示時における実際の輝度中心の分布模式図である。図22に示すように、画素アレイにおけるすべての赤色サブ画素の第1の角部がいずれも右を向いている場合を例に挙げると、図22における青色サブ画素03の第1の角部の位置における破線の角部は、赤色サブ画素01の第1の角部が直角に近い関連技術における画素アレイであることを表す。「×」は、関連技術における画素アレイが表示するときの実際の輝度中心を表し、「・」は、本発明の実施例における、画素アレイが表示するときの実際の輝度中心を表す。赤色サブ画素の第1の角部が面取りされているとき、その実際の輝度中心の分布が一層均一になることが図22から分かる。
図23は本発明の実施例の緑色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。図23に示すように、当該画素アレイにおける各第2の仮想四角形100における4つの緑色サブ画素02の第1の角部の向きはいずれも異なり、同一列に位置する2つの緑色サブ画素02は行方向に対して対称に設けられている。もちろん、緑色サブ画素02の第1の角部を回転させて緑色サブ画素の第1の角部を任意の方向に向けることにより緑色サブ画素02の中心を変更してもよく、緑色サブ画素02の第1の角部を回転させた後、上述の青色サブ画素03と同様に配列させてもよい。
図24は本発明の実施例の赤色サブ画素及び青色サブ画素の第1の角部が平面取りされた画素アレイの模式図である。図22に示すように、同一行に位置する各赤色サブ画素01の第1の角部の向きは同一であり、同一行に位置する各青色サブ画素03の第1の角部の向きは同一であり、同一行に位置する赤色サブ画素01及び青色サブ画素の第1の角部の向きは逆である。もちろん、赤色サブ画素01及び青色サブ画素03の第1の角部を回転させて赤色サブ画素01及び青色サブ画素03の第1の角部を任意の方向に向けることにより、赤色サブ画素01及び青色サブ画素03の中心を変更してもよく、赤色サブ画素01及び青色サブ画素03の第1の角部を回転させた後、上述の青色サブ画素03と同様に配列させてもよい。第2の態様において、本発明の実施例は、本発明の実施例が提供する上述の表示パネルのいずれかを含む表示装置をさらに提供する。当該表示装置は、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーション装置等の表示機能を有する任意の製品又は部品であってもよい。
以上の実施形態は本発明の原理を説明するために用いた例示的な実施形態にすぎず、本発明はこれらに限定されないことが理解できよう。当業者は、本発明の精神及び要旨を逸脱せずに、様々な変更及び改良を行うことができ、これらの変更及び改良も本発明の範囲にあるものとみなされる。
01 赤色サブ画素
02 緑色サブ画素
03 青色サブ画素
010 ベース基板
011 第1の絶縁層
012 第2の絶縁層
013 第3の絶縁層
014 第4の絶縁層
015 平坦層
1 第1の画素行
2 第2の画素行
10 ベース基板
11 第1の角部
30 画素定義層
34 ポストスペーサー
41 第1の封止層
42 第2の封止層
43 第3の封止層
100 第2の仮想四角形
101 赤色サブ画素の発光層
102 緑色サブ画素の発光層
103 青色画素の発光層
210 第1のトランジスタ
212 第1の蓄積コンデンサ
213 第1のアノード
216 緑色発光層
223 第2のアノード
226 赤色発光層
233 第3のアノード
236 青色発光層
241 正孔注入層
242 正孔輸送層
243 電子輸送層
244 カソード
301 画素定義層開口
302 サブ画素定義部

Claims (33)

  1. 第1のサブ画素、第2のサブ画素及び第3のサブ画素を含む複数のサブ画素を含み、
    前記第1のサブ画素と前記第3のサブ画素は行方向に沿って交互に設けられて複数の第1の画素行を形成し、前記複数の第1の画素行において同一列に位置する前記第1のサブ画素と前記第3のサブ画素は交互に設けられ、前記第2のサブ画素は行方向に沿って並置されて複数の第2の画素行を形成し、
    アレイ状に配列された2つの前記第1のサブ画素と2つの前記第3のサブ画素の中心を順につなげて第1の仮想四角形を構成し、各前記第1の仮想四角形内に1つの前記第2のサブ画素が設けられた画素アレイであって、
    前記第1の仮想四角形の少なくとも一部の内角は90°に等しくなく、
    前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素の形状には多角形が含まれ、前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの多角形形状であるサブ画素における少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の中心までの距離に等しくない
    画素アレイ。
  2. 前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つにおける少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離に等しくない
    請求項1に記載の画素アレイ。
  3. 前記第1のサブ画素の形状には多角形が含まれ、第1のサブ画素の頂角には対向して設けられた第1の角部と第2の角部、及び対向して設けられた第3の角部と第4の角部を含み、
    前記第2の角部、前記第3の角部及び前記第4の角部の形状は略同一であり、前記第1のサブ画素の第1の角部の2辺の延長線の交点から当該サブ画素の中心までの距離は、第2の角部の2辺の延長線の交点から当該サブ画素の中心までの距離より大きい
    請求項1に記載の画素アレイ。
  4. 前記第3のサブ画素の形状には多角形が含まれ、第3のサブ画素の頂角には対向して設けられた第1の角部と第2の角部、及び対向して設けられた第3の角部と第4の角部を含み、
    前記第2の角部、前記第3の角部及び前記第4の角部の形状は略同一であり、前記第3のサブ画素の第1の角部の2辺の延長線の交点から当該サブ画素の中心までの距離は、第2の角部の2辺の延長線の交点から当該サブ画素の中心までの距離より大きい
    請求項3に記載の画素アレイ。
  5. 前記第2のサブ画素の形状には多角形が含まれ、第2のサブ画素の頂角には対向して設けられた第1の角部と第2の角部、及び対向して設けられた第3の角部と第4の角部を含み、
    前記第2の角部、前記第3の角部及び前記第4の角部の形状は略同一であり、前記第2のサブ画素の第1の角部の2辺の延長線の交点から当該サブ画素の中心までの距離は、第2の角部の2辺の延長線の交点から当該サブ画素の中心までの距離より大きい
    請求項1に記載の画素アレイ。
  6. 前記第1のサブ画素の第1の角部の2辺の延長線の交点からその第1の角部の頂点までの距離と、当該第1の角部の頂点からこれに対向する第2の角部の頂点までの距離の比は1/5~1/2であり、
    前記第1の角部の頂点は、それに対応する頂角の2辺の延長線の交点から当該サブ画素の境界までの距離が最近接となる点である
    請求項3から5のいずれか1項に記載の画素アレイ。
  7. 前記第1の角部は面取り又は平面取りされている
    請求項3から5のいずれか1項に記載の画素アレイ。
  8. 前記第2の角部、前記第3の角部及び前記第4の角部の対応する頂角の2辺の延長線が交差して形成される仮想頂角の角度は略等しい
    請求項3から5のいずれか1項に記載の画素アレイ。
  9. 前記第2の角部、前記第3の角部及び前記第4の角部の対応する頂角の2辺の延長線が交差して形成される仮想頂角の角度は概ね80°~100°である
    請求項8に記載の画素アレイ。
  10. 前記第1の角部の頂角の2辺の延長線と第1の角部の境界の輪郭とによって囲まれた領域は第1の肉抜きエリアであり、前記第2の角部の頂角の2辺の延長線と第2の角部の境界の輪郭とによって囲まれた領域は第2の肉抜きエリアであり、前記第1の肉抜きエリアの面積は、第2の肉抜きエリアの面積より大きい
    請求項3から5のいずれか1項に記載の画素アレイ。
  11. 各前記第1の仮想四角形における第2のサブ画素の中心からこれに直接隣接する2つの第1のサブ画素の発光エリアの境界までの最近接距離は等しい
    請求項1に記載の画素アレイ。
  12. 前記第1の仮想四角形に対応するサブ画素において、2つの前記第1のサブ画素が2つの前記第3のサブ画素の中心をつなぐ線に対して対称に設けられており、2つの前記第3のサブ画素が2つの前記第1のサブ画素の中心をつなぐ線に対して対称に設けられている
    請求項1に記載の画素アレイ。
  13. 前記第1の仮想四角形の内角の少なくとも1つの内角の角度が70°~110°である
    請求項1に記載の画素アレイ。
  14. 前記第1の仮想四角形における対向して設けられた一対の内角はいずれも90°であり、対向して設けられたもう一対の内角のうちの一方は90°より大きく、もう一方は90°より小さい
    請求項1に記載の画素アレイ。
  15. 前記第1の仮想四角形における対向する一対の内角は等しく、対向して設けられたもう一対の内角のうちの一方は90°である
    請求項1に記載の画素アレイ。
  16. 前記第1の仮想四角形における各内角はいずれも90°に等しくなく、少なくとも一部の内角の角度は同一である
    請求項1に記載の画素アレイ。
  17. 前記第1の仮想四角形には仮想平行四角形又は仮想台形が含まれる
    請求項1に記載の画素アレイ。
  18. アレイ状に配列された4つの前記第1の仮想四角形は、1つの第2の仮想多角形を構成し、前記第1のサブ画素及び前記第3のサブ画素は、第2の仮想多角形の頂角又は辺上に位置し、当該第2の仮想多角形の辺又は頂角の位置に時計回りに交互に分布している
    請求項1から17のいずれか1項に記載の画素アレイ。
  19. 前記第2の仮想多角形には矩形が含まれる
    請求項18に記載の画素アレイ。
  20. 第2の仮想多角形内において、同一行に位置する前記第3のサブ画素の中心が行方向に平行な一直線上に概ねあり、及び/又は、同一列に位置する第3のサブ画素の中心が列方向に平行な一直線上に概ねある
    請求項18に記載の画素アレイ。
  21. 前記第2の仮想多角形内において、同一行に位置する前記第2のサブ画素の中心が行方向に平行な一直線上に概ねあり、及び/又は、同一列に位置する前記第2のサブ画素の中心が列方向に平行な一直線上に概ねある
    請求項18に記載の画素アレイ。
  22. 前記第1の画素行において、隣接して設けられた1つの前記第1のサブ画素及び1つの前記第3のサブ画素は、列方向における第1の側の各々の中心から最も離れた端点をつなぐ延長線と、対向する第2の側の各々の中心から最も離れた端点をつなぐ延長線が交差し、挟角が30°より小さい
    請求項1から21のいずれか1項に記載の画素アレイ。
  23. 同一列に位置する隣接して設けられた1つの前記第1のサブ画素及び1つの前記第3のサブ画素は、行方向における第1の側の各々の中心から最も離れた端点をつなぐ延長線と、対向する第2の側の各々の中心から最も離れた端点をつなぐ延長線が交差し、挟角が30°より小さい
    請求項1から21のいずれか1項に記載の画素アレイ。
  24. 同一行において隣接する1つの第1のサブ画素の少なくとも1つの角部と1つの第3のサブ画素の少なくとも1つの角部は対向し、当該1つの第1のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点と当該1つの第3のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点は行方向に平行な一直線上に位置し、及び/又は、
    同一列において隣接する1つの第1のサブ画素の少なくとも1つの角部と1つの第3のサブ画素の少なくとも1つの角部は対向し、当該1つの第1のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点と当該1つの第3のサブ画素の少なくとも1つの角部の2つの辺の延長線の交点は列方向に平行な一直線上に位置する
    請求項1に記載の画素アレイ。
  25. 第1のサブ画素及び前記第3のサブ画素の少なくとも一方の中心を行方向又は列方向に沿って通る直線によって当該サブ画素を2つの部分に分割し、これら2つの部分の面積比は2:8~8:2である
    請求項1から21のいずれか1項に記載の画素アレイ。
  26. 第1のサブ画素は赤色サブ画素であり、第2のサブ画素には緑色サブ画素が含まれ、第3のサブ画素には青色サブ画素が含まれる
    請求項1から21のいずれか1項に記載の画素アレイ。
  27. 第1のサブ画素、第2のサブ画素及び第3のサブ画素を含む複数のサブ画素を含み、
    前記第1のサブ画素と前記第3のサブ画素は行方向に沿って交互に設けられて複数の第1の画素行を形成し、前記複数の第1の画素行において同一列に位置する前記第1のサブ画素と前記第3のサブ画素は交互に設けられ、前記第2のサブ画素は行方向に沿って並置されて複数の第2の画素行を形成し、
    アレイ状に配列された2つの前記第1のサブ画素と2つの前記第3のサブ画素の中心を順につなげて第1の仮想四角形を構成し、各前記第1の仮想四角形内に1つの前記第2のサブ画素が設けられた画素アレイであって、
    前記第1の仮想四角形の少なくとも一部の内角は90°に等しくなく、
    前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素の形状には多角形が含まれ、前記第1のサブ画素、前記第2のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの多角形形状であるサブ画素における少なくとも1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離は、当該サブ画素のもう1つの頂角の2辺の延長線の交点から当該サブ画素の境界までの最近接距離までの距離に等しくない
    画素アレイ。
  28. 前記第1のサブ画素は軸対称な図形であり、前記第1のサブ画素の形状はいずれも同一であるが、少なくとも一部の第1のサブ画素の対称軸の方向が同一でないか、又は
    前記第2のサブ画素は軸対称な図形であり、前記第2のサブ画素の形状はいずれも同一であるが、少なくとも一部の第2のサブ画素の対称軸の方向が同一でないか、又は
    前記第3のサブ画素は軸対称な図形であり、前記第3のサブ画素の形状はいずれも同一であるが、少なくとも一部の第3のサブ画素の対称軸の方向が同一でない
    請求項27に記載の画素アレイ。
  29. 前記第1のサブ画素及び前記第3のサブ画素は軸対称な図形であり、前記第1のサブ画素及び前記第3のサブ画素の少なくとも一部の対称軸の方向が同一でない
    請求項27に記載の画素アレイ。
  30. 前記第2のサブ画素の形状は非軸対称な図形である
    請求項27に記載の画素アレイ。
  31. 前記第1のサブ画素及び前記第3のサブ画素のうちの少なくとも1つの形状は1つの対称軸のみを含む
    請求項27に記載の画素アレイ。
  32. 前記第1のサブ画素の形状の対称軸の数、前記第2のサブ画素の形状の対称軸の数及び前記第3のサブ画素の形状の対称軸の数のうち、少なくとも2つが異なる
    請求項27に記載の画素アレイ。
  33. 請求項1から32のいずれか1項に記載の画素アレイを含む
    表示装置。
JP2021577081A 2020-09-10 2020-09-29 画素アレイ及び表示装置 Active JP7342157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023140499A JP2023166481A (ja) 2020-09-10 2023-08-30 画素アレイ及び表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2020114619 2020-09-10
CNPCT/CN2020/114619 2020-09-10
PCT/CN2020/118991 WO2022052192A1 (zh) 2020-09-10 2020-09-29 像素阵列及显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023140499A Division JP2023166481A (ja) 2020-09-10 2023-08-30 画素アレイ及び表示装置

Publications (2)

Publication Number Publication Date
JP2023501031A true JP2023501031A (ja) 2023-01-18
JP7342157B2 JP7342157B2 (ja) 2023-09-11

Family

ID=74535027

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021577081A Active JP7342157B2 (ja) 2020-09-10 2020-09-29 画素アレイ及び表示装置
JP2023140499A Pending JP2023166481A (ja) 2020-09-10 2023-08-30 画素アレイ及び表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023140499A Pending JP2023166481A (ja) 2020-09-10 2023-08-30 画素アレイ及び表示装置

Country Status (7)

Country Link
US (4) US20220310710A1 (ja)
EP (3) EP4213212A1 (ja)
JP (2) JP7342157B2 (ja)
KR (1) KR20220078528A (ja)
CN (7) CN114420722A (ja)
AU (1) AU2020450961B2 (ja)
WO (3) WO2022052254A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420722A (zh) 2020-09-10 2022-04-29 京东方科技集团股份有限公司 显示基板及显示装置
WO2022110169A1 (zh) * 2020-11-30 2022-06-02 京东方科技集团股份有限公司 一种显示基板及相关装置
CN113035125A (zh) * 2021-03-09 2021-06-25 京东方科技集团股份有限公司 一种显示面板、显示装置及其控制方法
CN113097273B (zh) * 2021-03-31 2023-05-02 武汉天马微电子有限公司 一种显示面板和显示装置
CN113437122B (zh) * 2021-06-17 2022-09-23 合肥维信诺科技有限公司 像素排布结构、掩膜组件及显示面板
CN113421910A (zh) * 2021-06-25 2021-09-21 京东方科技集团股份有限公司 显示基板以及显示装置
CN113471271B (zh) * 2021-07-01 2023-03-24 武汉天马微电子有限公司 一种显示面板和显示装置
CN217933802U (zh) * 2021-08-23 2022-11-29 京东方科技集团股份有限公司 显示基板和显示装置
CN113707696A (zh) * 2021-08-26 2021-11-26 京东方科技集团股份有限公司 一种显示基板、掩膜版及显示装置
CN115000122A (zh) * 2021-10-09 2022-09-02 荣耀终端有限公司 显示面板、显示装置及终端
CN114360443B (zh) * 2021-11-30 2023-06-06 深圳市洲明科技股份有限公司 子像素渲染方法、装置和计算机设备
CN114899210A (zh) * 2022-05-16 2022-08-12 京东方科技集团股份有限公司 显示基板和显示装置
CN117255584A (zh) * 2022-06-06 2023-12-19 上海和辉光电股份有限公司 像素阵列、显示面板和金属掩膜板
CN117500304A (zh) * 2022-07-22 2024-02-02 京东方科技集团股份有限公司 显示面板及显示装置
CN117693233A (zh) * 2022-08-26 2024-03-12 京东方科技集团股份有限公司 显示基板和显示装置
CN115666186A (zh) * 2022-12-09 2023-01-31 惠科股份有限公司 像素结构及显示面板
CN115942822B (zh) * 2022-12-30 2023-11-28 惠科股份有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180088260A1 (en) * 2016-02-18 2018-03-29 Boe Technology Group Co., Ltd. Pixel arrangement structure, display panel and display device
CN109994503A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
US20190252469A1 (en) * 2018-02-09 2019-08-15 Boe Technology Group Co., Ltd. Pixel arrangement structure, organic light-emitting diode display panel, fine metal mask, and display device
CN111341817A (zh) * 2020-03-11 2020-06-26 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
US20200273924A1 (en) * 2018-01-02 2020-08-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and display device

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274383B1 (en) * 2000-07-28 2007-09-25 Clairvoyante, Inc Arrangement of color pixels for full color imaging devices with simplified addressing
JP4496852B2 (ja) * 2004-06-10 2010-07-07 セイコーエプソン株式会社 カラー画像表示装置および電子機器
KR101833946B1 (ko) * 2011-11-03 2018-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR101615332B1 (ko) * 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR101427593B1 (ko) 2013-04-26 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102190843B1 (ko) * 2013-07-09 2020-12-15 삼성디스플레이 주식회사 단위 화소 및 이를 구비한 유기 발광 표시 장치
KR102205526B1 (ko) * 2013-11-04 2021-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6459243B2 (ja) * 2014-06-26 2019-01-30 Tianma Japan株式会社 画素アレイ及びメタルマスク並びに電気光学装置並びに電気機器
CN104269411B (zh) * 2014-09-11 2018-07-27 京东方科技集团股份有限公司 显示面板、有机发光二极管显示器和显示装置
CN104282727B (zh) 2014-09-30 2017-08-29 京东方科技集团股份有限公司 一种像素结构及其显示方法、显示装置
KR102345247B1 (ko) * 2014-12-10 2021-12-29 엘지디스플레이 주식회사 유기발광표시장치
CN106486514B (zh) * 2015-08-31 2023-12-01 昆山国显光电有限公司 像素结构以及oled显示面板
CN204885167U (zh) * 2015-09-09 2015-12-16 昆山国显光电有限公司 像素结构以及oled显示面板
KR102414593B1 (ko) * 2015-12-30 2022-06-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN110137213A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
US10854684B2 (en) * 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US11233096B2 (en) * 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN110137214A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 显示基板和显示装置
KR101698718B1 (ko) * 2016-04-29 2017-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107887404B (zh) * 2016-09-29 2020-04-07 昆山国显光电有限公司 Amoled像素结构及显示装置
KR20180066304A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102519065B1 (ko) * 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102384774B1 (ko) * 2017-03-27 2022-04-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102391918B1 (ko) * 2017-05-23 2022-04-29 삼성디스플레이 주식회사 유기발광표시장치
KR102520710B1 (ko) * 2017-09-05 2023-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN207966985U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966988U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构、高精度金属掩模板及显示装置
CN109994505A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN109994509A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN109994508A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966983U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
US10991768B2 (en) * 2018-01-02 2021-04-27 Boe Technology Group Co., Ltd. Pixel arrangement, manufacturing method thereof, display panel, display device, and mask
CN207966995U (zh) * 2018-02-09 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN208077981U (zh) * 2018-02-09 2018-11-09 京东方科技集团股份有限公司 像素排布结构、显示面板、高精度金属掩模板及显示装置
CN108807491B (zh) * 2018-06-29 2020-09-01 武汉华星光电半导体显示技术有限公司 像素排列结构
CN109300958B (zh) * 2018-10-09 2022-04-29 京东方科技集团股份有限公司 一种像素结构、显示面板及显示装置
CN109935617B (zh) * 2018-11-30 2024-04-05 京东方科技集团股份有限公司 像素排列结构、显示基板以及掩模板组
CN208970513U (zh) * 2018-11-30 2019-06-11 京东方科技集团股份有限公司 像素结构和精细金属掩模板组
CN112802884B (zh) * 2018-12-13 2023-10-31 昆山国显光电有限公司 像素排列结构、显示面板及显示装置
CN109560116B (zh) * 2018-12-20 2020-10-27 武汉华星光电半导体显示技术有限公司 可折叠oled显示面板
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
WO2020194467A1 (ja) * 2019-03-25 2020-10-01 シャープ株式会社 表示デバイス
CN110620135B (zh) 2019-09-30 2022-05-27 武汉天马微电子有限公司 一种显示面板及显示装置
CN113363282B (zh) * 2020-03-05 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN111341815B (zh) 2020-03-11 2021-08-13 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
CN111416048B (zh) * 2020-04-02 2022-09-09 京东方科技集团股份有限公司 显示装置、显示装置的盖板的制作方法
CN111682056B (zh) * 2020-06-24 2022-09-16 京东方科技集团股份有限公司 显示基板及显示装置
CN112436029B (zh) * 2020-07-01 2022-10-18 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
CN112436030B (zh) * 2020-07-01 2022-10-18 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
CN111725289B (zh) * 2020-07-23 2022-09-30 昆山国显光电有限公司 像素排布结构、显示面板及电子设备
WO2022052010A1 (zh) * 2020-09-10 2022-03-17 京东方科技集团股份有限公司 一种显示基板及相关装置
MX2021016051A (es) * 2020-09-10 2022-04-07 Boe Technology Group Co Ltd Serie de pixeles y dispositivo de pantalla.
CN114420722A (zh) 2020-09-10 2022-04-29 京东方科技集团股份有限公司 显示基板及显示装置
CN114256299A (zh) * 2020-09-25 2022-03-29 京东方科技集团股份有限公司 显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180088260A1 (en) * 2016-02-18 2018-03-29 Boe Technology Group Co., Ltd. Pixel arrangement structure, display panel and display device
CN109994503A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
US20200273924A1 (en) * 2018-01-02 2020-08-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and display device
US20190252469A1 (en) * 2018-02-09 2019-08-15 Boe Technology Group Co., Ltd. Pixel arrangement structure, organic light-emitting diode display panel, fine metal mask, and display device
CN111341817A (zh) * 2020-03-11 2020-06-26 昆山国显光电有限公司 像素排布结构、显示面板及显示装置

Also Published As

Publication number Publication date
EP4170723A1 (en) 2023-04-26
AU2020450961B2 (en) 2023-07-06
CN112368840B (zh) 2021-12-10
WO2022052514A1 (zh) 2022-03-17
CN112864215A (zh) 2021-05-28
US20220310710A1 (en) 2022-09-29
CN112368840A (zh) 2021-02-12
US20220328573A1 (en) 2022-10-13
WO2022052254A1 (zh) 2022-03-17
CN215933610U (zh) 2022-03-01
US20230006005A1 (en) 2023-01-05
CN114373792A (zh) 2022-04-19
JP7342157B2 (ja) 2023-09-11
AU2020450961A1 (en) 2022-03-24
JP2023166481A (ja) 2023-11-21
CN114420722A (zh) 2022-04-29
CN113451378A (zh) 2021-09-28
KR20220078528A (ko) 2022-06-10
US20230087603A1 (en) 2023-03-23
US11812648B2 (en) 2023-11-07
EP4170723A4 (en) 2024-01-10
EP4170724A4 (en) 2023-12-27
WO2022052834A1 (zh) 2022-03-17
EP4213212A1 (en) 2023-07-19
EP4170724A1 (en) 2023-04-26
CN215869389U (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
JP7342157B2 (ja) 画素アレイ及び表示装置
CN112470287B (zh) 一种显示基板及相关装置
US20240008335A1 (en) Display substrate, display device and high-precision metal mask
CN114730800B (zh) 像素阵列及显示装置
WO2022052194A1 (zh) 一种显示基板及相关装置
US20230143544A1 (en) Display substrate, display device and high-precision metal mask
CN114450802A (zh) 一种显示面板、掩膜组件和显示装置
WO2022110169A1 (zh) 一种显示基板及相关装置
CN219087721U (zh) 一种显示面板和显示装置
WO2022052192A1 (zh) 像素阵列及显示装置
WO2022141628A1 (zh) 一种显示基板及相关装置
WO2022052193A1 (zh) 显示基板、显示装置及高精度金属掩模板
US20240032376A1 (en) Pixel array and display device
RU2779136C1 (ru) Пиксельный массив и устройство отображения
WO2022193152A1 (zh) 显示面板及其制作方法以及显示装置
US20240237463A1 (en) Display substrate and related devices
WO2024125167A1 (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7342157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150