CN107887404B - Amoled像素结构及显示装置 - Google Patents
Amoled像素结构及显示装置 Download PDFInfo
- Publication number
- CN107887404B CN107887404B CN201610864401.0A CN201610864401A CN107887404B CN 107887404 B CN107887404 B CN 107887404B CN 201610864401 A CN201610864401 A CN 201610864401A CN 107887404 B CN107887404 B CN 107887404B
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- light emitting
- virtual isosceles
- isosceles trapezoid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Abstract
本发明涉及一种AMOLED像素结构及显示装置。AMOLED像素结构包括若干第一子像素、第二子像素及第三子像素,且第三子像素为B子像素。位于第二子像素发光区周围的两个第一子像素发光区和两个第三子像素发光区的中心连线构成虚拟等腰梯形。第二子像素发光区的中心位于其周围两个第一子像素发光区的中心连线的中垂线和周围两个第三子像素发光区的中心连线的中垂线的交点处。第二子像素发光区周围的各第一子像素发光区的中心、各第三子像素发光区的中心分别与虚拟等腰梯形的各顶点重合。本发明可减小第一子像素发光区与对应过孔的距离,增大第三子像素发光区与对应过孔的距离,使第一子像素发光区、第三子像素发光区分别与其对应过孔的距离相等,增加了工艺余裕度。
Description
技术领域
本发明涉及AMOLED显示技术领域,特别是涉及一种AMOLED像素结构及显示装置。
背景技术
随着高分辨率显示装置越来越广泛的应用,对显示装置的分辨率要求也越来越高。在传统的AMOLED(Active-matrix organic light emitting diode,有源矩阵有机发光二极体)显示装置中,通常采用三个子像素:R子像素、G子像素、B子像素,来构成一个像素。同时,各子像素的阳极分别通过平坦层中的过孔与对应的薄膜晶体管电连接。其中,过孔通常以阵列的方式排布,且均位于各自对应的子像素非发光区的相同位置。
然而在传统的AMOLED显示装置中,由于B子像素发光区的面积较大,从而使得B子像素发光区与过孔的距离非常近,因此工艺偏差容易使过孔进入相应的B子像素发光区,从而影响显示效果,造成不良;或者为了避开此问题而减小像素发光面积,从而限制了像素的开口设计,影响寿命。
发明内容
基于此,本发明针对如何改善传统AMOLED显示装置中工艺偏差容易使过孔进入相应的B子像素发光区的问题,提供一种AMOLED像素结构及显示装置。
一种AMOLED像素结构,包括若干第一子像素、第二子像素及第三子像素,且第三子像素为B子像素;各子像素的阳极分别通过平坦层中的过孔与对应的薄膜晶体管电连接,且所有所述过孔排列构成第一阵列;
位于所述第二子像素发光区周围的两个所述第一子像素发光区和两个所述第三子像素发光区的中心连线构成虚拟等腰梯形;所述第二子像素发光区的中心位于其周围所述两个第一子像素发光区的中心连线的中垂线和周围所述两个第三子像素发光区的中心连线的中垂线的交点处;所述第二子像素发光区周围的各所述第一子像素发光区的中心、各所述第三子像素发光区的中心分别与所述虚拟等腰梯形的各顶点重合。
在其中一个实施例中,所有所述虚拟等腰梯形构成第二阵列,且所述第二阵列的行、列分别与所述第一阵列的行、列平行。
在其中一个实施例中,所述虚拟等腰梯形的上底和下底均与所述第二阵列的列平行。
在其中一个实施例中,沿所述第二阵列的行方向相邻的两个所述虚拟等腰梯形轴对称。
在其中一个实施例中,所述虚拟等腰梯形的上底与沿所述第二阵列的列方向相邻的另一所述虚拟等腰梯形的下底连接;所述虚拟等腰梯形的下底与沿所述第二阵列的列方向相邻的另一虚拟等腰梯形的上底连接。
在其中一个实施例中,所述虚拟等腰梯形的上底和下底均与所述第二阵列的行平行。
在其中一个实施例中,沿所述第二阵列的列方向相邻的两个所述虚拟等腰梯形轴对称。
在其中一个实施例中,所述虚拟等腰梯形的上底与沿所述第二阵列的行方向相邻的另一所述虚拟等腰梯形的下底连接;所述虚拟等腰梯形的下底与沿所述第二阵列的行方向相邻的另一虚拟等腰梯形的上底连接。
在其中一个实施例中,所有所述虚拟等腰梯形的形状和面积均相同。
一种显示装置,其特征在于,包括上述AMOLED像素结构。
上述AMOLED像素结构及显示装置具有的有益效果为:其中,位于第二子像素发光区周围的两个第一子像素发光区和两个第三子像素发光区的中心连线构成虚拟等腰梯形。第二子像素发光区的中心位于其周围两个第一子像素发光区的中心连线的中垂线和周围两个第三子像素发光区的中心连线的中垂线的交点处。第一子像素发光区的中心和第三子像素发光区的中心分别与虚拟等腰梯形的各顶点重合。
因此,基于上述虚拟等腰梯形的设计方式,可以使第一子像素发光区与对应过孔的距离等于第三子像素发光区与对应过孔的距离,例如使第一子像素发光区靠近对应的过孔,第三子像素发光区远离对应的过孔,从而可以增大第三子像素发光区与对应过孔之间的距离,增加了工艺余裕度(margin),改善了传统AMOLED显示装置中工艺偏差容易使过孔进入相应的B子像素发光区的问题,提高了生产良率。同时,也避免了为避开此问题而减小像素发光面积,从而限制了像素的开口设计,影响寿命
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为一实施例提供的AMOLED像素结构中虚拟等腰梯形的构成示意图;
图2为图1所示实施例的AMOLED像素结构示意图;
图3为图1所示实施例的AMOLED像素结构中虚拟等腰梯形包括的第一子像素、第二子像素及第三子像素中心点位置示意图;
图4为另一实施例提供的AMOLED像素结构中虚拟等腰梯形的构成示意图;
图5为图4所示实施例的AMOLED像素结构示意图;
图6为图4所示实施例的AMOLED像素结构中虚拟等腰梯形包括的第一子像素、第二子像素及第三子像素中心点位置示意图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于发明的技术领域的技术人员通常理解的含义相同。本文中在发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示,一实施例提供了一种AMOLED像素结构。该AMOLED像素结构包括若干第一子像素、第二子像素及第三子像素。其中,第一子像素、第二子像素及第三子像素分别以矩阵的形式排列。第三子像素为B子像素,第一子像素、第二子像素可以为R子像素或G子像素。任一第二子像素周围均设有若干第一子像素及第三子像素。同时,各子像素的阳极分别通过平坦层中的过孔150与对应的薄膜晶体管电连接,从而通过薄膜晶体管来驱动各子像素。其中,各过孔150均位于各子像素非发光区中的相同位置。同时,所有过孔150排列构成第一阵列。
本实施例中,第二子像素发光区110、第一子像素发光区120和第三子像素发光区130的形状均为菱形。位于第二子像素发光区110周围的两个第一子像素发光区120和两个第三子像素发光区130的中心连线构成虚拟等腰梯形140。换言之,对于任一第二子像素发光区110来说,其周围任意相邻的两个子像素发光区的中心均连接从而构成的图形为虚拟等腰梯形140。其中,子像素发光区为第一子像素发光区120或第三子像素发光区130。
同时,第二子像素发光区110的中心位于其周围两个第一子像素发光区120的中心连线的中垂线和周围两个第三子像素发光区130的中心连线的中垂线的交点处。其中,不同的第二子像素发光区110分别位于不同的虚拟等腰梯形140内,且各第二子像素发光区110的中心分别位于将自己包围在内的周围两个第一子像素发光区120的中心连线的中垂线和两个第三子像素发光区130的中心连线的中垂线的交点处。第二子像素发光区110周围的各第一子像素发光区120的中心、各第三子像素发光区130的中心分别与虚拟等腰梯形140的各顶点重合。
其中,虚拟等腰梯形140的两个顶点分别与两个第一子像素发光区120的中心重合,且该第一子像素发光区120与第三子像素发光区130彼此间隔。另外,虚拟等腰梯形140中的两个第一子像素发光区120的中心分别与该虚拟等腰梯形140的第一对角线的两个顶点重合。那么,将虚拟等腰梯形140中两个第一子像素发光区120的中心连接起来即构成该虚拟等腰梯形140的第一对角线。
同时,虚拟等腰梯形140的另外两个顶点分别与两个第三子像素发光区130的中心重合,且该第三子像素发光区130与第一子像素发光区120彼此间隔。另外,虚拟等腰梯形140中的两个第三子像素发光区130的中心分别与该虚拟等腰梯形140的第二对角线的两个顶点重合。其中,第一对角线、第二对角线分别为虚拟等腰梯形140的两条不同的对角线。那么,将虚拟等腰梯形140中两个第三子像素发光区130的中心连接起来即构成该虚拟等腰梯形140的第二对角线。
因此,在本实施例提供的上述AMOLED像素结构中,基于上述虚拟等腰梯形的设计方式,可以使第一子像素发光区120与对应过孔150的距离等于第三子像素发光区130与对应过孔150的距离,例如使第一子像素发光区120靠近对应的过孔150,第三子像素发光区130远离对应的过孔150,从而可以增大第三子像素发光区130与对应过孔150之间的距离,增加了工艺余裕度(margin),改善了传统AMOLED显示装置中工艺偏差容易使过孔进入相应的B子像素发光区的问题,提高了生产良率,也避免了为避开此问题而减小像素发光面积,从而限制了像素的开口设计,影响寿命。
具体的,如图2所示,在本实施例提供的AMOLED像素结构中,所有虚拟等腰梯形140的形状和面积均相同,从而保证像素发光的均匀性。另外,所有虚拟等腰梯形140排列构成第二阵列,且第二阵列的行、列分别与第一阵列的行、列平行。
虚拟等腰梯形140的上底和下底均与第二阵列的列平行。由于子像素发光区与过孔150之间的最短距离所在直线与第二阵列的列平行,因此只要沿第二阵列的列方向调节第三子像素发光区130的位置,即可使第三子像素发光区130与过孔150之间的距离达到期望的状态。同时,由于第一子像素发光区120与第三子像素发光区130间隔排布,因此本实施例中利用虚拟等腰梯形140两腰的倾斜度,即设置虚拟等腰梯形140的上底与下底具有不同的长度,来使第一子像素发光区120靠近对应的过孔150,而使第三子像素发光区130远离对应的过孔150,以构成虚拟等腰梯形140。其中,由于第一子像素发光区120的面积较小,使其靠近过孔150不仅不会影响工艺余裕度,还可以保证整个像素的大小保持不变,进而保证均匀的显示效果。具体在本实施例中,第一子像素发光区120、第三子像素发光区130分别与各自对应过孔150之间的距离相等,从而进一步提高AMOLED像素结构的显示均匀性。
进一步的,沿第二阵列的行方向相邻的两个虚拟等腰梯形140轴对称。本实施例中,沿第二阵列的行方向相邻的两个虚拟等腰梯形140以两者的公共边为轴相互对称。其中,公共边为相邻两个虚拟等腰梯形140共用的上底或下底。
另外,虚拟等腰梯形140的上底与沿第二阵列的列方向相邻的另一虚拟等腰梯形140的下底连接。虚拟等腰梯形140的下底与沿第二阵列的列方向相邻的另一虚拟等腰梯形140的上底连接。如此可使整个AMOLED像素结构的各像素紧密衔接,进一步提高显示效果。因此,如图2所示,本实施例提供的AMOLED像素结构包括若干像素组,且任一像素组构成四个相邻的虚拟等腰梯形140,这种结构能够保证各像素紧密衔接,以提高显示效果。
另外,本实施例中,所有第二子像素发光区110、所有第三子像素发光区130、所有第一子像素发光区120分别以阵列的方式排布,从而便于进行蒸镀。同时,任意相邻的两个第三子像素发光区130之间均设有一个第一子像素发光区120。任意相邻的两个第一子像素发光区120之间均设有一个第三子像素发光区130。
另外,对于任一虚拟等腰梯形140,以第三子像素为B子像素,第一子像素、第二子像素分别为R子像素、G子像素为例,如图3所示。G子像素发光区的中心位于其周围两个R子像素发光区中心连线的中垂线与两个B子像素发光区中心连线的中垂线的交点处。
可以理解的是,AMOLED像素结构中虚拟等腰梯形140的结构设置方式不限于上述一种情况,只要能够保证各像素显示效果的均匀性即可。
在本实施例中,还提供了一种显示装置。该显示装置包括AMOLED像素结构,且该AMOLED像素结构与上述AMOLED像素结构的原理相同,这里就不再赘述。
在另一实施例中,提供了另一种AMOLED像素结构,如图4所示。该AMOLED像素结构包括若干第一子像素、第二子像素及第三子像素。其中,第一子像素、第二子像素及第三子像素分别以矩阵的形式排列。第三子像素为B子像素,第一子像素、第二子像素可以为R子像素或G子像素。任一第二子像素周围均设有若干第一子像素及第三子像素。同时,各子像素的阳极分别通过平坦层中的过孔250与对应的薄膜晶体管电连接,从而通过薄膜晶体管来驱动各子像素。其中,各过孔250均位于各子像素非发光区中的相同位置。同时,所有过孔250排列构成第一阵列。
本实施例中,第二子像素发光区210、第一子像素发光区220和第三子像素发光区230的形状均为菱形。位于第二子像素发光区210周围的两个第一子像素发光区220和两个第三子像素发光区230的中心连线构成虚拟等腰梯形240。换言之,对于任一第二子像素发光区210来说,其周围任意相邻的两个子像素发光区的中心均连接从而构成的图形为虚拟等腰梯形240。其中,子像素发光区为第一子像素发光区220或第三子像素发光区230。
同时,第二子像素发光区210的中心位于其周围两个第一子像素发光区220的中心连线的中垂线和周围两个第三子像素发光区230的中心连线的中垂线的交点处。其中,不同的第二子像素发光区210分别位于不同的虚拟等腰梯形240内,且各第二子像素发光区210的中心分别位于将自己包围在内的周围两个第一子像素发光区220的中心连线的中垂线和两个第三子像素发光区230的中心连线的中垂线的交点处。第二子像素发光区210周围的各第一子像素发光区220的中心、各第三子像素发光区230的中心分别与虚拟等腰梯形240的各顶点重合。
其中,虚拟等腰梯形240的两个顶点分别与两个第一子像素发光区220的中心重合,且该第一子像素发光区220与第三子像素发光区230彼此间隔。另外,虚拟等腰梯形240中的两个第一子像素发光区220的中心分别与该虚拟等腰梯形240的第一对角线的两个顶点重合。那么,将虚拟等腰梯形240中两个第一子像素发光区220的中心连接起来即构成该虚拟等腰梯形240的第一对角线。
同时,虚拟等腰梯形240的另外两个顶点分别与两个第三子像素发光区230的中心重合,且该第三子像素发光区230与第一子像素发光区220彼此间隔。另外,虚拟等腰梯形240中的两个第三子像素发光区230的中心分别与该虚拟等腰梯形240的第二对角线的两个顶点重合。其中,第一对角线、第二对角线分别为虚拟等腰梯形240的两条不同的对角线。那么,将虚拟等腰梯形240中两个第三子像素发光区230的中心连接起来即构成该虚拟等腰梯形240的第二对角线。
因此,在本实施例提供的上述AMOLED像素结构中,基于上述虚拟等腰梯形的设计方式,可以使第一子像素发光区220与对应过孔250的距离等于第三子像素发光区230与对应过孔250的距离,例如使第一子像素发光区220靠近对应的过孔250,使第三子像素发光区230远离对应的过孔250,从而可以增大第三子像素发光区230与对应过孔250之间的距离,增加了工艺余裕度(margin),改善了传统AMOLED显示装置中工艺偏差容易使过孔进入相应的B子像素发光区的问题,提高了生产良率,也避免了为避开此问题而减小像素发光面积,从而限制了像素的开口设计,影响寿命。
具体的,如图5所示,在本实施例提供的AMOLED像素结构中,所有虚拟等腰梯形240的形状和面积均相同,从而保证像素发光的均匀性。另外,所有虚拟等腰梯形240排列构成第二阵列,且第二阵列的行、列分别与第一阵列的行、列平行。
虚拟等腰梯形240的上底和下底均与第二阵列的行平行。由于第一子像素发光区220与第三子像素发光区230间隔排布,因此本实施例中利用虚拟等腰梯形240上底和下底长度不同的特征,沿第二阵列的行方向分别调节第一子像素发光区220、第三子像素发光区230的位置,从而使第一子像素发光区220靠近对应的过孔250,第三子像素发光区230远离对应的过孔250,以构成虚拟等腰梯形240。同时,由于第一子像素发光区220的面积较小,使其靠近过孔250不仅不会影响工艺余裕度,还可以保证整个像素的大小保持不变,进而保证均匀的显示效果。在本实施例中,第一子像素发光区220、第三子像素发光区230分别与各自对应过孔250之间的距离相等,从而进一步提高AMOLED像素结构的显示均匀性。
进一步的,沿第二阵列的列方向相邻的两个虚拟等腰梯形240轴对称。本实施例中,沿第二阵列的列方向相邻的两个虚拟等腰梯形240以两者的公共边为轴相互对称。其中,公共边为相邻两个虚拟等腰梯形240共用的上底或下底。
另外,虚拟等腰梯形240的上底与沿第二阵列的行方向相邻的另一虚拟等腰梯形240的下底连接。虚拟等腰梯形240的下底与沿第二阵列的行方向相邻的另一虚拟等腰梯形240的上底连接。如此,可使整个AMOLED像素结构的各像素紧密衔接,进一步提高显示效果。因此,如图5所示,本实施例提供的AMOLED像素结构包括若干像素组,且任一像素组构成四个相邻的虚拟等腰梯形240,这种结构能够保证各像素紧密衔接,以提高显示效果。
另外,本实施例中,所有第二子像素发光区210、所有第三子像素发光区230、所有第一子像素发光区220分别以阵列的方式排布,从而便于进行蒸镀。同时,任意相邻的两个第三子像素发光区230之间均设有一个第一子像素发光区220。任意相邻的两个第一子像素发光区220之间均设有一个第三子像素发光区230。
另外,对于任一虚拟等腰梯形240,以第三子像素为B子像素,第一子像素、第二子像素分别为R子像素、G子像素为例,如图6所示。G子像素发光区的中心位于其周围两个R子像素发光区中心连线的中垂线与两个B子像素发光区中心连线的中垂线的交点处。
可以理解的是,AMOLED像素结构中虚拟等腰梯形240的结构设置方式不限于上述一种情况,只要能够保证各像素显示效果的均匀性即可。
另外,该实施例中还提供了一种显示装置。该显示装置包括AMOLED像素结构,且该AMOLED像素结构与上述AMOLED像素结构的原理相同,这里就不再赘述。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种AMOLED像素结构,包括若干第一子像素、第二子像素及第三子像素,且第三子像素为B子像素;各子像素的阳极分别通过平坦层中的过孔与对应的薄膜晶体管电连接,各过孔均位于各子像素非发光区中的相同位置,且所有所述过孔排列构成第一阵列;其特征在于,
位于所述第二子像素发光区周围的两个所述第一子像素发光区和两个所述第三子像素发光区的中心连线构成虚拟等腰梯形;所述第二子像素发光区的中心位于其周围所述两个第一子像素发光区的中心连线的中垂线和周围所述两个第三子像素发光区的中心连线的中垂线的交点处;位于所述第二子像素发光区周围的各所述第一子像素发光区的中心、各所述第三子像素发光区的中心分别与所述虚拟等腰梯形的各顶点重合。
2.根据权利要求1所述的AMOLED像素结构,其特征在于,所有所述虚拟等腰梯形构成第二阵列,且所述第二阵列的行、列分别与所述第一阵列的行、列平行。
3.根据权利要求2所述的AMOLED像素结构,其特征在于,所述虚拟等腰梯形的上底和下底均与所述第二阵列的列平行。
4.根据权利要求2所述的AMOLED像素结构,其特征在于,沿所述第二阵列的行方向相邻的两个所述虚拟等腰梯形轴对称。
5.根据权利要求2所述的AMOLED像素结构,其特征在于,所述虚拟等腰梯形的上底与沿所述第二阵列的列方向相邻的另一所述虚拟等腰梯形的下底连接;所述虚拟等腰梯形的下底与沿所述第二阵列的列方向相邻的另一虚拟等腰梯形的上底连接。
6.根据权利要求2所述的AMOLED像素结构,其特征在于,所述虚拟等腰梯形的上底和下底均与所述第二阵列的行平行。
7.根据权利要求2所述的AMOLED像素结构,其特征在于,沿所述第二阵列的列方向相邻的两个所述虚拟等腰梯形轴对称。
8.根据权利要求2所述的AMOLED像素结构,其特征在于,所述虚拟等腰梯形的上底与沿所述第二阵列的行方向相邻的另一所述虚拟等腰梯形的下底连接;所述虚拟等腰梯形的下底与沿所述第二阵列的行方向相邻的另一虚拟等腰梯形的上底连接。
9.根据权利要求1至8中任一权利要求所述的AMOLED像素结构,其特征在于,所有所述虚拟等腰梯形的形状和面积均相同。
10.一种显示装置,其特征在于,包括权利要求1至8中任一权利要求所述的AMOLED像素结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610864401.0A CN107887404B (zh) | 2016-09-29 | 2016-09-29 | Amoled像素结构及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610864401.0A CN107887404B (zh) | 2016-09-29 | 2016-09-29 | Amoled像素结构及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107887404A CN107887404A (zh) | 2018-04-06 |
CN107887404B true CN107887404B (zh) | 2020-04-07 |
Family
ID=61769031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610864401.0A Active CN107887404B (zh) | 2016-09-29 | 2016-09-29 | Amoled像素结构及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107887404B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108807491B (zh) * | 2018-06-29 | 2020-09-01 | 武汉华星光电半导体显示技术有限公司 | 像素排列结构 |
CN112802884B (zh) | 2018-12-13 | 2023-10-31 | 昆山国显光电有限公司 | 像素排列结构、显示面板及显示装置 |
CN110098239B (zh) * | 2019-05-17 | 2021-11-02 | 京东方科技集团股份有限公司 | 像素结构、显示基板、掩模板及蒸镀方法 |
MX2021016051A (es) * | 2020-09-10 | 2022-04-07 | Boe Technology Group Co Ltd | Serie de pixeles y dispositivo de pantalla. |
CN112368840B (zh) * | 2020-09-10 | 2021-12-10 | 京东方科技集团股份有限公司 | 像素阵列及显示装置 |
CN114975518A (zh) * | 2021-02-24 | 2022-08-30 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置、掩膜板 |
CN113097277B (zh) * | 2021-03-31 | 2022-07-22 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104282727A (zh) * | 2014-09-30 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种像素结构及其显示方法、显示装置 |
CN104597655A (zh) * | 2015-02-13 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种像素排列结构、显示面板及显示装置 |
CN205355055U (zh) * | 2016-02-18 | 2016-06-29 | 京东方科技集团股份有限公司 | 一种像素排列结构、显示面板及显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103366683B (zh) * | 2013-07-12 | 2014-10-29 | 上海和辉光电有限公司 | 像素阵列、显示器以及将图像呈现于显示器上的方法 |
-
2016
- 2016-09-29 CN CN201610864401.0A patent/CN107887404B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104282727A (zh) * | 2014-09-30 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种像素结构及其显示方法、显示装置 |
CN104597655A (zh) * | 2015-02-13 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种像素排列结构、显示面板及显示装置 |
CN205355055U (zh) * | 2016-02-18 | 2016-06-29 | 京东方科技集团股份有限公司 | 一种像素排列结构、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107887404A (zh) | 2018-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107887404B (zh) | Amoled像素结构及显示装置 | |
US11561465B2 (en) | Pixel arrangement structure, organic light emitting device, display device and mask | |
US10297646B2 (en) | Display device having sub-pixel array structure | |
AU2018408152B2 (en) | Pixel arrangement structure, display substrate, display device and mask plate group | |
US10347703B2 (en) | Organic light-emitting diode display | |
JP6556334B2 (ja) | 画素構造及びoledディスプレイパネル | |
CN109801944B (zh) | 有机发光二极管显示器的像素排列结构 | |
US10790339B2 (en) | OLED array substrate and manufacturing method thereof, and display device | |
US20180247984A1 (en) | Pixel structure and oled display panel | |
US11094748B2 (en) | Pixel arrangement structure | |
US11239282B2 (en) | Pixel structure and fabrication method thereof, display substrate and display apparatus | |
US9627451B2 (en) | Pixel structure and display apparatus | |
TW201338152A (zh) | 有機發光二極體顯示器之像素排列結構 | |
CN104112824A (zh) | 一种oled显示器件及其制备方法、蒸镀用掩模板 | |
US20160254326A1 (en) | Oled display substrate, oled display device, and mask | |
US20210359034A1 (en) | Pixel structure and display panel | |
US20230240111A1 (en) | Pixel arrangement structure, display panel and mask assembly | |
JP3211280U (ja) | 有機発光ディスプレイパネル | |
CN109841747B (zh) | 一种有机发光显示面板及显示装置 | |
WO2020043190A1 (zh) | 显示基板及显示装置 | |
CN110211996B (zh) | 一种像素结构、显示面板及显示装置 | |
CN216288464U (zh) | 显示面板以及显示装置 | |
CN108155205B (zh) | 一种amoled显示器 | |
CN111180482A (zh) | 像素结构、显示基板及显示器件 | |
CN110379833B (zh) | 像素单元及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |