CN113437122B - 像素排布结构、掩膜组件及显示面板 - Google Patents
像素排布结构、掩膜组件及显示面板 Download PDFInfo
- Publication number
- CN113437122B CN113437122B CN202110675049.7A CN202110675049A CN113437122B CN 113437122 B CN113437122 B CN 113437122B CN 202110675049 A CN202110675049 A CN 202110675049A CN 113437122 B CN113437122 B CN 113437122B
- Authority
- CN
- China
- Prior art keywords
- pixel
- sub
- opening
- pixels
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims description 50
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 238000001704 evaporation Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 239000011295 pitch Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例提供一种像素排布结构、掩膜组件及显示面板,像素排布结构包括多个重复单元,重复单元包括:第一像素组,包括沿第一方向分布的第一子像素和第二子像素,第一子像素具有多个第一开口边,第二子像素具有多个第二开口边;第二像素组,包括沿第一方向分布的两个第三子像素,且其中一个第三子像素对应于第一子像素和第二子像素之间设置,第三子像素具有相对设置的两条第三开口边和相对设置的两条第四开口边,其中,沿第二方向相邻的两行重复单元错位设置,两个第三开口边分别与两个第一子像素的其中一条第一开口边重叠设置,两个第四开口边分别与两个第二子像素的其中一条第二开口边重叠设置。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素排布结构、掩膜组件及显示面板。
背景技术
有机发光二极管(Organic Light-Emitting Diode;OLED)是主动发光器件。与传统的液晶显示(Liquid Crystal Display;LCD)显示方式相比,OLED显示技术无需背光灯,具有自发光的特性。OLED采用较薄的有机材料膜层和玻璃基板,当有电流通过时,有机材料就会发光。因此OLED显示面板能够显著节省电能,可以做得更轻更薄,比LCD显示面板耐受更宽范围的温度变化,而且可视角度更大。OLED显示面板有望成为继LCD之后的下一代平板显示技术,是目前平板显示技术中受到关注最多的技术之一。
发明内容
本发明实施例提供一种像素排布结构、掩膜组件及显示面板,旨在提高像素排布结构的显示效果。
本发明第一方面的实施例提供了一种像素排布结构,像素排布结构包括沿第一方向和第二方向成行成列排布的多个重复单元,重复单元包括:第一像素组,包括沿第一方向分布的第一子像素和第二子像素,第一子像素具有多个第一开口边,第二子像素具有多个第二开口边;第二像素组,位于第一像素组在第二方向上的一侧,第二像素组包括沿第一方向分布的两个第三子像素,且其中一个第三子像素对应于第一子像素和第二子像素之间设置,第三子像素具有相对设置的两条第三开口边和相对设置的两条第四开口边,其中,沿第二方向相邻的两行重复单元错位设置,第一子像素和第二子像素沿第二方向交替排布,两个第一子像素和两个第二子像素环绕于第三子像素的周侧交替排布,且两个第三开口边分别与两个第一子像素的其中一条第一开口边重叠设置,两个第四开口边分别与两个第二子像素的其中一条第二开口边重叠设置。
根据本发明第一方面的实施方式,第一子像素呈平行四边形,多个第一开口边包括相互平行的两条第一子开口边和相互平行的两条第二子开口边,第一子开口边和第二子开口边相互连接形成顶角;
第二子像素呈五边形,多个第二开口边包括相互平行的两条第三子开口边、相互平行的两条第四子开口边、及连接其中一个第三子开口边和其中一个第四子开口边的第一切角边;
其中,第i行的第一子像素的其中一个顶角和第i+1行的第二子像素的第一切角边抵接。
根据本发明第一方面前述任一实施方式,两条第三开口边之间的间距大于两条第四开口边之间的间距,第i行的第二子像素和第i+1行的第一子像素沿第二方向间隔设置。
根据本发明第一方面前述任一实施方式,第一子像素呈矩形,第三子开口边和第四子开口边的夹角为90度。
根据本发明第一方面前述任一实施方式,第一子像素呈正方形,相互连接的第三子开口边和第四子开口边的长度相等。
根据本发明第一方面前述任一实施方式,第一切角边沿第一方向延伸,第i行的第一子像素的其中一个顶角对应于第i+1行的第二子像素的第一切角边的中部。
根据本发明第一方面前述任一实施方式,第一子像素具有沿第二方向延伸的第二对角线,第i行的第一子像素的第二对角线与第i+1的第二子像素的第一切角边垂直设置。
根据本发明第一方面前述任一实施方式,两条第三开口边平行设置,两条第四开口边平行设置。
根据本发明第一方面前述任一实施方式,第三子像素呈五边形,第三子像素还包括连接其中一个第三开口边和其中一个第四开口边的第二切角边,第二切角边沿第二方向延伸成型。
根据本发明第一方面前述任一实施方式,重复单元内的两个第三子像素关于沿第二方向延伸的轴线对称分布。
根据本发明第一方面前述任一实施方式,第三子像素包括第三发光材料区域和位于第三发光材料区域内的第三像素区域,第三开口边和第四开口边为第三发光材料区域的边缘;
第三像素区域包括与第三开口边平行设置的两条第三像素边、与第四开口边平行设置的两条第四像素边、及与第二切角边平行设置的第二像素切角边,
第二像素切角边两端的第三像素边和第四像素边的延长线构成虚拟像素夹角;
第二像素切角边至虚拟像素夹角的距离Q满足如下关系式:
其中,d1为重复单元内两个第三子像素的第三发光材料区域在第一方向上的第一间距,d2为同一第三子像素内第三发光材料区域和第三像素区域边缘之间的第二间距,d3为位于同一重复单元内的两个第三子像素之间并沿第二方向排布的第一子像素和第二子像素之间的第三间距。
本发明第二方面还提供一种掩膜组件,掩膜组件用于蒸镀形成上述任一第一方面实施例的像素排布结构,掩膜组件包括:
第一掩膜板,第一掩膜板包括与第一子像素相适配的第一掩膜开口;
第二掩膜板,第二掩膜板包括与第二子像素相适配的第二掩膜开口;
第三掩膜板,第三掩膜板包括与第三子像素相适配的第三掩膜开口。
本发明第三方面还提供一种显示面板,显示面板包括上述任一第一方面实施例的像素排布结构。
在本发明的像素排布结构中,像素排布结构包括重复单元,重复单元包括第一像素组和第二像素组。两个第一子像素和两个第二子像素环绕于第三子像素的周侧交替排布,能够减小第一子像素、第二子像素与第三子像素之间的间距,使得形成一个白光的第一子像素、第二子像素和第三子像素之间的间距更近,能够提高显示效果。此外,两个第三开口边分别与两个第一子像素的其中一条第一开口边重叠设置,两个第四开口边分别与两个第二子像素的其中一条第二开口边重叠设置。能进一步减小能够减小第一子像素、第二子像素与第三子像素之间的间距,提高像素开口率和显示效果。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显,其中,相同或相似的附图标记表示相同或相似的特征。
图1是本发明第一方面实施例提供的一种像素排布结构中重复单元的结构示意图;
图2是本发明第一方面实施例提供的一种像素排布结构的结构示意图;
图3是本发明第一方面实施例提供的一种像素排布结构的第一子像素的结构示意图;
图4是本发明第一方面实施例提供的一种像素排布结构的第二子像素的结构示意图;
图5是本发明第一方面实施例提供的一种像素排布结构的第三子像素的结构示意图;
图6是本发明第一方面实施例提供的一种像素排布结构的局部结构示意图;
图7是本发明第一方面另一实施例提供的一种像素排布结构中重复单元的结构示意图;
图8是本发明第一方面另一实施例提供的一种像素排布结构的结构示意图;
图9是本发明第四方面实施例提供的一种掩膜组件的第一掩膜板的结构示意图;
图10是本发明第四方面实施例提供的一种掩膜组件的第二掩膜板的结构示意图;
图11是本发明第四方面实施例提供的一种掩膜组件的第三掩膜板的结构示意图。
附图标记说明:
100、重复单元;101、第一像素组;102、第二像素组;
110、第一子像素;111、第一开口边;111a、第一子开口边;111b、第二子开口边;112、第一发光材料区域;113、第一像素区域;120、第二子像素;121、第二开口边;121a、第三子开口边;121b、第四子开口边;121c、第一切角边;122、第二发光材料区域;123、第二像素区域;130、第三子像素;131、第三开口边;132、第四开口边;133、第二切角边;134、第三发光材料区域;135、第三像素区域;136、第二像素切角边;137、第三像素边;138、第四像素边;
200、像素显示单元;
10、第一掩膜板;11、第一掩膜开口;
20、第二掩膜板;21、第二掩膜开口21;
30、第三掩膜板;31、第三掩膜开口。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本发明的全面理解。但是,对于本领域技术人员来说很明显的是,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。在附图和下面的描述中,至少部分的公知结构和技术没有被示出,以便避免对本发明造成不必要的模糊;并且,为了清晰,可能夸大了部分结构的尺寸。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
在本发明的描述中,需要说明的是,除非另有说明,“多个”的含义是两个以上;术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。
下述描述中出现的方位词均为图中示出的方向,并不是对本发明的实施例的具体结构进行限定。在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以间接相连。对于本领域的普通技术人员而言,可视具体情况理解上述术语在本发明中的具体含义。
为了更好地理解本发明,下面结合图1至图11根据本发明实施例的电像素排布结构、掩膜组件、显示面板和电子设备进行详细描述。
请一并参阅图1和图2,图1为本发明实施例提供的一种像素排布结构中重复单元100的结构示意图,图2为本发明实施例提供的一种像素排布结构像素排布结构的结构示意图。
根据本发明实施例提供的像素排布结构,像素排布结构包括多个子像素,多个子像素组合形成重复单元100,重复单元100平移重复形成像素排布结构。子像素例如包括第一子像素110、第二子像素120和第三子像素130。
在一些实施例中,像素排布结构包括沿第一方向和第二方向成行成列排布的多个重复单元100,重复单元100包括:第一像素组101,包括沿第一方向分布的第一子像素110和第二子像素120,第一子像素110具有多个第一开口边111,第二子像素120具有多个第二开口边121;第二像素组102,位于第一像素组101在第二方向上的一侧,第二像素组102包括沿第一方向分布的两个第三子像素130,且其中一个第三子像素130对应于第一子像素110和第二子像素120之间设置,第三子像素130具有相对设置的两条第三开口边131和相对设置的两条第四开口边132,其中,沿第二方向相邻的两行重复单元100错位设置,第一子像素110和第二子像素120沿第二方向交替排布,两个第一子像素110和两个第二子像素120环绕于第三子像素130的周侧交替排布,且两个第三开口边131分别与两个第一子像素110的其中一条第一开口边111重叠设置,两个第四开口边132分别与两个第二子像素120的其中一条第二开口边121重叠设置。
第一方向和第二方向的设置方式有多种,第一方向和第二方向可以以任意预设角度相交设置。在一些可选的实施例中,第一方向和第二方向之间的夹角呈90度,如图1中所示的X轴(第一方向)和Y轴(第二方向),因此各第一子像素110、第二子像素120和第三子像素130可以沿水平和竖直方向横平竖直的排布,结构简单,制造方便。
在本发明的像素排布结构中,像素排布结构包括重复单元100,重复单元100包括第一像素组101和第二像素组102。两个第一子像素110和两个第二子像素120环绕于第三子像素130的周侧交替排布,能够减小第一子像素110、第二子像素120与第三子像素130之间的间距,使得形成白光的相邻第一子像素110、第二子像素120和第三子像素130之间的间距更近,能够提高显示效果。此外,能够避免第一子像素110、第二子像素120和第三子像素130在第一方向上形成明显的显示条纹,进一步提高显示效果。
在本发明实施例中,两个第三开口边131分别与两个第一子像素110的其中一条第一开口边111重叠设置,两个第四开口边132分别与两个第二子像素120的其中一条第二开口边121重叠设置。在利用不同的掩膜板依次分别蒸镀形成第一子像素110、第二子像素120和第三子像素130时,用于蒸镀第一子像素110的掩膜开口与用于蒸镀第三子像素130的掩膜开口边缘重叠。一方面蒸镀形成的第一子像素110的发光材料边缘与蒸镀形成的第三子像素130的发光材料边缘不会交叠,不会引起颜色串扰。另一方面还能够进一步减小能够减小第一子像素110、第二子像素120与第三子像素130之间的间距,提高像素开口率和显示效果。
各子像素均包括发光材料区域和位于发光材料区域内的像素区域。发光材料区域为利用掩膜板蒸镀形成子像素时掩膜板上掩膜开口所对应的区域,即发光材料区域的尺寸与掩膜开口的尺寸相等,发光材料区域内蒸镀有发光材料。像素区域为像素定义层上像素开口的尺寸,像素区域对应于显示面板的像素电极。在显示面板发光过程中,像素电极驱动像素区域内的发光材料进行发光,即发光材料区域和像素区域重叠的部位发光。发光材料区域和像素区域形状相似,且发光材料区域和像素区域的中心重叠,发光材料区域的边缘不同位置至像素区域边缘不同位置的最小距离在误差范围内相等。发光材料区域具有开口边,像素区域具有像素边。
两个第三开口边131分别与两个第一子像素110的其中一条第一开口边111重叠设置:这里的“重叠设置”并不是数学几何意义上的完全重叠,只要第三开口边131与第一子像素110的其中一条第一开口边111之间的距离在误差范围之内重叠即可。例如第三开口边131与第一子像素110的其中一条第一开口边111之间的距离足够小,在像素蒸镀过程中蒸镀第一子像素110的掩模开口的其中一个侧边、与蒸镀第三子像素130的掩模开口的其中一个侧边可以以同一条线作为参照即可。例如第三开口边131与第一子像素110的其中一条第一开口边111之间的距离小于或等于0.1μm式,可以认为第三开口边131与该第一开口边111重叠。
两个第四开口边132分别与两个第二子像素120的其中一条第二开口边121重叠设置中的“重叠设置”同上。例如第四开口边132与第二子像素120的其中一条第二开口边121之间的距离小于或等于0.1μm式,可以认为第四开口边132与该第二开口边121重叠。
请一并参阅图3至图5,图3是本发明第一方面实施例提供的一种像素排布结构的第一子像素110的结构示意图;图4是本发明第一方面实施例提供的一种像素排布结构的第二子像素120的结构示意图;图5是本发明第一方面实施例提供的一种像素排布结构的第三子像素130的结构示意图。
第一子像素110具有第一发光材料区域112和第一像素区域113,第一发光材料区域112具有多个第一开口边111,第一开口边111包括第一子开口边111a和第二子开口边111b。可选的,第一子开口边111a和第二子开口边111b可以呈预设角度连接,或者第一子开口边111a和第二子开口边111b圆滑过渡连接。第一像素区域113的各边缘可以呈预设角度连接,或者第一像素区域113的各边缘圆滑过渡连接。
第二子像素120具有第二发光材料区域122和第二像素区域123,第二发光材料区域122具有多个第二开口边121,第二开口边121包括第三子开口边121a和第四子开口边121b。在一些可选的实施例中,第二开口边121还包括第一切角边121c。可选的,第三子开口边121a和第四子开口边121b可以呈预设角度连接,或者第三子开口边121a和第四子开口边121b圆滑过渡连接。第二像素区域123的各边缘可以呈预设角度连接,或者第三像素区域135的各边缘圆滑过渡连接。
第三子像素130具有第三发光材料区域134和第三像素区域135,第三发光材料区域134具有第三开口边131和第四开口边132。在一些可选的实施例中,第三虚拟区还具有第二切角边133。可选的,第三开口边131和第四开口边132可以呈预设角度连接,或者第三开口边131和第四开口边132圆滑过渡连接。第三像素区域135的各边缘可以呈预设角度连接,或者第三像素区域135的各边缘圆滑过渡连接。
第二子像素120的多个第二开口边121是第二子像素120的发光材料区域的边缘。第一子像素110的多个第一开口边111是第一子像素110的发光材料区域的边缘。第三子像素130的第三开口边131和第四开口边132是第三子像素130的发光材料区域的边缘。
第一子像素110、第二子像素120和第三子像素130形成一个能够显示白光的像素显示单元200。图2中以虚线三角形示出像素显示单元200,虚线三角形并不构成对本发明实施例像素排布结构的结构上的限定。
在本发明的像素排布结构中,重复单元100内,第一像素组101和第二像素组102中第一子像素110、第二子像素120和第三子像素130的个数比均为1:1:2。当重复单元100沿第一方向依次排布时,第一像素组101中的第二子像素120和第二子像素120均能够被在第一方向上相邻的两个显示单元共用,能够提高像素排布结构形成的像素显示单元200个数,使用较少的子像素即可模拟实现较大像素分辨率,能够提高像素排布结构的显示效果。
在一些可选的实施例中,第一子像素110为红色子像素,第二子像素120为蓝色子像素,第三子像素130为绿色子像素。或者,第一子像素110为蓝色子像素,第二子像素120为红色子像素,第三子像素130为绿色子像素。
人眼对绿色比较敏感,在这些可选的实施例中,绿色子像素的个数较多,绿色子像素没有被共用,各像素显示单元200中都包括一个完整的绿色子像素,能够保证显示的绿色不失真,提高人眼观看时的舒适度。
第三子像素130的形状设置方式有多种,可选的,如图5所示,两条第三开口边131平行设置,两条第四开口边132平行设置。
在这些可选的实施例中,当两条第三开口边131平行设置时,与该第三开口边131重叠的、位于该第三子像素130周侧的两个第一子像素110的第一开口边111平行设置。当两条第四开口边132平行设置时,与该第四开口边132重叠的、位于该第三子像素130周侧的两个第二子像素120的第二开口边121平行设置。能进一步减小第一子像素110、第二子像素120与第三子像素130之间的间距,提高像素开口率和显示效果。
可选的,如图5所示,第三开口边131和第四开口边132的夹角为90度,使得第一子像素110、第二子像素120和第三子像素130之间的排布更加均匀。
在一些可选的实施例中,如图5所示,第三子像素130呈五边形,第三子像素130还包括连接其中一个第三开口边131和其中一个第四开口边132的第二切角边133,第二切角边133沿第二方向延伸成型。
在这些可选的实施例中,第三子像素130具有第二切角边133,且第二切角边133沿第二方向延伸成型,能够减小第三子像素130的尺寸,进而增大重复单元100中两个第三子像素130之间的间距,增大用于蒸镀第三子像素130的掩膜板的掩膜开口之间的间距,能够提高用于蒸镀第三子像素130的掩膜板的结构强度,提高第三子像素130的蒸镀精度。
在一些可选的实施例中,重复单元100内的两个第三子像素130关于沿第二方向延伸的轴线对称分布。能够进一步增大重复单元100内两个第三子像素130之间的间距,提高用于蒸镀第三子像素130的掩膜板的结构强度,提高第三子像素130的蒸镀精度。
可选的,重复单元100内,相邻的第三子像素130之间、并位于第三子像素130在第一方向上的一侧具有第一子像素110和/或第二子像素120,轴线经过该第二子像素120和/或第一子像素110的中心。当轴线经过该第一子像素110和/或第二子像素120的中心时,使得像素排布结构内多个子像素的排布更加均匀,像素排布结构的显色更加均匀。可选的,轴线经过该第一子像素110和第二子像素120的中心。
请参阅图6,图6是本发明第一方面实施例提供的一种像素排布结构的局部结构示意图。
在一些可选的实施例中,第三子像素130包括第三发光材料区域134和位于第三发光材料区域134内的第三像素区域135,第三开口边131和第四开口边132为第三发光材料区域134的边缘;第三像素区域135包括与第三开口边131平行设置的两条第三像素边137、与第四开口边132平行设置的两条第四像素边138、及与第二切角边133平行设置的第二像素切角边136,第二像素切角边136两端的第三像素边137和第四像素边137的延长线构成虚拟像素夹角;
如图6所示,第二切角边133至虚拟像素夹角的距离Q满足如下关系式:
Q=N-(G-H) (2)
其中,N等于相邻两个重复单元100内两个第三子像素130的第三发光材料区域134在第一方向上的第一间距d1的一半与同一第三子像素130内第三发光材料区域134和第三像素区域135边缘之间的第二间距d2之和。
如图6所示,G满足如下关系式:
如图6所示,H满足如下关系式:
综上,将式(3)和式(4)带入式(1),可以得到Q满足如下关系式:
其中,d1为重复单元100内两个第三子像素130的第三发光材料区域134在第一方向上的第一间距,d2为同一第三子像素130内第三发光材料区域134和第三像素区域135边缘之间的第二间距,d3为位于同一重复单元100内的两个第三子像素130之间并沿第二方向排布的不同重复单元100内的第一子像素110和第二子像素120之间的第三间距。在这些可选的实施例中,根据公式(1)可以确定第三子像素130切角的尺寸。
在一些可选的实施例中,如图2所示,像素排布结构具有虚拟四边形,虚拟四边形的四个顶点分别位于两个第一子像素110的中心和两个第二子像素120的中心,单个第三子像素130位于虚拟四边形内。图2中以点划线示意出虚拟四边形的设置位置和尺寸,点划线并不够成对本发明实施例的像素排布结构结构上的限定。虚拟四边形的对角线为呈正方形的像素尺寸的对角线。那么根据第一子像素110、第二子像素120和像素尺寸的尺寸可以确定第三子像素130的尺寸。
在一些可选的实施例中,两条第三开口边131之间的间距其中,a为第一子像素110在第三开口边131延伸方向上的尺寸;和/或,两条第四开口边132之间的间距其中,Pi为像素尺寸,b为第二子像素120在第四开口边132延伸方向上的尺寸。
当两条第三开口边131之间的间距H1等于时,位于第三子像素130周侧的两个第一子像素110关于第三子像素130对称设置,位于第三子像素130周侧的两个第一子像素110至第三子像素130的距离相等,使得多个第一子像素110的排布更加均衡。
当两条第四开口边132之间的间距H2等于时,位于第三子像素130周侧的两个第二子像素120关于第三子像素130对称设置,位于第三子像素130周侧的两个第二子像素120至第三子像素130的距离相等,使得多个第二子像素120的排布更加均衡。
请一并参阅图7和图8,图7是本发明第一方面另一实施例提供的一种像素排布结构中重复单元100的结构示意图;图8是本发明第一方面另一实施例提供的一种像素排布结构的结构示意图。
第一子像素110的形状设置方式有多种,在一些可选的实施例中,第一子像素110呈平行四边形,多个第一开口边111包括相互平行的两条第一子开口边111a和相互平行的两条第二子开口边111b,第一子开口边111a和第二子开口边111b相互连接形成顶角;第二子像素120呈五边形,多个第二开口边121包括相互平行的两条第三子开口边121a、相互平行的两条第四子开口边121b、及连接其中一个第三子开口边121a和其中一个第四子开口边121b的第一切角边121c;其中,第i行的第一子像素110的其中一个顶角和第i+1行的第二子像素120的第一切角边121c抵接。
在这些可选的实施例中,第二子像素120呈五边形,且第i行的第一子像素110的其中一个顶角和第i+1行的第二子像素120的第一切角边121c抵接,能够减小第i行的第一子像素110和第i+1行的第二子像素120的间距,且能够避免第i行的第一子像素110和第i+1行的第二子像素120发生交叠,同时提高像素开口率。
可选的,对应的第一子开口边111a和第二子开口边111b之间的夹角与第三子开口边121a和第四子开口边121b之间的夹角相等。
其中,“对应的”是指:例如:第一子像素110的两条第一子开口边111a和两条第二子开口边111b之间呈四个顶角,这四个顶角包括两个第一顶角和两个第二顶角,两个第一顶角沿第二方向分布,两个第二顶角沿第一方向分布。那么第二子像素120的两条第三子开口边121a和两条第四子开口边121b之间呈四个顶角,这四个顶角包括两个第三顶角和两个第四顶角,两个第三顶角沿第二方向分布,两个第四顶角沿第一方向分布。且第一顶角等于第三顶角,第二顶角等于第四顶角。
可选的,第一顶角可以小于第二顶角,例如第一顶角为锐角,第二顶角为钝角。或者,第一顶角可以等于第二顶角,第一顶角和第二顶角均为直角。
在这些可选的实施例中,当第一顶角等于第三顶角,第二顶角等于第四顶角时,使得第一子像素110和第二子像素120在第一方向和第二方向上的尺寸接近,当第一子像素110和第二子像素120沿第一方向和第二方向阵列排布时,能够减小两个第一子像素110和第二子像素120之间的间距,提高像素开口率。
可选的,对应的第一子开口边111a和第二子开口边111b之间的夹角、第三子开口边121a和第四子开口边121b之间的夹角和第三开口边131和第四开口边132之间的夹角相等。
例如,第三子像素130包括四个顶角,这四个顶角为沿第二方向分布的两个第五顶角和沿第一方向分布的两个第六顶角,第一顶角、第三顶角和第五顶角相等,第二顶角、第四顶角和第六顶角相等。
在这些可选的实施例中,各子像素的排布更加均匀,且能够减小第一子像素110、第二子像素120和第三子像素130之间的间距,提高像素开口率。
可选的,两条第三开口边131之间的间距大于两条第四开口边132之间的间距,第i行的第二子像素120和第i+1行的第一子像素110沿第二方向间隔设置。
在这些可选的实施例中,第i行的第一子像素110和第i+1行的第二子像素120抵接,而第i行的第二子像素120和第i+1行的第一子像素110间隔分布,使得环绕于第三子像素130周侧的两个第一子像素110的中心、与两个第二子像素120的中心的连线呈梯形。
在一些可选的实施例中,如图1所示,第一子像素110呈矩形,且第四子像素中第三子开口边121a和第四子开口边121b的夹角为90度。能够增大第一子像素110和第二子像素120的面积,使得第一子像素110在像素排布结构内分布更加均匀。
可选的,如图1所示,第一子像素110呈正方形,且第四子像素中相互连接的第三子开口边121a和第四子开口边121b的长度相等。能够进一步增大第一子像素110和第二子像素120的面积,使得第一子像素110和第二子像素120在像素排布结构内分布更加均匀。
可选的,如图1所示,第一切角边121c沿第一方向延伸,第i行的第一子像素110的其中一个顶角对应于第i+1行的第二子像素120的第一切角边121c的中部。使得第一子像素110和第二子像素120在第二方向上的排布更加对应,第一子像素110和第二子像素120在像素排布结构内分布更加均匀。
可选的,第一子像素110具有沿第二方向延伸的第二对角线,第i行的第一子像素110的第二对角线与第i+1的第二子像素120的第一切角边121c垂直设置。
可选的,第一子开口边111a的长度等于两个相互连接的第三子开口边121a和第四开口边132中第三子开口边121a的长度,第二子开口边111b的长度等于两个相互连接的第三子开口边121a和第四开口边132中第四子开口边121b的长度。在这些可选的实施例中,被共用的第一子像素110和第二子像素120的面积接近,能够保证像素排布结构颜色显示均匀。
进一步的,在一些可选的实施例中,第一子像素110的面积大于单个第三子像素130的面积;和/或,第二子像素120的面积大于单个第三子像素130的面积。
在这些可选的实施例中,被共用的子像素的面积大于未被共用的子像素的面积,能够保证像素排布结构的显示效果。由于被共用的子像素在其所形成的两个像素显示单元200显示时均需要显示,其显示次数大于未被共用的子像素,被共用的子像素的面积较大,能够提高被共用的子像素的使用寿命,进而提高整个像素排布结构的使用寿命。
可选的,第一子像素110关于沿第二方向延伸的第二轴线对称设置,第二轴线经过第一子像素110的中心;和/或,第二子像素120关于沿第二方向延伸的第二轴线对称设置,第二轴线经过第二子像素120的中心。
在一些可选的实施例中,第一子像素110对应设置有两个相互绝缘的第一阳极块,两个第一阳极块沿第一方向并排设置。
在这些可选的实施例中,两个第一阳极块相互绝缘,使得两个第一阳极块能够被独立控制。第一子像素110被在第一方向上相邻的两个像素显示单元200共用,当相邻的两个像素显示单元200中只有一者需要显示时,可以控制对应的第一阳极块运行,进而使得第一子像素110上对应部位发光,第一子像素110另一部分无需显示的部位不发光,能够提高显示精度。
在一些可选的实施例中,第二子像素120对应设置有两个相互绝缘的第二阳极块,两个第二阳极块沿第一方向并排设置。
在这些可选的实施例中,第二子像素120被在第一方向上相邻的两个像素显示单元200共用,当相邻的两个像素显示单元200中只有一者需要显示时,可以控制对应的第二阳极块运行,进而使得第二子像素120上对应部位发光,第二子像素120另一部分无需显示的部位不发光,能够提高显示精度。
本发明第二实施例还提供一种显示面板,包括上述任一第一实施例的像素排布结构。由于本发明实施例的显示面板包括上述任一第一实施例的像素排布结构,因此本发明的显示面板具有上述任一第一实施例像素排布结构所具有的有益效果,在此不再赘述。
在一些可选的实施例中,显示面板包括显示区AA和环绕显示区AA设置的非显示区NA。在其他实施例中,显示面板还可以仅包括显示区AA而不包括非显示区NA。对显示区AA进行局部放大可知,显示面板的像素排布结构选用了上述的像素排布结构。
本发明第三方面的实施例还提供一种电子设备,包括上述的显示面板。由于本发明实施例的电子设备包括上述的显示面板,因此具有上述显示面板所具有的有益效果,在此不再赘述。
其中,电子设备的类型在此不做限定,电子设备可以是移动终端、显示器等。
如图9至图11所示,图9是本发明第四方面实施例提供的一种掩膜组件的第一掩膜板10的结构示意图;图10是本发明第四方面实施例提供的一种掩膜组件的第二掩膜板20的结构示意图;图11是本发明第四方面实施例提供的一种掩膜组件的第三掩膜板的结构示意图。
本发明第四方面的实施例还提供一种掩膜组件,掩膜组件包括:第一掩膜板10,第一掩膜板10包括与第一子像素110相适配的第一掩膜开口11第二掩膜板20,第二掩膜板20包括与第二子像素120相适配的第二掩膜开口21;第三掩膜板30,第三掩膜板30包括与第三子像素130相适配的第三掩膜开口31。使用本发明的掩膜组件可以蒸镀形成上述任一第一方面实施例的像素排布结构。
本发明可以以其他的具体形式实现,而不脱离其精神和本质特征。例如,特定实施例中所描述的算法可以被修改,而系统体系结构并不脱离本发明的基本精神。因此,当前的实施例在所有方面都被看作是示例性的而非限定性的,本发明的范围由所附权利要求而非上述描述定义,并且,落入权利要求的含义和等同物的范围内的全部改变从而都被包括在本发明的范围之中。
Claims (13)
1.一种像素排布结构,其特征在于,所述像素排布结构包括沿第一方向和第二方向成行成列排布的多个重复单元,所述重复单元包括:
第一像素组,包括沿所述第一方向分布的第一子像素和第二子像素,所述第一子像素具有第一发光材料区域和位于发光材料区域内的第一像素区域,所述第一发光材料区域具有多个第一开口边,所述第一子像素呈平行四边形,多个所述第一开口边包括相互平行的两条第一子开口边和相互平行的两条第二子开口边,所述第一子开口边和所述第二子开口边相互连接形成顶角,所述第二子像素具有第二发光材料区域和位于发光材料区域内的第二像素区域,所述第一发光材料区域多个第二开口边,所述第二子像素呈五边形,多个所述第二开口边包括相互平行的两条第三子开口边、相互平行的两条第四子开口边、及连接其中一个所述第三子开口边和其中一个所述第四子开口边的第一切角边,其中,第i行的所述第一子像素的其中一个所述顶角和第i+1行的所述第二子像素的所述第一切角边抵接;
第二像素组,位于所述第一像素组在所述第二方向上的一侧,所述第二像素组包括沿所述第一方向分布的两个第三子像素,且其中一个所述第三子像素对应于所述第一子像素和所述第二子像素之间设置,所述第三子像素具有相对设置的两条第三开口边和相对设置的两条第四开口边,
其中,沿所述第二方向相邻的两行所述重复单元错位设置,所述第一子像素和所述第二子像素沿所述第二方向交替排布,两个所述第一子像素和两个所述第二子像素环绕于所述第三子像素的周侧交替排布,且两个所述第三开口边分别与两个所述第一子像素的其中一条所述第一开口边重叠设置,两个所述第四开口边分别与两个所述第二子像素的其中一条所述第二开口边重叠设置。
2.根据权利要求1所述的像素排布结构,其特征在于,
两条所述第三开口边之间的间距大于两条所述第四开口边之间的间距,第i行的所述第二子像素和第i+1行的所述第一子像素沿所述第二方向间隔设置。
3.根据权利要求1所述的像素排布结构,其特征在于,所述第一子像素呈矩形,所述第三子开口边和所述第四子开口边的夹角为90度。
4.根据权利要求1所述的像素排布结构,其特征在于,所述第一子像素呈正方形,相互连接的所述第三子开口边和所述第四子开口边的长度相等。
5.根据权利要求1所述的像素排布结构,其特征在于,所述第一切角边沿所述第一方向延伸,第i行的所述第一子像素的其中一个所述顶角对应于第i+1行的所述第二子像素的所述第一切角边的中部。
6.根据权利要求1所述的像素排布结构,其特征在于,所述第一子像素具有沿所述第二方向延伸的第二对角线,第i行的所述第一子像素的所述第二对角线与第i+1行的所述第二子像素的所述第一切角边垂直设置。
7.根据权利要求1所述的像素排布结构,其特征在于,两条所述第三开口边平行设置,两条所述第四开口边平行设置。
8.根据权利要求7所述的像素排布结构,其特征在于,所述第三子像素呈五边形,所述第三子像素还包括连接其中一个所述第三开口边和其中一个所述第四开口边的第二切角边,所述第二切角边沿所述第二方向延伸成型。
9.根据权利要求8所述的像素排布结构,其特征在于,所述重复单元内的两个所述第三子像素关于沿所述第二方向延伸的轴线对称分布。
10.根据权利要求9所述的像素排布结构,其特征在于,
所述第三子像素包括第三发光材料区域和位于所述第三发光材料区域内的第三像素区域,所述第三开口边和所述第四开口边为所述第三发光材料区域的边缘;
所述第三像素区域包括与所述第三开口边平行设置的两条第三像素边、与所述第四开口边平行设置的两条第四像素边、及与所述第二切角边平行设置的第二像素切角边,
所述第二像素切角边两端的所述第三像素边和所述第四像素边的延长线构成虚拟像素夹角;
所述第二像素切角边至所述虚拟像素夹角的距离Q满足如下关系式:
其中,d1为所述重复单元内两个所述第三子像素的所述第三发光材料区域在所述第一方向上的第一间距,d2为同一所述第三子像素内所述第三发光材料区域和所述第三像素区域边缘之间的第二间距,d3为位于同一所述重复单元内的两个所述第三子像素之间并沿所述第二方向排布的所述第一子像素和所述第二子像素之间的第三间距。
12.一种掩膜组件,其特征在于,所述掩膜组件用于蒸镀形成权利要求1-11任一项所述的像素排布结构,所述掩膜组件包括:
第一掩膜板,所述第一掩膜板包括与所述第一子像素相适配的第一掩膜开口;
第二掩膜板,所述第二掩膜板包括与所述第二子像素相适配的第二掩膜开口;
第三掩膜板,所述第三掩膜板包括与所述第三子像素相适配的第三掩膜开口。
13.一种显示面板,其特征在于,包括权利要求1-11任一项所述的像素排布结构。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110675049.7A CN113437122B (zh) | 2021-06-17 | 2021-06-17 | 像素排布结构、掩膜组件及显示面板 |
JP2023540217A JP2024501566A (ja) | 2021-06-17 | 2022-03-18 | 画素配列構造、マスクアセンブリ、及び表示パネル |
PCT/CN2022/081624 WO2022262343A1 (zh) | 2021-06-17 | 2022-03-18 | 像素排布结构、掩膜组件及显示面板 |
KR1020237021974A KR20230107887A (ko) | 2021-06-17 | 2022-03-18 | 화소 배열 구조, 마스크 어셈블리 및 표시 패널 |
US18/340,289 US20230337478A1 (en) | 2021-06-17 | 2023-06-23 | Pixel arrangement structure, mask component and display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110675049.7A CN113437122B (zh) | 2021-06-17 | 2021-06-17 | 像素排布结构、掩膜组件及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113437122A CN113437122A (zh) | 2021-09-24 |
CN113437122B true CN113437122B (zh) | 2022-09-23 |
Family
ID=77756418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110675049.7A Active CN113437122B (zh) | 2021-06-17 | 2021-06-17 | 像素排布结构、掩膜组件及显示面板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230337478A1 (zh) |
JP (1) | JP2024501566A (zh) |
KR (1) | KR20230107887A (zh) |
CN (1) | CN113437122B (zh) |
WO (1) | WO2022262343A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437122B (zh) * | 2021-06-17 | 2022-09-23 | 合肥维信诺科技有限公司 | 像素排布结构、掩膜组件及显示面板 |
CN116798336B (zh) * | 2023-08-21 | 2023-11-14 | 长春希达电子技术有限公司 | 亚像素单元排布结构、显示器、虚拟像素结构和复用方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112382649A (zh) * | 2020-11-13 | 2021-02-19 | 昆山国显光电有限公司 | 像素排布结构、掩膜板组件及显示面板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180053811A1 (en) * | 2016-08-22 | 2018-02-22 | Emagin Corporation | Arrangement of color sub-pixels for full color oled and method of manufacturing same |
CN109994506A (zh) * | 2018-01-02 | 2019-07-09 | 京东方科技集团股份有限公司 | 一种像素排布结构、高精度金属掩模板及显示装置 |
CN110828534B (zh) * | 2019-12-13 | 2022-09-27 | 云谷(固安)科技有限公司 | 一种像素排列结构,显示面板及掩膜板组 |
US11785821B2 (en) * | 2020-09-10 | 2023-10-10 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and related device |
KR20220078528A (ko) * | 2020-09-10 | 2022-06-10 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 픽셀 어레이 및 디스플레이 디바이스 |
CN113437122B (zh) * | 2021-06-17 | 2022-09-23 | 合肥维信诺科技有限公司 | 像素排布结构、掩膜组件及显示面板 |
CN113327973A (zh) * | 2021-07-01 | 2021-08-31 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN113327972A (zh) * | 2021-07-01 | 2021-08-31 | 武汉天马微电子有限公司 | 显示面板、制备方法和显示装置 |
-
2021
- 2021-06-17 CN CN202110675049.7A patent/CN113437122B/zh active Active
-
2022
- 2022-03-18 KR KR1020237021974A patent/KR20230107887A/ko active Search and Examination
- 2022-03-18 JP JP2023540217A patent/JP2024501566A/ja active Pending
- 2022-03-18 WO PCT/CN2022/081624 patent/WO2022262343A1/zh active Application Filing
-
2023
- 2023-06-23 US US18/340,289 patent/US20230337478A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112382649A (zh) * | 2020-11-13 | 2021-02-19 | 昆山国显光电有限公司 | 像素排布结构、掩膜板组件及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2022262343A1 (zh) | 2022-12-22 |
KR20230107887A (ko) | 2023-07-18 |
US20230337478A1 (en) | 2023-10-19 |
JP2024501566A (ja) | 2024-01-12 |
CN113437122A (zh) | 2021-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692940B2 (en) | Pixel structure and display panel having the same | |
CN108010934B (zh) | 像素结构及其形成方法、oled显示面板以及蒸镀掩膜版 | |
CN108091667B (zh) | 像素结构及包含所述像素结构的oled显示面板 | |
CN113437122B (zh) | 像素排布结构、掩膜组件及显示面板 | |
CN111725289B (zh) | 像素排布结构、显示面板及电子设备 | |
CN112563311B (zh) | 像素排布结构、显示面板及掩模组件 | |
US20230247886A1 (en) | Pixel arrangement structure and display panel | |
CN109904192B (zh) | 像素结构、显示面板及显示装置 | |
CN112563313B (zh) | 像素排布结构、显示面板及掩模组件 | |
CN113471266A (zh) | 像素排布结构、掩膜组件及显示面板 | |
CN212412057U (zh) | 一种显示面板、掩膜组件和显示装置 | |
CN108807458B (zh) | 像素结构、包含所述像素结构的oled显示屏 | |
WO2022011895A1 (zh) | 显示面板、掩膜板组以及显示装置 | |
CN113964171A (zh) | 像素排布结构、掩膜组件及显示面板 | |
CN109003999B (zh) | 一种像素排布结构、显示面板及显示装置 | |
CN214625047U (zh) | 像素排布结构、显示面板及掩膜组件 | |
CN114843331A (zh) | 像素排布结构及显示装置 | |
CN112802880A (zh) | 显示基板、显示面板和电子设备 | |
CN115188797B (zh) | 显示面板 | |
CN216288465U (zh) | 像素排布结构、显示面板及掩模组件 | |
CN111969020B (zh) | 像素排布结构、显示面板及掩模版组 | |
CN116113272A (zh) | 像素排布结构、显示面板及掩模组件 | |
CN114188377A (zh) | 像素排布结构、显示面板及掩模板组件 | |
CN112885875B (zh) | 像素排布结构、电子设备及高精度金属掩模板 | |
CN115295598A (zh) | 像素排布结构、显示面板及掩模组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |