JP2024501566A - 画素配列構造、マスクアセンブリ、及び表示パネル - Google Patents
画素配列構造、マスクアセンブリ、及び表示パネル Download PDFInfo
- Publication number
- JP2024501566A JP2024501566A JP2023540217A JP2023540217A JP2024501566A JP 2024501566 A JP2024501566 A JP 2024501566A JP 2023540217 A JP2023540217 A JP 2023540217A JP 2023540217 A JP2023540217 A JP 2023540217A JP 2024501566 A JP2024501566 A JP 2024501566A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- pixel
- aperture
- pixels
- array structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000151 deposition Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 abstract description 23
- 239000000463 material Substances 0.000 description 33
- 230000000694 effects Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本願の実施例は、画素配列構造、マスクアセンブリ、及び表示パネルを提供し、画素配列構造は複数の画素ユニットを含み、画素ユニットは、第1の画素群と第2の画素群を含み、第1の画素群は、第1の方向に沿って分布される第1のサブ画素及び第2のサブ画素を含み、第1のサブ画素は複数の第1の開口辺を有し、第2のサブ画素は複数の第2の開口辺を有し、第2の画素群は第1の方向に沿って分布される2つの第3のサブ画素を含み、かつそのうちの1つの第3のサブ画素が第1のサブ画素と第2のサブ画素との間に対応して設置され、第3のサブ画素が対向して設置された2つの第3の開口辺及び対向して設置された2つの第4の開口辺を有し、そのうち、第2の方向に沿って隣接する2行の画素ユニットがずらして設置され、2本の第3の開口辺がそれぞれ2つの第1のサブ画素のうちの1つの第1の開口辺と重なって設置され、2本の第4の開口辺がそれぞれ2つの第2のサブ画素のうちの1つの第2の開口辺と重なって設置されている。【選択図】図2
Description
本願は、2021年6月17日に提出された名称が「画素配列構造、マスクアセンブリ、及び表示パネル」である中国特許出願第202110675049.7号の優先権を主張し、該出願の全ての内容は引用により本明細書に組み込まれる。
本願は、表示技術分野に関し、特に画素配列構造、マスクアセンブリ、及び表示パネルに関する。
有機発光ダイオード(Organic Light-Emitting Diode:OLED)はアクティブ発光素子である。従来の液晶表示デバイス(Liquid Crystal Display:LCD)の表示方式に比べて、OLED表示技術はバックライトを必要とせず、自発光の特性を有する。OLEDは、薄い有機材料膜層及びガラス基板を採用し、電流が流れると、有機材料が発光する。したがって、OLED表示パネルは電気エネルギーを顕著に節約することが可能であり、より軽くかつ薄くさせることができ、LCD表示パネルより広い範囲の温度変化に耐え、かつ可視角度がより大きい。OLED表示パネルは、LCDに続く次世代のフラットパネル表示技術として期待され、現在のフラットパネル表示技術において最も注目される技術の1つである。
本願の実施例は、画素配列構造、マスクアセンブリ、及び表示パネルを提供し、画素配列構造の表示効果を向上させることを目的とする。
本願の第1の態様の実施例は、画素配列構造を提供し、画素配列構造は、第1の方向及び第2の方向に沿って行と列で配列された複数の画素ユニットを含み、画素ユニットは、第1の方向に沿って分布する第1のサブ画素と第2のサブ画素を含む第1の画素群であって、第1のサブ画素が複数の第1の開口辺を有し、第2のサブ画素が複数の第2の開口辺を有する第1の画素群と、第1の画素群の第2の方向における一方側に位置し、第1の方向に沿って分布する2つの第3のサブ画素を含む第2の画素群と、を含み、2つの第3のサブ画素における1つの第3のサブ画素が第1のサブ画素と第2のサブ画素の間に対応して設置され、第3のサブ画素が対向して設置された2本の第3の開口辺及び対向して設置された2本の第4の開口辺を有し、第2の方向に沿って隣接する2行の画素ユニットがずれて設置され、第1のサブ画素と第2のサブ画素が第2の方向に沿って交互に配列され、2つの第1のサブ画素と2つの第2のサブ画素が第3のサブ画素の外周側を囲んで交互に配列され、かつ2つの第3の開口辺がそれぞれ2つの第1のサブ画素のうちの1つの第1の開口辺と重なって設置され、2つの第4の開口辺がそれぞれ2つの第2のサブ画素のうちの1つの第2の開口辺と重なって設置されている。
本願の第2の態様はさらにマスクアセンブリを提供し、マスクアセンブリは上記いずれかの第1の態様の実施例の画素配列構造を蒸着形成するために用いられ、マスクアセンブリは、第1のサブ画素にマッチする第1のマスク開口を含む第1のマスク板と、第2のサブ画素にマッチする第2のマスク開口を含む第2のマスク板と、第3のサブ画素にマッチする第3のマスク開口を含む第3のマスク板と、を含む。
本願の第3の態様はさらに表示パネルを提供し、表示パネルは上記いずれかの第1の態様の実施例の画素配列構造を含む。
本願の画素配列構造において、画素配列構造は画素ユニットを含み、画素ユニットは第1の画素群及び第2の画素群を含む。2つの第1のサブ画素と2つの第2のサブ画素は第3のサブ画素の外周側を囲んで交互に配列されることで、第1のサブ画素、第2のサブ画素と第3のサブ画素との間のピッチを減少させることができ、それにより白色光を発生する第1のサブ画素、第2のサブ画素と第3のサブ画素との間のピッチがより近く、表示効果を向上させることができる。また、2つの第3の開口辺はそれぞれ2つの第1のサブ画素のうちの1つの第1の開口辺と重なって設置され、2つの第4の開口辺はそれぞれ2つの第2のサブ画素のうちの1つの第2の開口辺と重なって設置される。さらに、第1のサブ画素、第2のサブ画素と第3のサブ画素との間のピッチを減少させ、画素開口率及び表示効果を向上させることができる。
以下の図面を参照して非限定的な実施例に対して行われた詳細な説明を読むことにより、本願の他の特徴、目的及び利点はより明らかになる。ここで、同一又は類似の図面符号は同一又は類似の特徴を示す。
本願の第1の態様の実施例に係る画素配列構造における画素ユニットの構造模式図である。
本願の第1の態様の実施例に係る画素配列構造の構造模式図である。
本願の第1の態様の実施例に係る画素配列構造の第1のサブ画素の構造模式図である。
本願の第1の態様の実施例に係る画素配列構造の第2のサブ画素の構造模式図である。
本願の第1の態様の実施例に係る画素配列構造の第3のサブ画素の構造模式図である。
本願の第1の態様の実施例に係る画素配列構造の一部構造模式図である。
本願の第1の態様の別の実施例に係る画素配列構造における画素ユニットの構造模式図である。
本願の第1の態様の別の実施例に係る画素配列構造の構造模式図である。
本願の第4の態様の実施例に係るマスクアセンブリの第1のマスクプレートの構造模式図である。
本願の第4の態様の実施例に係るマスクアセンブリの第2のマスクプレートの構造模式図である。
本願の第4の態様の実施例に係るマスクアセンブリの第3のマスクプレートの構造模式図である。
以下、本願の各実施形態の特徴や実施例について詳細に説明する。以下の詳細な説明において、多くの具体的な詳細を提供することにより、本願の全面的な理解を提供する。しかしながら、当業者にとって明らかなように、本願はこれらの具体的な詳細のうちのいくつかの詳細を必要としない場合でも実施することができる。以下の実施例の説明は本願の例を示すことにより本願をよりよく理解するために用いられる。本願に不必要にあいまいになることを回避するために、図面及び以下の説明において、少なくとも部分的な周知の構造及び技術は示されていない。また、明確にするために、一部の構造のサイズを誇張する可能性がある。また、以下に記載の特徴、構造又は特性は任意の適切な方式で1つ以上の実施例に結合することができる。
本願をよりよく理解するために、以下に図1~図11を参照して本願の実施例に係る画素配列構造、マスクアセンブリ、表示パネル、及び電子装置を詳細に説明する。
図1及び図2に示すとおり、図1は、本願の実施例に係る画素配列構造における画素ユニット100の構造模式図であり、図2は、本願の実施例に係る画素配列構造の構造模式図である。
本願の実施例に係る画素配列構造によれば、画素配列構造は複数のサブ画素を含み、複数のサブ画素が組み合わせられて画素ユニット100を形成し、画素ユニット100が平行に重複されて画素配列構造を形成する。サブ画素は、例えば、第1のサブ画素110と、第2のサブ画素120と、第3のサブ画素130とを含む。
いくつかの実施例において、画素配列構造は、第1の方向及び第2の方向に沿って行と列をなして配列された複数の画素ユニット100を含み、画素ユニット100は、第1の画素群101と第2の画素群102を含み、第1の画素群101は、第1の方向に沿って分布する第1のサブ画素110及び第2のサブ画素120を含み、第1のサブ画素110は複数の第1の開口辺111を有し、第2のサブ画素120は、複数の第2の開口辺121を有し、第2の画素群102は、第1の画素群101の第2の方向における一方側に位置し、第2の画素群102は、第1の方向に沿って分布される2つの第3のサブ画素130を含み、かつそのうちの1つの第3のサブ画素130は、第1のサブ画素110と第2のサブ画素120との間に対応して設置され、第3のサブ画素130は、対向して設置された2本の第3の開口辺131及び対向して設置された2本の第4の開口辺132を有し、そのうち、第2の方向に沿って隣接する2行の画素ユニット100は、ずれて設置され、第1のサブ画素110と第2のサブ画素120は、第2の方向に沿って交互に配列され、2つの第1のサブ画素110と2つの第2のサブ画素120は、第3のサブ画素130の外周側を囲んで交互に配列され、かつ2つの第3の開口辺131は、それぞれ2つの第1のサブ画素110のうちの1つの第1の開口辺111と重なって設置され、2つの第4の開口辺132は、それぞれ2つの第2のサブ画素120のうちの1つの第2の開口辺121と重なって設置されている。
第1の方向と第2の方向の設置方式は様々であり、第1の方向と第2の方向は任意の所定の角度で交差して設置することができる。いくつかの選択可能的な実施例において、第1の方向と第2の方向との間の夾角は、90度を成し、図1に示すようなX軸(第1の方向)及びY軸(第2の方向)であり、したがって各第1のサブ画素110、第2のサブ画素120、及び第3のサブ画素130は、水平及び垂直方向に沿ってそれぞれ行と列で配列することができ、構造が簡単であり、製造しやすい。
本願の画素配列構造において、画素配列構造は画素ユニット100を含み、画素ユニット100は第1の画素群101及び第2の画素群102を含む。2つの第1のサブ画素110と2つの第2のサブ画素120は、第3のサブ画素130の外周側を囲んで交互に配列されることで、第1のサブ画素110、第2のサブ画素120と第3のサブ画素130との間のピッチを減少させることができ、それにより白色光を発生する隣接する第1のサブ画素110、第2のサブ画素120と第3のサブ画素130との間のピッチがより近く、表示効果を向上させることができる。また、第1のサブ画素110、第2のサブ画素120及び第3のサブ画素130が第1の方向に明らかな縞模様を形成することを回避し、表示効果をさらに向上させることができる。
本願の実施例において、2つの第3の開口辺131は、それぞれ2つの第1のサブ画素110のうちの1つの第1の開口辺111と重なって設置され、2つの第4の開口辺132はそれぞれ2つの第2のサブ画素120のうちの1つの第2の開口辺121と重なって設置される。異なるマスク板を利用して順にそれぞれ第1のサブ画素110、第2のサブ画素120及び第3のサブ画素130を蒸着形成する場合、第1のサブ画素110を蒸着するためのマスク開口は、第3のサブ画素130を蒸着するためのマスク開口と縁部に重なる。一方で、蒸着により形成された第1のサブ画素110の発光材料の縁部と蒸着により形成された第3のサブ画素130の発光材料の縁部は重ならず、カラークロストークを引き起こさない。他方で、さらに第1のサブ画素110、第2のサブ画素120と第3のサブ画素130との間のピッチを減少させ、画素開口率及び表示効果を向上させることができる。
各サブ画素は、いずれも発光材料領域と発光材料領域内に位置する画素領域を含む。発光材料領域はマスクプレートを利用してサブ画素を蒸着形成する場合にマスクプレート上のマスク開口に対応する領域であり、すなわち発光材料領域のサイズはマスク開口のサイズに等しく、発光材料領域内に発光材料が蒸着される。画素領域は画素定義層上の画素開口のサイズであり、画素領域は表示パネルの画素電極に対応する。表示パネルが発光する過程において、画素電極は画素領域における発光材料が発光するように駆動され、すなわち発光材料領域と画素領域が重なる部位が発光する。発光材料領域と画素領域の形状が類似し、かつ発光材料領域と画素領域の中心が重なり、発光材料領域の縁部の異なる位置から画素領域の縁部の異なる位置までの最小距離が誤差範囲内で等しい。発光材料領域は開口辺を有し、画素領域は画素辺を有する。
2つの第3の開口辺131はそれぞれ2つの第1のサブ画素110のうちの1つの第1の開口辺111と重なるように設置される。ここでの「重なるようにて設置される」は数学的幾何学的意味で完全に重なることではなく、第3の開口辺131と第1のサブ画素110のうちの1つの第1の開口辺111との間の距離が誤差範囲内で重なればよい。例えば第3の開口辺131と第1のサブ画素110のうちの1つの第1の開口辺111との間の距離は十分に小さく、画素蒸着過程において、第1のサブ画素110を蒸着するマスク開口のうちの1つの側辺と、第3のサブ画素130を蒸着するマスク開口のうちの1つの側辺とは同じ線を参照とすればよい。例えば第3の開口辺131と第1のサブ画素110のうちの1本の第1の開口辺111との間の距離が0.1μm以下である場合、第3の開口辺131が該第1の開口辺111と重なると考えられる。
2つの第4の開口辺132は、それぞれ2つの第2のサブ画素120のうちの1つの第2の開口辺121と重なるように設置され、ここで「重なるようにて設置される」は上記と同じである。例えば第4の開口辺132と第2のサブ画素120のうちの1本の第2の開口辺121との間の距離が0.1μm以下である場合、第4の開口辺132が該第2の開口辺121と重なると考えられる。
図3~図5に示すとおり、図3は、本願の第1の実施形態に係る画素配列構造の第1のサブ画素110の構造模式図である。図4は、本願の第1の実施形態に係る画素配列構造の第2のサブ画素120の構造模式図である。図5は、本願の第1の実施形態に係る画素配列構造の第3のサブ画素130の構造模式図である。
第1のサブ画素110は、第1の発光材料領域112及び第1の画素領域113を有し、第1の発光材料領域112は複数の第1の開口辺111を有し、第1の開口辺111は第1のサブ開口辺111a及び第2のサブ開口辺111bを含む。選択可能的に、第1のサブ開口辺111aと第2のサブ開口辺111bは所定の角度を成して接続されてもよく、又は第1のサブ開口辺111aと第2のサブ開口辺111bは滑らかに接続されてもよい。第1の画素領域113の各縁部は所定の角度を成して接続されてもよく、又は第1の画素領域113の各縁部は滑らかに接続されてもよい。
第2のサブ画素120は第2の発光材料領域122及び第2の画素領域123を有し、第2の発光材料領域122は複数の第2の開口辺121を有し、第2の開口辺121は第3のサブ開口辺121a及び第4のサブ開口辺121bを含む。いくつかの選択可能的な実施例において、第2の開口辺121はさらに第1の面取り辺121cを含む。選択可能的に、第3のサブ開口辺121aと第4のサブ開口辺121bは所定の角度を成して接続されてもよく、又は第3のサブ開口辺121aと第4のサブ開口辺121bは滑らかに接続される。第2の画素領域123の各縁部は所定の角度を成して接続されてもよく、又は第2の画素領域123の各縁部は滑らかに遷移して接続されてもよい。
第3のサブ画素130は第3の発光材料領域134及び第3の画素領域135を有し、第3の発光材料領域134は第3の開口辺131及び第4の開口辺132を有する。いくつかの選択可能的な実施例において、第3の発光材料領域134はさらに第2の面取り辺133を有する。選択可能に、第3の開口辺131と第4の開口辺132は、所定の角度を成して接続されてもよく、又は第3の開口辺131と第4の開口辺132は滑らかに接続されてもよい。第3の画素領域135の各縁部は所定の角度を成して接続されてもよく、又は第3の画素領域135の各縁部は滑らかに遷移して接続されてもよい。
第2のサブ画素120の複数の第2の開口辺121は、第2のサブ画素120の発光材料領域の縁部である。第1のサブ画素110の複数の第1の開口辺111は、第1のサブ画素110の発光材料領域の縁部である。第3のサブ画素130の第3の開口辺131及び第4の開口辺132は、第3のサブ画素130の発光材料領域の縁部である。
第1のサブ画素110、第2のサブ画素120及び第3のサブ画素130は、白色光を表示可能な画素表示ユニット200を構成する。図2において破線三角形で画素表示ユニット200を示し、破線三角形は本願の実施例の画素配列構造の構造に対する限定ではない。
本願の画素配列構造において、画素ユニット100内に、第1の画素群101及び第2の画素群102における第1のサブ画素110、第2のサブ画素120及び第3のサブ画素130の個数の比はいずれも1:1:2である。画素ユニット100が第1の方向に沿って順に配列される場合、第1の画素群101における第1のサブ画素110及び第2のサブ画素120はいずれも第1の方向に隣接する2つの画素表示ユニットに共有されるため、画素配列構造で形成された画素表示ユニット200の個数を向上させることができ、少ないサブ画素を使用すれば大きな画素解像度をシミュレーションして実現することができ、画素配列構造の表示効果を向上させることができる。
いくつかの選択可能的な実施例において、第1のサブ画素110は赤色サブ画素であり、第2のサブ画素120は青色サブ画素であり、第3のサブ画素130は緑色サブ画素である。或いは、第1のサブ画素110は青色サブ画素であり、第2のサブ画素120は赤色サブ画素であり、第3のサブ画素130は緑色サブ画素である。
人の目は緑色に敏感であり、これらの選択可能的な実施例において、緑色サブ画素の数が多く、緑色サブ画素が共有されず、各画素表示ユニット200はいずれも完全な緑色サブ画素を含み、表示された緑色は歪みがないことを保証し、人の目で見る場合の快適さを向上させることができる。
第3のサブ画素130の形状の設置方式は様々であり、選択可能的に、図5に示すように、2本の第3の開口辺131が平行に設置され、2本の第4の開口辺132が平行に設置される。
これらの選択可能的な実施例において、2本の第3の開口辺131が平行に設置される場合に、該第3の開口辺131と重なる、該第3のサブ画素130の外周側に位置する2つの第1のサブ画素110の第1の開口辺111が平行に設置される。2本の第4の開口辺132が平行に設置される場合に、該第4の開口辺132と重なる、該第3のサブ画素130の外周側に位置する2つの第2のサブ画素120の第2の開口辺121が平行に設置される。第1のサブ画素110、第2のサブ画素120と第3のサブ画素130との間のピッチをさらに減少させ、画素開口率及び表示効果を向上させることができる。
選択可能的に、図5に示すように、第3の開口辺131と第4の開口辺132の夾角は90度であることで、第1のサブ画素110、第2のサブ画素120と第3のサブ画素130との間の配列をより均一にさせる。
いくつかの選択可能的な実施例において、図5に示すように、第3のサブ画素130は五角形を成し、第3のサブ画素130は、1つの第3の開口辺131と1つの第4の開口辺132を接続する第2の面取り辺133をさらに含み、第2の面取り辺133は第2の方向に沿って延在して成形される。
これらの選択可能的な実施例において、第3のサブ画素130は第2の面取り辺133を有し、かつ第2の面取り辺133は第2の方向に沿って延在して成形されることで、第3のサブ画素130のサイズを減少させることができ、さらに画素ユニット100における2つの第3のサブ画素130の間のピッチを増大させ、第3のサブ画素130を蒸着するためのマスク板のマスク開口の間のピッチを増大させ、第3のサブ画素130を蒸着するためのマスク板の構造強度を向上させ、第3のサブ画素130の蒸着精度を向上させることができる。
いくつかの選択可能的な実施例において、画素ユニット100における2つの第3のサブ画素130は第2の方向に沿って延在する軸線に対して対称に分布される。従って、画素ユニット100における2つの第3のサブ画素130の間のピッチをさらに増大させ、第3のサブ画素130を蒸着するためのマスク板の構造強度を向上させ、第3のサブ画素130の蒸着精度を向上させることができる。
選択可能的に、図1及び図5を参照して、画素ユニット100内に、隣接する第3のサブ画素130の間、かつ第3のサブ画素130の第1の方向における一方側に位置する第1のサブ画素110及び/又は第2のサブ画素120を有し、軸線が該第2のサブ画素120及び/又は第1のサブ画素110の中心を通る。軸線が該第1のサブ画素110及び/又は第2のサブ画素120の中心を通る場合、画素配列構造における複数のサブ画素の配列がより均一になり、画素配列構造の発色がより均一になる。選択可能的に、軸線は該第1のサブ画素110及び第2のサブ画素120の中心を通る。
図6に示すとおり、図6は本願の第1の態様の実施例に係る画素配列構造の一部構造模式図である。
いくつかの選択可能的な実施例において、第3のサブ画素130は第3の発光材料領域134及び第3の発光材料領域134内に位置する第3の画素領域135を含み、第3の開口辺131及び第4の開口辺132は第3の発光材料領域134の縁部である。第3の画素領域135は第3の開口辺131に対して平行に設置された2本の第3の画素辺137、第4の開口辺132に対して平行に設置された2本の第4の画素辺138、及び第2の面取り辺133に対して平行に設置された第2の画素面取り辺136を含み、第2の画素面取り辺136の両端の第3の画素辺137及び第4の画素辺138の延長線は仮想画素夾角を成す。
図6に示すように、第2の画素面取り辺136から仮想画素夾角までの距離Qは以下の関係式を満たす。
ここで、Nは、隣接する2つの画素ユニット100における2つの第3のサブ画素130の第3の発光材料領域134の第1の方向での第1のピッチd1の半分と、同一の第3のサブ画素130における第3の発光材料領域134と第3の画素領域135の縁部との間の第2のピッチd2との和に等しく、すなわちN=d1/2+d2である。
Gは以下の関係式を満たす。
Hは以下の関係式を満たす。
以上をまとめると、式(3)及び式(4)を式(1)に代入し、Qが以下の関係式を満たすことが得られる。
ここで、d1は、画素ユニット100における2つの第3のサブ画素130の第3の発光材料領域134の第1の方向での第1のピッチであり、d2は、同一の第3のサブ画素130における第3の発光材料領域134と第3の画素領域135との縁部の間の第2のピッチであり、d3は、同一画素ユニット100における2つの第3のサブ画素130の間に位置しかつ第2の方向に沿って配列された異なる画素ユニット100における第1のサブ画素110と第2のサブ画素120との間の第3のピッチである。これらの選択可能的な実施例において、式(1)に基づいて第3のサブ画素130の面取りのサイズを決定することができる。
図7及び図8に示すとおり、図7は、本願の第1の態様の別の実施例に係る画素配列構造における画素ユニット100の構造模式図である。図8は、本願の第1の態様の別の実施例に係る画素配列構造の構造模式図である。
第1のサブ画素110の形状設置方式は、様々であり、いくつかの選択可能的な実施例において、第1のサブ画素110は平行四辺形を成し、複数の第1の開口辺111は互いに平行な2本の第1のサブ開口辺111aと互いに平行な2本の第2のサブ開口辺111bを含み、第1のサブ開口辺111aと第2のサブ開口辺111bは互いに接続されて頂角を形成する。第2のサブ画素120は五角形を成し、複数の第2の開口辺121は、互いに平行な2本の第3のサブ開口辺121a、互いに平行な2本の第4のサブ開口辺121b、及び1つの第3のサブ開口辺121aと1つの第4のサブ開口辺121bを接続する第1の面取り辺121cを含む。そのうち、第i行の第1のサブ画素110のうちの1つの頂角は第i+1行の第2のサブ画素120の第1の面取り辺121cに当接する。
これらの選択可能的な実施例において、第2のサブ画素120は五角形を成し、かつ第i行の第1のサブ画素110のうちの1つの頂角は第i+1行の第2のサブ画素120の第1の面取り辺121cに当接することで、第i行の第1のサブ画素110と第i+1行の第2のサブ画素120とのピッチを減少させることができ、かつ第i行の第1のサブ画素110と第i+1行の第2のサブ画素120との重なりの発生を回避することができ、同時に画素開口率を向上させる。
選択可能的に、対応する、第1のサブ開口辺111aと第2のサブ開口辺111bとの間の夾角と、第3のサブ開口辺121aと第4のサブ開口辺121bとの間の夾角が等しい。
ここで、「対応する」は以下を指す。例えば、第1のサブ画素110の2本の第1のサブ開口辺111aと2本の第2のサブ開口辺111bとの間は4つの頂角を成し、この4つの頂角は2つの第1の頂角及び2つの第2の頂角を含み、2つの第1の頂角は第2の方向に沿って分布され、2つの第2の頂角は第1の方向に沿って分布される。第2のサブ画素120の2本の第3のサブ開口辺121aと2本の第4のサブ開口辺121bとの間は4つの頂角を成し、この4つの頂角は2つの第3の頂角及び2つの第4の頂角を含み、2つの第3の頂角は第2の方向に沿って分布され、2つの第4の頂角は第1の方向に沿って分布される。第1の頂角は第3の頂角に等しく、第2の頂角は第4の頂角に等しい。
選択可能的に、第1の頂角は第2の頂角より小さくてもよく、例えば第1の頂角は鋭角であり且つ第2の頂角は鈍角である、又は、第1の頂角は第2の頂角に等しく、第1の頂角と第2の頂角はいずれも直角である。
これらの選択可能的な実施例において、第1の頂角が第3の頂角に等しく、第2の頂角が第4の頂角に等しい場合、第1のサブ画素110及び第2のサブ画素120の第1の方向及び第2の方向での寸法が近接し、第1のサブ画素110及び第2のサブ画素120が第1の方向及び第2の方向に沿って配列される場合、第1のサブ画素110と第2のサブ画素120との間のピッチを減少させ、画素開口率を向上させることができる。
選択可能的に、第1のサブ開口辺111aと第2のサブ開口辺111bとの間の夾角と、第3のサブ開口辺121aと第4のサブ開口辺121bとの間の夾角、及び第3の開口辺131と第4の開口辺132との間の夾角は、等しい。
例えば、第3のサブ画素130は4つの頂角を含み、この4つの頂角は第2の方向に沿って分布される2つの第5の頂角と第1の方向に沿って分布される2つの第六頂角であり、第1の頂角、第3の頂角及び第5の頂角は等しく、第2の頂角、第4の頂角及び第六頂角は等しい。
これらの選択可能的な実施例において、各サブ画素の配列がより均一になり、かつ第1のサブ画素110、第2のサブ画素120と第3のサブ画素130との間のピッチを減少させ、画素開口率を向上させることができる。
選択可能的に、2本の第3の開口辺131の間のピッチは、2本の第4の開口辺132の間のピッチより大きく、第i行の第2のサブ画素120と第i+1行の第1のサブ画素110は第2の方向に沿って間隔を空けて設置されている。
これらの選択可能的な実施例において、第i行の第1のサブ画素110は第i+1行の第2のサブ画素120に当接し、第i行の第2のサブ画素120は第i+1行の第1のサブ画素110と間隔を空けて分布されることにより、第3のサブ画素130の外周側を取り囲む2つの第1のサブ画素110の中心と、2つの第2のサブ画素120の中心との接続線は、台形を呈する。
いくつかの選択可能的な実施例において、図1に示すように、第1のサブ画素110は矩形を成し、かつ第2のサブ画素120における第3のサブ開口辺121aと第4のサブ開口辺121bの夾角は90度である。第1のサブ画素110及び第2のサブ画素120の面積を増大させることにより、第1のサブ画素110及び第2のサブ画素120は画素配列構造内でより均一に分布されている。
選択可能的に、図1~図5に示すように、第1のサブ画素110は正方形を成し、かつ第2のサブ画素120における互いに接続された第3のサブ開口辺121aと第4のサブ開口辺121bの長さが等しい。第1のサブ画素110及び第2のサブ画素120の面積をさらに増大させることにより、第1のサブ画素110及び第2のサブ画素120は画素配列構造内でより均一に分布している。
選択可能的に、図1及び図4に示すように、第1の面取り辺121cは第1の方向に沿って延在し、第i行の第1のサブ画素110のうちの1つの頂角は第i+1行の第2のサブ画素120の第1の面取り辺121cの中央部に対応する。第1のサブ画素110と第2のサブ画素120の第2の方向での配列をより対応させ、第1のサブ画素110と第2のサブ画素120の画素配列構造内での分布をより均一にさせることができる。
選択可能的に、第1のサブ画素110は第2の方向に沿って延在する第2の対角線を有し、第i行の第1のサブ画素110の第2の対角線は第i+1行の第2のサブ画素120の第1の面取り辺121cに対して垂直に設置されている。
選択可能的に、第1のサブ開口辺111aの長さは2つの互いに接続された第3のサブ開口辺121a及び第4のサブ開口辺121bの長さに等しく、第2のサブ開口辺111bの長さは2つの互いに接続された第3のサブ開口辺121a及び第4のサブ開口辺121bの長さに等しい。これらの選択可能的な実施例において、共有される第1のサブ画素110と第2のサブ画素120の面積が近く、画素配列構造の色表示が均一になることを保証することができる。
さらに、いくつかの選択可能的な実施例において、第1のサブ画素110の面積は単一の第3のサブ画素130の面積より大きく、及び/又は、第2のサブ画素120の面積は単一の第3のサブ画素130の面積より大きい。
これらの選択可能的な実施例において、共有されるサブ画素の面積は共有されないサブ画素の面積より大きく、画素配列構造の表示効果を保証することができる。共有されるサブ画素はその形成された2つの画素表示ユニット200に表示する場合にいずれも表示する必要があるため、その表示回数は共有されないサブ画素より多く、共有されるサブ画素の面積が大きいことで、共有されるサブ画素の耐用年数を向上させることができ、さらに画素配列構造全体の耐用年数を向上させる。
選択可能的に、第1のサブ画素110は第2の方向に沿って延在する第1の軸線に対して対称に設置され、第1の軸線は第1のサブ画素110の中心を通し、及び/又は、第2のサブ画素120は第2の方向に沿って延在する第2の軸線に対して対称に設置され、第2の軸線は第2のサブ画素120の中心を通る。
いくつかの選択可能的な実施例において、第1のサブ画素110には、2つの互いに絶縁された第1の陽極ブロックが対応的に設置され、2つの第1の陽極ブロックは第1の方向に沿って並設されている。
これらの選択可能的な実施例において、2つの第1の陽極ブロックは互いに絶縁され、それにより2つの第1の陽極ブロックは独立して制御される。第1のサブ画素110は第1の方向に隣接する2つの画素表示ユニット200に共有され、隣接する2つの画素表示ユニット200のうちの1つだけを表示する必要がある場合、対応する第1の陽極ブロックの動作を制御することができ、さらに第1のサブ画素110上の対応する部位を発光させ、第1のサブ画素110の他の部分の表示する必要がない部位を発光させず、表示精度を向上させることができる。
いくつかの選択可能的な実施例において、第2のサブ画素120には、2つの互いに絶縁された第2の陽極ブロックが対応的に設置され、2つの第2の陽極ブロックは第1の方向に沿って並設されている。
これらの選択可能的な実施例において、第2のサブ画素120は、第1の方向に隣接する2つの画素表示ユニット200に共有され、隣接する2つの画素表示ユニット200のうちの1つだけを表示する必要がある場合、対応する第2の陽極ブロックの動作を制御することができ、さらに第2のサブ画素120上の対応する部位を発光させ、第2のサブ画素120の他の部分の表示する必要がない部位を発光させず、表示精度を向上させることができる。
本願の第2の実施例は、さらに表示パネルを提供し、上記いずれかの第1の実施例の画素配列構造を含む。本願の実施例の表示パネルは上記いずれかの第1の実施例の画素配列構造を含むため、本願の表示パネルは上記いずれかの第1の実施例の画素配列構造が有する有益な効果を有し、ここで説明を省略する。
いくつかの選択可能的な実施例において、表示パネルは表示領域AA及び表示領域AAを囲まれて設置された非表示領域NAを含む。他の実施例において、表示パネルはさらに表示領域AAのみを含み、非表示領域NAを含まないことができる。表示領域AAの一部を拡大すると、表示パネルの画素配列構造は上記画素配列構造を選択したことが分かる。
本願の第3の態様の実施例は、さらに上記表示パネルを含む電子装置を提供している。本願の実施例の電子装置は上記表示パネルを含むため、上記表示パネルが有する有益な効果を有し、ここでは説明を省略する。
ここで、電子装置のタイプはここで限定されず、電子装置は、移動端末、ディスプレイ等であってもよい。
図9~図11に示すように、図9は、本願の第4の態様の実施例に係るマスクアセンブリの第1のマスクプレート10の構造模式図である。図10は、本願の第4の態様の実施例に係るマスクアセンブリの第2のマスクプレート20の構造模式図である。図11は、本願の第4の態様の実施例に係るマスクアセンブリの第3のマスクプレートの構造模式図である。
本願の第4の態様の実施例はさらにマスクアセンブリを提供し、マスクアセンブリは第1のマスクプレート10、第2のマスクプレート20および第3のマスクプレート30を含み、第1のマスクプレート10は、第1のサブ画素110にマッチする第1のマスク開口11を含み、第2のマスクプレート20は、第2のサブ画素120にマッチする第2のマスク開口21を含み、第3のマスクプレート30は、第3のサブ画素130にマッチする第3のマスク開口31を含む。本願のマスクアセンブリを用いて上記第1の態様の実施例の画素配列構造を蒸着して形成することができる。
本願は、その精神及び本質的特徴から逸脱しない場合に他の具体的な形式で実現することができる。例えば、特定の実施例に記載のアルゴリズムを修正する可能であり、システムアーキテクチャは本願の基本的な精神から逸脱しない。したがって、現在の実施例は全ての態様において限定的ではなく例示的なものと見なされ、本願の範囲は上記説明ではなく添付の特許請求の範囲によって定義され、かつ、特許請求の範囲の意味及び均等物の範囲内にある全ての変更はいずれも本願の範囲内に含まれる。
Claims (19)
- 画素配列構造であって、
前記画素配列構造は、第1の方向及び第2の方向に沿って行と列で配列された複数の画素ユニットを含み、
前記画素ユニットは、
前記第1の方向に沿って分布する第1のサブ画素及び第2のサブ画素を含む第1の画素群であって、前記第1のサブ画素が複数の第1の開口辺を有し、前記第2のサブ画素が複数の第2の開口辺を有する第1の画素群と、
前記第1の画素群の前記第2の方向における一方側に位置し、前記第1の方向に沿って分布する2つの第3のサブ画素を含む第2の画素群と、
を含み、
2つの前記第3のサブ画素における1つの前記第3のサブ画素が前記第1のサブ画素と前記第2のサブ画素の間に対応して設置され、前記第3のサブ画素が対向して設置された2本の第3の開口辺及び対向して設置された2本の第4の開口辺を有し、
前記第2の方向に沿って隣接する2行の前記画素ユニットがずれて設置され、前記第1のサブ画素と前記第2のサブ画素が前記第2の方向に沿って交互に配列され、2つの前記第1のサブ画素と2つの前記第2のサブ画素が前記第3のサブ画素の外周側を囲んで交互に配列され、かつ2つの前記第3の開口辺がそれぞれ2つの前記第1のサブ画素のうちの1つの前記第1の開口辺と重なって設置され、2つの前記第4の開口辺がそれぞれ2つの前記第2のサブ画素のうちの1つの前記第2の開口辺と重なって設置されている、
画素配列構造。 - 前記第1のサブ画素は、平行四辺形を成し、複数の前記第1の開口辺は互いに平行な2本の第1のサブ開口辺及び互いに平行な2本の第2のサブ開口辺を含み、前記第1のサブ開口辺と前記第2のサブ開口辺は互いに接続されて頂角を形成し、
前記第2のサブ画素は五角形を成し、複数の前記第2の開口辺は互いに平行な2本の第3のサブ開口辺、互いに平行な2本の第4のサブ開口辺、及び1つの前記第3のサブ開口辺と1つの前記第4のサブ開口辺を接続する第1の面取り辺を含み、
第i行の前記第1のサブ画素のうちの1つの前記頂角は、第i+1行の前記第2のサブ画素の前記第1の面取り辺に当接する、
請求項1に記載の画素配列構造。 - 2本の前記第3の開口辺の間のピッチは2本の前記第4の開口辺の間のピッチより大きく、第i行の前記第2のサブ画素と第i+1行の前記第1のサブ画素は前記第2の方向に沿って間隔を空けて設置されている、
請求項2に記載の画素配列構造。 - 前記第1のサブ画素は矩形を成し、前記第3のサブ開口辺と前記第4のサブ開口辺との夾角は90度である、
請求項2に記載の画素配列構造。 - 前記第1のサブ画素は正方形を成し、互いに接続された前記第3のサブ開口辺と前記第4のサブ開口辺の長さが等しい、
請求項4に記載の画素配列構造。 - 前記第1の面取り辺は、前記第1の方向に沿って延在し、第i行の前記第1のサブ画素のうちの1つの前記頂角は第i+1行の前記第2のサブ画素の前記第1の面取り辺の中央部に対応している、
請求項2に記載の画素配列構造。 - 前記第1のサブ画素は、前記第2の方向に沿って延在する第2の対角線を有し、第i行の前記第1のサブ画素の前記第2の対角線は第i+1行の前記第2のサブ画素の前記第1の面取り辺に対して垂直に設置されている、
請求項2に記載の画素配列構造。 - 2本の前記第3の開口辺が平行に設置され、2本の前記第4の開口辺が平行に設置されている、
請求項1に記載の画素配列構造。 - 前記第3のサブ画素は五角形を成し、前記第3のサブ画素は、1つの前記第3の開口辺と1つの前記第4の開口辺を接続する第2の面取り辺をさらに含み、前記第2の面取り辺は前記第2の方向に沿って延在して成形されている、
請求項8に記載の画素配列構造。 - 前記画素ユニットにおける2つの前記第3のサブ画素は、前記第2の方向に沿って延在する軸線に対して対称に分布している、
請求項9に記載の画素配列構造。 -
-
- 前記画素配列構造に仮想四角形が形成され、2つの前記第1のサブ画素の中心と2つの前記第2のサブ画素の中心はそれぞれ前記仮想四角形の4つの頂点に位置し、前記第3のサブ画素は前記仮想四角形内に位置し、前記仮想四角形の対角線を対角線として仮想正方形を形成し、前記画素サイズは前記仮想正方形の辺長である、
請求項11に記載の画素配列構造。 - 前記仮想四角形は等脚台形である、
請求項12に記載の画素配列構造。 -
- 前記画素配列構造は仮想四角形を有し、前記仮想四角形の4つの頂点はそれぞれ2つの前記第1のサブ画素の中心と2つの前記第2のサブ画素の中心に位置し、前記第3のサブ画素は前記仮想四角形内に位置し、前記仮想四角形の対角線を対角線として仮想正方形を形成し、前記画素サイズは前記仮想正方形の辺長である、
請求項14に記載の画素配列構造。 - 前記仮想四角形は等脚台形である、
請求項15に記載の画素配列構造。 - マスクアセンブリであって、
前記マスクアセンブリは請求項1~16のいずれか一項に記載の画素配列構造を蒸着形成するために用いられ、
前記マスクアセンブリは、
前記第1のサブ画素にマッチする第1のマスク開口を含む第1のマスク板と、
前記第2のサブ画素にマッチする第2のマスク開口を含む第2のマスク板と、
前記第3のサブ画素にマッチする第3のマスク開口を含む第3のマスク板と、
を含む、
マスクアセンブリ。 - 請求項1~16のいずれか一項に記載の画素配列構造を含む表示パネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110675049.7A CN113437122B (zh) | 2021-06-17 | 2021-06-17 | 像素排布结构、掩膜组件及显示面板 |
CN202110675049.7 | 2021-06-17 | ||
PCT/CN2022/081624 WO2022262343A1 (zh) | 2021-06-17 | 2022-03-18 | 像素排布结构、掩膜组件及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024501566A true JP2024501566A (ja) | 2024-01-12 |
Family
ID=77756418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023540217A Pending JP2024501566A (ja) | 2021-06-17 | 2022-03-18 | 画素配列構造、マスクアセンブリ、及び表示パネル |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230337478A1 (ja) |
JP (1) | JP2024501566A (ja) |
KR (1) | KR20230107887A (ja) |
CN (1) | CN113437122B (ja) |
WO (1) | WO2022262343A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437122B (zh) * | 2021-06-17 | 2022-09-23 | 合肥维信诺科技有限公司 | 像素排布结构、掩膜组件及显示面板 |
CN116798336B (zh) * | 2023-08-21 | 2023-11-14 | 长春希达电子技术有限公司 | 亚像素单元排布结构、显示器、虚拟像素结构和复用方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180053811A1 (en) * | 2016-08-22 | 2018-02-22 | Emagin Corporation | Arrangement of color sub-pixels for full color oled and method of manufacturing same |
CN113851513A (zh) * | 2018-01-02 | 2021-12-28 | 京东方科技集团股份有限公司 | 一种显示基板、高精度金属掩模板组及显示装置 |
CN110828534B (zh) * | 2019-12-13 | 2022-09-27 | 云谷(固安)科技有限公司 | 一种像素排列结构,显示面板及掩膜板组 |
US11785821B2 (en) * | 2020-09-10 | 2023-10-10 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and related device |
US20220310710A1 (en) * | 2020-09-10 | 2022-09-29 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel array and display device |
CN112382649B (zh) * | 2020-11-13 | 2022-10-14 | 昆山国显光电有限公司 | 像素排布结构、掩膜板组件及显示面板 |
CN113437122B (zh) * | 2021-06-17 | 2022-09-23 | 合肥维信诺科技有限公司 | 像素排布结构、掩膜组件及显示面板 |
CN113327973A (zh) * | 2021-07-01 | 2021-08-31 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN113327972A (zh) * | 2021-07-01 | 2021-08-31 | 武汉天马微电子有限公司 | 显示面板、制备方法和显示装置 |
-
2021
- 2021-06-17 CN CN202110675049.7A patent/CN113437122B/zh active Active
-
2022
- 2022-03-18 KR KR1020237021974A patent/KR20230107887A/ko active Search and Examination
- 2022-03-18 WO PCT/CN2022/081624 patent/WO2022262343A1/zh active Application Filing
- 2022-03-18 JP JP2023540217A patent/JP2024501566A/ja active Pending
-
2023
- 2023-06-23 US US18/340,289 patent/US20230337478A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN113437122A (zh) | 2021-09-24 |
KR20230107887A (ko) | 2023-07-18 |
US20230337478A1 (en) | 2023-10-19 |
CN113437122B (zh) | 2022-09-23 |
WO2022262343A1 (zh) | 2022-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107731870B (zh) | 有机发光二极管像素结构及包含其的显示面板、显示装置 | |
JP6987261B2 (ja) | 画素配列構造 | |
CN110767733B (zh) | 一种显示面板和显示装置 | |
CN108010934B (zh) | 像素结构及其形成方法、oled显示面板以及蒸镀掩膜版 | |
US20190296093A1 (en) | Pixel structure and display apparatus | |
JP2019523432A (ja) | 画素配列構造、表示基板、表示装置及びその製造方法 | |
WO2019041939A1 (zh) | 像素结构及包含所述像素结构的显示面板 | |
CN108565277B (zh) | 显示面板及其制作方法 | |
JP2024501566A (ja) | 画素配列構造、マスクアセンブリ、及び表示パネル | |
CN207425858U (zh) | 一种像素结构及oled显示面板 | |
WO2020143213A1 (zh) | 像素结构、显示基板和显示装置 | |
CN108091667A (zh) | 像素结构及包含所述像素结构的oled显示面板 | |
US20230247886A1 (en) | Pixel arrangement structure and display panel | |
US20230240111A1 (en) | Pixel arrangement structure, display panel and mask assembly | |
CN110323260A (zh) | 像素排列结构、像素驱动方法及显示面板 | |
WO2020143212A1 (zh) | 像素排布结构、显示面板及显示装置 | |
JP2024518858A (ja) | 画素配列構造、メタルマスク板及び有機発光表示装置 | |
CN212412057U (zh) | 一种显示面板、掩膜组件和显示装置 | |
CN111384083B (zh) | 像素排列结构、显示面板以及显示装置 | |
CN109003999B (zh) | 一种像素排布结构、显示面板及显示装置 | |
WO2023236363A1 (zh) | 像素排布结构及显示装置 | |
CN112802880A (zh) | 显示基板、显示面板和电子设备 | |
US20210074776A1 (en) | Pixel Arrangement Structure, Display Substrate and Display Device | |
CN113097273B (zh) | 一种显示面板和显示装置 | |
CN111969020B (zh) | 像素排布结构、显示面板及掩模版组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240527 |