JP2023171848A - ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 - Google Patents
ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 Download PDFInfo
- Publication number
- JP2023171848A JP2023171848A JP2023164191A JP2023164191A JP2023171848A JP 2023171848 A JP2023171848 A JP 2023171848A JP 2023164191 A JP2023164191 A JP 2023164191A JP 2023164191 A JP2023164191 A JP 2023164191A JP 2023171848 A JP2023171848 A JP 2023171848A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- memory
- commands
- command
- row hammer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000116 mitigating effect Effects 0.000 title abstract description 83
- 230000015654 memory Effects 0.000 claims abstract description 310
- 230000004913 activation Effects 0.000 claims abstract description 143
- 230000004044 response Effects 0.000 claims abstract description 32
- 239000000872 buffer Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 13
- 238000001994 activation Methods 0.000 description 131
- 238000010586 diagram Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 15
- 238000013459 approach Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 13
- 238000012544 monitoring process Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 210000004027 cell Anatomy 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 230000011664 signaling Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 description 2
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229920000682 polycarbomethylsilane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
Abstract
【課題】追加のリフレッシュコマンドを使用し、潜在的な攻撃行の潜在的な被害行をリフレッシュする方法を提供する。
【解決手段】システム100において、内部ロウハンマ緩和を有するメモリデバイスは、メモリコントローラに結合される。メモリコントローラまたはホストは、追加のリフレッシュサイクルまたはリフレッシュコマンドを送信することによって、ロウハンマ緩和を支援する。追加のリフレッシュコマンドに応答して、メモリデバイスは、標準的なデータ完全性のためのリフレッシュではなく、ロウハンマ緩和のためのリフレッシュを実行する。メモリコントローラは、メモリデバイスに送信されたアクティブ化コマンドの数を追跡でき、アクティブ化コマンドの閾値数に応答して、メモリコントローラは追加のリフレッシュコマンドを送信する。
【選択図】図1
【解決手段】システム100において、内部ロウハンマ緩和を有するメモリデバイスは、メモリコントローラに結合される。メモリコントローラまたはホストは、追加のリフレッシュサイクルまたはリフレッシュコマンドを送信することによって、ロウハンマ緩和を支援する。追加のリフレッシュコマンドに応答して、メモリデバイスは、標準的なデータ完全性のためのリフレッシュではなく、ロウハンマ緩和のためのリフレッシュを実行する。メモリコントローラは、メモリデバイスに送信されたアクティブ化コマンドの数を追跡でき、アクティブ化コマンドの閾値数に応答して、メモリコントローラは追加のリフレッシュコマンドを送信する。
【選択図】図1
Description
説明は、一般に、コンピュータメモリシステムに関し、より詳細な説明は、ロウハンマ(row hammer)イベントの緩和に関する。
コンピュータデバイスのサイズが縮小し続け、容量および機能が増加するにつれて、構成要素の製造に使用される最小デバイス形状は減少し続ける。メモリデバイス形状の減少により、継続的なシステムスケーリングが可能になるが、ロウハンマまたは行妨害イベントによるデータ損失の可能性が生じる。「ロウハンマ」とは、一定期間内に目標行(target row)または攻撃行(aggressor row)に繰り返しアクセスすることによって引き起こされる故障を指す。攻撃行にアクセスするためにアクティブ化を繰り返すと、目標行/攻撃行に隣接または近接する被害行(victim row)で故障を引き起こす可能性があり、目標行のアクティブ化が繰り返されると、被害行のパスゲートを横切る電荷の移動を引き起こし、被害行の非決定論的状態がもたらされる。ロウハンマは、DRAM(ダイナミックランダムアクセスメモリ)デバイスの既知の問題である。
デバイス形状が減少すると、ロウハンマイベントを引き起こす可能性のある特定の行に対するアクティブ化の数が500Kから300Kになる。現在は100Kになると予測され、さらにアクティブ化の範囲が約30Kから50Kになることもある。少ないアクティブ化によって引き起こされたロウハンマイベントの場合、リフレッシュウィンドウ内でより多くの行が攻撃者になる可能性があり、データ損失のリスクを減らすために、より多くのロウハンマ緩和が必要になる。
メモリコントローラによって管理される従来のロウハンマ緩和は、メモリコントローラに大きな負担をかけ、メモリコントローラとDRAMとの間の管理の調整は、メモリバスの帯域幅に負担をかける。現在、ほとんどのDRAMデバイスは、典型的には、ロウハンマリフレッシュを実行するために「スチーリング」リフレッシュサイクルによって、ロウハンマ緩和を内部的に処理する。したがって、DRAMデバイス自体が、ロウハンマ緩和のために使用されるメモリコントローラによって発行されるリフレッシュサイクルの回数を決定する。
しかし、ロウハンマの閾値が低下すると、メモリデバイスは、デバイスのデータ完全性を損なうことなく合理的に取得できるリフレッシュよりも多くのリフレッシュをスチールする必要がある。選択肢の1つは、リフレッシュレートを上げることである。しかし、リフレッシュレートを上げると、ロウハンマリフレッシュが不要な場合でも、電力および帯域幅のメモリサブシステムに一定の要件が課せられる。したがって、リフレッシュレートを変更することは、ロウハンマ状態が存在しないときに、超過したリフレッシュのリスクがあるために非効率的である。
以下の説明は、実装の例として与えられた例示を有する図の議論を含む。図面は、例として理解されるべきであり、限定するものではない。本明細書で使用される場合、1つまたは複数の例への言及は、本発明の少なくとも1つの実装に含まれる特定の特徴、構造、または特性を説明するものとして理解されるべきである。本明細書に現れる「一例では」または「代替例では」などの語句は、本発明の実装の例を提供し、必ずしもすべてが同じ実装を指すとは限らない。しかし、それらは必ずしも相互に排他的ではない。
一部のまたはすべての例を示し得る図の非限定的な説明、ならびに他の可能な実装を含む、特定の詳細および実装の説明が続く。
本明細書で説明するように、ロウハンマ緩和はホスト支援およびメモリデバイス管理である。メモリデバイスは内部のロウハンマ緩和を実行し、メモリコントローラまたはホストは、追加のリフレッシュサイクルまたはリフレッシュコマンドを送信することにより、ロウハンマ緩和を支援することができる。システムは、不必要なリフレッシュに電力および帯域幅を使用するのを防ぐために、追加のリフレッシュサイクルを送信する必要性を追跡することができる。
例えば、メモリコントローラは、メモリデバイスに送信されたアクティブ化コマンドの数を追跡でき、アクティブ化コマンドの閾値数に応答して、メモリコントローラは追加のリフレッシュコマンドを送信する。追加のリフレッシュコマンドに応答して、メモリデバイスは、標準的なデータ完全性のためのリフレッシュではなく、ロウハンマ緩和のためのリフレッシュを実行することができる。追加のリフレッシュコマンドを使用すると、メモリデバイスは、一定期間アクセスされていない行を単にリフレッシュする代わりに、潜在的な攻撃行の潜在的な被害行をリフレッシュすることができる。そのような実装では、メモリデバイスは、ロウハンマ緩和を実行するのに利用可能なリフレッシュサイクルを十分に有するが、超過したサイクルは、単にリフレッシュレートを上げるのではなく、依然として効果的に要求に応じることができる。追加のリフレッシュコマンドは、超過したリフレッシュコマンドと呼ぶことができる。一例では、追加のリフレッシュコマンドは、ロウハンマの問題に対処するように設計されたホストからリフレッシュ管理(RFM)コマンドとして発行することができる。
ホストコントローラまたはメモリコントローラは、ロウハンマ緩和に必要な追加のリフレッシュを補償するために、メモリデバイス、例えば、ダイナミックランダムアクセスメモリ(DRAM)デバイスに追加のリフレッシュコマンドを送信する。追加のリフレッシュサイクルを提供することで、メモリデバイスは、標準的なリフレッシュ動作のために十分なリフレッシュサイクルを依然として提供することによってデータ完全性を損なうことなく、サイクルをスチールすることが可能になる。一例では、メモリコントローラは、メモリデバイスに送信されたアクティブ化コマンドの数によって、送信する追加のリフレッシュコマンドの数を決定する。メモリデバイスに送信されるアクティブ化の数と、ロウハンマ緩和を実行するためにメモリデバイスがスチールする必要があるリフレッシュの数との間には、高い相関関係がある。
提供されるようなホスト支援ロウハンマ緩和により、ホストコントローラでは目標行リフレッシュ(TRR)プロトコルが不要になる。TRRは、コントローラがそれ自体の監視またはメモリデバイスからのシグナリングによって、潜在的なロウハンマイベントを認識したときに発生する。TRRを使用すると、コントローラは目標行を示す特定のリフレッシュコマンドを送信でき、メモリデバイスは1つまたは複数の被害行をリフレッシュする。ホスト支援ロウハンマ緩和では、コントローラがTRRコマンドの目標行を知る必要はない。さらに、ホスト支援ロウハンマ緩和は、特定の目標行がアクティブ化の閾値数の対象であるかどうかを考慮することなく、一般にアクティブ化の数を監視することで、ロウハンマ緩和の必要性を簡単に見積もることができる。
ホスト支援ロウハンマ緩和では、どの行をリフレッシュするかという意思決定をメモリデバイスの制御に残すことができる。リフレッシュの内部動作にはかなりのマージンがある傾向があり、メモリデバイスメーカは、単に最悪のシナリオで動作するということではなく、自社のデバイスの特定の機能およびニーズを把握している。そのような機能により、メモリデバイスは、デバイス固有またはメーカ固有の方法でロウハンマ緩和およびリフレッシュ制御を実行することができる。したがって、例えば、DRAMメーカは、データ完全性に影響を与えることなく安全にスチールすることができるリフレッシュの数を把握しており、特定のデバイスに対して意味のある緩和であれば何でも実行することができる。
図1(WAS1)は、ホスト支援によりロウハンマ緩和を実行するシステムの実施形態のブロック図である。システム100は、ホストコントローラまたは単にコントローラとも呼ばれるメモリコントローラ110に結合されたメモリデバイス120を含む。メモリデバイス120は、メモリセルの隣接行を有する任意のタイプのメモリ技術を含むことができ、データはワード線または同等物を介してアクセス可能である。一例では、メモリデバイス120はDRAM技術を含む。メモリデバイス120の行は、決定論的状態を維持するためにリフレッシュされる必要がある。
メモリデバイス120は、メモリセルまたは記憶セルのアレイを表すメモリアレイ130を含む。メモリセルは、1ビットのデータ、またはマルチレベルセル用に複数のビットを格納する。メモリアレイ130は、潜在的なロウハンマ状況の表現を含む。例として、メモリアレイ130はバンク140およびバンク150を示す。メモリアレイ130は複数のバンクを含むことができることが理解されるであろう。一般に、メモリのバンクまたはサブバンクは、別のバンクまたはサブバンクのメモリセルから別々にアドレス指定可能なメモリセルを含み、したがって、メモリアレイ130の別の部分に並列にアクセス可能である。メモリアレイ130は、システム100に図示されていない部分を含むことができる。
メモリデバイス120は、アクセスコマンドに基づいて列に電荷を印加するための回路を表す列デコーダ(dec)132を含む。一例では、回路は、列アドレスストローブ(CAS)コマンドに応答して列を選択する。メモリデバイス120は、メモリアクセスコマンドに基づいて行に選択電圧を印加するための回路を表す行デコーダ(dec)134を含む。一例では、回路は、行アドレスストローブ(RAS)コマンドに応答して列を選択する。
メモリコントローラ110は、メモリデバイス120のためのコマンドを生成するコマンドロジック112を含む。コマンドは、書き込み(Write)コマンドまたは読み出し(Read)コマンドなどのコマンドを含むことができる。コマンドは、アクティブ化(Activate)コマンド、プリチャージ(Precharge)コマンド、リフレッシュ(Refresh)コマンド、またはその他のコマンドを含むこともできる。一例では、メモリコントローラ110は、メモリデバイス120のリフレッシュを制御するロジックを表すリフレッシュロジック172を含む。リフレッシュロジック172は、メモリデバイス120のリフレッシュの必要性を判定するための1つまたは複数のカウンタおよび、リフレッシュコマンドの送信を追跡するためのレジスタスペースを含むことができる。リフレッシュコマンドは外部リフレッシュコマンド(例えば、REF、REFpb)を含むことができ、この場合、メモリデバイスはメモリコントローラ110からのクロック信号に従って動作し続ける。リフレッシュコマンドはセルフリフレッシュコマンド(例えば、SRE)を含むことができ、この場合、メモリデバイスは、メモリコントローラからのクロック信号に基づくのではなく、内部クロックで動作する。外部リフレッシュは、コマンドを完了するための特定のウィンドウを有し、セルフリフレッシュとは、メモリデバイスが非特定の時間の間存在できる状態のことである。
メモリコントローラ110は、メモリデバイス120へのコマンド列のスケジューリングおよび送信を管理するためのスケジューラ116を含む。スケジューラ116は、コマンドの順序、ならびにコマンドのタイミング要件を決定するためのロジックを含む。メモリコントローラ110は、送信するコマンドの決定を行わなければならない。また、タイミング要件への準拠を保証するために、コマンドの順序も決定する。スケジューラ116は、メモリコントローラ110がコマンドおよびタイミングに関する特定の決定を行うことを可能にすることができる。一例では、スケジューラ116は、リフレッシュウィンドウの間に送信する外部リフレッシュコマンドの数を決定する。スケジューラ116は、ロウハンマ緩和を可能にするために、追加のリフレッシュコマンドを生成することができる。
一例では、メモリコントローラ110は、アクティブ化コマンドまたはアクティブ化の閾値数がメモリデバイス120に送信された時点をコントローラが判定できるようにするために、ロウハンマ(RH)ロジック174を含む。例えば、ロウハンマロジック174は、潜在的なロウハンマ状態を監視するための1つもしくは複数のカウンタまたは他のロジックを含むことができる。一例では、ロウハンマロジック174は、アクティブ化カウンタが閾値数に達した時点を判定するコンパレータを含む。一例では、閾値数は、モードレジスタまたは他のレジスタまたはコンフィグレーションなどによって、レジスタ122などにプログラム可能である。メモリコントローラ110は、コンフィグレーションを読み取り、それをメモリコントローラ110の内部のレジスタまたは他のデバイス(具体的に図示せず)に格納することができる。
メモリコントローラ110は、I/O(入力/出力)ハードウェア114を含む。I/O114は、トランシーバと、メモリコントローラ110が1つまたは複数のバスを介してメモリデバイス120に接続することを可能にする信号線インターフェイスハードウェアとを表す。I/O114は、メモリコントローラ110がコマンドをメモリデバイス120に送信することを可能にする。メモリコントローラ110は、メモリデバイス120に送信する一連のコマンドをバッファリングするバッファ176を含む。一例では、バッファ176はスケジューラ116の一部である。スケジューラ116は、コマンドおよびコマンドの送信順序を決定し、次いで、I/O114を介した送信のためにバッファ176のキューに入れられ得る。
ロウハンマ状態の例示のために、メモリアレイ130はバンク140内に目標行142を含む。物理的に近接した行または物理的に隣接した行は、行に対するリフレッシュ動作の前の一定期間内に目標行142に繰り返しアクセスすることに基づいて、行に格納された1つまたは複数の値の意図しないプログラミングまたは妨害を受ける可能性がある。被害行144は、目標行142が繰り返しアクセスされるときにロウハンマの影響を受ける行を表す。被害行144がロウハンマイベントのリスクにさらされている場合、目標行142は攻撃行と呼ばれ得る。バンク140には、目標行142に対する被害行である別の行があり得る。
一例では、バンク140は目標行146も含む。目標行146がバンク境界またはその近くにあると考える。メモリアレイ130内の行は、行が異なるバンクにある場合でも、変わらない空間を有し得ることが理解されるであろう。むしろ、あるバンクから別のバンクへの分離は、ハードウェア要素の選択またはデコードによって定めることができる。したがって、行の物理レイアウトのアーキテクチャに応じて、バンク150の境界上の行も、目標行146へのアクセスに基づいてロウハンマイベントのリスクにさらされる可能性がある。一例では、目標行に繰り返しアクセスすると、複数の隣接行の妨害が発生する可能性がある。図示されているように、目標行146は、バンク140の被害行148およびバンク150の被害行152の両方にロウハンマイベントをもたらす可能性がある。
メモリデバイス120は、メモリコントローラ110のI/O114とインターフェイスするI/O126を含む。I/O126は、コマンドを受信するためのI/O114への対応する信号線と、他のコマンドの中でも特にアクティブ化コマンドおよびリフレッシュコマンドを受信するためのアドレス情報とを有する。一例では、I/O126は、メモリコントローラ110とデータを交換するために、データバスに対するインターフェイスを含む。
メモリデバイス120は、メモリデバイス120の動作に関連するコンフィグレーション情報または値を格納するための1つまたは複数のレジスタまたは記憶場所を表すレジスタ122を含む。一例では、レジスタ122は1つまたは複数のモードレジスタを含む。一例では、レジスタ122は、メモリデバイス120に対する内部的なリフレッシュの適用を制御するためのコンフィグレーション情報を含む。一例では、レジスタ122は、ロウハンマ状態の前のアクティブ化の閾値数などのロウハンマ動作に関連する情報を含む。
メモリデバイス120は、メモリデバイスに対してローカルなコントローラを表すコントローラ180を含む。コントローラ180は、コマンドに応答して動作を実行するハードウェアロジックを含む。コントローラ180は、ハードウェアロジックを制御し、メモリデバイス内の動作および動作の順序を制御するソフトウェアまたはファームウェアロジックを含む。一例では、コントローラ180はリフレッシュロジック160を含む。一例では、コントローラ180はRHカウンタ124を含む。コントローラ180は、I/O126を管理する。
一例では、メモリデバイス120は、メモリアレイ130のリフレッシュを管理するためのメモリデバイス120内のロジックを表すリフレッシュロジック160を含む。一例では、リフレッシュロジック160は、リフレッシュ(ref)カウンタ162およびロウハンマ(RH)ロジック164を含む。リフレッシュカウンタ162は、リフレッシュされる行のアドレスを示すことができる。リフレッシュカウンタ162は、異なるバンクまたはサブバンクが、リフレッシュのために識別された異なるアドレスを有し得るため、複数のカウンタを表すことができる。ロウハンマロジック164は、メモリデバイス120がロウハンマ緩和を管理することを可能にする。ロウハンマロジック164は、1つまたは複数のカウンタ、潜在的な攻撃行のリスト、またはロウハンマ緩和を実行する他のロジックを含むことができる。一例では、ロウハンマ緩和は、アクティブ化コマンドを受信するために最後の行アドレスの潜在的な被害行のリフレッシュを実行することによって行われる。そのような手法に含まれるヒューリスティックは、ある行がハンマされているときに、その行のアドレスが、ロウハンマ緩和に使用するためのリフレッシュコマンドを受信する前に、アクティブ化コマンドを受信したばかりである可能性が最も高いことを認識している。概して、そのような手法は、十分なロウハンマ緩和動作が実行される場合、潜在的な被害行をリフレッシュするはずである。
一例では、メモリデバイス120は、1つまたは複数のロウハンマ(RH)カウンタ124を含む。カウンタ124は、ロウハンマ検出ロジックであってもよいし、それを含んでもよい。一例では、メモリデバイス120は、潜在的なロウハンマ状態を検出し、ロウハンマイベントに関連するリスクを緩和する動作を実行する。一例では、カウンタ124は、繰り返しアクセスされている1つまたは複数の行に関連するカウントを保持する。例えば、カウンタ124は、リフレッシュウィンドウ内で最も高いアクティブ化カウントを有する行のオプションのアドレス(addr)リストを保持することができる。カウントは、リフレッシュ後にリセットすることができる。
行ごとにアクティブ化の数を追跡することは、特定のメモリデバイスでは、バンクごとに100万以上のカウンタが必要になるため、実用的ではないことが理解されるであろう。メモリデバイスは、典型的には、ヒューリスティックを採用するか、またはロウハンマ緩和を適用する確率に基づいて機能する。すべての行のアクティブ化を追跡する代わりに、選択した行のみを追跡することができる。カウンタが閾値数に達すると、リフレッシュロジック160はロウハンマリフレッシュを実行することができる。そのような実装では、新しい行がアクティブ化されるたびに、最も低いカウントを置き換えることができる。一例では、カウンタ124は、アクティブ化の数が最も高い行のリストを保持し、外部リフレッシュコマンドが受信されたときに、アクティブ化の数が最も高い1つまたは複数の行に対してロウハンマ緩和を実行する。したがって、リフレッシュロジック160は、ロウハンマリフレッシュ緩和を実行する前に、閾値数に達するまで必ずしも待つ必要はない。
別のヒューリスティック手法は、アクティブ化を受信したランダム選択行にロウハンマリフレッシュをランダムに割り当てることである。そのような実装では、最近アクティブ化された行のアドレスを任意選択で格納するために、カウンタ124を必要とするだけかもしれない。理論的には、繰り返しアクティブ化される行が、ロウハンマ緩和リフレッシュのためにランダムに選択される可能性が高い。したがって、確率的に、繰り返しハンマされるかアクセスされる行は、ロウハンマ緩和のために選択される可能性が高い行でもある。そのような手法のロジックおよび回路要件は、行のリストを保持するために必要とされるものよりも単純であるが、ロウハンマ緩和の精度は低いものになる。
リフレッシュロジック160は、メモリアレイ130内の行のリフレッシュを制御するためのメモリデバイス120内のロジックを表す。リフレッシュロジック160は、メモリコントローラ110のリフレッシュロジック172によって送信された外部リフレッシュコマンドに応答する。リフレッシュロジック160は、メモリデバイス120のセルフリフレッシュ動作の際にリフレッシュ動作を制御する。リフレッシュロジック160は、スケジュールされたリフレッシュ動作のために行アドレスを追跡するためのリフレッシュ(ref)カウンタ162を含む。スケジュールされたリフレッシュ動作には、リフレッシュ期間内にすべての行がリフレッシュされるように、連続する行のリフレッシュが含まれる。メモリコントローラ110のリフレッシュロジック160は、十分なリフレッシュ動作が、リフレッシュ要件を満たすためにメモリデバイス120に対してスケジュールされることを確実にする役割を果たす。
一例では、リフレッシュロジック172は、リフレッシュ期間に必要とするよりも多くのリフレッシュ動作をスケジュールする。説明したように、ロウハンマロジック174は、メモリデバイス120に送信されたアクティブ化の数に基づいて、ロウハンマ緩和に使用するために、リフレッシュロジック160に追加のリフレッシュまたは超過したリフレッシュを提供することができる。メモリコントローラ110によって提供される追加のロウハンマ緩和リフレッシュを用いると、ヒューリスティックな手法であっても、ロウハンマによるデータ損失の可能性を大幅に低減させることが理解されるであろう。
一例では、リフレッシュロジック160は、ロウハンマ緩和のためのリフレッシュ動作を提供するロウハンマロジック164を含む。ロウハンマ緩和とは、行の妨害を回避するための潜在的な被害行のリフレッシュを指す。動作時に、カウンタ124は、リフレッシュロジック160によって「リフレッシュスチーリング」をトリガすることができるロウハンマロジック164に目標行を示すことができる。リフレッシュスチーリングとは、リフレッシュカウンタ162に示された行のリフレッシュを実行する代わりに、示された目標行に関連付けられた被害行のリフレッシュを実行するリフレッシュロジック160を指す。したがって、ロウハンマ緩和リフレッシュ動作は、リフレッシュ行ポインタまたはカウンタに関して順不同である。ロウハンマ緩和には、リフレッシュ動作全体またはリフレッシュサイクルのすべてのリフレッシュ、または単にリフレッシュ動作の1つまたは複数のリフレッシュをスチールすることが含まれる。ロウハンマリフレッシュ(以下で詳細に説明する)としてタグ付けされているか、または示されているコマンドの場合、または、アクティブ化閾値に達するのに合わせてリフレッシュコマンドが対応するとリフレッシュロジック160が判定した場合、ロジックは、すべてのサイクルをロウハンマ緩和に使用しても安全であると判定することができる。
外部リフレッシュコマンドに応答して、メモリデバイス120は、典型的には、複数行のリフレッシュを実行する。リフレッシュ動作とは、単一のリフレッシュコマンドに応答してリフレッシュされるすべての行のリフレッシュを指す。リフレッシュ動作には時間tRFC(行リフレッシュサイクルタイム)があり、リフレッシュ期間またはリフレッシュウィンドウ内のリフレッシュ動作の間にはtREFI(リフレッシュ間隔時間)という平均リフレッシュ間隔がある。リフレッシュ期間とは、行のデータが失われないようにするための、任意の所与の行のリフレッシュ間の時間を指す。リフレッシュは、リフレッシュコマンドに応答してリフレッシュされるすべての行の単一行のリフレッシュを指すことができ、単一のリフレッシュ動作には、複数のリフレッシュが含まれるため、tRFCよりも短い時間を有する。
バンク140に示されているように、同じバンクに複数の目標行が存在することが可能であることが理解されるであろう。ロウハンマの臨界数が減少するにつれて、行妨害を引き起こすために必要なアクティブ化の数が減少し続けるため、潜在的な攻撃行の数が増加する。したがって、リフレッシュ期間ごとに必要なロウハンマ緩和動作の数は増え続けている。より多くのロウハンマ緩和動作を許可するために、メモリコントローラ110は、具体的には、送信されたアクティブ化コマンドの数を決定することに基づいて、より多くの外部リフレッシュコマンドを送信する。リフレッシュ(外部でも内部でも)は、メモリコントローラおよびメモリデバイスが行にアクセスしていないことを保証できる唯一の時間である。様々なバンクが様々な時間にリフレッシュされる可能性があるため、様々な時間にアクセスすることができないことが理解されるであろう。リフレッシュされていないバンクがアクセスする可能性があるため、スケジューラ116が様々なバンクのリフレッシュのスケジューリングを管理する。
メモリコントローラ110のロウハンマロジック174は、追加のリフレッシュコマンドの送信をトリガするために、メモリデバイス120に送信されるアクティブ化コマンドの数を追跡することができる。そのような機構は、メモリデバイス120に追加のリフレッシュの必要性を追跡させ、メモリコントローラに信号を送ることを試みることよりもはるかに簡単である。ロウハンマロジック174が超過したリフレッシュを送信するための閾値を追跡している場合、アクティブ化閾値などの構成可能なパラメータに基づいて動作を実行することができる。そのような手法により、様々な動作状態、様々なデバイスまたはメーカ、または追加のロウハンマ緩和の必要性に影響を与える可能性のある他の変数の設定可能性が有効になる。
ロウハンマロジック174の動作は、異なる実装に対して変わり得る。一例では、ロウハンマロジック174は、時間ウィンドウに関係なく、プログラム可能な閾値に達するたびに追加のリフレッシュコマンドを送信する。一例では、ロウハンマロジック174は、特定の時間セグメント内でカウントに到達した場合にのみ追加のリフレッシュを送信する。例えば、カウントは通常のリフレッシュ期間ごとにリセットされ得て、カウントは、リフレッシュウィンドウ内で閾値に達した場合にのみ、追加の外部リフレッシュをトリガする。
一例では、追加のリフレッシュコマンドを送信する関心期間は、スライディングウィンドウである。スライディングウィンドウは、例えば、リーキーバケット手法を使用して設定することができる。リーキーバケット手法では、ロウハンマロジック174は、各アクティブ化コマンドに応答してカウントをデクリメント(または手法に応じてインクリメント)する。デクリメント手法では、カウントがゼロになると、追加のリフレッシュの送信がトリガされる。一例では、ロウハンマロジック174は時間ベースでデクリメントし、追加のリフレッシュサイクルを引き起こさない、μs(マイクロ秒)当たりのアクティブ化の公称レートをもたらす。そのような手法では、公称レートを超えるサイクルが検出されたときのみ、ロウハンマロジック174に追加のリフレッシュを送信させる。そのような手法は、単に全体のアクティブ化ではなく、特定の時間にわたるアクティブ化のレートのみがロウハンマイベントをトリガするという仮定に基づき得る。
カウンタアップ手法では、リフレッシュは、例えば、通常のリフレッシュ時間の1/4または1/2になり得るサブリフレッシュ期間で行われ得る。したがって、各固定期間に、ロウハンマロジック174は、追加のリフレッシュコマンドの送信をトリガすることができる。行妨害を引き起こす10万の一例を考えると、ロウハンマロジック174は、8万回のアクティブ化の後か、または6万回のアクティブ化の後か、あるいは行妨害値より低い他の何らかのプログラム可能なカウントの後に、追加のリフレッシュコマンドの送信をトリガすることができる。
追加のリフレッシュを送信するタイミングは、複数の異なる方法のいずれかで調整することができる。一例では、追加のリフレッシュの頻度は、プログラム可能性またはコンフィグレーションによって調整される。一例では、追加のリフレッシュの頻度は、追加のリフレッシュ監視が実行される方法に依存する。頻度は、監視方法とプログラム可能性との組み合わせによって調整することができる。上述したように、監視方法は、時間ウィンドウに関係なくアクティブ化の閾値数、または固定時間ウィンドウ内でのアクティブ化の数、またはスライディングウィンドウ内でのアクティブ化の数の検出に応答して追加のリフレッシュが送信されるかどうかに依存する。一例では、期間はリフレッシュ期間で固定されるのではなく、プログラム可能である。一例では、スライディングウィンドウはプログラム可能である。リーキーバケット手法の一例では、リーキーバケットが満たされるレートはプログラム可能である。
ロウハンマ緩和の追跡の粒度は、実装に依存する可能性がある。追跡の粒度については、以下で詳しく説明する。一般に、粒度は監視が実行されるレベルに依存する。一例では、監視はデバイスレベルで実行される。一例では、監視はチャネルレベルで実行される。一例では、監視はランクで実行される。一例では、監視はバンクグループで実行される。一例では、監視はバンクで実行される。
図2は、ロウハンマ緩和リフレッシュのための超過した外部リフレッシュのコマンドシーケンスの一例のタイミング図である。図表200は、ロウハンマ緩和によるリフレッシュのタイミング図を表す。図表200は、ホストまたはメモリコントローラと関連するメモリデバイスとの間の複数の相互接続、ならびにメモリデバイス内の特定の内部機能を表す。相互接続は、1つまたは複数の信号線を介して提供される。
CLK210はシステムのクロックを表し、クロック(CK_t)および補完クロック(CK_c)の両方が示されている。図表200の例では、クロックは、立ち上がりエッジを示す矢印を有する実線の信号である。補完クロックは破線で示されている。CA212は、コマンド/アドレス(C/A)信号線上で送信されるC/A信号を表し、ホストによって提供されるコマンド符号化を示す。CMD216は、コマンド符号化の復号化を表し、したがって、コマンドを実行するために生成された動作のためのメモリデバイス内部の信号を表すことができる。RH CTR214は、メモリコントローラのロウハンマカウンタを表す。リフレッシュ218は、メモリデバイス内のリフレッシュの動作を表す。
CA212は、220でREFコマンドを示す。リフレッシュコマンドは、メモリコントローラからの標準的な外部リフレッシュコマンドを表す。222で、メモリデバイスはコマンドをCMD216上の外部(EXT)リフレッシュコマンドとして解釈し、224で内部動作を生成してリフレッシュを実施する。リフレッシュ218は、外部リフレッシュコマンドに対応して行がリフレッシュされるまで、CTR0のREF、それに続くCTR1などを含むことができる一連のリフレッシュコマンドを示す。CTR0およびCTR1はリフレッシュする行を示す値を表し、この値は、内部リフレッシュ動作を追跡するためのカウンタまたはポインタになり得る。一例では、具体的に示されていないが、メモリデバイスは、1つまたは複数のリフレッシュサイクルをスチールしてロウハンマ緩和リフレッシュを実行する。
破線226は、タイムブレークを表す。CA212は、228でACTコマンドを示す。一例では、ACTコマンドの後に、230でロウハンマインクリメント(RH INCR)を実行するロウハンマカウンタ214が続く。インクリメントは、メモリコントローラによるアクティブ化コマンドの追跡を表すが、ロウハンマ緩和の追跡の実施に応じて、インクリメントの代わりにデクリメントとすることもできることが理解されるであろう。また、CMD216では、アクティブ化コマンドの後に1つまたは複数の内部動作が続き、232でアクティブ化コマンドを実行する。一例では、メモリデバイスは、234でリフレッシュ218上のアクティブ化コマンドのロウハンマ影響も追跡する。ロウハンマ追跡は、アクティブ化コマンドに付随するアドレスによって示される行でアクティブ化コマンドを実行することに加えて行われることが理解されるであろう。ロウハンマ緩和のために複数のカウンタを追跡するシステムでは、ロウハンマの追跡にカウンタ情報の更新を含めることができる。
破線236は、タイムブレークを表す。CA212は、238で後続のACTコマンドを示す。後続のアクティブ化コマンドは、240でロウハンマカウンタ214に上のRH INCR、242でCMD216上のACT、および244でリフレッシュ218上のRH追跡によって示されているのと同じ動作をトリガできることが観察されるであろう。アクティブ化コマンドが受信されると、メモリコントローラはそのコマンドを追跡できるが、閾値に達しない限り、ロウハンマ緩和をトリガできないことがこの部分から理解されるであろう。
破線246は、タイムブレークを表す。タイムブレーク後、CA212上ではどのようなことでも起こり得て、一例では、ロウハンマ検出へのリーキーバケット手法を実行するシステムにおいて時間閾値に達している。達した時間に応答して、一例では、メモリコントローラは、248でロウハンマカウンタ214上のロウハンマデクリメント(RH DECR)を実行する。
破線250は、タイムブレークを表す。CA212は、252で後続のACTコマンドを示す。後続のアクティブ化コマンドが、ロウハンマ緩和の閾値をトリガすることが観察されるであろう。したがって、254でRH INCRがロウハンマカウンタ254に発生すると、メモリコントローラは追加のリフレッシュコマンドをトリガすることを決定する。CA212上のACTに応答して、CMD216の256で示されるように、メモリデバイスはアクティブ化動作を復号し、リフレッシュ218上の258にあるRH追跡は、内部ロウハンマ追跡を実行する。閾値アクティブ化コマンドに応答して、アクティブ化コマンドの後のある時点で、CA212では、メモリコントローラは、260でロウハンマリフレッシュコマンド(RH REF)を送信する。ロウハンマ状態をトリガしたACTコマンドに隣接して示されているが、リフレッシュコマンドはACTコマンドに直接隣接して送信されてもよいし、送信されなくてもよい。一例では、REFコマンドは、例えば、状態を検出し、REFコマンドをスケジューリングし、そのコマンドをメモリデバイスに送信するためにバッファリングするメモリコントローラ内のロジックによって、ACTコマンドに隣接して送信される。
アクティブ化コマンドがロウハンマ緩和をトリガする場合、CMD216は、262でメモリデバイスによるロウハンマ緩和(RH MIT)選択を示す。ロウハンマ緩和選択は、リフレッシュのために被害行を選択するメモリデバイスを含むことができる。1つまたは複数の被害行の選択に応答して、メモリデバイスは、264でリフレッシュ218上のRH REFによって表されるロウハンマ緩和リフレッシュを実行することができる。リフレッシュは、ホストがメモリデバイスへのアクセスを試みないことをメモリデバイスが保証する唯一の時間であり、この時間によって、メモリデバイスは、リフレッシュカウンタに従う代わりに、ロウハンマ被害に対してリフレッシュを実行することが可能になる。したがって、リフレッシュサイクル中に実行されるロウハンマ緩和リフレッシュは、メモリデバイスによる他の動作またはメモリコントローラによるアクセス試行がないことを保証する動作を提供する。
図3は、ロウハンマ緩和を支援するためにホストからの追加の外部リフレッシュを実装できるメモリサブシステムの一例のブロック図である。システム300は、コンピューティングシステムの要素を表す。システム300は、システム100を含むことができるシステムの一例を提供する。システム300は、メモリコントローラ320およびメモリ330を有するメモリサブシステムを有すると考えることができる。ホスト310は、メモリサブシステムを制御するハードウェアプラットフォームを表す。ホスト310は、メモリ330に格納されたデータに対する要求を生成する1つまたは複数のプロセッサ312(例えば、中央処理装置(CPU)またはグラフィック処理装置(GPU))を含む。
ホスト310は、プロセッサデバイスに統合可能なメモリコントローラ320を含む。メモリコントローラ320は、メモリ330に接続するためのI/O(入力/出力)326を含む。I/Oには、メモリデバイスをホスト310に相互接続するためのコネクタ、信号線、ドライバ、およびその他のハードウェアが含まれる。I/O326は、コマンド(CMD)バス314によって表されるコマンドI/Oおよび、DQ(データ)バス(具体的に図示せず)によるデータI/Oを含むことができる。CMDバス314は、メモリコントローラ320がアクティブ化コマンド(ACT)およびリフレッシュコマンド(REF)を含むコマンドをメモリ330に送信することを可能にするコマンド信号線を含む。
メモリコントローラ320は、プロセッサ312による動作に応答してメモリに対するコマンドを生成するコマンド(CMD)ロジック322を含む。コマンドは、データアクセス用のコマンド(Read、Write、Refresh、またはその他のコマンドなど)、またはコンフィグレーション用のコマンド(モードレジスタコマンドなど)とすることができる。メモリコントローラ320は、一連の動作でコマンドをいつ送信するかをスケジュールするスケジューラ324を含む。スケジューラ324は、既知のタイミングに従ってI/Oのタイミングを制御して、I/Oにエラーがなくなる可能性を高めることができる。タイミングはトレーニングによって設定される。
メモリ330は、個々のメモリデバイスを含むことができるか、またはメモリモジュールを表すことができる。システム300は、メモリ330内のメモリデバイスの2つのランク、ランク[0]およびランク[1]を示す。ランクとは、選択線(例えば、CS信号線)を共有するメモリデバイスの集合またはグループを指す。したがって、ランク内のメモリデバイスは、並列に動作を実行する。ランク[0]およびランク[1]は、N個のDRAMデバイスまたはDRAMを含むように示されている。典型的には、複数のランクを有するシステムは、各ランクに同じ数のDRAMを有する。
ランク[0]のDRAM[0]およびランク[1]のDRAM[0]は、I/O332、制御(CTRL)336、およびレジスタ(REG)334を含むように示されている。そのような構成要素は、他のDRAMにも含まれることが理解されるであろう。I/O332は、メモリコントローラ320のI/O326と同等の接続ハードウェアを表す。I/O332は、DRAMのメモリコントローラ320への接続を可能にする。レジスタ334は、モードレジスタなどの1つまたは複数のコンフィグレーションレジスタを含む、DRAM内の1つまたは複数のレジスタを表す。レジスタ334は、コンフィグレーション情報ならびにコマンドおよびデータ信号線上の信号に応答して、DRAMによる動作モードを決定する情報を格納することができる。一例では、DRAMは、ロウハンマ緩和閾値を示すプログラム可能な値を格納するレジスタ334を含む。
制御ロジック336は、コマンドおよびアクセス動作を復号化し実行するためのDRAM内の制御構成要素を表す。制御336は、メモリコントローラ320によって開始されたアクセスを実行するために必要な内部動作をDRAMに実行させる。一例では、DRAMは、本明細書に記載される内容に従うロウハンマロジックを表すロウハンマ(RH)ロジック338を含む。一例では、ロウハンマロジック338は制御ロジック336の一部である。ロウハンマロジック338は、DRAMがロウハンマ緩和を管理するために、どのようにリフレッシュを実行するかを決定することを可能にする。例えば、ロウハンマロジック338は、リフレッシュサイクルスチーリングを制御して、ロウハンマ緩和を実行することができる。
一例では、メモリコントローラ320は、ロウハンマ緩和の状態を監視するために、1つまたは複数のロウハンマカウンタ(RH CTR)328を含む。一例では、カウンタ328は、メモリ330に送信されたアクティブ化コマンドの数を検出する。メモリ330に送信されるようにスケジュールされたコマンドを追跡することは、ロウハンマ緩和のために追加のリフレッシュが必要になり得るときの良い指標となる。
一例では、メモリコントローラ320は、システム300において所望される追跡粒度のレベルを提供するのに十分な複数のカウンタ328を含む。最も高い粒度はチャネルである。システム300は、第2のチャネルを具体的に示していない。チャネルとは、同じコマンドバスに接続するすべてのメモリデバイスを指す。コマンドバス314は、図示されたすべてのDRAMデバイスに接続し、したがって、単一のチャネルであると仮定される。
DRAMデバイスは、複数のバンク(バンク[0:7])を有するものとして示されている。8つのバンクは一例であり、限定するものではないことが理解されるであろう。他のシステムは、4バンク、16バンク、32バンク、または他の何らかの数のバンクを含み得る。2進数のバンクはアドレス指定の観点からはより単純であるが、動作の目的のためには必須ではなく、任意の数のバンクを使用することができる。バンク340は、バンク番号によって別個にアドレス指定可能な別個のバンクとして利用することができる。一例では、バンク340は、BG0(バンクグループ0)としてバンク[0:3]およびBG1としてバンク[4:7]などのバンクグループに編成される。バンクグループは、代替的に、例えば、バンク[0,2,4,6]を有するBG0であっても、または他の何らかのグループ化であってもよい。バンクグループは、典型的には、別個にアクセスすることができ、例えば、同じバンクグループのバンクへの連続アクセスよりも短いアクセス時間を可能にすることができる。
粒度のより低いレベルはランクレベルとすることができ、各ランクは別個に追跡することができる。追加のリフレッシュコマンドは、アクティブ化コマンドの閾値数を有することが検出されたランクにのみ送信される。粒度の別のレベルは、メモリデバイスダイまたはパッケージのパッケージまたはダイベースとすることができる。そのようなレベルは、メモリコントローラ320による追跡がDRAMデバイスによって実行される追跡と一致するため、システム300のバランスを提供することができる。以前と同様に、追加のリフレッシュは、必要なときに送信されるように制限でき、追加のリフレッシュが必要であると検出されたデバイス(複数可)のみに送信することができる。
より低いレベルの粒度(より細かい粒度)は、メモリ330の特定のDRAM技術のリフレッシュコマンドの粒度に基づくことができる。例えば、様々なDRAM技術により、バンクセット、バンクグループ、またはバンクごとに基づいてリフレッシュを実行することができる。バンクとは、行デコーダおよび列デコーダと共にアドレス指定される行のグループを指す。バンクグループとは、バンクグループアドレスに基づくバンクグループデコーダに基づいて共にアクセスできるバンクのグループを指す。バンクセットは、バンクグループ内の共通のバンクアドレスを有するバンクグループ全体でのバンクの識別を指すことができる。
より細かい粒度の利点は、チップまたはチャネル全体ではなく、影響を受ける領域にのみ追加のリフレッシュコマンドが送信されることである。より細かい粒度の欠点は、カウンタ328などのメモリコントローラ320の追跡ロジックが追加されることである。どのようなレベルの粒度が使用されても、追加のリフレッシュコマンドは、アクティブ化閾値が検出された特定のセグメントのみに送信される。
バンクまたはバンクセットごとにリフレッシュを許可するDRAMデバイスの現在の実装では、共通の行カウンタが存在するため、特定のバンクまたはバンクセットに対する追加のリフレッシュは通常許可されない。記載されているロウハンマ緩和の実装では、DRAMが特定のバンクセットまたはバンクに対する追加のリフレッシュを検出し、それをロウハンマ緩和のために使用することができる、典型的なルールに対する例外を必要とし得る。
図4は、異なるメモリ部分のロウハンマ緩和情報を追跡するための複数のカウンタの一例を示すブロック図である。システム400は、本明細書の任意の例に従ったメモリコントローラの要素を表す。システム400は、コマンドをスケジュールしてメモリデバイスに送信するスケジューラ430を含む。
一例では、システム400は複数のロウハンマカウンタ410を含む。システム400は、N個のカウンタを示し、ここでNは、ロウハンマ状態について追跡される要素の数を表す値である。例えば、ロウハンマ緩和の監視レベルがメモリデバイスダイのレベルで発生する場合、Nはメモリコントローラに接続されているデバイスダイの数に等しくすることができる。
一例では、システム400は、メモリのどの部分が追加のリフレッシュコマンドを送信するかをカウンタ410から決定することができる、ロウハンマデコード420を含む。ロウハンマデコード420は、スケジューラ430が、潜在的なロウハンマ状態を示すカウンタのための追加のリフレッシュをスケジュールすることを保証することができる。追跡されるより細かい粒度により、メモリコントローラがロウハンマ緩和状態を識別するためにより多くのカウンタ410を必要とすることが理解されるであろう。
図5は、ホスト支援ロウハンマ緩和をサポートするシステムのコマンド真理値表で選択されたコマンドの一例を示す。コマンドテーブル700は、本明細書の任意の説明に従ってロウハンマ緩和リフレッシュを実行するメモリデバイスのコマンド符号化の一例を示す。
コマンドテーブル500の場合、コマンドバス信号は、チップ選択用のCS、およびCA[0:13]として識別される複数のCA(コマンド/アドレス)信号を含むことができる。CA信号線の数は、図示されているものより多くても少なくてもよい。信号線の値の凡例は次のとおりである。BG=バンクグループアドレス、BA=バンクアドレス、R=行アドレス、C=列アドレス、BC8=バーストチョップ8、MRA=モードレジスタアドレス、OP=オペコード、CID=チップ識別子、CW=制御ワード、H=ロジックハイ、L=ロジックロー、X=ドントケアまたは信号の状態に関係なく、信号はフロートし得る。V=有効は、任意の有効な信号状態、より具体的には、ハイまたはローを意味する。
ACTは、メモリアレイアクセスで使用できるActivateコマンドを表す。上記で示したように、閾値以上のアクティブ化の数は、ロウハンマイベントを引き起こす可能性がある。一例では、メモリコントローラはアクティブ化の数をカウントし、追加のリフレッシュコマンドを送信して、メモリデバイスがロウハンマ緩和を実行できるように追加のリフレッシュサイクルを提供する。
コマンドテーブル500は、すべての行をリフレッシュするために、すべてをリフレッシュするコマンドのREFを含む。REFコマンドにより、メモリデバイスはリフレッシュカウンタに示された行アドレスに従って行をリフレッシュする。一例では、上記の内容に従って、メモリデバイスは、リフレッシュカウンタから行を順不同でリフレッシュして、ロウハンマイベントによるデータ損失のリスクがある被害行のリフレッシュを実行できる。メモリデバイスは、選択された行のランダム化を実行する。
一例では、コマンドテーブル500は、異なるグループ内の同じバンクをリフレッシュするための同じバンクをリフレッシュするREFsbコマンドを含む。一例では、メモリデバイスは、REFコマンドまたはREFsbコマンドによりスチールされたリフレッシュサイクルとしてロウハンマ緩和リフレッシュを実行できる。一例では、コマンドテーブル500は、メモリデバイスを低電力状態にしてセルフリフレッシュを実行させるセルフリフレッシュエントリのSREコマンドを含む。SREは、REFまたはREFsbとは別のタイプのコマンドであることが理解されるであろう。REFおよびREFsbコマンドは、外部リフレッシュコマンドと呼ぶことができる。
一例では、メモリコントローラによって1つまたは複数のリフレッシュコマンドにタグが付けられ、追加のリフレッシュコマンドまたはロウハンマリフレッシュコマンドとしてマークされる。メモリデバイスはビットを検出し、リフレッシュコマンドがロウハンマ緩和のためのものであると判定することができる。一例では、リフレッシュコマンドは、ロウハンマ緩和を示すために、ヘッダまたは他のビットで拡張することができる。コマンドテーブル500には、領域510によって指定されているように、コマンド符号化に準拠するために有効な信号のみを必要とするビットCA8およびCA9があることが観察されるであろう。したがって、これらのビットは、例えば、メモリコントローラがビットの1つの値を設定してロウハンマ緩和リフレッシュを示し、メモリデバイスがビットの論理値を検出して、それが標準的なリフレッシュコマンドであるか、ロウハンマリフレッシュコマンドであるかを判定するタグとして使用できる。一例では、ビット許容の情報を有するように修正されていても、メモリデバイスの仕様(例えば、ダブルデータレート(DDR)規格のCA8およびCA9など)に従っていないコマンドは、リフレッシュ管理コマンドと考えることができる。
図示されたタグ付けは、1つの可能な例にすぎないことが理解されるであろう。他の方法で、コマンドをロウハンマ緩和用としてタグ付けすることができる。
図6は、ホスト支援ロウハンマ緩和のためのプロセスの一例の流れ図である。プロセス600は、本明細書の任意の例に従ったホスト支援ロウハンマ緩和を有するシステムによって実施することができる。
一例では、メモリコントローラは、602で、メモリデバイスに送信するアクティブ化コマンドがあるかどうかを判定する。アクティブ化コマンドがある場合(602で、「はい」の分岐)、メモリコントローラは604でカウンタをインクリメントすることができる。一例では、アクティブ化コマンドが検出されない場合(602で、「いいえ」の分岐)、メモリコントローラはカウンタをインクリメントしない。
アクティブ化コマンドを確認した後、一例では、メモリコントローラは606でタイマが時間切れかどうかを判定する。一例では、タイマが時間切れになっている場合(606で、「はい」の分岐)、メモリコントローラはカウンタをデクリメントする。そのような実装は、ロウハンマの状態を確認するためのスライディングウィンドウを作成するリーキーバケット実装と呼ぶことができる。リーキーバケット手法では、アクティブ化コマンドの検出によりカウンタがインクリメントされ、タイマの時間切れによりカウンタがデクリメントされる。デクリメントは、タイマの時間切れの頻度に応じて単一のデクリメントにすることも、またはより遅いカウンタの場合は複数の単位とすることもできる。タイマの時間切れが検出されない場合(606で、「いいえ」の分岐)、カウンタは変更されない。
一例では、アクティブ化コマンドおよびタイマの時間切れを確認した後、メモリコントローラは、608でカウンタが、閾値に達したことを示す時間切れの制限を超えているかどうかを判定することができる。閾値に達すると、一例では、メモリコントローラは、610で追加のリフレッシュコマンドを送信し、カウンタをリセットする。一例では、カウンタが閾値に達していない場合、メモリシステムは602でアクティブ化コマンドを監視し続ける。
図7は、ホスト支援ロウハンマ緩和を実装できるメモリサブシステムの一例を示すブロック図である。システム700は、コンピューティングデバイスのプロセッサおよびメモリサブシステムの要素を含む。システム700は、図1のシステム100の一例に従うことができる。
一例では、メモリデバイス740は、メモリデバイスがメモリデバイスの内部でロウハンマ緩和を管理することを可能にするロウハンマロジックを表すロウハンマロジック780を含む。一例では、メモリコントローラ720は、本明細書で提供される任意の例に従ってホスト支援ロウハンマ緩和を提供するロウハンマロジック790を含む。ロウハンマロジック790は、ロウハンマロジック780を介して潜在的な被害行のリフレッシュをメモリデバイス740が実行することを可能にする追加のリフレッシュコマンドをコントローラが送信することを可能にする。
一例では、メモリモジュール770はDIMMを表し、レジスタ(例えば、RDIMM、すなわち、レジスタードDIMM)を含む。一例では、メモリモジュール770は、別個にアドレス指定可能な複数のバッファを含む。RDIMMでは、レジスタはC/Aバスをバッファリングするだけでなく、データ線をバッファリングすることができる。本明細書に記載されるコマンドバス固有のPDA動作は、レジスタまたはバッファまたはレジスタードクロックデバイスの有無にかかわらず、システム700で利用できる。
プロセッサ710は、オペレーティングシステム(OS)およびアプリケーションを実行し得るコンピューティングプラットフォームの処理ユニットを表し、処理ユニットは集合的にメモリのホストまたはユーザと呼ぶことができる。OSおよびアプリケーションは、メモリアクセスに至る動作を実行する。プロセッサ710は、1つまたは複数の別個のプロセッサを含むことができる。各別個のプロセッサには、単一の処理ユニット、マルチコア処理ユニット、またはその組み合わせを含めることができる。処理装置は、CPU(中央処理装置)などのプライマリプロセッサ、GPU(グラフィック処理装置)などの周辺プロセッサ、またはその組み合わせとすることができる。メモリアクセスはまた、ネットワークコントローラまたはハードディスクコントローラなどのデバイスによって開始され得る。このようなデバイスは、一部のシステムのプロセッサと統合され得るか、またはバス(例えば、PCIエクスプレス)、またはそれらの組み合わせを介してプロセッサに接続され得る。システム700は、SOC(システムオンチップ)として実装するか、またはスタンドアロン構成要素で実装できる。
メモリデバイスへの言及は、様々なメモリタイプに適用できる。メモリデバイスは、多くの場合、揮発性メモリ技術を指す。揮発性メモリとは、デバイスへの電力が遮断された場合に状態(およびそれに格納されるデータ)が不定になるメモリである。不揮発性メモリとは、デバイスへの電力が遮断された場合でも状態が確定しているメモリのことである。動的揮発性メモリでは、状態を維持するためにデバイスに格納されているデータをリフレッシュする必要がある。ダイナミック揮発性メモリの一例には、DRAM(ダイナミックランダムアクセスメモリ)、またはシンクロナスDRAM(SDRAM)などの何らかの派生形がある。本明細書で説明されるメモリサブシステムは、DDR4(DDRバージョン4、JESD79、2012年9月にJEDECにより公開された初期仕様)、LPDDR4(低電力DDRバージョン4、JESD209-4、2014年8月にJEDECにより最初に公開される)、WIO2(Wide I/O 2(WideIO2)、JESD229-2、2014年8月にJEDECにより最初に公開される)、HBM(高帯域幅メモリDRAM、JESD235A、2015年11月にJEDECにより最初に公開される)、DDR5(DDRバージョン5、現在JEDECで議論中)、LPDDR5(現在JEDECで議論中)、HBM2((HBMバージョン2)、現在JEDECで議論中)、またはその他またはメモリ技術の組み合わせ、およびそのような仕様の派生物または拡張に基づく技術などの複数のメモリ技術と互換性があり得る。
一例では、揮発性メモリに加えて、または代替的に、メモリデバイスへの言及は、デバイスへの電力が遮断された場合でも状態が確定する不揮発性メモリデバイスを指すことができる。一例では、不揮発性メモリデバイスは、NANDまたはNOR技術などのブロックアドレス可能なメモリデバイスである。したがって、メモリデバイスは、三次元クロスポイントメモリデバイス、他のバイトアドレス指定可能な不揮発性メモリデバイス、またはカルコゲナイド相変化材料(例えば、カルコゲナイドガラス)を使用するメモリデバイスなど、次世代の不揮発性デバイスも含むことができる。一例では、メモリデバイスは、多閾値レベルのNANDフラッシュメモリ、NORフラッシュメモリ、シングルまたはマルチレベルの相変化メモリ(PCM)またはスイッチ付き相変化メモリ(PCMS)、抵抗メモリ、ナノワイヤメモリ、強誘電体トランジスタランダムアクセスメモリ(FeTRAM)、メモリスタ技術を組み込んだ磁気抵抗ランダムアクセスメモリ(MRAM)メモリ、またはスピントランスファトルク(STT)-MRAM、または上記のいずれかの組み合わせ、またはその他のメモリとすることができるか、あるいはそれらを含むことができる。
本明細書で「RAM」または「RAMデバイス」を言及する説明は、揮発性であるか不揮発性であるかにかかわらず、ランダムアクセスを可能にする任意のメモリデバイスに適用することができる。「DRAM」または「DRAMデバイス」を言及する説明は、揮発性ランダムアクセスメモリデバイスを指すことができる。メモリデバイスまたはDRAMは、ダイ自体、1つまたは複数のダイを含むパッケージメモリ製品、またはその両方を指すことができる。一例では、リフレッシュする必要のある揮発性メモリを有するシステムは、不揮発性メモリも含むことができる。
メモリコントローラ720は、システム700用の1つまたは複数のメモリコントローラ回路またはデバイスを表す。メモリコントローラ720は、プロセッサ710による動作の実行に応答して、メモリアクセスコマンドを生成する制御ロジックを表す。メモリコントローラ720は、1つまたは複数のメモリデバイス740にアクセスする。メモリデバイス740は、上記で言及したいずれかに従うDRAMデバイスとすることができる。一例では、メモリデバイス740は、異なるチャネルとして編成および管理され、各チャネルは、複数のメモリデバイスに並列に結合するバスおよび信号線に結合する。各チャネルは独立して動作可能である。したがって、各チャネルは独立してアクセスおよび制御され、タイミング、データ転送、コマンドおよびアドレス交換、およびその他の動作はチャネルごとに別個である。結合とは、電気的結合、通信的結合、物理的結合、またはこれらの組み合わせを指すことができる。物理的結合は直接接触を含むことができる。電気的結合は、構成要素間の電気的な流れを可能にする、または構成要素間の信号伝達を可能にする、またはその両方を可能にするインターフェイスまたは相互接続を含む。通信的結合は、構成要素がデータを交換することを可能にする、有線または無線を含む接続を含む。
一例では、チャネルごとの設定は、別個のモードレジスタまたはその他のレジスタ設定によって制御される。一例では、各メモリコントローラ720は別個のメモリチャネルを管理するが、システム700は単一のコントローラにより管理される複数のチャネルを有するように、または単一のチャネル上に複数のコントローラを有するように構成することができる。一例では、メモリコントローラ720は、同じダイ上に実装されるか、またはプロセッサと同じパッケージスペースに実装されるロジックなど、ホストプロセッサ710の一部である。
メモリコントローラ720は、上記で言及したメモリチャネルなどのメモリバスに結合するためのI/Oインターフェイスロジック722を含む。I/Oインターフェイスロジック722(ならびにメモリデバイス740のI/Oインターフェイスロジック742)は、ピン、パッド、コネクタ、信号線、トレース、またはワイヤ、またはデバイスを接続する他のハードウェア、またはこれらの組み合わせを含むことができる。I/Oインターフェイスロジック722は、ハードウェアインターフェイスを含むことができる。図示されているように、I/Oインターフェイスロジック722は、少なくとも信号線用のドライバ/トランシーバを含む。一般に、集積回路インターフェイス内のワイヤは、パッド、ピン、またはコネクタと結合して、デバイス間の信号線またはトレースまたは他のワイヤをインターフェイスする。I/Oインターフェイスロジック722は、ドライバ、レシーバ、トランシーバ、または終端部、または他の回路または回路の組み合わせを含み、デバイス間で信号線上の信号を交換することができる。信号の交換は、送信または受信の少なくとも1つを含む。メモリコントローラ720からメモリデバイス740のI/O742へI/O722を結合するように示されているが、メモリデバイス740のグループが並列にアクセスされるシステム700の実装では、複数のメモリデバイスがメモリコントローラ720の同じインターフェイスへのI/Oインターフェイスを含むことができることが理解されるであろう。1つまたは複数のメモリモジュール770を含むシステム700の実装では、I/O742は、メモリデバイス自体のインターフェイスハードウェアに加えて、メモリモジュールのインターフェイスハードウェアを含むことができる。他のメモリコントローラ720は、他のメモリデバイス740への別個のインターフェイスを含む。
メモリコントローラ720とメモリデバイス740との間のバスは、メモリコントローラ720をメモリデバイス740に結合する複数の信号線として実装することができる。バスは、典型的には、少なくともクロック(CLK)732、コマンド/アドレス(CMD)734、書き込みデータ(DQ)および読み取りデータ(DQ)736、ならびにゼロ以上の他の信号線738を含み得る。一例では、メモリコントローラ720とメモリとの間のバスまたは接続は、メモリバスと呼ぶことができる。CMDの信号線は、「C/Aバス」(またはADD/CMDバス、またはコマンド(CまたはCMD)およびアドレス(AまたはADD)情報の転送を示す他の何らかの名称)と呼ぶことができ、書き込みおよび読み取りDQの信号線は「データバス」と呼ぶことができる。一例では、独立したチャネルは、異なるクロック信号、C/Aバス、データバス、およびその他の信号線を有する。したがって、システム700は、独立したインターフェイス経路を別個のバスと考えることができるという意味で、複数の「バス」を有すると考えることができる。明示的に示された線に加えて、バスは、ストローブ信号線、警告線、補助線、または他の信号線、またはそれらの組み合わせのうちの少なくとも1つを含むことができることが理解されるであろう。また、メモリコントローラ720とメモリデバイス740との間の接続にシリアルバス技術を使用できることも理解されるであろう。シリアルバス技術の一例としては、8B10B符号化および各方向の単一の差動ペア信号を介した埋め込みクロックによる高速データの送信がある。一例では、CMD734は、複数のメモリデバイスと並列に共有される信号線を表す。一例では、複数のメモリデバイスは、CMD734の符号化コマンド信号線を共有し、それぞれが個々のメモリデバイスを選択するための別個のチップ選択(CS_n)信号線を有する。
システム700の例では、メモリコントローラ720とメモリデバイス740との間のバスは、補助コマンドバスCMD734および書き込みデータおよび読み取りデータDQ736を伝送する補助バスを含むことが理解されるであろう。一例では、データバスは、読み取りデータおよび書き込み/コマンドデータ用の双方向線を含むことができる。別の例では、補助バスDQ736は、ホストからメモリへの書き込みおよびデータのための一方向書き込み信号線を含むことができ、メモリからホストへのデータの読み取りのための一方向線を含むことができる。選択されたメモリ技術およびシステム設計に従って、他の信号738は、ストローブ線DQSなどのバスまたはサブバスに付随し得る。システム700の設計、または設計が複数の実装をサポートする場合の実装に基づいて、データバスは、メモリデバイス740ごとに、より多いまたはより少ない帯域幅を有することができる。例えば、データバスは、x32インターフェイス、x16インターフェイス、x8インターフェイス、またはその他のインターフェイスのいずれかを有するメモリデバイスをサポートすることができる。命名規則「xW」のWは、メモリデバイス740のインターフェイスのインターフェイスサイズまたは幅を指す整数であり、メモリコントローラ720とデータを交換するための信号線の数を表す。メモリデバイスのインターフェイスサイズは、システム700内のチャネルごとに同時に使用できる、または同じ信号線に並列に結合できるメモリデバイスの数に関する制御因子である。一例では、高帯域幅メモリデバイス、ワイドインターフェイスデバイス、または積層メモリ構成、またはそれらの組み合わせは、x128インターフェイス、x256インターフェイス、x512インターフェイス、x1024インターフェイス、または他のデータバスインターフェイス幅などのより幅広いインターフェイスを使用可能にすることができる。
一例では、メモリデバイス740およびメモリコントローラ720は、バーストで、または連続する一連のデータ転送で、データバスを介してデータを交換する。バーストは、バス周波数に関連する転送サイクルの数に対応する。一例では、転送サイクルは、同じクロックまたはストローブ信号エッジ(例えば、立ち上がりエッジ)で発生する転送の全クロックサイクルとすることができる。一例では、システムクロックのサイクルを参照するすべてのクロックサイクルは、複数のユニットインターバル(UI)に分割され、各UIは転送サイクルである。例えば、ダブルデータレート転送は、クロック信号の両方のエッジでトリガする(例えば、立ち上がりおよび立ち下がり)。バーストは、構成された数のUIの間持続でき、これは、レジスタに格納されるコンフィグレーションでもよいし、オンザフライでトリガされるコンフィグレーションでもよい。例えば、8つの連続する一連の転送期間は、バースト長8(BL8)と考えることができ、各メモリデバイス740は、各UIでデータを転送できる。したがって、BL8で動作するx8メモリデバイスは、64ビットのデータを転送することができる([8データ信号線]×[バーストを介して線ごとに転送される8データビット])。この単純な例は単なる例示であり、限定するものではないことが理解されるだろう。
メモリデバイス740は、システム700のメモリリソースを表す。一例では、各メモリデバイス740は別個のメモリダイである。一例では、各メモリデバイス740は、デバイスごとまたはダイごとに複数の(例えば、2つの)チャネルとインターフェイスすることができる。各メモリデバイス740は、デバイスの実装によって決定される帯域幅(例えば、x16またはx8または他の何らかのインターフェイス帯域幅)を有するI/Oインターフェイスロジック742を含む。I/Oインターフェイスロジック742は、メモリデバイスがメモリコントローラ720とインターフェイスすることを可能にする。I/Oインターフェイスロジック742は、ハードウェアインターフェイスを含むことができ、メモリコントローラのI/O722に沿ってもよいが、メモリデバイスの端部にあってもよい。一例では、複数のメモリデバイス740が同じコマンドおよびデータバスに並列に接続される。別の例では、複数のメモリデバイス740が同じコマンドバスに並列に接続され、異なるデータバスに接続される。例えば、システム700は、並列に結合された複数のメモリデバイス740で構成することができ、各メモリデバイスはコマンドに応答し、各内部のメモリリソース760にアクセスする。Write動作の場合、個々のメモリデバイス740は、データワード全体の一部を書き込むことができ、Read動作の場合、個々のメモリデバイス740は、データワード全体の一部をフェッチすることができる。非限定的な例として、特定のメモリデバイスは、それぞれ、ReadまたはWriteトランザクション用の128ビットデータワードの8ビット、または256ビットデータワードの8ビットまたは16ビット(x8またはx16デバイスに依存)を提供または受信することができる。ワードの残りのビットは、他のメモリデバイスによって並列に提供または受信される。
一例では、メモリデバイス740は、コンピューティングデバイスのマザーボードまたはホストシステムプラットフォーム(例えば、プロセッサ710が配置されるPCB(プリント回路基板))上に直接配置される。一例では、メモリデバイス740は、メモリモジュール770に編成することができる。一例では、メモリモジュール770はデュアルインラインメモリモジュール(DIMM)を表す。一例では、メモリモジュール770は、ホストシステムプラットフォームからの別個の回路、別個のデバイス、または別個のボードとすることができる、アクセスまたは制御回路の少なくとも一部を共有する複数のメモリデバイスの他の編成を表す。メモリモジュール770は、複数のメモリデバイス740を含むことができ、メモリモジュールは、それらに配置された包含済みのメモリデバイスへの複数の別個のチャネルのサポートを含むことができる。別の例では、メモリデバイス740は、マルチチップモジュール(MCM)、パッケージオンパッケージ、シリコン貫通ビア(TSV)、または他の技術またはそれらの組み合わせなどの技術によって、メモリコントローラ720と同じパッケージに組み込まれ得る。同様に、一例では、それ自体をメモリコントローラ720と同じパッケージに組み込み得る、メモリモジュール770に複数のメモリデバイス740を組み込み得る。これらおよび他の実装では、メモリコントローラ720はホストプロセッサ710の一部であり得ることが理解されるであろう。
メモリデバイス740はそれぞれ、メモリリソース760を含む。メモリリソース760は、データのメモリ場所または記憶場所の個々のアレイを表す。典型的に、メモリリソース760は、ワード線(行)およびビット線(行内の個々のビット)制御を介してアクセスされるデータの行として管理される。メモリリソース760は、別個のチャネル、ランク、およびメモリバンクとして編成することができる。チャネルは、メモリデバイス740内の記憶場所への独立した制御パスを指し得る。ランクは、複数のメモリデバイスの共通の場所を指し得る(例えば、異なるデバイス内の同じ行アドレス)。バンクは、メモリデバイス740内のメモリ場所のアレイを指し得る。一例では、メモリのバンクは、サブバンク用の共有回路(例えば、ドライバ、信号線、制御ロジック)の少なくとも一部を有するサブバンクに分割され、別個のアドレス指定およびアクセスを可能にする。チャネル、ランク、バンク、サブバンク、バンクグループ、またはメモリ場所の他の組織、およびそれら組織の組み合わせは、物理リソースへの適用において重複する可能性があることが理解されるであろう。例えば、同じ物理メモリの場所に、ランクに属することもできる、特定のバンクとして特定のチャネルを介してアクセスすることができる。したがって、メモリリソースの編成は、排他的な方法ではなく、包括的な方法で理解されるであろう。
一例では、メモリデバイス740は、1つまたは複数のレジスタ744を含む。レジスタ744は、メモリデバイスの動作のためのコンフィグレーションまたは設定を提供する1つまたは複数の記憶装置または記憶場所を表す。一例では、レジスタ744は、制御または管理動作の一部として、メモリコントローラ720によるアクセスのためのデータを格納するメモリデバイス740の記憶場所を提供することができる。一例では、レジスタ744は1つまたは複数のモードレジスタを含む。一例では、レジスタ744は1つまたは複数の多目的レジスタを含む。レジスタ744内の場所のコンフィグレーションは、異なる「モード」で動作するようにメモリデバイス740を構成することができ、コマンド情報は、モードに基づいてメモリデバイス740内の異なる動作をトリガすることができる。追加的または代替的に、異なるモードは、モードに応じてアドレス情報または他の信号線から異なる動作をトリガすることもできる。レジスタ744の設定は、I/O設定のコンフィグレーション(例えば、タイミング、ターミネーションまたはODT(オンダイターミネーション)746、ドライバコンフィグレーション、または他のI/O設定)を示すことができる。
一例では、メモリデバイス740は、I/O742に関連するインターフェイスハードウェアの一部としてODT746を含む。ODT746は上記のように構成でき、特定の信号線へのインターフェイスに適用されるインピーダンスの設定を提供する。一例では、ODT746はDQ信号線に適用される。一例では、ODT746はコマンド信号線に適用される。一例では、ODT746はアドレス信号線に適用される。一例では、ODT746は上記の任意の組み合わせに適用することができる。ODT設定は、メモリデバイスがアクセス動作の選択されたターゲットであるか、非ターゲットデバイスであるかに基づいて変更することができる。ODT746の設定は、終端回線でのシグナリングのタイミングおよび反映に影響を与える可能性がある。ODT746を慎重に制御することにより、印加されるインピーダンスおよび負荷の整合性を向上させ、高速動作を可能にすることができる。ODT746は、I/Oインターフェイス742、722の特定の信号線に適用することができるが、必ずしもすべての信号線に適用されるわけではない。
メモリデバイス740は、メモリデバイス内の内部動作を制御するためのメモリデバイス内の制御ロジックを表すコントローラ750を含む。例えば、コントローラ750は、メモリコントローラ720によって送信されたコマンドを復号化し、コマンドを実行または満たすための内部動作を生成する。コントローラ750は、内部コントローラと呼ぶことができ、ホストのメモリコントローラ720とは別個のものである。コントローラ750は、レジスタ744に基づいて、どのモードが選択されるかを決定し、選択されたモードに基づいてメモリリソース760へのアクセスのための動作または他の動作ための内部実行を構成することができる。コントローラ750は、メモリデバイス740内のビットのルーティングを制御する制御信号を生成して、選択されたモードに適切なインターフェイスを提供し、コマンドを適切なメモリ場所またはアドレスに送る。コントローラ750は、コマンドおよびアドレス信号線で受信したコマンド符号化を復号化することができるコマンドロジック752を含む。したがって、コマンドロジック752は、コマンドデコーダとすることができるか、またはコマンドデコーダを含むことができる。コマンドロジック752を使用すると、メモリデバイスはコマンドを識別し、要求されたコマンドを実行するための内部操作を生成することができる。
再びメモリコントローラ720を参照すると、メモリコントローラ720は、メモリデバイス740に送信するコマンドを生成するロジックまたは回路を表すコマンド(CMD)ロジック724を含む。コマンドの生成は、スケジューリングの前のコマンド、または送信する準備ができているキューに入れられたコマンドの準備を指すことができる。一般に、メモリサブシステムにおけるシグナリングは、メモリデバイスがコマンドを実行すべき1つまたは複数のメモリ位置を指示または選択するために、コマンド内またはコマンドに付随するアドレス情報を含む。メモリデバイス740のトランザクションのスケジューリングに応答して、メモリコントローラ720は、メモリデバイス740にコマンドを実行させるために、I/O722を介してコマンドを発行することができる。一例では、メモリデバイス740のコントローラ750は、メモリコントローラ720からI/O742を介して受信したコマンドおよびアドレス情報を受信および復号化する。受信したコマンドおよびアドレス情報に基づいて、コントローラ750は、メモリデバイス740内のロジックおよび回路の動作のタイミングを制御して、コマンドを実行することができる。コントローラ750は、タイミングおよびシグナリング要件など、メモリデバイス740内の規格または仕様に準拠する役割を果たす。メモリコントローラ720は、アクセスのスケジューリングおよび制御により、規格または仕様への準拠を実装することができる。
メモリコントローラ720は、メモリデバイス740に送信するトランザクションを生成し順序付けるためのロジックまたは回路を表すスケジューラ730を含む。一つの観点から、メモリコントローラ720の主な機能は、メモリデバイス740へのメモリアクセスおよび他のトランザクションをスケジュールすることであると言うことができる。そのようなスケジューリングは、プロセッサ710によるデータの要求を実施し、データの整合性を(例えば、リフレッシュに関連するコマンドなどで)維持するために、トランザクション自体を生成することを含むことができる。トランザクションには、1つまたは複数のコマンドを含めることができ、その結果、クロックサイクルまたは単位間隔などの1つまたは複数のタイミングサイクルにわたってコマンドまたはデータ、あるいはその両方が転送される。トランザクションは、読み取りまたは書き込み、または関連コマンド、またはそれらの組み合わせなどのアクセス用であり、他のトランザクションは、コンフィグレーション、設定、データ完全性、または他のコマンドまたはそれらの組み合わせのためのメモリ管理コマンドを含むことができる。
メモリコントローラ720は、典型的には、システム700の性能を向上させるために、トランザクションの選択および順序付けを可能にするスケジューラ730などのロジックを含む。したがって、メモリコントローラ720は、未処理のトランザクションのうちのどれをメモリデバイス740にどの順序で送信すべきかを選択することができ、これは、典型的には、単純な先入れ先出しアルゴリズムよりもはるかに複雑なロジックで実現される。メモリコントローラ720は、メモリデバイス740へのトランザクションの送信を管理し、トランザクションに関連するタイミングを管理する。一例では、トランザクションは、メモリコントローラ720によって管理され、スケジューラ730を使用してトランザクションをスケジュールする方法を決定する際に使用できる、決定論的タイミングを有する。
一例では、メモリコントローラ720はリフレッシュ(REF)ロジック726を含む。リフレッシュロジック726は、揮発性であり、決定論的状態を保持するためにリフレッシュする必要があるメモリリソースに使用することができる。一例では、リフレッシュロジック726は、リフレッシュの場所、および実行するリフレッシュのタイプを示す。リフレッシュロジック726は、リフレッシュコマンドまたはその組み合わせを送信することによって、メモリデバイス740内のセルフリフレッシュをトリガするか、または自動リフレッシュコマンドと呼ぶことができる外部リフレッシュを実行することができる。一例では、システム700は、すべてのバンクリフレッシュならびにバンクごとのリフレッシュをサポートする。すべてのバンクリフレッシュにより、並列に結合されたすべてのメモリデバイス740内のバンクがリフレッシュされる。バンクごとのリフレッシュにより、特定のメモリデバイス740内の特定のバンクがリフレッシュされる。一例では、メモリデバイス740内のコントローラ750は、メモリデバイス740内にリフレッシュを適用するためのリフレッシュロジック754を含む。一例では、リフレッシュロジック754は、メモリコントローラ720から受信した外部リフレッシュに従ってリフレッシュを実行するための内部動作を生成する。リフレッシュロジック754は、リフレッシュがメモリデバイス740に指示されているかどうか、およびコマンドに応答してどのメモリリソース760をリフレッシュするかを決定することができる。
図8は、ホスト支援ロウハンマ緩和を実装できるコンピューティングシステムの一例を示すブロック図である。システム800は、本明細書の任意の例に従ったコンピューティングデバイスを表し、ラップトップコンピュータ、デスクトップコンピュータ、タブレットコンピュータ、サーバ、ゲームまたはエンターテイメント制御システム、組み込みコンピューティングデバイス、または他の電子デバイスとすることができる。システム800は、システム100に従ったシステムの一例を提供する。
一例では、メモリサブシステム820は、本明細書の任意の例に従ったホスト支援ロウハンマ緩和を可能にするロウハンマロジックを表すロウハンマロジック890を含む。ロウハンマロジックは、メモリデバイスの内部でロウハンマ緩和を管理するために、メモリデバイス内のロジックを含むことができる。一例では、ロウハンマロジック890は、本明細書で提供される任意の例に従ってホスト支援ロウハンマ緩和を提供するために、メモリコントローラ822にロウハンマロジックを含む。ロウハンマロジック890は、コントローラが追加のリフレッシュコマンドを送信することを可能にし、メモリ830がアクティブ化コマンドの数に基づいて潜在的な被害行のリフレッシュを実行できるようにする。
システム800は、システム800に対する命令の処理または実行を提供するために、任意のタイプのマイクロプロセッサ、中央処理装置(CPU)、グラフィック処理装置(GPU)、処理コア、または他の処理ハードウェア、またはそれらの組み合わせを含むことができるプロセッサ810を含む。プロセッサ810は、システム800の全体的な動作を制御し、1つまたは複数のプログラム可能な汎用または専用マイクロプロセッサ、デジタル信号プロセッサ(DSP)、プログラマブルコントローラ、特定用途向け集積回路(ASIC)、プログラマブルロジックデバイス(PLD)、またはそのようなデバイスの組み合わせとすることができるか、または含むことができる。
一例では、システム800は、メモリサブシステム820またはグラフィックスインターフェイス構成要素840など、より高い帯域幅の接続を必要とするシステム構成要素の高速インターフェイスまたは高スループットインターフェイスを表すことができる、プロセッサ810に結合されたインターフェイス812を含む。インターフェイス812は、スタンドアロンの構成要素とすることができる、またはプロセッサダイ上に統合させることができる、インターフェイス回路を表す。インターフェイス812は、回路としてプロセッサダイに統合することができるか、またはシステムオンチップの構成要素として統合することができる。存在する場合、グラフィックスインターフェイス840は、システム800のユーザに視覚表示を提供するためにグラフィックス構成要素にインターフェイスする。グラフィックスインターフェイス840は、スタンドアロン構成要素とすることができるか、またはプロセッサダイまたはシステムオンチップに統合することができる。一例では、グラフィックスインターフェイス840は、ユーザに出力を提供する高精細(HD)ディスプレイを駆動することができる。一例では、ディスプレイはタッチスクリーンディスプレイを含むことができる。一例では、グラフィックスインターフェイス840は、メモリ830に格納されたデータに基づいて、またはプロセッサ810によって実行される動作に基づいて、あるいは両方に基づいてディスプレイを生成する。
メモリサブシステム820は、システム800のメインメモリを表し、プロセッサ810によって実行されるコード、またはルーチンを実行する際に使用されるデータ値のための記憶装置を提供する。メモリサブシステム820は、読み取り専用メモリ(ROM)、フラッシュメモリ、DRAMなどの1つまたは複数のランダムアクセスメモリ(RAM)、または他のメモリデバイス、あるいはそのようなデバイスの組み合わせなど、1つまたは複数のメモリデバイス830を含むことができる。メモリ830は、とりわけ、オペレーティングシステム(OS)832を格納およびホストし、システム800で命令を実行するためのソフトウェアプラットフォームを提供する。さらに、アプリケーション834は、メモリ830のOS832のソフトウェアプラットフォームで実行することができる。アプリケーション834は、1つまたは複数の機能の実行を実行するための独自の動作ロジックを有するプログラムを表す。プロセス836は、OS832または1つまたは複数のアプリケーション834あるいはその組み合わせに補助機能を提供するエージェントまたはルーチンを表す。OS832、アプリケーション834、およびプロセス836は、システム800に機能を提供するソフトウェアロジックを提供する。一例では、メモリサブシステム820は、コマンドを生成してメモリ830に発行するメモリコントローラであるメモリコントローラ822を含む。メモリコントローラ822は、プロセッサ810の物理的な部分、またはインターフェイス812の物理的な部分とすることができることが理解されるであろう。例えば、メモリコントローラ822は、プロセッサダイまたはシステムオンチップに統合されるようなプロセッサ810を有する回路に統合される統合メモリコントローラとすることができる。
具体的に示されていないが、システム800は、メモリバス、グラフィックスバス、インターフェイスバスなどのデバイス間の1つまたは複数のバスまたはバスシステムを含むことができることが理解されるであろう。バスまたは他の信号線は、構成要素を互いに通信可能にまたは電気的に結合するか、または構成要素を通信可能にも電気的にも両方で結合することができる。バスには、物理通信回線、ポイントツーポイント接続、ブリッジ、アダプタ、コントローラ、またはその他の回路、あるいはそれらの組み合わせを含めることができる。バスには、例えば、システムバス、ペリフェラル コンポーネント インターコネクト(PCI)バス、ハイパートランスポートまたは業界標準アーキテクチャ(ISA)バス、小型コンピュータシステムインターフェイス(SCSI)バス、ユニバーサルシリアルバス(USB)、またはその他のバス、あるいはそれらの組み合わせのうちの1つまたは複数を含むことができる。
一例では、システム800は、インターフェイス812に結合することができる、インターフェイス814を含む。インターフェイス814は、インターフェイス812よりも低速のインターフェイスとすることができる。一例では、インターフェイス814は、スタンドアロン構成要素および集積回路を含むことができるインターフェイス回路を表す。一例では、複数のユーザインターフェイス構成要素または周辺構成要素、あるいはその両方がインターフェイス814に結合する。ネットワークインターフェイス850は、システム800に、1つまたは複数のネットワークを介してリモートデバイス(例えば、サーバまたは他のコンピューティングデバイス)と通信する能力を提供する。ネットワークインターフェイス850は、イーサネット(登録商標)アダプタ、無線相互接続構成要素、セルラネットワーク相互接続構成要素、USB(ユニバーサルシリアルバス)、または他の有線規格または無線規格に基づくインターフェイスまたは専用インターフェイスを含むことができる。ネットワークインターフェイス850は、メモリに格納されたデータを送信すること、またはメモリに格納されたデータを受信することを含むことができるリモートデバイスとデータを交換することができる。
一例では、システム800は、1つまたは複数の入力/出力(I/O)インターフェイス860を含む。I/Oインターフェイス860は、ユーザがシステム800と相互作用する1つまたは複数のインターフェイス構成要素(例えば、音声、英数字、触覚/タッチ、または他のインターフェイス)を含むことができる。周辺インターフェイス870は、上記で具体的に言及されていない任意のハードウェアインターフェイスを含むことができる。周辺機器は一般に、システム800に依存して接続するデバイスを指す。依存接続とは、動作を実行し、ユーザが相互作用する、ソフトウェアプラットフォームまたはハードウェアプラットフォーム、あるいはその両方をシステム800が提供する接続である。
一例では、システム800は、データを不揮発的な方法で格納するための記憶装置サブシステム880を含む。一例では、特定のシステム実装で、記憶装置880の少なくとも特定の構成要素は、メモリサブシステム820の構成要素とオーバーラップすることができる。記憶装置サブシステム880は、1つまたは複数の磁気ディスク、ソリッドステートディスク、または光学ベースのディスク、またはそれらの組み合わせなど、不揮発性の方法で大量のデータを格納するための任意の従来の媒体とすることができるか、または含むことができる記憶装置(複数可)884を含む。記憶装置884は、コードまたは命令およびデータ886を永続的状態で保持する(すなわち、システム800への電力供給の遮断にかかわらず、値は保持される)。記憶装置884は、一般に「メモリ」であると考えることができるが、メモリ830は、典型的には、プロセッサ810に命令を提供する実行メモリまたは動作メモリである。記憶装置884は不揮発性であるが、メモリ830は揮発性メモリを含むことができる(すなわち、システム800への電力供給が遮断された場合、データの値または状態は不定である)。一例では、記憶装置サブシステム880は、記憶装置884とインターフェイスするコントローラ882を含む。一例では、コントローラ882は、インターフェイス814またはプロセッサ810の物理的部分であるか、またはプロセッサ810およびインターフェイス814の両方に回路またはロジックを含むことができる。
電源802は、システム800の構成要素に電力を提供する。より具体的には、電源802は、典型的には、システム800の構成要素に電力を供給するために、システム800の1つまたは複数の電力供給804とインターフェイスする。一例では、電力供給804は、壁コンセントに差し込むためのAC-DC(交流から直流)アダプタを含む。そのようなAC電力は、再生可能エネルギー(例えば、太陽光発電)電源802とすることができる。一例では、電源802は、外部AC-DCコンバータなどのDC電源を含む。一例では、電源802または電力供給804は、充電フィールドに近接して充電するための無線充電ハードウェアを含む。一例では、電源802は、内部バッテリまたは燃料電池電源を含むことができる。
図9は、ホスト支援ロウハンマ緩和を実装できるモバイルデバイスの一例を示すブロック図である。システム900は、コンピューティングタブレット、携帯電話またはスマートフォン、ウェアラブルコンピューティングデバイス、または他のモバイルデバイス、あるいは組み込みコンピューティングデバイスなどのモバイルコンピューティングデバイスを表す。特定の構成要素が一般的に示されており、そのようなデバイスのすべての構成要素がシステム900に示されているわけではないことが理解されるであろう。システム900は、システム100に従ったシステムの一例を提供する。
一例では、メモリサブシステム960は、リフレッシュを必要とする任意のメモリ962について本明細書の任意の例に従ったホスト支援ロウハンマ緩和を可能にするロウハンマロジックを表すロウハンマロジック990を含む。ロウハンマロジックは、メモリデバイスの内部でロウハンマ緩和を管理するために、メモリデバイス内のロジックを含むことができる。一例では、ロウハンマロジック990は、本明細書で提供される任意の例に従ってホスト支援ロウハンマ緩和を提供するために、メモリコントローラ964にロウハンマロジックを含む。ロウハンマロジック990は、コントローラが追加のリフレッシュコマンドを送信することを可能にし、メモリ962がアクティブ化コマンドの数に基づいて潜在的な被害行のリフレッシュを実行できるようにする。
デバイス900は、システム900の主な処理動作を実行するプロセッサ910を含む。プロセッサ910は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス、または他の処理手段などの1つまたは複数の物理デバイスを含むことができる。プロセッサ910によって実行される処理動作は、アプリケーションおよびデバイス機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行を含む。処理動作は、人間のユーザまたは他のデバイスとのI/O(入力/出力)に関連する動作、電力管理に関連する動作、システム900を別のデバイスに接続することに関連する動作、またはそれらの組み合わせを含む。処理動作は、音声I/O、ディスプレイI/O、またはその他のインターフェイス、あるいはそれらの組み合わせに関連する動作も含む。プロセッサ910は、メモリに格納されたデータを実行することができる。プロセッサ910は、メモリに格納されたデータを書き込むかまたは編集することができる。
一例では、システム900は1つまたは複数のセンサ912を含む。センサ912は、埋め込みセンサまたは外部センサへのインターフェイス、あるいはそれらの組み合わせを表す。センサ912は、システム900が実装される環境またはデバイスの1つまたは複数の状態を、システム900が監視または検出することを可能にする。センサ912は、環境センサ(温度センサ、動作検出器、光検出器、カメラ、化学センサ(例えば、一酸化炭素センサ、二酸化炭素センサ、または他の化学センサ)など)、圧力センサ、加速度計、ジャイロスコープ、医学または生理学センサ(例えば、生理学的属性を検出するためのバイオセンサ、心拍数モニタ、またはその他のセンサ)、またはその他のセンサ、またはそれらの組み合わせを含むことができる。センサ912は、ユーザの特徴を検出または認識する指紋認識システム、顔検出または認識システム、または他のシステムなどの生体認証システム用のセンサも含むことができる。センサ912は幅広く理解されるべきであり、システム900で実装できる多くの異なるタイプのセンサを制限するものではない。一例では、1つまたは複数のセンサ912は、プロセッサ910と統合されたフロントエンド回路を介してプロセッサ910に結合する。一例では、1つまたは複数のセンサ912は、システム900の別の構成要素を介してプロセッサ910に結合する。
一例では、システム900は、音声機能をコンピューティングデバイスに提供することに関連するハードウェア(例えば、音声ハードウェアおよび音声回路)およびソフトウェア(例えば、ドライバ、コーデック)構成要素を表す音声サブシステム920を含む。音声機能は、スピーカまたはヘッドフォン出力、ならびにマイクロフォン入力を含むことができる。そのような機能のためのデバイスは、システム900に統合するか、またはシステム900に接続することができる。一例では、ユーザは、プロセッサ910によって受信および処理される音声コマンドを提供することにより、システム900と相互作用する。
ディスプレイサブシステム930は、ユーザに提示するための視覚表示を提供するハードウェア(例えば、ディスプレイデバイス)およびソフトウェア構成要素(例えば、ドライバ)を表す。一例では、ディスプレイは、ユーザがコンピューティングデバイスと相互作用するための触覚構成要素またはタッチスクリーン要素を含む。ディスプレイサブシステム930は、ユーザにディスプレイを提供するために使用される特定のスクリーンまたはハードウェアデバイスを含む、ディスプレイインターフェイス932を含む。一例では、ディスプレイインターフェイス932は、ディスプレイに関連する少なくともいくつかの処理を実行するプロセッサ910(グラフィックプロセッサなど)とは別個のロジックを含む。一例では、ディスプレイサブシステム930は、出力および入力の両方をユーザに提供するタッチスクリーンデバイスを含む。一例では、ディスプレイサブシステム930は、出力をユーザに提供する高精細(HD)または超高精細(UHD)ディスプレイを含む。一例では、ディスプレイサブシステムは、タッチスクリーンディスプレイを含むか、それを駆動する。一例では、ディスプレイサブシステム930は、メモリに格納されたデータに基づいて、またはプロセッサ910によって実行される動作に基づいて、あるいはその両方に基づいて、表示情報を生成する。
I/Oコントローラ940は、ユーザとの相互作用に関連するハードウェアデバイスおよびソフトウェア構成要素を表す。I/Oコントローラ940は、音声サブシステム920またはディスプレイサブシステム930、あるいはその両方の一部であるハードウェアを管理するように動作することができる。さらに、I/Oコントローラ940は、ユーザがシステムと相互作用することができるシステム900に接続する追加のデバイスのための接続ポイントを示す。例えば、システム900に接続できるデバイスは、マイクロフォンデバイス、スピーカまたはステレオシステム、ビデオシステムまたはその他のディスプレイデバイス、キーボードまたはキーパッドデバイス、あるいはカードリーダまたはその他のデバイスなどの特定のアプリケーションで使用するためのその他のI/Oデバイスを含むことができる。
上述したように、I/Oコントローラ940は、音声サブシステム920またはディスプレイサブシステム930またはその両方と相互作用することができる。例えば、マイクロフォンまたは他の音声デバイスを介した入力は、システム900の1つまたは複数のアプリケーションまたは機能に入力またはコマンドを提供することができる。さらに、ディスプレイ出力の代わりに、またはディスプレイ出力に加えて、音声出力を提供することができる。別の例では、ディスプレイサブシステムがタッチスクリーンを含む場合、ディスプレイデバイスは、I/Oコントローラ940によって少なくとも部分的に管理できる入力デバイスとしても機能する。I/Oコントローラ940によって管理されるI/O機能を提供するために、システム900上に追加のボタンまたはスイッチが存在する場合もある。
一例では、I/Oコントローラ940は、加速度計、カメラ、光センサまたは他の環境センサ、ジャイロスコープ、全地球測位システム(GPS)、またはシステム900に含めることができる他のハードウェア、あるいはセンサ912などのデバイスを管理する。入力は、システムの動作に影響を与える環境入力(ノイズのフィルタリング、輝度検出用のディスプレイの調整、カメラのフラッシュの適用、またはその他の機能など)をシステムに提供するだけでなく、ユーザとの直接的な相互作用の一部とすることができる。
一例では、システム900は、バッテリ電力使用量、バッテリの充電、および省電力動作に関連する機能を管理する電力管理950を含む。電力管理950は、システム900の構成要素に電力を供給する電源952からの電力を管理する。一例では、電源952は、壁コンセントに差し込むためのAC-DC(交流から直流)アダプタを含む。そのようなAC電力は、再生可能エネルギー(例えば、太陽光発電、モーションベースの電力)とすることができる。一例では、電源952は、外部AC-DCコンバータなどのDC電源によって提供することができるDC電力のみを含む。一例では、電源952は、充電フィールドに近接して充電するための無線充電ハードウェアを含む。一例では、電源952は、内部バッテリまたは燃料電池電源を含むことができる。
メモリサブシステム960は、システム900に情報を格納するためのメモリデバイス(複数可)962を含む。メモリサブシステム960は、不揮発性メモリデバイス(メモリデバイスへの電力供給が遮断された場合でも状態は変化しない)または揮発性メモリデバイス(メモリデバイスへの電力供給が遮断された場合、状態は不定)、あるいはそれらの組み合わせを含むことができる。メモリ960は、アプリケーションデータ、ユーザデータ、音楽、写真、文書、または他のデータ、ならびにシステム900のアプリケーションおよび機能の実行に関連するシステムデータ(長期的でも一時的でも)を格納することができる。一例では、メモリサブシステム960は、メモリコントローラ964(システム900の制御の一部と考えることができ、プロセッサ910の一部と考えられる可能性がある)を含む。メモリコントローラ964は、メモリデバイス962へのアクセスを制御するコマンドを生成および発行するスケジューラを含む。
接続機能970は、システム900が外部デバイスと通信することを可能にするためのハードウェアデバイス(例えば、無線コネクタまたは有線コネクタおよび通信ハードウェア、または有線ハードウェアおよび無線ハードウェアの組み合わせ)およびソフトウェア構成要素(例えば、ドライバ、プロトコルスタック)を含む。外部デバイスは、他のコンピューティングデバイス、無線アクセスポイントまたはベースステーション、ならびにヘッドセット、プリンタ、またはその他のデバイスなどの周辺機器などの別個のデバイスにすることもできる。一例では、システム900は、メモリに記憶するために、またはディスプレイデバイスに表示するために、外部デバイスとデータを交換する。交換されたデータには、データを読み取り、書き込み、または編集するために、メモリに格納されるデータ、または既にメモリに格納されているデータを含めることができる。
接続機能970は、複数の異なるタイプの接続機能を含めることができる。一般化するために、システム900は、セルラ接続機能972および無線接続機能974と共に示される。セルラ接続機能972は、一般に、GSM(登録商標)(移動通信用グローバルシステム)または変形物もしくは派生物、CDMA(コード分割多重アクセス)または変形物もしくは派生物、TDM(時分割多重)または変形物もしくは派生物、LTE(ロングタームエボリューション、「4G」とも呼ばれる)、またはその他のセルラサービス規格を介して提供されるなど、無線通信事業者によって提供されるセルラネットワーク接続機能を指す。無線接続機能974は、セルラではない無線接続機能を指し、パーソナルエリアネットワーク(Bluetooth(登録商標)など)、ローカルエリアネットワーク(WiFiなど)、ワイドエリアネットワーク(WiMaxなど)、またはその他の無線通信、あるいはそれらの組み合わせを含めることができる。無線通信とは、非固体媒体を介した変調電磁放射の使用によるデータの転送を指す。有線通信は、固定通信媒体を介して行われる。
周辺接続980は、ハードウェアインターフェイスおよびコネクタ、ならびに周辺接続を行うためのソフトウェア構成要素(例えば、ドライバ、プロトコルスタック)を含む。システム900は、他のコンピューティングデバイスへの(「外へ」982)周辺デバイスとすることも、システム900に接続される周辺デバイス(「外から」984)を有することもできることが理解されるであろう。デバイス900は通常、システム900上のコンテンツの管理(例えば、ダウンロード、アップロード、変更、同期)などの目的で他のコンピューティングデバイスに接続するための「ドッキング」コネクタを有する。さらに、ドッキングコネクタは、システム900が、例えば、オーディオビジュアルまたは他のシステムへのコンテンツ出力を制御することを可能にする特定の周辺機器に、システム900を接続することを可能にすることができる。
専用ドッキングコネクタまたは他の専用接続ハードウェアに加えて、システム900は、一般的なまたは規格に基づくコネクタを介して周辺接続980を行うことができる。一般的なタイプには、ユニバーサルシリアルバス(USB)コネクタ(複数の異なるハードウェアインターフェイスのいずれかを含むことがきる)、ミニディスプレイポート(MDP)を含むディスプレイポート、高精細度マルチメディアインターフェイス(HDMI(登録商標))、またはその他のタイプが含まれる。
一般に、本明細書の説明に関して、一例では、ダイナミックランダムアクセスメモリ(DRAM)デバイスが、複数行のメモリを有するメモリアレイおよび、アクティブ化コマンドの閾値数の受信に応答して、メモリコントローラが、リフレッシュウィンドウ内の複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、DRAMデバイスが、超過したリフレッシュコマンドに応答して、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含むコマンドを、関連するメモリコントローラから受信する入力/出力(I/O)ハードウェアを含む。
一例では、アクティブ化の閾値数の受信は、特定の時間ウィンドウ内でのアクティブ化の閾値数の受信を含む。一例では、特定の時間ウィンドウ内でのアクティブ化の閾値数の受信がスライディングウィンドウを有し、各アクティブ化コマンドがカウントを増加させ、時間がカウントを減少させる。一例では、アクティブ化コマンドの閾値数が、チャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する。一例では、アクティブ化コマンドの閾値数が、バンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する。一例では、超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む。
一般に、本明細書の説明に関連して、一例では、メモリコントローラは、複数行のメモリを有するメモリデバイスに送信するコマンドをキューに入れるバッファ、メモリデバイスに対するアクティブ化コマンドの数を追跡するカウンタ、およびアクティブ化コマンドの閾値数の検出に応答して、入力/出力(I/O)ハードウェアが、リフレッシュウィンドウ内の行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、超過したリフレッシュコマンドが、メモリデバイスをトリガして、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含むコマンドをメモリデバイスに送信するI/Oハードウェアを含む。
一例では、アクティブ化の閾値数の検出が、特定の時間ウィンドウ内でのアクティブ化の閾値数の検出を含む。一例では、特定の時間ウィンドウ内でのアクティブ化の閾値数の検出がスライディングウィンドウを有し、各アクティブ化コマンドがカウンタを増加させ、時間がカウンタを減少させる。一例では、アクティブ化コマンドの閾値数が、メモリデバイスを含む複数のメモリデバイスのチャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する。一例では、アクティブ化コマンドの閾値数が、メモリデバイスのバンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する。一例では、超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む。
一般に、本明細書の説明に関連して、一例では、システムは、複数行のメモリを有する複数のダイナミックランダムアクセスメモリ(DRAM)デバイスと、複数のDRAMデバイスに結合されたメモリコントローラであって、メモリデバイスに対するアクティブ化コマンドの数を追跡するカウンタを含むメモリコントローラと、複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含む複数のコマンドをメモリデバイスに送信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の検出に応答して、I/Oハードウェアが、リフレッシュウィンドウ内の行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、超過したリフレッシュコマンドが、DRAMデバイスをトリガして、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、I/Oハードウェアとを含む。
一例では、アクティブ化の閾値数の検出が、特定の時間ウィンドウ内でのアクティブ化の閾値数の検出を含む。一例では、特定の時間ウィンドウ内でのアクティブ化の閾値数の検出がスライディングウィンドウを有し、各アクティブ化コマンドがカウンタを増加させ、時間がカウンタを減少させる。一例では、アクティブ化コマンドの閾値数が、DRAMデバイスのチャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する。一例では、アクティブ化コマンドの閾値数が、DRAMデバイスごとに、アクティブ化コマンドの閾値数を有する。一例では、アクティブ化コマンドの閾値数が、特定のDRAMデバイスのバンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する。一例では、超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む。一例では、システムは、メモリコントローラに結合されたホストプロセッサデバイス、ホストプロセッサに通信可能に結合されたディスプレイ、ホストプロセッサに通信可能に結合されたネットワークインターフェイス、またはシステムに電力を供給するバッテリのうちの1つまたは複数を含む。
本明細書に示される流れ図は、様々なプロセスアクションのシーケンスの例を提供する。流れ図は、ソフトウェアまたはファームウェアルーチン、ならびに物理的な動作によって実行される動作を示すことができる。流れ図は、ハードウェアおよび/またはソフトウェアで実装できる、有限状態機械(FSM)の状態の実装の一例を示すことができる。特定のシーケンスまたは順序で示されているが、特に明記しない限り、アクションの順序は変更できる。したがって、図示された図表は単なる例として理解されるべきであり、プロセスは異なる順序で実行でき、いくつかのアクションは並列に実行することができる。さらに、1つまたは複数のアクションを省略でき、したがって、すべての実装がすべてのアクションを実行するわけではない。
様々な動作または機能が本明細書に記載されている限り、それらはソフトウェアコード、命令、コンフィグレーション、および/またはデータとして記載または定義することができる。コンテンツは、直接実行可能(「オブジェクト」または「実行可能」形式)、ソースコード、または差分コード(「デルタ」または「パッチ」コード)にすることができる。本明細書に記載されているソフトウェアコンテンツは、コンテンツが格納された製品を介して、または通信インターフェイスを介してデータを送信するための通信インターフェイスを動作させる方法を介して提供することができる。機械可読記憶媒体は、記述された機能または動作を機械に実行させることができ、記録可能/記録不可能なメディア(例えば、読み取り専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど)などの機械(例えば、コンピューティングデバイス、電子システムなど)によってアクセス可能な形式で情報を格納する任意の機構を含む。通信インターフェイスは、メモリバスインターフェイス、プロセッサバスインターフェイス、インターネット接続、ディスクコントローラなど、別のデバイスと通信するためのハードワイヤード、無線、光などの媒体のいずれかとインターフェイスする任意の機構を含む。通信インターフェイスは、ソフトウェアコンテンツを記述するデータ信号を提供するために、コンフィグレーションパラメータを提供すること、および/または通信インターフェイスを準備する信号を送信することによって構成することができる。通信インターフェイスは、通信インターフェイスに送信される1つまたは複数のコマンドまたは信号を介してアクセスすることができる。
本明細書に記載される様々な構成要素は、記載される動作または機能を実行するための手段とすることができる。本書に記載される各構成要素は、ソフトウェア、ハードウェア、またはこれらの組み合わせを含む。構成要素は、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア(例えば、特定用途向けハードウェア、特定用途向け集積回路(ASIC)、デジタルシグナルプロセッサ(DSP)など)、組み込みコントローラ、ハードワイヤード回路などとして実装することができる。
本明細書に記載される内容に加えて、開示される内容および本発明の実装に対して、それらの範囲から逸脱することなく様々な修正を行うことができる。したがって、本明細書の例示および例は、限定的な意味ではなく、例示的な意味で解釈されるべきである。本発明の範囲は、以下の特許請求の範囲を参照することによってのみ測定されるべきである。(項目1)
ダイナミックランダムアクセスメモリ(DRAM)デバイスであって、
複数行のメモリを有するメモリアレイと、
複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含むコマンドを、関連するメモリコントローラから受信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の受信に応答して、上記メモリコントローラが、リフレッシュウィンドウ内の上記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、上記DRAMデバイスが、上記超過したリフレッシュコマンドに応答して、ロウハンマ(row hammer)リフレッシュを実行し、潜在的な攻撃行(aggressor row)の潜在的な被害行(victim row)をリフレッシュする、入力/出力(I/O)ハードウェアとを
備える、DRAMデバイス。
(項目2)
上記アクティブ化の閾値数の受信が、特定の時間ウィンドウ内での上記アクティブ化の閾値数の受信を含む、項目1に記載のDRAMデバイス。
(項目3)
上記特定の時間ウィンドウ内の上記アクティブ化の閾値数の受信がスライディングウィンドウを有し、各アクティブ化コマンドがカウントを増加させ、時間が上記カウントを減少させる、項目2に記載のDRAMデバイス。
(項目4)
上記アクティブ化コマンドの閾値数が、チャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する、項目1に記載のDRAMデバイス。
(項目5)
上記アクティブ化コマンドの閾値数が、バンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する、項目1に記載のDRAMデバイス。
(項目6)
上記超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、項目1に記載のDRAMデバイス。
(項目7)
メモリコントローラであって、
複数行のメモリを有するメモリデバイスに送信するコマンドをキューに入れるバッファと、
上記メモリデバイスに対するアクティブ化コマンドの数を追跡するカウンタと、
複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含むコマンドを上記メモリデバイスに送信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の検出に応答して、上記I/Oハードウェアが、リフレッシュウィンドウ内の上記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、上記超過したリフレッシュコマンドが、上記メモリデバイスをトリガして、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、入力/出力(I/O)ハードウェアとを
備える、メモリコントローラ。
(項目8)
上記アクティブ化の閾値数の検出が、特定の時間ウィンドウ内の上記アクティブ化の閾値数の検出を含む、項目7に記載のメモリコントローラ。
(項目9)
上記特定の時間ウィンドウ内での上記アクティブ化の閾値数の検出がスライディングウィンドウを有し、各アクティブ化コマンドがカウンタを増加させ、時間が上記カウンタを減少させる、項目8に記載のメモリコントローラ。
(項目10)
上記アクティブ化コマンドの閾値数が、メモリデバイスを含む複数のメモリデバイスのチャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する、項目7に記載のメモリコントローラ。
(項目11)
上記アクティブ化コマンドの閾値数が、上記メモリデバイスのバンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する、項目7に記載のメモリコントローラ。
(項目12)
上記超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、項目7に記載のメモリコントローラ。
(項目13)
システムであって、
複数のメモリ行を有する複数のダイナミックランダムアクセスメモリ(DRAM)デバイスと、
上記複数のDRAMデバイスに結合されたメモリコントローラであって、上記メモリコントローラが、
上記メモリデバイスに対するアクティブ化コマンドの数を追跡するカウンタと、
複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含む複数のコマンドを上記メモリデバイスに送信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の検出に応答して、上記I/Oハードウェアが、リフレッシュウィンドウ内の上記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、上記超過したリフレッシュコマンドが、DRAMデバイスをトリガして、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、入力/出力(I/O)ハードウェアとを含む、メモリコントローラとを
備えるシステム。
(項目14)
上記アクティブ化の閾値数の検出が、特定の時間ウィンドウ内での上記アクティブ化の閾値数の検出を含む、項目13に記載のシステム。
(項目15)
上記特定の時間ウィンドウ内での上記アクティブ化の閾値数の検出がスライディングウィンドウを有し、各アクティブ化コマンドがカウンタを増加させ、時間が上記カウンタを減少させる、項目14に記載のシステム。
(項目16)
上記アクティブ化コマンドの閾値数が、DRAMデバイスのチャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する、項目13に記載のシステム。
(項目17)
上記アクティブ化コマンドの閾値数が、DRAMデバイスごとに、アクティブ化コマンドの閾値数を有する、項目13に記載のシステム。
(項目18)
上記アクティブ化コマンドの閾値数が、特定のDRAMデバイスのバンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する、項目13に記載のシステム。
(項目19)
上記超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、項目13に記載のシステム。
(項目20)
上記メモリコントローラに結合されたホストプロセッサデバイス、
ホストプロセッサに通信可能に結合されたディスプレイ、
ホストプロセッサに通信可能に結合されたネットワークインターフェイス、または
上記システムに電力を供給するバッテリ
のうちの1つまたは複数をさらに備える、項目13に記載のシステム。
ダイナミックランダムアクセスメモリ(DRAM)デバイスであって、
複数行のメモリを有するメモリアレイと、
複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含むコマンドを、関連するメモリコントローラから受信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の受信に応答して、上記メモリコントローラが、リフレッシュウィンドウ内の上記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、上記DRAMデバイスが、上記超過したリフレッシュコマンドに応答して、ロウハンマ(row hammer)リフレッシュを実行し、潜在的な攻撃行(aggressor row)の潜在的な被害行(victim row)をリフレッシュする、入力/出力(I/O)ハードウェアとを
備える、DRAMデバイス。
(項目2)
上記アクティブ化の閾値数の受信が、特定の時間ウィンドウ内での上記アクティブ化の閾値数の受信を含む、項目1に記載のDRAMデバイス。
(項目3)
上記特定の時間ウィンドウ内の上記アクティブ化の閾値数の受信がスライディングウィンドウを有し、各アクティブ化コマンドがカウントを増加させ、時間が上記カウントを減少させる、項目2に記載のDRAMデバイス。
(項目4)
上記アクティブ化コマンドの閾値数が、チャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する、項目1に記載のDRAMデバイス。
(項目5)
上記アクティブ化コマンドの閾値数が、バンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する、項目1に記載のDRAMデバイス。
(項目6)
上記超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、項目1に記載のDRAMデバイス。
(項目7)
メモリコントローラであって、
複数行のメモリを有するメモリデバイスに送信するコマンドをキューに入れるバッファと、
上記メモリデバイスに対するアクティブ化コマンドの数を追跡するカウンタと、
複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含むコマンドを上記メモリデバイスに送信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の検出に応答して、上記I/Oハードウェアが、リフレッシュウィンドウ内の上記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、上記超過したリフレッシュコマンドが、上記メモリデバイスをトリガして、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、入力/出力(I/O)ハードウェアとを
備える、メモリコントローラ。
(項目8)
上記アクティブ化の閾値数の検出が、特定の時間ウィンドウ内の上記アクティブ化の閾値数の検出を含む、項目7に記載のメモリコントローラ。
(項目9)
上記特定の時間ウィンドウ内での上記アクティブ化の閾値数の検出がスライディングウィンドウを有し、各アクティブ化コマンドがカウンタを増加させ、時間が上記カウンタを減少させる、項目8に記載のメモリコントローラ。
(項目10)
上記アクティブ化コマンドの閾値数が、メモリデバイスを含む複数のメモリデバイスのチャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する、項目7に記載のメモリコントローラ。
(項目11)
上記アクティブ化コマンドの閾値数が、上記メモリデバイスのバンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する、項目7に記載のメモリコントローラ。
(項目12)
上記超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、項目7に記載のメモリコントローラ。
(項目13)
システムであって、
複数のメモリ行を有する複数のダイナミックランダムアクセスメモリ(DRAM)デバイスと、
上記複数のDRAMデバイスに結合されたメモリコントローラであって、上記メモリコントローラが、
上記メモリデバイスに対するアクティブ化コマンドの数を追跡するカウンタと、
複数のアクティブ化コマンドおよび複数のリフレッシュコマンドを含む複数のコマンドを上記メモリデバイスに送信する入力/出力(I/O)ハードウェアであって、アクティブ化コマンドの閾値数の検出に応答して、上記I/Oハードウェアが、リフレッシュウィンドウ内の上記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えて、超過したリフレッシュコマンドを送信し、上記超過したリフレッシュコマンドが、DRAMデバイスをトリガして、ロウハンマリフレッシュを実行し、潜在的な攻撃行の潜在的な被害行をリフレッシュする、入力/出力(I/O)ハードウェアとを含む、メモリコントローラとを
備えるシステム。
(項目14)
上記アクティブ化の閾値数の検出が、特定の時間ウィンドウ内での上記アクティブ化の閾値数の検出を含む、項目13に記載のシステム。
(項目15)
上記特定の時間ウィンドウ内での上記アクティブ化の閾値数の検出がスライディングウィンドウを有し、各アクティブ化コマンドがカウンタを増加させ、時間が上記カウンタを減少させる、項目14に記載のシステム。
(項目16)
上記アクティブ化コマンドの閾値数が、DRAMデバイスのチャネルごとまたはランクごとに、アクティブ化コマンドの閾値数を有する、項目13に記載のシステム。
(項目17)
上記アクティブ化コマンドの閾値数が、DRAMデバイスごとに、アクティブ化コマンドの閾値数を有する、項目13に記載のシステム。
(項目18)
上記アクティブ化コマンドの閾値数が、特定のDRAMデバイスのバンクごとまたはバンクグループごとに、アクティブ化コマンドの閾値数を有する、項目13に記載のシステム。
(項目19)
上記超過したリフレッシュコマンドが、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、項目13に記載のシステム。
(項目20)
上記メモリコントローラに結合されたホストプロセッサデバイス、
ホストプロセッサに通信可能に結合されたディスプレイ、
ホストプロセッサに通信可能に結合されたネットワークインターフェイス、または
上記システムに電力を供給するバッテリ
のうちの1つまたは複数をさらに備える、項目13に記載のシステム。
Claims (13)
- ダイナミックランダムアクセスメモリ(DRAM)デバイスであって、
通常動作中にリフレッシュされるメモリの行と、
受信したアクティブ化コマンドのカウントにより示されるように、メモリの前記行への高いアクセスの期間において追加のリフレッシュコマンドを受信するための入力/出力(I/O)ハードウェアであって、前記追加のリフレッシュコマンドは、リフレッシュウィンドウ内でメモリの前記行をリフレッシュするために必要なリフレッシュコマンドの数を超えており、前記追加のリフレッシュコマンドは、リフレッシュのためのアドレスを内部的に示す前記DRAMデバイスを含む、リフレッシュを内部的に管理する前記DRAMデバイスに対する前記リフレッシュウィンドウ中の追加のリフレッシュ時間を提供する、入力/出力(I/O)ハードウェアと
を備える、DRAMデバイス。 - 前記I/Oハードウェアは、バンクごとのアクティブ化コマンドの閾値数に応答して前記追加のリフレッシュコマンドを受信する、請求項1に記載のDRAMデバイス。
- 前記I/Oハードウェアは、スライディング時間ウィンドウ内でのアクティブ化コマンドの閾値数に応答して前記追加のリフレッシュコマンドを受信する、請求項1に記載のDRAMデバイス。
- 各アクティブ化コマンドの受信はカウントを増加させ、時間が前記カウントを減少させる、請求項3に記載のDRAMデバイス。
- 前記追加のリフレッシュコマンドは、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、請求項1から4のいずれか一項に記載のDRAMデバイス。
- 前記タグは、リフレッシュコマンド符号化の未使用ビットを含む、請求項5に記載のDRAMデバイス。
- 前記アクティブ化コマンドの受信を追跡する前記DRAM内のカウンタ
をさらに備える、請求項1から6のいずれか一項に記載のDRAMデバイス。 - メモリコントローラであって、
メモリの複数行を有するダイナミックランダムアクセスメモリ(DRAM)デバイスに送信するコマンドをキューに入れるバッファと、
アクティブ化コマンドの閾値数を前記DRAMデバイスに送信したことに応答して、追加のリフレッシュコマンドを送信する入力/出力(I/O)ハードウェアであって、前記追加のリフレッシュコマンドは、リフレッシュウィンドウ内のメモリの前記複数行をリフレッシュするために必要なリフレッシュコマンドの数を超えており、前記追加のリフレッシュコマンドは、リフレッシュのためのアドレスを内部的に示す前記DRAMデバイスを含む、リフレッシュを内部的に管理する前記DRAMデバイスに対する前記リフレッシュウィンドウ間の追加のリフレッシュ時間を提供する、入力/出力(I/O)ハードウェアと
を備える、メモリコントローラ。 - 前記閾値数は、バンクごとのアクティブ化コマンドの数を含む、請求項8に記載のメモリコントローラ。
- アクティブ化コマンドの前記閾値数は、スライディング時間ウィンドウ内でのアクティブ化コマンドの閾値数を含む、請求項8に記載のメモリコントローラ。
- 前記追加のリフレッシュコマンドは、ロウハンマリフレッシュ用であることを示すタグを有するリフレッシュコマンドを含む、請求項8から10のいずれか一項に記載のメモリコントローラ。
- 前記アクティブ化コマンドの受信を追跡する前記メモリコントローラ内のカウンタ
をさらに備える、請求項8から11のいずれか一項に記載のメモリコントローラ。 - 請求項1から7のいずれか一項に記載のダイナミックランダムアクセスメモリ(DRAM)デバイスと、
前記DRAMデバイスに結合されたメモリコントローラと
を備える、システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/370,578 US10950288B2 (en) | 2019-03-29 | 2019-03-29 | Refresh command control for host assist of row hammer mitigation |
US16/370,578 | 2019-03-29 | ||
JP2020019978A JP7456083B2 (ja) | 2019-03-29 | 2020-02-07 | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020019978A Division JP7456083B2 (ja) | 2019-03-29 | 2020-02-07 | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023171848A true JP2023171848A (ja) | 2023-12-05 |
Family
ID=67299403
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020019978A Active JP7456083B2 (ja) | 2019-03-29 | 2020-02-07 | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 |
JP2023164191A Pending JP2023171848A (ja) | 2019-03-29 | 2023-09-27 | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020019978A Active JP7456083B2 (ja) | 2019-03-29 | 2020-02-07 | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 |
Country Status (5)
Country | Link |
---|---|
US (4) | US10950288B2 (ja) |
JP (2) | JP7456083B2 (ja) |
KR (2) | KR20200115115A (ja) |
CN (1) | CN111755047A (ja) |
DE (1) | DE102020104367A1 (ja) |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324398B2 (en) | 2013-02-04 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
US9047978B2 (en) | 2013-08-26 | 2015-06-02 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
JP2015219938A (ja) | 2014-05-21 | 2015-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
JP2017182854A (ja) | 2016-03-31 | 2017-10-05 | マイクロン テクノロジー, インク. | 半導体装置 |
FR3066842B1 (fr) * | 2017-05-24 | 2019-11-08 | Upmem | Logique de correction de row hammer pour dram avec processeur integre |
US10580475B2 (en) | 2018-01-22 | 2020-03-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US10726903B2 (en) | 2018-09-21 | 2020-07-28 | Nanya Technology Corporation | Row-determining circuit, DRAM, and method for refreshing a memory array |
US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
WO2020117686A1 (en) | 2018-12-03 | 2020-06-11 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
US11043254B2 (en) | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US10950288B2 (en) * | 2019-03-29 | 2021-03-16 | Intel Corporation | Refresh command control for host assist of row hammer mitigation |
US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
US11158364B2 (en) * | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US10832792B1 (en) | 2019-07-01 | 2020-11-10 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
US11200942B2 (en) | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
US10916292B1 (en) * | 2019-08-28 | 2021-02-09 | Micron Technology, Inc. | Performing a refresh operation based on system characteristics |
KR20210114639A (ko) * | 2020-03-11 | 2021-09-24 | 에스케이하이닉스 주식회사 | 메모리, 메모리 시스템 및 메모리의 동작 방법 |
US11222685B2 (en) * | 2020-05-15 | 2022-01-11 | Advanced Micro Devices, Inc. | Refresh management for DRAM |
US11561862B2 (en) * | 2020-05-29 | 2023-01-24 | Advanced Micro Devices, Inc. | Refresh management for DRAM |
US11120860B1 (en) * | 2020-08-06 | 2021-09-14 | Micron Technology, Inc. | Staggering refresh address counters of a number of memory devices, and related methods, devices, and systems |
US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
CN114388049B (zh) * | 2020-10-16 | 2023-09-12 | 长鑫存储技术有限公司 | 存储器测试方法 |
US20220129200A1 (en) * | 2020-10-26 | 2022-04-28 | Qualcomm Incorporated | Dram with quick random row refresh for rowhammer mitigation |
US11947840B2 (en) * | 2020-10-30 | 2024-04-02 | Micron Technology, Inc. | Inter-die refresh control |
US11410715B2 (en) | 2020-11-06 | 2022-08-09 | Micron Technology, Inc. | Apparatus with refresh management mechanism |
KR20220062843A (ko) * | 2020-11-09 | 2022-05-17 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
US11790975B2 (en) | 2020-12-10 | 2023-10-17 | SK Hynix Inc. | Memory controller and memory system |
US11474746B2 (en) * | 2020-12-10 | 2022-10-18 | Advanced Micro Devices, Inc. | Refresh management for DRAM |
KR102385443B1 (ko) | 2020-12-21 | 2022-04-12 | 서울대학교 산학협력단 | 카운터 기반의 로우 해머 방지를 위한 선택적 로우 해머 리프레쉬 장치 및 그 방법 |
US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
US11972788B2 (en) * | 2021-03-11 | 2024-04-30 | Micron Technology, Inc. | Apparatuses, systems, and methods for controller directed targeted refresh operations based on sampling command |
CN112786087B (zh) * | 2021-03-15 | 2022-04-26 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
US11854595B2 (en) | 2021-03-15 | 2023-12-26 | Changxin Memory Technologies, Inc. | Refresh circuit and memory |
US11869567B2 (en) | 2021-03-15 | 2024-01-09 | Changxin Memory Technologies, Inc. | Refresh control circuit and memory |
EP4191592A1 (en) | 2021-03-15 | 2023-06-07 | Changxin Memory Technologies, Inc. | Refresh control circuit and memory |
US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
FR3121262A1 (fr) * | 2021-03-29 | 2022-09-30 | Upmem | Dispositif mémoire et procédé de protection d’un dispositif mémoire de l’effet de martelage d’un rang |
US11955159B2 (en) * | 2021-07-20 | 2024-04-09 | Samsung Electronics Co., Ltd. | Semiconductor memory device and memory system including the same |
US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
US20230114414A1 (en) * | 2021-09-28 | 2023-04-13 | Advanced Micro Devices, Inc. | Method and apparatus for protecting memory devices via a synergic approach |
KR20230051835A (ko) | 2021-10-12 | 2023-04-19 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
KR20230051873A (ko) | 2021-10-12 | 2023-04-19 | 삼성전자주식회사 | 해머 리프레시 로우 어드레스 검출기, 이를 포함하는 반도체 메모리 장치 및 메모리 모듈 |
CN116153357A (zh) * | 2021-11-19 | 2023-05-23 | 长鑫存储技术有限公司 | 一种锤击刷新方法、锤击刷新电路及半导体存储器 |
JP7433518B2 (ja) | 2021-11-19 | 2024-02-19 | チャンシン メモリー テクノロジーズ インコーポレイテッド | ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ |
US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
KR20230080776A (ko) | 2021-11-30 | 2023-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR20230088042A (ko) * | 2021-12-10 | 2023-06-19 | 삼성전자주식회사 | 메모리 장치 |
US20230206989A1 (en) * | 2021-12-29 | 2023-06-29 | Micron Technology, Inc. | Apparatuses and methods for row hammer counter mat |
US20230244793A1 (en) * | 2022-01-27 | 2023-08-03 | Micron Technology, Inc. | Row access strobe (ras) clobber and row hammer failures using a deterministic protocol |
US20230352075A1 (en) * | 2022-04-28 | 2023-11-02 | Micron Technology, Inc. | Apparatuses and methods for access based refresh operations |
KR20230163172A (ko) * | 2022-05-23 | 2023-11-30 | 에스케이하이닉스 주식회사 | 로우해머링추적동작을 수행하기 위한 반도체시스템 |
US11935623B2 (en) * | 2022-06-28 | 2024-03-19 | Montage Technology (Kunshan) Co. | Apparatus for controlling access to a memory device and memory system comprising the same |
US20240087639A1 (en) * | 2022-09-08 | 2024-03-14 | Qualcomm Incorporated | Dynamic rowhammer management |
US11948656B1 (en) * | 2022-09-21 | 2024-04-02 | Micron Technology, Inc. | Counter management for memory systems |
US11922031B1 (en) * | 2022-09-23 | 2024-03-05 | Micron Technology, Inc. | Apparatus with directed refresh management mechanism |
CN115357952B (zh) * | 2022-10-18 | 2023-02-03 | 合肥奎芯集成电路设计有限公司 | 针对动态存储器的行锤攻击防御方法和装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9236110B2 (en) | 2012-06-30 | 2016-01-12 | Intel Corporation | Row hammer refresh command |
US9032141B2 (en) | 2012-11-30 | 2015-05-12 | Intel Corporation | Row hammer monitoring based on stored row hammer threshold value |
US9286964B2 (en) | 2012-12-21 | 2016-03-15 | Intel Corporation | Method, apparatus and system for responding to a row hammer event |
US9324398B2 (en) | 2013-02-04 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
KR102086460B1 (ko) | 2013-06-28 | 2020-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 리프레쉬 방법 |
CN105684089A (zh) | 2013-08-28 | 2016-06-15 | 慧与发展有限责任合伙企业 | 刷新速率调整 |
JP5983665B2 (ja) | 2014-03-17 | 2016-09-06 | 日本電気株式会社 | アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 |
US9431085B2 (en) * | 2014-03-28 | 2016-08-30 | Synopsys, Inc. | Most activated memory portion handling |
US20170110178A1 (en) | 2015-09-17 | 2017-04-20 | Intel Corporation | Hybrid refresh with hidden refreshes and external refreshes |
US9812185B2 (en) | 2015-10-21 | 2017-11-07 | Invensas Corporation | DRAM adjacent row disturb mitigation |
KR102329673B1 (ko) * | 2016-01-25 | 2021-11-22 | 삼성전자주식회사 | 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템 |
JP6707628B2 (ja) | 2016-04-08 | 2020-06-10 | ウルトラメモリ株式会社 | 半導体記憶装置 |
KR20180064940A (ko) * | 2016-12-06 | 2018-06-15 | 삼성전자주식회사 | 해머 리프레쉬 동작을 수행하는 메모리 시스템 |
US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US10192608B2 (en) * | 2017-05-23 | 2019-01-29 | Micron Technology, Inc. | Apparatuses and methods for detection refresh starvation of a memory |
US10818337B2 (en) * | 2017-08-02 | 2020-10-27 | Zentel Japan Corporation | Semiconductor memory device for preventing occurrence of row hammer issue |
US20190096472A1 (en) | 2017-09-25 | 2019-03-28 | Intel Corporation | Memory chip having reduced baseline refresh rate with additional refreshing for weak cells |
US10410710B2 (en) | 2017-12-27 | 2019-09-10 | Micron Technology, Inc. | Systems and methods for performing row hammer refresh operations in redundant memory |
KR102358563B1 (ko) * | 2018-05-09 | 2022-02-04 | 삼성전자주식회사 | 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템 |
US10825534B2 (en) | 2018-10-26 | 2020-11-03 | Intel Corporation | Per row activation count values embedded in storage cell array storage cells |
US10685696B2 (en) * | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
US10636476B2 (en) | 2018-11-01 | 2020-04-28 | Intel Corporation | Row hammer mitigation with randomization of target row selection |
US10969997B2 (en) | 2018-11-07 | 2021-04-06 | Intel Corporation | Memory controller that filters a count of row activate commands collectively sent to a set of memory banks |
US10950288B2 (en) * | 2019-03-29 | 2021-03-16 | Intel Corporation | Refresh command control for host assist of row hammer mitigation |
-
2019
- 2019-03-29 US US16/370,578 patent/US10950288B2/en active Active
-
2020
- 2020-02-07 JP JP2020019978A patent/JP7456083B2/ja active Active
- 2020-02-19 DE DE102020104367.8A patent/DE102020104367A1/de active Pending
- 2020-02-27 KR KR1020200024141A patent/KR20200115115A/ko active Application Filing
- 2020-02-28 CN CN202010127858.XA patent/CN111755047A/zh active Pending
-
2021
- 2021-01-25 US US17/157,826 patent/US11282561B2/en active Active
-
2022
- 2022-03-03 US US17/686,287 patent/US11688452B2/en active Active
-
2023
- 2023-06-22 US US18/213,231 patent/US20230386548A1/en active Pending
- 2023-09-27 JP JP2023164191A patent/JP2023171848A/ja active Pending
- 2023-10-30 KR KR1020230146507A patent/KR20230153986A/ko active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US11688452B2 (en) | 2023-06-27 |
CN111755047A (zh) | 2020-10-09 |
KR20200115115A (ko) | 2020-10-07 |
US10950288B2 (en) | 2021-03-16 |
JP7456083B2 (ja) | 2024-03-27 |
KR20230153986A (ko) | 2023-11-07 |
US20210151095A1 (en) | 2021-05-20 |
DE102020104367A1 (de) | 2020-10-01 |
US20220189532A1 (en) | 2022-06-16 |
US11282561B2 (en) | 2022-03-22 |
US20230386548A1 (en) | 2023-11-30 |
JP2020166832A (ja) | 2020-10-08 |
US20190228813A1 (en) | 2019-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7456083B2 (ja) | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 | |
JP2020166832A5 (ja) | ||
US10636476B2 (en) | Row hammer mitigation with randomization of target row selection | |
TWI721003B (zh) | 記憶體裝置及用於記憶體管理的系統 | |
US10755753B2 (en) | Memory device with flexible internal data write control circuitry | |
US10679698B2 (en) | Memory preset adjustment based on adaptive calibration | |
US10482947B2 (en) | Integrated error checking and correction (ECC) in byte mode memory devices | |
CN110023914B (zh) | 用于重复写入存储器的可编程数据样式 | |
US9953694B2 (en) | Memory controller-controlled refresh abort | |
US10997096B2 (en) | Enumerated per device addressability for memory subsystems | |
EP3852109A1 (en) | Auto-increment write count for nonvolatile memory | |
US20220121398A1 (en) | Perfect row hammer tracking with multiple count increments | |
US20220293162A1 (en) | Randomization of directed refresh management (drfm) pseudo target row refresh (ptrr) commands | |
KR20210098831A (ko) | 비휘발성 메모리에서의 구성가능한 기입 커맨드 지연 | |
KR20210050431A (ko) | 신뢰성, 가용성 및 확장성(ras)에서의 개선을 위한 메모리 워드라인 격리 | |
NL2031713B1 (en) | Double fetch for long burst length memory data transfer | |
EP4020480A1 (en) | Dynamic detection and dynamic adjustment of sub-threshold swing in a memory cell sensing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231005 |