JP2023167331A - 信号伝送デバイス - Google Patents

Abstract

【課題】上部電極に高電界が印加された場合における上部電極の周辺を覆う絶縁膜での絶縁破壊の抑制、および製造コストの低減を両立するキャパシタカプラ構造とする。【解決手段】キャパシタカプラ構造は、半導体基板１０の上に形成された第１絶縁膜３０と、第１絶縁膜３０内に配置される下部電極４０と、第１絶縁膜３０上において下部電極４０に対向して配置される上部電極５０とを備える。上部電極５０は、下部電極４０と共にキャパシタを構成し、下部電極４０よりも高い電圧が印加される。上部電極５０の外郭部分のうち第１絶縁膜３０と接する部分は、少なくとも第２絶縁膜７０により覆われている。第２絶縁膜７０の上には絶縁性の有機材料で構成された第３絶縁膜８０が積層されており、第２絶縁膜７０は、第３絶縁膜８０よりも絶縁耐圧が高い材料で構成されている。【選択図】図１

Description

本発明は、キャパシタカプラを有する信号伝送デバイスに関する。

従来、高電圧回路と低電圧回路との間を電気的に絶縁して切り離しつつ、この間で信号の伝送を行うキャパシタカプラを有する信号伝送デバイスとして、例えば特許文献１に記載のものが知られている。

特許文献１に記載の信号伝送デバイスは、絶縁膜を介して低電圧側の下部電極と高電圧側の上部電極とにより構成されたキャパシタカプラを備える。この信号伝送デバイスは、キャパシタカプラとその周辺に備えられる周辺素子との間に、導体ビアと導電性相互接続構造とが交互に繰り返し複数段積層されたシールド部が形成され、周辺素子に高電界が加わることが抑制される構造となっている。

米国特許出願公開２０１９／０２０６９８１号明細書

キャパシタカプラを有する信号伝送デバイスは、例えば、高電圧駆動のモータ等の制御を行うパワースイッチング素子のオンオフ制御に用いられる場合、上部電極と下部電極との間に１ｋＶｒｍｓの高電界が印加される。上部電極と下部電極との間に高電界が印加されると、キャパシタカプラの周辺にも高電界が加えられる。特許文献１に記載の信号伝送デバイスは、上部電極のうちワイヤが接続される部分よりも外側に位置する外周部分が、上部電極の厚みよりも厚い絶縁膜により覆われ、上部電極の周辺の高電界部が当該絶縁膜に埋蔵する構造である。

特許文献１に記載の信号伝送デバイスのように、上部電極の外周端部を窒化珪素等で構成された厚い絶縁膜で覆う構造は、例えば、絶縁膜の積層、ＣＭＰによる平坦化、エッチングによる絶縁膜の開口部形成の順の工程で形成される。ＣＭＰとは、Chemical-Mechanical Polishingの略称である。しかし、この構造は、絶縁膜の厚膜化やエッチングの工程での時間を要するため、信号伝送デバイスの製造コスト増大の一因となる。

そこで、本発明者らは、高電圧が印加される信号伝送デバイスの製造におけるスループット向上やコスト低減の観点から、上部電極を覆う絶縁膜を、ポリイミドなどの塗布により形成可能な絶縁性の有機材料で構成した構造について鋭意検討を行った。その結果、このような構造の信号伝送デバイスでは、高電界部に接触する絶縁膜の一部が絶縁破壊される不具合が生じることが新たに判明した。

本発明は、上記の点に鑑み、製造コストが低減されつつも、上部電極と下部電極との間に高電界が印加された場合において、上部電極の周辺を覆う絶縁膜での絶縁破壊を抑制可能な構造のキャパシタカプラを有する信号伝送デバイスを提供することを目的とする。

上記目的を達成するため、請求項１に記載の信号伝送デバイスは、キャパシタカプラを有する信号伝送デバイスであって、半導体基板（１０）と、半導体基板の上に形成された第１絶縁膜（３０）と、第１絶縁膜の一部を介して半導体基板の上に配置される下部電極（４０）と、第１絶縁膜を介して下部電極に対向して配置され、下部電極と共にキャパシタを構成し、下部電極に印加される電圧よりも高い電圧が印加される上部電極（５０）と、第１絶縁膜の上に形成され、上部電極の外郭部分のうち第１絶縁膜と接する部分を少なくとも覆う第２絶縁膜（７０）と、第２絶縁膜の上に形成され、絶縁性の有機材料で構成された第３絶縁膜（８０）とを備え、第２絶縁膜は、第３絶縁膜よりも絶縁耐圧が高い材料で構成されている。

この信号伝送デバイスは、上部電極の外郭部分のうち少なくとも第１絶縁膜と接する部分が第２絶縁膜により覆われ、第２絶縁膜が絶縁性有機材料で構成された第３絶縁膜で覆われている。また、第２絶縁膜は、第３絶縁膜よりも絶縁耐圧が高い材料で構成されている。そのため、上部電極に例えば１ｋＶｒｍｓ以上の高電圧が印加された場合に、上部電極の近傍に生じる電界集中部分が第２絶縁膜で覆われ、絶縁性有機材料で構成された第３絶縁膜における絶縁破壊が抑制される。また、絶縁性有機材料で構成された第３絶縁膜を第２絶縁膜上に積層する構造であるため、上部電極の一部を覆う絶縁膜の形成工程が簡素化され、製造スループットが向上すると共に、製造のコストが低減された構造の信号伝送デバイスとなる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態にかかるキャパシタカプラを有する信号伝送デバイスの部分断面図である。 図１のキャパシタカプラを上面視した様子を示す図である。 図１のＩＩＩ領域の拡大断面図である。 キャパシタカプラの上部電極の端部を絶縁耐圧が低い材料で覆った比較例におけるキャパシタカプラ近傍での電界の加わり方を調べた結果を示す図である。 図４の比較例における絶縁破壊の様子を示す図である。 第１実施形態の信号伝送デバイスのうちキャパシタカプラ近傍での電界の加わり方を調べた結果を示す図である。 第２実施形態の信号伝送デバイスを示す部分断面図である。 図２に相当する図であって、キャパシタカプラの上部電極および下部電極の他の形状例を示す図である。 他の実施形態にかかる信号伝送デバイスを示す部分断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態のキャパシタカプラを有する信号伝送デバイスについて、図面を参照して説明する。図２では、後述する下部電極４０の外郭を破線で、後述する第２絶縁膜７０の外郭を一点鎖線で、それぞれ示すと共に、断面を示すものではないが、後述する上部電極５０の構成要素およびシールド部６０にハッチングを施している。

本実施形態の信号伝送デバイスは、例えば、モータ等の駆動に用いるパワースイッチング素子の制御に用いられ、低電圧側及び高電圧側の制御回路と共にキャパシタカプラを１チップに集積した構成とされる。例えば、低電圧側の制御回路やキャパシタカプラなどが形成されたチップは、高電圧側の制御回路やキャパシタカプラおよびパワースイッチング素子の駆動回路などが形成されたチップとは別のチップとして構成される。そして、低電圧側のチップおよび高電圧側のチップは、互いのキャパシタカプラ同士が接続されており、低電圧側の制御回路から信号が出力されると、互いのキャパシタカプラを通じて信号伝送が行われる。パワースイッチング素子は、このような信号伝送に基づき、高電圧側のチップに備えられた駆動回路を通じて駆動制御がなされる。

なお、以下の説明では、低電圧側のチップに形成されたキャパシタカプラを代表例として説明するが、高電圧側のキャパシタカプラについても低電圧側のキャパシタカプラと同様の構造とすることができる。

〔基本構成〕
本実施形態の信号伝送デバイスは、例えば図１に示すように、半導体基板１０に対して、低電圧回路領域２０を備えると共に、第１絶縁膜３０を介して下部電極４０や上部電極５０により構成されるキャパシタカプラを備えた構成とされている。また、信号伝送デバイスは、下部電極４０および上部電極５０と低電圧回路領域２０との間に、これらを区画するシールド部６０が形成されている。さらに、信号伝送デバイスは、第１絶縁膜３０上に上部電極５０の外周を覆う第２絶縁膜７０と、第２絶縁膜７０の上に積層された第３絶縁膜８０とを有する。

半導体基板１０は、例えばシリコン基板などによって構成されており、低電圧回路領域２０に含まれる周辺素子、例えばＭＯＳＦＥＴなどが作り込まれている。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略称である。

低電圧回路領域２０は、高電圧側の駆動対象、例えばパワースイッチング素子やその駆動回路を制御するための図示しない制御回路が形成された領域である。低電圧回路領域２０に備えられる制御回路は、低電圧の基準電圧、例えば接地電位（以下、ＧＮＤという）を基準として駆動される。低電圧回路領域２０には、例えば、半導体基板１０に対して半導体製造プロセスを行うことで周辺素子が作り込まれると共に、第１絶縁膜３０内に周辺素子に繋がる配線部がパターニングされることで、集積回路が構成されている。制御回路を構成する周辺素子には、図示しないメモリなどが含まれており、信号伝送デバイスの製品出荷の際にはメモリに負電荷が注入されることでデータの書き込みが行われ、信号伝送デバイスが所望の動作を行うように調整される。

第１絶縁膜３０は、複数層の積層構造で構成されている。ここでは、第１絶縁膜３０を第１膜３１～第５膜３５の５層構造で構成される場合を代表例として説明するが、積層数については任意である。第１膜３１は、半導体基板１０の表面に形成され、この第１膜３１の上に下部電極４０が形成されている。また、第２膜３２～第５膜３５は、下部電極４０と上部電極５０との間に形成され、第１膜３１上に順次積層されている。

第１膜３１～第５膜３５は、例えば、同じ材質の絶縁材料で構成されるが、異なる材質で構成されていても良い。例えば、第１膜３１～第５膜３５は、ＴＥＯＳ（テトラエトキシシラン）によって構成される。

第１膜３１～第５膜３５の膜厚については任意であるが、第２膜３２～第５膜３５については、下部電極４０と上部電極５０との間の距離に応じてその膜厚が適宜決定される。また、本実施形態の場合、第１膜３１～第４膜３４については、シールド部６０の高さに応じてその膜厚が適宜決定される。

第２膜３２～第５膜３５の合計膜厚は、下部電極４０と上部電極５０の積層方向を高さ方向として、下部電極４０から上部電極５０までの高さとなる。この第２膜３２～第５膜３５の合計膜厚により、下部電極４０と上部電極５０とにより構成されるキャパシタの容量値が決まるため、必要な容量値に応じて第２膜３２～第５膜３５の膜厚が決められる。例えば、下部電極４０と上部電極５０との間隔が４μｍ～１０μｍ、好ましくは５μｍ～８μｍとなるように第２膜３２～第５膜３５の膜厚が設定される。

また、第１膜３１～第４膜３４は、シールド部６０を構成する後述する導電体６１ａ～６１ｄと交互に繰り返し形成されている。本実施形態の場合、これら第１膜３１～第４膜３４の合計膜厚がシールド部６０の高さとなる。第１膜３１～第４膜３４それぞれの膜厚については、導電体６１ａ～６１ｄと共にシールド部６０を構成するビア６２ａ～６２ｄが良好に埋め込める厚みに設定される。

下部電極４０は、キャパシタカプラを構成するキャパシタの一方の電極である。下部電極４０は、第１膜３１の上に形成されており、同様に第１膜３１の上に形成された図２に示す引出配線４１を通じて制御回路における所望部位と電気的に接続されている。この下部電極４０に対して制御回路から信号出力が行われることで、上部電極５０との間において信号伝送を行う。下部電極４０は、低電圧の基準電圧に基づいて作動する制御回路からの制御信号が伝えられることから、低電圧が印加されることになる。

下部電極４０は、例えば図２に示すように、例えば各角部が丸められた一辺が５０μｍ～６００μｍの略四角形状で構成されており、０．２μｍ～１μｍの厚みで構成されている。下部電極４０の構成材料については、電極材料とされる任意の金属であれば良く、例えばＡｌ（アルミニウム）、Ｗ（タングステン）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｔａ（タンタル）などを用いることができる。

上部電極５０は、例えば、図２に示すように、各角部が丸められた一辺が５０μｍ～６００μｍの略四角形状で構成されている。上部電極５０は、ワイヤ９０等の配線材料を接合する際のボンディング性を確保する観点から、例えば３．０μｍ以上の厚みで構成されることが好ましい。上部電極５０は、第２膜３２～第５膜３５を介して下部電極４０の上に形成されている。上部電極５０は、例えば図１や図２に示すように、外郭の近傍にその外郭に沿ったスリット５１が形成されている。スリット５１は、後述する第２絶縁膜７０の応力低減のために形成されており、本実施形態では、第３絶縁膜８０の一部により充填されている。スリット５１は、例えば、上部電極５０を構成する略四角形状の金属膜を第１絶縁膜３０上に成膜した後、フォトリソグラフィーエッチング法により当該金属膜を部分的に除去することで形成される。

以下、説明の便宜上、上部電極５０のうちスリット５１よりも内側の部分を「電極部５２」と称し、スリット５１よりも外側の部分を「外枠部５３」と称する。また、図２では、半導体基板１０のうち第１絶縁膜３０や電極４０、５０が成膜される一面側を、当該一面に対する法線方向から見た様子を示しているが、以下、当該法線方向から見た状態を「上面視」と称することがある。

上部電極５０は、図２に示す上面視にて、下部電極４０と対向した配置とされている。上部電極５０の上面５０ａに対する法線方向から見て、すなわち上面視にて、上部電極５０のうち電極部５２は、その外郭が下部電極４０の外郭よりも外側に位置する平面サイズであることが好ましい。これにより、上面視にて、電極部５２および外枠部５３の角部と、下部電極４０の角部との距離が大きくなり、電極部５２および外枠部５３の角部における後述する電界集中を低減可能となるためである。外枠部５３は、例えば、電極部５２と接続部５４を介して接続され、電極部５２と同電位とされる。なお、外枠部５３は、上部電極５０が接続部５４を有しない構成とされ、電極部５２から独立していてもよい。この場合には、外枠部５３は、電極部５２とは異なる電位であって、他の電源等に接続されないフロート状態とされる。

なお、上部電極５０は、電極部５２が構成する略四角形の各辺と下部電極４０が構成する略四角形の各辺とが平行に配置され、かつ、電極部５２の中心位置と下部電極４０の中心位置とが略一致していると好ましいが、これに限定されない。また、上部電極５０は、例えば、Ａｌ、Ｗ、Ｃｕ、Ｔｉ、Ｔａなどの電極材料とされる任意の金属材料または合金材料などを用いることができる。上部電極５０は、下部電極４０の構成材料と同一の材料で構成されてもよいし、異なる材料で構成されても良い。

上部電極５０は、第１絶縁膜３０とは反対側の面を上面５０ａとし、その反対面を下面５０ｂとして、電極部５２の上面５０ａが第２絶縁膜７０および第３絶縁膜８０から露出しており、電極部５２にワイヤ９０が接続可能となっている。上部電極５０は、電極部５２にＡｕ（金）等の導電性材料によりなるワイヤ９０が接続されることで、外部に備えられるパワースイッチング素子の駆動回路が備えられたチップと電気的に接続される。そして、上部電極５０は、低電圧回路領域２０が基準とする低電圧よりも高電圧の基準電圧で作動する駆動回路などに接続されることになるため、下部電極４０よりも高電圧が印加されることになる。上部電極５０のうち電極部５２は、例えば、動作状態で４００Ｖｒｍｓ以上の電圧が印加される。

シールド部６０は、少なくとも第１絶縁膜３０内に形成され、キャパシタカプラに印加される高電界が低電圧回路領域２０に備えられる周辺素子に影響することを抑制するためのものである。シールド部６０は、低電圧から制御回路動作で印加される電圧、例えば低電圧回路領域２０の基準電位点、ここでは半導体基板１０の電位であるＧＮＤ電位の部位と接続されている。本実施形態では、シールド部６０は、例えば図２に示すように、上面視にて、キャパシタカプラを構成する下部電極４０と上部電極５０の周囲を１周全周囲むように配置され、略枠体形状となっている。

シールド部６０は、例えば図１に示すように、導電体６１ａ～６１ｄとビア６２ａ～６２ｄとを有した構成となっている。導電体６１ａ～６１ｄは、第１膜３１～第４膜３４の各表面に備えられ、第１膜３１～第４膜３４の各表面に導電材料を成膜したのちパターニングすることで形成される。ビア６２ａ～６２ｄは、第１膜３１～第４膜３４に対して形成されたビアホール内に導体材料、例えば導電体６１ａ～６１ｄの構成材料の一部を埋め込むことで形成される。これら導電体６１ａ～６１ｄとビア６２ａ～６２ｄとが高さ方向に積層されて連結されることでシールド部６０が構成されている。

シールド部６０に含まれる導電体６１ａ～６１ｄの一部、ここでは最も上部電極５０側となる最上層の導電体６１ｄについては、低電圧回路領域２０よりも高い位置、具体的には低電圧回路領域２０に含まれる周辺素子よりも高くに位置している。そして、その周辺素子よりも高くに位置している導電体６１ｄを庇部６３として、庇部６３が下部電極４０および上部電極５０と反対側において他の導電体６１ａ～６１ｃよりも張り出し、周辺素子の上方を覆っている。庇部６３については、庇部６３以外の導電体６１ａ～６１ｃよりも幅、つまり下部電極４０および上部電極５０に近い側の端部から遠い側の端部までの距離が長くなっていれば良いが、１０μｍ以上にすると好ましい。庇部６３は、上部電極５０に例えば１ｋＶｒｍｓ以上の高電圧が印加された際に、シールド部６０よりも上側から高電界が低電圧回路領域２０に回り込み、図示しない制御回路にノイズ等の影響が生じることを抑制する役割を果たす。言い換えると、庇部６３は、シールド部６０よりも上側からの電界を遮蔽し、低電圧回路領域２０を保護するために設けられている。なお、庇部６３は、上部電極５０に起因する高電界が低電圧回路領域２０に回り込まないように遮蔽できればよく、複数の導電体６１のうち最も上部電極５０に近いものでなくてもよいし、複数形成されてもよい。

また、シールド部６０の配置場所は任意であるが、上部電極５０からシールド部６０までの最短距離Ｌは、上部電極５０から下部電極４０までの距離よりも長くされている。最短距離Ｌは、１３μｍ以上であると好ましい。

第２絶縁膜７０は、第１絶縁膜３０のうち上部電極５０の周囲に形成され、上部電極５０の外郭の一部を覆う絶縁膜である。第２絶縁膜７０は、上部電極５０に例えば１ｋＶｒｍｓ以上の高電圧が印加された場合に、上部電極５０の角部近傍に生じる電界集中に耐えられる絶縁性材料で構成されている。例えば、第２絶縁膜７０は、絶縁耐圧が１０ＭＶ／ｃｍ以上の絶縁性材料（例えばＴＥＯＳやＳｉＯ_２など）により構成されるが、この材料例に限定されない。第２絶縁膜７０は、少なくとも第３絶縁膜８０よりも絶縁耐圧が大きい材料で構成される。つまり、第２絶縁膜７０は、上部電極５０への電圧印加時に生じる電界集中に耐えつつ、電界集中点と第３絶縁膜８０とのスペースを確保し、第３絶縁膜８０を電界集中点から遠ざけることで、第３絶縁膜８０における絶縁破壊の発生を防ぐ役割を果たす。

第２絶縁膜７０は、上部電極５０の全域を覆うように成膜された後、ＣＭＰにより上部電極５０の上面５０ａを覆う部分の薄肉化・平坦化がなされ、エッチングにより上面５０ａおよびスリット５１を露出させる開口部が形成されてなる。第２絶縁膜７０は、例えば図３に示すように、上部電極５０を覆う部分、すなわち上面５０ａ上に位置する部分の厚みをｔ１として、ｔ１が上部電極５０の厚みよりも薄く、好ましくは上部電極５０の厚みの半分以下とされる。具体的には、第２絶縁膜７０は、例えば上部電極５０の厚みが３．０μｍである場合、ｔ１が１．５μｍ以下、好ましくは１．３μｍ以下とされる。これにより、第２絶縁膜７０に上部電極５０を露出させるための開口部を、フォトリソグラフィーエッチング法などによりエッチングする際に要する時間が短縮され、製造コストが低減される。なお、第２絶縁膜７０は、上面５０ａ上に位置する部分の厚みｔ１が薄くされた結果、例えば図３に示すように、外枠部５３の側面５０ｃを覆う部分の厚みをｔ２として、ｔ１＜ｔ２となっている。ｔ２は、後述する電界集中から第３絶縁膜８０を保護する観点から１．３μｍ以上とされることが好ましい。また、側面５０ｃは、上部電極５０の表面のうち上面５０ａと下面５０ｂとを繋ぐ面である。また、第２絶縁膜７０は、後述する電界集中から第３絶縁膜８０を保護する観点から、第１絶縁膜３０のみを覆っている部分、すなわち上部電極５０よりも外側に位置する部分の厚みｔ３が１．３μｍ以上とされることが好ましい。なお、ここでの厚みｔ３は、上部電極５０の下端の位置を基準とした厚みである。

第２絶縁膜７０は、上部電極５０の側面５０ｃのうち少なくとも第１絶縁膜３０と接する下端を含む一部の領域を覆うように形成される。本実施形態では、第２絶縁膜７０は、例えば、上部電極５０のうち外枠部５３の側壁面の全域に加えて、外枠部５３の上面５０ａを覆うように形成される。

第３絶縁膜８０は、上部電極５０の一部および第２絶縁膜７０を覆う絶縁膜である。第３絶縁膜８０は、例えば、ポリイミドなどの絶縁性の有機材料で構成され、塗布により成膜された後にパターニングされることで所定のパターン形状となっている。第３絶縁膜８０は、上部電極５０に高電圧を印加した場合に生じる高電界部に接触しない位置に配置されているため、第２絶縁膜７０よりも絶縁耐圧が低い材料で構成されてもよい。第３絶縁膜８０は、例えば図１に示すように、その表面が上部電極５０の上面５０ａよりも高い位置となる膜厚とされる。例えば、上部電極５０の厚みが３．０μｍ、第２絶縁膜７０の膜厚が１．３μｍである場合には、第３絶縁膜８０は、１．７μｍよりも大きい膜厚とされる。これにより、上部電極５０に高電圧が印加されたときに生じる電界が、第２絶縁膜７０および第３絶縁膜８０に埋蔵された状態となり、他の部位への電界影響が低減される。

第３絶縁膜８０は、本実施形態では、第２絶縁膜７０を覆うことに加えて、上部電極５０のスリット５１を充填しつつ、上部電極５０の電極部５２の端部を覆う構成となっている。言い換えると、第３絶縁膜８０は、電極部５２を外部に露出させる開口部を有すると共に、上面視にて、上部電極５０のうち電極部５２の端部よりも外側の領域および第２絶縁膜７０を含めた所定の領域を覆っている。第３絶縁膜８０は、スリット５１を充填することで、冷熱サイクルにより第２絶縁膜７０にかかる応力を緩和する。具体的には、第３絶縁膜８０は、冷熱サイクルによる自身の熱伸縮がスリット５１に入り込んだ部分により抑制される。その結果、第３絶縁膜８０の熱伸縮に起因して第２絶縁膜７０に生じる応力が低減されることとなる。

以上が、下部電極４０と上部電極５０とによるキャパシタにより構成されたキャパシタカプラを有する信号伝送デバイスの基本的な構成である。この信号伝送デバイスは、図示しない制御回路から下部電極４０に対して制御信号を出力することで、当該制御信号が上部電極５０に伝送され、ワイヤ９０を通じて外部チップに伝えられる。これにより、制御回路からの制御信号に基づいて、外部チップに備えられた駆動回路がパワースイッチング素子、ひいてはモータ等を駆動することが可能となっている。

〔第２絶縁膜による効果〕
次に、第２絶縁膜７０による効果を説明するが、その前に、第２絶縁膜７０を有さず、絶縁耐圧が低い絶縁性の有機材料で上部電極５０の外周を覆った比較例のキャパシタカプラ構造における絶縁破壊の発生について説明する。

比較例のキャパシタカプラ構造は、上部電極５０の外郭部分を含む外周が、ポリイミドなどの絶縁性有機材料で構成された有機絶縁膜１００で覆われており、第２絶縁膜７０に相当する絶縁膜を有していない。比較例のキャパシタカプラ構造は、上部電極５０に２ｋＶｒｍｓの電圧を印加した場合についてのシミュレーションを行った結果、例えば図４に示すように、上部電極５０の角部のうち下地の絶縁膜３０に接触する部分近傍に電界が集中する。このとき、比較例のキャパシタカプラ構造は、有機絶縁膜１００の一部が１０ＭＶ／ｃｍ程度の電界強度となった高電界部に接触した状態となる。実際に、比較例のキャパシタカプラ構造を有する信号伝送デバイスは、上部電極５０への高電圧印加を繰り返したところ、例えば図５に示すように、有機絶縁膜１００のうち上部電極５０の外郭に接する部分を起点とするクラックが発生した。これは、有機絶縁膜１００にその絶縁耐圧を超えた高電界が印加された結果、有機絶縁膜１００に傷が発生し、絶縁破壊（トリー破壊）が生じたと考えられる。

これに対して、本実施形態の信号伝送デバイスに係るキャパシタカプラ構造は、上部電極５０の外周部分に直接接触する部分が、所定以上の絶縁耐圧の絶縁性材料で構成された第２絶縁膜７０で覆われ、その上に第３絶縁膜８０が積層されている。第１実施形態にかかるキャパシタカプラ構造は、上部電極５０に２．２５ｋＶｒｍｓの電圧を印加した場合についてのシミュレーションを行った結果、例えば図６に示すように、上部電極５０の角部のうち第１絶縁膜３０に接する部分が高電界部であった。なお、図６に示す外枠部５３は、電極部５２と接続部５４を介して電気的に接続されており、電極部５２と同電位である。

具体的には、外枠部５３のうち第１絶縁膜３０に接する角部であって、スリット５１とは反対側の角部（以下「外側角部」という）は、約１０ＭＶ／ｃｍの高電界が印加された状態となる。しかし、第１実施形態にかかるキャパシタカプラ構造は、外側角部に絶縁耐圧１０ＭＶ／ｃｍ以上の材料で構成された第２絶縁膜７０が当接し、第２絶縁膜７０上に第３絶縁膜８０が配置されている。そのため、第２絶縁膜７０で絶縁破壊が生じることはなく、第２絶縁膜７０よりも絶縁耐圧が低い絶縁性の有機材料で構成された第３絶縁膜８０は、外側角部から離れた位置に配置されることから、トリー破壊が生じることが抑制される。

なお、外枠部５３および電極部５２の角部のうちスリット５１側であって、第１絶縁膜３０に当接する角部（以下「内側角部」おいう）は、２．２５ｋＶｒｍｓの電圧を印加した場合に電界が集中しているが、その電界が４ＭＶ／ｃｍ以下であった。そのため、スリット５１を第３絶縁膜８０で充填していても、第３絶縁膜８０のうち内側角部に接する部分においてトリー破壊が生じることはない。

本実施形態によれば、上部電極５０に高電圧を印加した際に生じる高電界集中部が、絶縁耐圧が高い第２絶縁膜７０に覆われると共に、第２絶縁膜７０上に塗布可能な絶縁性有機材料によりなる第３絶縁膜８０が積層されたキャパシタカプラ構造である。そのため、上部電極５０を絶縁耐圧の高い絶縁性材料のみからなる厚膜の絶縁膜で覆う構造に比べて、第２絶縁膜７０および第３絶縁膜を形成するのに要する時間が短縮され、製造コストが低減された構造となる。また、上部電極５０のうち高電集中部分を第２絶縁膜７０で覆い、第３絶縁膜８０が当該高電界集中部分から離れているため、有機絶縁膜に起因するトリー破壊が生じることもない。よって、製造コストが低減されつつも、上部電極に高電圧が印加された場合であっても、上部電極の周辺を覆う絶縁膜での絶縁破壊を抑制可能な構造のキャパシタカプラを有する信号伝送デバイスとなる。

また、本実施形態の信号伝送デバイスは、以下の構成とされることで、次のような効果も得られる。

（１）上部電極５０の厚みが３．０μｍ以上とされることで、ワイヤ９０を上部電極５０にワイヤボンディングした場合にクラックが生じることが抑制され、ワイヤボンディング性を確保することができる。

（２）第２絶縁膜７０のうち上部電極５０の上面５０ａを覆う部分の厚みが、上部電極５０の厚みの半分以下とされることで、第２絶縁膜７０に上部電極５０を露出させる開口部を形成する際のエッチング量が減少し、エッチング工程が短縮される。これにより、製造コストがより低減される効果が得られる。

（３）第３絶縁膜８０は、表面の全域が上部電極５０よりも高い位置となるような膜厚とされることが好ましい。これにより、上部電極５０に高電圧を印加した際に生じる電界が第３絶縁膜８０の表面よりも外側に漏れることが抑制され、外部への意図しない電気的影響が低減される効果が得られる。

（４）キャパシタカプラ構造は、半導体基板１０の外郭から少なくとも１００μｍ以上離れた配置とされることが好ましい。例えば、上部電極５０が半導体基板１０の外郭から少なくとも１００μｍ以上離れた位置に配置されると、第２絶縁膜７０は、半導体基板１０のうち応力集中しやすい外郭近傍やコーナー部分から離れた領域に位置することとなり、応力影響が低減される。これにより、信号伝送デバイスの信頼性がより向上する。

（５）信号伝送デバイスは、第１絶縁膜３０上に上部電極５０以外の図示しない電極を有する構成の場合、上部電極５０以外の電極に第２絶縁膜７０を設けない構成とされることが好ましい。この場合において、図示しない電極が図示しないモールド樹脂に覆われた構成とされたときであっても、これらの熱膨張係数差に起因する応力が第２絶縁膜７０にかかること、ひいては応力に起因するクラックが第２絶縁膜７０に生じることがなくなる。これにより、信号伝送デバイスの信頼性がより向上する。

（第２実施形態）
第２実施形態の信号伝送デバイスについて説明する。

本実施形態の信号伝送デバイスは、例えば図７に示すように、第２絶縁膜７０が外枠部５３よりも内側の領域にも形成され、スリット５１を第２絶縁膜７０の一部が充填している点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。

第２絶縁膜７０は、本実施形態では、第３絶縁膜８０に代わって、スリット５１を充填するように形成されている。第２絶縁膜７０は、外枠部５３の側壁部である側面５０ｃから電極部５２の上面５０ａの端部まで連続的に成膜され、スリット５１を埋める構成となっている。これにより、第３絶縁膜８０に生じる応力に起因して第２絶縁膜７０に応力が作用しても、スリット５１を埋める部分によって第２絶縁膜７０の変形が抑制され、第２絶縁膜７０の応力が低減される。

なお、第３絶縁膜８０は、例えば、第２絶縁膜７０の全域を覆う構成とされ、第２絶縁膜７０を隔てて、外枠部５３および電極部５２の上に配置される。

本実施形態によっても、上記第１実施形態と同様の効果が得られる信号伝送デバイスとなる。

（他の実施形態）
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

（１）上記第１実施形態において、第２絶縁膜７０は、上部電極５０の外側角部のみを覆うパターン形状であってもよい。このような構成であっても、絶縁耐圧が第２絶縁膜７０よりも低い第３絶縁膜８０が、上部電極５０の電界集中点から離れた位置に配置されるため、上記第１実施形態と同様の効果が得られる信号伝送デバイスとなる。この場合、第２絶縁膜７０が上部電極５０の側面５０ｃのうち外側角部を含む一部の領域のみを覆い、上部電極５０は、上面５０ａが第２絶縁膜７０から露出した状態となる。

（２）上記各実施形態において、下部電極４０および上部電極５０は、略正方形状でなくてもよく、例えば図８に示すように、上面視にて略長方形状もしくは略楕円形状とされてもよい。この場合であっても、上部電極５０のうち電極部５２は、上面視にて、下部電極４０よりも平面サイズが大きく、かつ下部電極４０の全域を内包する配置とされることが好ましい。

（３）上記第１実施形態において、上部電極５０は、例えば図９に示すように、スリット５１を有しない構成であってもよい。この場合であっても、第３絶縁膜８０で絶縁破壊が生じることが抑制された構造の信号伝送デバイスとなる。なお、この場合、上部電極５０は、全域が電極部５２となり、電極部５２のうち上面５０ａと下面５０ｂとを繋ぐ面が側面５０ｃとなる。また、この場合、上部電極５０の上面５０ａの端部は、図９に示すように、第２絶縁膜７０のみに直接覆われ、その上に第３絶縁膜８０が積層されていてもよいし、部分的に第３絶縁膜８０にも覆われていてもよい。

（４）なお、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

（本発明の特徴）
［請求項１］
キャパシタカプラを有する信号伝送デバイスであって、
半導体基板（１０）と、
前記半導体基板の上に形成された第１絶縁膜（３０）と、
前記第１絶縁膜の一部を介して前記半導体基板の上に配置される下部電極（４０）と、
前記第１絶縁膜を介して前記下部電極に対向して配置され、前記下部電極と共にキャパシタを構成し、前記下部電極に印加される電圧よりも高い電圧が印加される上部電極（５０）と、
前記第１絶縁膜の上に形成され、前記上部電極の外郭部分のうち前記第１絶縁膜と接する部分を少なくとも覆う第２絶縁膜（７０）と、
前記第２絶縁膜の上に形成され、絶縁性の有機材料で構成された第３絶縁膜（８０）とを備え、
前記第２絶縁膜は、前記第３絶縁膜よりも絶縁耐圧が高い材料で構成されている、信号伝送デバイス。
［請求項２］
前記上部電極の厚みは、３．０μｍ以上である、請求項１に記載の信号伝送デバイス。
［請求項３］
前記上部電極のうち前記第１絶縁膜とは反対側の面を上面（５０ａ）とし、前記第１絶縁膜と向き合う面を下面（５０ｂ）とし、前記上面と前記下面とを繋ぐ面を側面（５０ｃ）として、前記第２絶縁膜のうち前記側面を覆う部分の前記厚み（ｔ２）は、１．３μｍ以上である、請求項２に記載の信号伝送デバイス。
［請求項４］
前記第２絶縁膜のうち前記上部電極よりも外側に位置する部分の厚みは、１．３μｍ以上である、請求項２または３に記載の信号伝送デバイス。
［請求項５］
前記上部電極のうち前記第１絶縁膜とは反対側の面を上面（５０ａ）として、前記第３絶縁膜は、表面の全域が前記上部電極の前記上面よりも高い位置にある、請求項１ないし４のいずれか１つに記載の信号伝送デバイス。
［請求項６］
前記第２絶縁膜のうち前記上面を覆う部分の厚みは、前記上部電極の厚みの半分以下である、請求項１ないし５のいずれか１つに記載の信号伝送デバイス。
［請求項７］
前記上部電極のうち前記上面と前記上面の反対面とを繋ぐ面を側面（５０ｃ）として、前記第２絶縁膜のうち前記上面を覆う部分の厚みは、前記側面を覆う部分の厚みよりも薄い、請求項１ないし６のいずれか１つに記載の信号伝送デバイス。
［請求項８］
前記半導体基板のうち前記第１絶縁膜が成膜される面に対する法線方向から見て、前記下部電極は、全域が前記上部電極の外郭内側に配置されている、請求項１ないし７のいずれか１つに記載の信号伝送デバイス。
［請求項９］
前記第２絶縁膜は、前記上部電極の側面（５０ｃ）のうち前記第１絶縁膜に接触する下端を含む一部の領域を覆っており、
前記上部電極のうち前記第１絶縁膜とは反対側の面である上面（５０ａ）は、前記第２絶縁膜から露出している、請求項１ないし８のいずれか１つに記載の信号伝送デバイス。
［請求項１０］
前記上部電極は、前記半導体基板の外郭から１００μｍ以上離れた位置に配置されている、請求項１ないし９のいずれか１つに記載の信号伝送デバイス。
［請求項１１］
前記第２絶縁膜および前記第３絶縁膜は、前記第１絶縁膜の上に形成される複数の電極のうち前記上部電極の一部のみを覆っている、請求項１ないし１０のいずれか１つに記載の信号伝送デバイス。
［請求項１２］
前記上部電極は、前記上部電極の外郭近傍にスリット（５１）が形成されており、
前記スリットは、前記上部電極の外郭に沿って形成されている、請求項１ないし１１のいずれか１つに記載の信号伝送デバイス。
［請求項１３］
前記上部電極のうち前記スリットよりも外側に位置する部分は、前記スリットよりも内側に位置する部分と同電位または独立した電位である、請求項１２に記載の信号伝送デバイス。

１０ 半導体基板
３０ 第１絶縁膜
４０ 下部電極
５０ 上部電極
５０ａ 上面
５０ｃ 側面
５１ スリット
７０ 第２絶縁膜
８０ 第３絶縁膜

Claims (13)

1. キャパシタカプラを有する信号伝送デバイスであって、
   半導体基板（１０）と、
   前記半導体基板の上に形成された第１絶縁膜（３０）と、
   前記第１絶縁膜の一部を介して前記半導体基板の上に配置される下部電極（４０）と、
   前記第１絶縁膜を介して前記下部電極に対向して配置され、前記下部電極と共にキャパシタを構成し、前記下部電極に印加される電圧よりも高い電圧が印加される上部電極（５０）と、
   前記第１絶縁膜の上に形成され、前記上部電極の外郭部分のうち前記第１絶縁膜と接する部分を少なくとも覆う第２絶縁膜（７０）と、
   前記第２絶縁膜の上に形成され、絶縁性の有機材料で構成された第３絶縁膜（８０）とを備え、
   前記第２絶縁膜は、前記第３絶縁膜よりも絶縁耐圧が高い材料で構成されている、信号伝送デバイス。
2. 前記上部電極の厚みは、３．０μｍ以上である、請求項１に記載の信号伝送デバイス。
3. 前記上部電極のうち前記第１絶縁膜とは反対側の面を上面（５０ａ）とし、前記第１絶縁膜と向き合う面を下面（５０ｂ）とし、前記上面と前記下面とを繋ぐ面を側面（５０ｃ）として、前記第２絶縁膜のうち前記側面を覆う部分の厚み（ｔ２）は、１．３μｍ以上である、請求項２に記載の信号伝送デバイス。
4. 前記第２絶縁膜のうち前記上部電極よりも外側に位置する部分の厚みは、１．３μｍ以上である、請求項２に記載の信号伝送デバイス。
5. 前記第３絶縁膜は、表面の全域が前記上部電極の前記上面よりも高い位置にある、請求項３に記載の信号伝送デバイス。
6. 前記第２絶縁膜のうち前記上面を覆う部分の厚みは、前記上部電極の厚みの半分以下である、請求項３に記載の信号伝送デバイス。
7. 前記第２絶縁膜のうち前記上面を覆う部分の厚みは、前記上部電極の前記側面を覆う部分の厚みよりも薄い、請求項３に記載の信号伝送デバイス。
8. 前記半導体基板のうち前記第１絶縁膜が成膜される面に対する法線方向から見て、前記下部電極は、全域が前記上部電極の外郭内側に配置されている、請求項３に記載の信号伝送デバイス。
9. 前記第２絶縁膜は、前記上部電極の前記側面のうち前記第１絶縁膜に接触する下端を含む一部の領域を覆っており、
   前記上部電極のうち前記上面は、前記第２絶縁膜から露出している、請求項３に記載の信号伝送デバイス。
10. 前記上部電極は、前記半導体基板の外郭から１００μｍ以上離れた位置に配置されている、請求項３に記載の信号伝送デバイス。
11. 前記第２絶縁膜および前記第３絶縁膜は、前記第１絶縁膜の上に形成される複数の電極のうち前記上部電極の一部のみを覆っている、請求項３に記載の信号伝送デバイス。
12. 前記上部電極は、前記上部電極の外郭近傍にスリット（５１）が形成されており、
    前記スリットは、前記上部電極の外郭に沿って形成されている、請求項１ないし１１のいずれか１つに記載の信号伝送デバイス。
13. 前記上部電極のうち前記スリットよりも外側に位置する部分は、前記スリットよりも内側に位置する部分と同電位または独立した電位である、請求項１２に記載の信号伝送デバイス。

Images