JP2023141267A - 半導体装置、半導体装置を作製する方法 - Google Patents

Abstract

【課題】隣合うトレンチ間の半導体領域の幅の狭窄を低減できる半導体装置を提供する。【解決手段】半導体装置は、半導体領域及び複数のトレンチを含み主面及び裏面を有する基板と、トレンチの各々における内面の上に設けられたゲート絶縁膜と、トレンチを埋め込むようにゲート絶縁膜の上に設けられたゲート電極を含む。ゲート絶縁膜は、基板の主面から裏面への方向に区分けされ互いに異なる厚さを有する複数の絶縁領域を含む。トレンチの側面において、絶縁領域のうちの主面に最も近い直近絶縁領域の厚さは、絶縁領域のうちの直近絶縁領域より主面から遠い遠隔絶縁領域の厚さより小さい。ゲート絶縁膜とゲート電極との内側境界は、直近絶縁領域と遠隔絶縁領域との間の内側境界面の辺りで内側段差を有し、半導体領域とゲート絶縁膜との外側境界は、直近絶縁領域と遠隔絶縁領域との間の外側境界面の辺りで外側段差を有し、内側段差は側段差より大きい。【選択図】図１

Description

本開示は、半導体装置、半導体装置を作製する方法に関する。

特許文献１は、トレンチの上側に相対的に薄い酸化膜を形成すると共に、トレンチの上側に相対的に厚い酸化膜を形成することを開示する。厚い酸化膜の外面及び内面は、それぞれ、薄い酸化膜の外面及び内面に比べて大きく盛り上がっている。

特開２０１０－２５１６０８号公報

縦型の半導体装置は、複数のトレンチの配列をゲート電極として利用して、隣合う２つのトレンチ間の半導体領域に電流を流す。トレンチ側面の厚い酸化膜の外面への盛り上がりは、隣合う２つのトレンチ間の半導体領域の幅を小さくする。

本開示は、隣合うトレンチ間の半導体領域の幅の狭窄を低減できる半導体装置、及びこの半導体装置を作製する方法を提供することを目的とする。

本開示の第１態様に係る半導体装置は、半導体領域、及び該半導体領域の主面に沿って第１方向に配列された複数のトレンチを含み主面及び裏面を有する基板と、前記トレンチの各々における内面の上に設けられたゲート絶縁膜と、前記トレンチを埋め込むように前記ゲート絶縁膜の上に設けられたゲート電極と、を含み、前記ゲート絶縁膜は、前記基板の前記主面から前記裏面への第２方向に区分けされ互いに異なる厚さを有する複数の絶縁領域を含み、前記トレンチの側面において、前記絶縁領域のうちの前記主面に最も近い直近絶縁領域の厚さは、前記絶縁領域のうちの前記直近絶縁領域より前記主面から遠い遠隔絶縁領域の厚さより小さく、前記ゲート絶縁膜と前記ゲート電極との間の内側境界面は、前記直近絶縁領域と前記遠隔絶縁領域との内側境界の辺りで内側段差を有し、前記半導体領域と前記ゲート絶縁膜との間の外側境界面は、前記直近絶縁領域と前記遠隔絶縁領域との外側境界の辺りで外側段差を有し、前記内側段差は前記外側段差より大きく、前記半導体領域は、第１導電型の第１導電領域、前記第１導電型と異なる第２導電型の第２導電領域、及び前記第１導電型の第３導電領域を含み、前記第２導電領域及び前記第３導電領域は、前記第２方向に順に配列され、前記第１導電領域及び前記第２導電領域は、前記トレンチのうちの隣り合う第１トレンチと第２トレンチとの間に設けられ、前記第１導電領域は、前記第２導電領域によって前記第３導電領域から隔てられ、前記第３導電領域は、前記基板の前記裏面から離れている。

本開示の第２態様に係る半導体装置では、第１態様に従う半導体装置であって、前記第３導電領域は、前記第１トレンチの前記遠隔絶縁領域と前記第２トレンチの前記遠隔絶縁領域との間に設けられる。

本開示の第３態様に係る半導体装置では、第１態様又は第２態様に従う半導体装置であって、前記遠隔絶縁領域は、前記絶縁領域のうちの前記主面に最も遠い最遠絶縁領域であり、前記第３導電領域は、前記最遠絶縁領域の側面及び底面を囲い、前記第３導電領域のドーパント濃度は、前記第１導電領域のドーパント濃度より小さい。

本開示の第４態様に係る半導体装置は、第１態様から第３態様のいずれか一態様に従う半導体装置であって、前記半導体領域は、前記基板の前記裏面に設けられる第４導電領域を有し、前記第４導電領域は、前記第１導電型を有し、前記ゲート絶縁膜から離れており、前記第４導電領域は、前記第３導電領域によって前記第２導電領域から隔てられる。

本開示の第５態様に係る半導体装置は、第１態様から第４態様のいずれか一態様に従う半導体装置であって、前記ゲート絶縁膜は、前記半導体領域の構成元素の酸化物を含む。

本開示の第６態様に係る半導体装置を作製する方法は、半導体領域を含み主面及び裏面を有する基板に、前記半導体領域の主面に沿って第１方向に配列された複数のトレンチを形成することと、前記トレンチを形成した後に、前記基板を酸化雰囲気中に置いて、前記トレンチの内面に第１酸化膜を形成することと、前記第１酸化膜を形成した後に、酸化物とは異なる無機材料の絶縁膜を前記基板の上に堆積することと、前記絶縁膜の異方性エッチングにより、前記トレンチの側面上の前記絶縁膜を残すと共に前記トレンチの底面の上の前記絶縁膜、前記第１酸化膜、及び前記トレンチの外側にある前記絶縁膜を除去することと、前記絶縁膜の前記異方性エッチングの後に、前記絶縁膜をマスクとして用いて、前記トレンチの前記底面に現れた前記半導体領域を加工して、前記トレンチのそれぞれに追加トレンチを形成することと、前記追加トレンチを形成した後に、前記基板を酸化雰囲気中において前記追加トレンチの側面及び底面に第２酸化膜を形成することと、前記第２酸化膜を形成した後に、前記絶縁膜を除去することと、前記絶縁膜を除去した後に、堆積物を前記基板の上に堆積して、前記トレンチ及び前記追加トレンチを埋めることと、を含む。

本開示の第７態様に係る半導体装置を作製する方法では、第６態様に係る方法であって、前記トレンチ及び前記追加トレンチは、縦積みトレンチを構成し、前記半導体領域は、第１導電型の第１導電領域、前記第１導電型と異なる第２導電型の第２導電領域、及び前記第１導電型の第３導電領域を含み、前記第１導電領域及び前記第２導電領域は、前記基板の前記主面から前記裏面への第２方向に順に配列され、前記第２導電領域及び前記第３導電領域は、前記トレンチのうちの隣り合う第１トレンチと第２トレンチとの間に設けられ、前記第１導電領域は、前記第２導電領域によって前記第３導電領域から隔てられ、前記第３導電領域は、前記基板の前記裏面から離れており、前記堆積物は導電性を有する。

本開示の第８態様に係る半導体装置を作製する方法では、第６態様又は第７態様に係る方法であって、前記堆積物はゲート電極を構成し、前記トレンチは、前記第２導電領域を貫通する深さを有する。

本開示の第９態様に係る半導体装置を作製する方法では、第７態様又は第８態様に係る方法であって、前記第３導電領域のドーパント濃度は、前記第１導電領域のドーパント濃度より小さく、前記追加トレンチは、前記第３導電領域内に終端を有する。

本開示の第１０態様に係る半導体装置を作製する方法は、第６態様から第９態様のいずれか一態様に従う方法であって、前記トレンチを形成することに先立って、前記基板の上に、前記トレンチのパターンを規定する無機材料の絶縁層を形成すること、を更に備え、前記無機材料の絶縁層は、前記絶縁膜の前記異方性エッチングにさられる一方で、前記絶縁膜の前記異方性エッチングにより完全に除去されない厚さを有する。

第１態様に係る半導体装置によれば、第２導電型の第２導電領域が第１トレンチと第２トレンチとの間に設けられて、ゲート電極からの電界に応答して半導体領域の第２導電領域とゲート絶縁膜との界面に反転層を形成する。ゲート絶縁膜は、内側境界と外側境界との間にあり、ゲート絶縁膜の遠隔絶縁領域は、半導体領域よりもトレンチ内のゲート電極に向けて大きく盛り上がる。これ故に、遠隔絶縁領域は、直近絶縁領域に比べて厚いけれども、第１トレンチと第２トレンチとの間の電流経路の狭窄を低減できる。

第２態様に係る半導体装置によれば、第１トレンチ及び第２トレンチの遠隔絶縁領域は、直近絶縁領域のゲート絶縁膜に比べて半導体領域への実質的に無い又は小さい盛り上がりを有し、これ故に、キャリアの伝導経路の狭窄が低減されている。

第３態様に係る半導体装置によれば、最遠絶縁領域は、最遠絶縁領域の側面及び底面を覆うので、ゲート電極の終端の辺りでは、ゲート電極に係る等電位面が屈曲する。第１導電領域のドーパント濃度より小さい第３導電領域が、最遠絶縁領域の側面及び底面を覆って、空乏層が第３導電領域に広がることを可能にする。

第４態様に係る半導体装置によれば、最遠絶縁領域の位置において反転層が、第２導電型の第１トレンチと第２トレンチとの間に設けられた第３導電領域に形成される。第３導電領域は、第４導電領域に繋がる。

第５態様に係る半導体装置によれば、ゲート絶縁膜を半導体領域の熱酸化により形成できる。半導体領域は、例えば構成元素としてシリコンを含む。

第６態様に係る製造方法によれば、上側のトレンチ内に絶縁膜を形成する。加えて、フォトリソグラフィによるパターン形成を基板の上の絶縁膜の加工に用いることなく、例えば異方性ドライエッチングによりトレンチの底面上の絶縁膜及び第１酸化膜を除去する。このような除去によって、これらの無機絶縁膜に開口を形成する。加工された無機絶縁膜をマスクとして用いて、引き続き異方性ドライエッチングにより無機絶縁膜の開口における半導体領域を加工して追加トレンチを形成し、縦積みトレンチを形成する。このように形成された縦積みトレンチにより、半導体領域には、トレンチと追加トレンチとの境界に段差が提供される。この段差により、追加トレンチの側面は、上側のトレンチの側面に比べてトレンチ内側に盛り上がる。また、段差の大きさは、絶縁膜の厚さによって調整可能である。絶縁膜を残した状態で、追加トレンチの盛り上がり半導体を酸化すると、該酸化物が、第１酸化膜と半導体領域との界面に沿って規定された基準面に対して追加トレンチの内側に向けて盛り上がって、厚い酸化膜を形成できる。また、ゲート絶縁膜を第１酸化膜及び第２酸化膜として形成するので、第１酸化膜及び第２酸化膜の厚さを互いに独立して２つの酸化膜を形成できる。例えば、第２酸化膜を第１酸化膜より厚くできる。

第７態様に係る作製方法によれば、縦型半導体装置の半導体層構造が提供される。

第８態様に係る作製方法によれば、縦型半導体装置のための電極構造が提供される。

第９態様に係る作製方法によれば、縦型半導体装置のためのドリフト構造が提供される。

第１０態様に係る作製方法によれば、無機材料の絶縁層は、犠牲膜としてエッチングにさらされて、これにより、基板の表面がエッチングされることを回避できる。

図１は、本開示の一実施の形態に係る半導体装置の断面構造を示す図面である。 図２は、図１に示された半導体装置を示す平面図である。 図３は、本開示の一実施の形態に係る半導体装置のトレンチの構造を示す拡大図である。 図４（ａ）、図４（ｂ）、及び図４（ｃ）は、本開示の一実施の形態に係る半導体装置のゲート電極、ゲート絶縁膜及び半導体領域の接合の形状を示す図面である。 図５（ａ）及び図５（ｂ）は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図６は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図７は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図８は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図９は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図１０は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図１１は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図１２は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図１３は、半導体装置を作製する方法における主要な工程の断面を示す図面である。 図１４は、半導体装置を作製する方法における主要な工程の断面を示す図面である。

以下、図面を参照して本開示を実施するための各実施の形態について説明する。

図１は、本開示の一実施の形態に係る半導体装置の断面構造を示す図面である。図２は、図１に示された半導体装置を示す平面図である。図３は、本開示の一実施の形態に係る半導体装置のトレンチの構造を示す拡大図である。図１は、図２に示されたＩ－Ｉ線に沿ってとられた断面を示す。

図１及び図２を参照すると、半導体装置１１は、基板１３を含み、基板１３は、主面１３ａ及び裏面１３ｂを有し、また複数のトレンチ１５及び半導体領域１７を含む。複数のトレンチ１５は、半導体領域１７の主面１３ａに沿って第１方向Ａｘ１に配列される。半導体装置１１は、例えば縦型ＭＩＳトランジスタを包含することができる。

また、半導体装置１１は、ゲート絶縁膜１９及びゲート電極Ｇを有する。ゲート絶縁膜１９は、トレンチ１５の各々における内面１５ａ（側面１５ｂ及び底面１５ｃ）の上に設けられる。ゲート電極Ｇは、トレンチ１５を埋め込むようにゲート絶縁膜１９の上に設けられる。

ゲート絶縁膜１９は、基板１３の主面１３ａから裏面１３ｂへの第２方向Ａｘ２（第１方向Ａｘ１に交差する）に区分けされる複数の絶縁領域（例えば、絶縁領域１９ａ及び１９ｂ）を含むことができ、これらの絶縁領域１９ａ及び１９ｂは、互いに異なる厚さを有する。絶縁領域１９ａ及び１９ｂの各々の厚さは、半導体領域１７と絶縁領域（例えば、絶縁領域１９ａ及び１９ｂ）との界面に直交する方向の膜厚として規定される。トレンチ１５及びゲート絶縁膜１９は、第３方向Ａｘ３（第１方向Ａｘ１及び第２方向Ａｘ２に交差する）に延在する。

半導体領域１７は、第１導電型（例えば、ｎ型）の第１導電領域２１、第１導電型（ｎ型）と異なる第２導電型（例えば、ｐ型）の第２導電領域２３、及び第１導電型（ｎ型）の第３導電領域２５を含む。第２導電領域２３及び第３導電領域２５は、第２方向Ａｘ２に順に配列される。第１導電領域２１及び第２導電領域２３は、トレンチ１５のうちの隣り合う第１トレンチ１４と第２トレンチ１６との間に設けられる。第１導電領域２１は、第２導電領域２３によって第３導電領域２５から隔てられ、第３導電領域２５は、基板１３の裏面１３ｂから離れている。

第２導電領域２３は、第１導電領域２１の側面及び底面を覆って、ｐｎ接合２０ａを形成する。第１導電領域２１、第２導電領域２３及び第１導電領域２１が、基板１３の主面１３ａに沿って配置されている。第２導電領域２３は、第１トレンチ１４及び第２トレンチ１６の一方から他方まで延在して、第３導電領域２５から第１導電領域２１を隔てている。第２導電領域２３は、第３導電領域２５とｐｎ接合２０ｂを形成する。

図３に示されるように、トレンチ１５の側面において、絶縁領域１９ａ及び１９ｂのうち基板１３の主面１３ａに最も近い直近絶縁領域（本実施例では、絶縁領域１９ａ）の厚さＴ１９ａは、絶縁領域１９ａ及び１９ｂのうちの直近絶縁領域（１９ａ）より主面１３ａから遠い遠隔絶縁領域（本実施例では、絶縁領域１９ｂ）の厚さＴ１９ｂより小さい。

ゲート絶縁膜１９とゲート電極Ｇとの間の内側境界面ＢＤＹ１は、直近絶縁領域（１９ａ）と遠隔絶縁領域（１９ｂ）との間の内側境界の辺りで内側段差ＳＴＩを有する。また、半導体領域１７とゲート絶縁膜１９との間の外側境界面ＢＤＹ２は、直近絶縁領域（１９ａ）と遠隔絶縁領域（１９ｂ）との外側境界の辺りで外側段差ＳＴＯを有し、内側段差ＳＴＩは外側段差ＳＴＯより大きい。

図１及び図３に示されるように、この半導体装置１１によれば、第２導電型の第２導電領域２３が第１トレンチ１４と第２トレンチ１６との間に設けられて、ゲート電極Ｇからの電界に応答して半導体領域１７の第２導電領域２３とゲート絶縁膜１９との界面３１に反転層３３を形成する。ゲート絶縁膜１９は、内側境界面ＢＤＹ１と外側境界面ＢＤＹ２との間にあり、ゲート絶縁膜１９の遠隔絶縁領域（１９ｂ）は、半導体領域１７よりもトレンチ１５内のゲート電極Ｇに向けて大きく盛り上がる。これ故に、遠隔絶縁領域（１９ｂ）は、直近絶縁領域（１９ａ）に比べて厚いけれども、第１トレンチ１４と第２トレンチ１６との間の電流経路２６の狭窄を低減できる。

図３を参照すると、基準面ＲＥＦ１は、主面１３ａから裏面１３ｂへの方向に直近絶縁領域（１９ａ）と半導体領域１７との境界に沿って延在する。基準面ＲＥＦ２は、主面１３ａから裏面１３ｂへの方向に直近絶縁領域１９ａとゲート電極Ｇとの境界に沿って延在する。遠隔絶縁領域（１９ｂ）は、基準面ＲＥＦ１に対して、ゲート電極Ｇから半導体領域１７への方向に盛り上がっている。
遠隔絶縁領域（１９ｂ）は、基準面ＲＥＦ２に対して半導体領域１７の第３導電領域（例えば、ドリフト領域）に近い外側部分２２ａと、基準面ＲＥＦ２に対してトレンチ１５内のゲート電極Ｇに近い内側部分２２ｂとを有し、外側部分２２ａの厚さは内側部分２２ｂの厚さより小さい。或いは、遠隔絶縁領域（１９ｂ）は、基準面ＲＥＦ１を基準にしてトレンチ１５内のゲート電極Ｇに近い内側に設けられることができる。

既に説明したように、ゲート絶縁膜１９は、基板１３の主面１３ａから裏面１３ｂへの第２方向Ａｘ２に区分けされる２つ以上、又は３つ以上の絶縁領域１９を含むことができる。本実施の形態では、ゲート絶縁膜１９は、２つの絶縁領域、具体的には直近絶縁領域１９ａ及び遠隔絶縁領域１９ｂを含み、遠隔絶縁領域（１９ｂ）は、絶縁領域１９ａ及び１９ｂのうちの主面１３ａに最も遠い最遠絶縁領域である。第３導電領域２５は、最遠絶縁領域（１９ｂ）の側面及び底面を囲っている。第３導電領域２５のドーパント濃度は、第１導電領域２１のドーパント濃度より小さい。

半導体装置１１によれば、最遠絶縁領域（１９ｂ）が、最遠絶縁領域（１９ｂ）の側面及び底面を覆うので、ゲート電極Ｇの終端の辺りでは、ゲート電極Ｇに係る等電位面が屈曲する。第１導電領域２１のドーパント濃度より小さい第３導電領域２５が、最遠絶縁領域（１９ｂ）の側面及び底面を覆って、空乏層が広がることを可能にする。

半導体領域１７は、基板１３の裏面１３ｂに設けられる第４導電領域２７を有することができる。第４導電領域２７は、第３導電領域２５によって第２導電領域２３から隔てられる。また、第４導電領域２７は、ゲート絶縁膜１９から離れている。第３導電領域２５のドーパント濃度は、第４導電領域２７のドーパント濃度より小さい。

半導体装置１１は、基板１３の主面１３ａ上に設けられた第１金属体４１及び第２金属体４２と、基板１３の裏面１３ｂ上に設けられた第３金属体４３とを含むことができる。第１金属体４１は、基板１３の主面１３ａを覆う絶縁層３５の第１開口３５ａを介して第１導電領域２１及び第２導電領域２３に接続される。第２金属体４２は、基板１３の主面１３ａを覆う絶縁層３５の第２開口３５ｂを介してゲート電極Ｇに接続される。第３金属体４３は、本実施例では、基板１３の裏面１３ｂの全体に接続される。

半導体領域１７は、構成元素としてシリコンを含むシリコン系半導体を含み、シリコン系半導体は、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、及びシリコンゲルマニウム（ＳｉＧｅ）を含むことができる。

一実施例では、ゲート絶縁膜１９は半導体領域１７の構成元素の酸化物を含むことができ、具体的には、ゲート絶縁膜１９の遠隔絶縁領域（１９ｂ）を半導体領域１７の熱酸化により形成できる。

半導体領域１７の材料が、シリコン系半導体である場合、ゲート絶縁膜１９は半導体領域１７の構成元素、具体的にはシリコン元素の酸化物を含むことができる。この半導体装置１１によれば、ゲート絶縁膜１９の遠隔絶縁領域（１９ｂ）を半導体領域１７の熱酸化により形成できる。

半導体装置１１が縦型ＭＩＳトランジスタである構造の例示。
ゲート電極Ｇ：ドーパント添加のポリシリコン
第１導電領域２１：ｎ型シリコン領域（ソース）、ｎ型ドーパント添加。
第２導電領域２３：ｐ型シリコン領域（チャネル）、ｐ型ドーパント添加。
第３導電領域２５：ｎ型シリコン領域（ドリフト）、ｎ型ドーパント添加。
第４導電領域２７：ｎ型シリコン領域（ドレイン）、ｎ型ドーパント添加。
直近絶縁領域１９ａ：シリコン熱酸化膜。
遠隔絶縁領域１９ｂ：シリコン熱酸化膜。

図４（ａ）、図４（ｂ）、及び図４（ｃ）は、ゲート電極Ｇ、ゲート絶縁膜１９及び半導体領域１７の接合の形状を示す図面である。内側境界面ＢＤＹ１は、直近絶縁領域１９ａと遠隔絶縁領域１９ｂとの接続の周辺において内側段差ＳＴＩを有する。外側境界面ＢＤＹ２は、直近絶縁領域１９ａと遠隔絶縁領域１９ｂとの接続の周辺において外側段差ＳＴＯを有する。

図４（ａ）を参照すると、第３基準面ＲＥＦ３が、遠隔絶縁領域（１９ｂ）とゲート電極Ｇとの間の界面に沿って延在する。既に説明したように、内側段差ＳＴＩの位置では、直近絶縁領域（１９ａ）を基準にして遠隔絶縁領域（１９ｂ）がゲート電極Ｇに向けて盛り上がって段差（正段差ＰＳＴＩ）を形成する。正段差ＰＳＴＩは、第２基準面ＲＥＦ２と第３基準面ＲＥＦ３との間隔として規定される。また、外側段差ＳＴＯの位置では、直近絶縁領域（１９ａ）を基準にして遠隔絶縁領域（１９ｂ）が半導体領域１７に向けて盛り上がって段差（正段差ＰＳＴＯ）を形成する。正段差ＰＳＴＯは、第１基準面ＲＥＦ１と第２基準面ＲＥＦ２との間隔として規定される。内側段差ＳＴＩ（正段差ＰＳＴＩ）は、外側段差ＳＴＯ（正段差ＰＳＴＯ）より大きい。

図４（ｂ）を参照すると、内側段差ＳＴＩの位置では、直近絶縁領域（１９ａ）を基準にして遠隔絶縁領域（１９ｂ）がゲート電極Ｇに向けて盛り上がって段差（正段差ＰＳＴＩ）を形成する。また、外側段差ＳＴＯの位置では、直近絶縁領域（１９ａ）を基準にして遠隔絶縁領域（１９ｂ）が半導体領域１７に向けて僅かに盛り上がる又は実質的に盛り上がらない段差（実質的にゼロ段差ＺＳＴＯ）を形成する。

図４（ｃ）を参照すると、内側段差ＳＴＩの位置では、直近絶縁領域（１９ａ）を基準にして遠隔絶縁領域（１９ｂ）がゲート電極Ｇに向けて盛り上がって段差（正段差ＰＳＴＩ）を形成する。一方、外側段差ＳＴＯの位置では、直近絶縁領域（１９ａ）を基準にして遠隔絶縁領域（１９ｂ）がゲート電極Ｇに向けて僅かに凹んで段差（負段差ＮＳＴＯ）を形成する。内側段差ＳＴＩの絶対値は、外側段差ＳＴＯの絶対値より大きい。この実施例では、遠隔絶縁領域（１９ｂ）の外側境界面ＢＤＹ２（遠隔絶縁領域（１９ｂ）の側面）は、第１基準面ＲＥＦ１と第２基準面ＲＥＦ２との間に位置する。

いずれの構造においても、内側段差ＳＴＩ（正段差）より小さい外側段差ＳＴＯ（正段差ＰＳＴＯ、ゼロ段差ＺＳＴＯ、負段差ＮＳＴＯ）も、外側段差ＳＴＯからの遠隔絶縁領域（１９ｂ）に起因する電界強度の変化を半導体領域１７の界面近傍において小さくする。

図１に戻ると、トレンチ１５は、第２導電領域２３を貫通する。第２導電領域２３は、相対的に薄い直近絶縁領域（１９ａ）を介してゲート電極Ｇからの電界を受ける。トレンチ１５は、第３導電領域２５において終端する。第３導電領域２５は、トレンチ１５は、第３導電領域２５の終端の近傍において相対的に厚い遠隔絶縁領域（１９ｂ）を介してゲート電極Ｇからの電界を与える。

図５（ａ）及び図５（ｂ）並びに図６から図１４の各々は、本実施の形態に係る半導体装置を作製する方法における主要な工程の断面を示す図面である。図５（ａ）及び図５（ｂ）並びに図６から図１４の各々における断面は、図１に示された断面に対応するように取られている。

引き続いて、図５から図１３を参照しながら、半導体装置、具体的には、縦型ＭＯＳ電界効果トランジスタを作製する方法を説明する。

図５（ａ）に示されるように、半導体領域を有する基板を準備する。引き続く説明では、半導体領域を有する基板の一例として半導体基板５０を参照する。半導体基板５０は、主面５０ａ及び裏面５０ｂを有する。半導体基板５０は、本実施例では、シリコン基板又はシリコンウエハであることができる。

縦型ｎ－ＭＯＳ電界効果トランジスタのための半導体基板５０は、ｎ型の第１導電領域５１、ｐ型の第２導電領域５２、ｎ型の第３導電領域５３、及びｎ型の第４導電領域５４を含む。第１導電領域５１は、主面５０ａに島状に形成される。第２導電領域５２は、第１導電領域５１の側面及び底面を覆うように設けられる。第３導電領域５３は、第２導電領域５２によって第１導電領域５１から隔てられるように主面５０ａから離れて設けられる。第４導電領域５４は、半導体基板５０の裏面５０ｂに設けられる。

本実施例では、第１導電領域５１は、フォトリソグラフィによるマスク形成及び半導体基板５０（例えば、ｎ型）へのイオン注入（ｎ型ドーパント）により形成されることができる。第２導電領域５２は、フォトリソグラフィによるマスク形成、半導体基板５０へのイオン注入（ｐ型ドーパント）及び熱処理により、又はエピタキシャル成長により形成されることができる。本実施例では、第４導電領域５４が、半導体基板５０の主面５０ａに関連する一連のドーパント導入プロセスにおいて形成されるものとして記述するけれども、第４導電領域５４は、裏面５０ｂに（又は、半導体基板５０を所望の厚さに研磨した後に）電極を形成するに先立って、ドーパント導入により形成されることができる。絶縁ゲート型バイポーラトランジスタのための半導体基板５０には、上記のｎ型の第４導電領域５４に替えてｐ型の第４導電領域が提供される。

図５（ｂ）に示されるように、半導体基板５０に、その主面５０ａに沿って第１方向Ａｘ１に配列された複数のトレンチを形成する。具体的には、半導体基板５０の主面５０ａ上に無機材料の絶縁膜を堆積する。この絶縁膜から無機絶縁層５５を形成する。無機絶縁層５５は、トレンチが形成されるべき位置を規定する複数の開口５５ａを有して、トレンチの平面的なパターンを規定する。これらの開口５５ａは、第１方向Ａｘ１に配列されると共に第３方向Ａｘ３に延在する。また、開口５５ａは、島状の第１導電領域５１の内側に位置する。無機材料は、例えばシリコン酸化物を含むことができる。無機絶縁層５５の形成は、例えば化学的気相成長（ＣＶＤ）法によるシリコン酸化物の堆積、並びにフォトリソグラフィ及びエッチングによる堆積物の加工によって行われる。無機絶縁層５５の厚さは、例えば、数十ナノメートルである。

図６に示されるように、無機絶縁層５５をマスクとして用いて半導体基板５０を加工して、複数のトレンチ５７を形成する。この加工は、エッチングＥＴＣＨ１によって行われる。エッチングＥＴＣＨ１は、例えば異方性ドライエッチングであることができる。トレンチ５７は、第２導電領域５２を貫通して、第３導電領域５３内において終了する。トレンチ５７の開口は、島状の第１導電領域５１の内側に位置する。主面５０ａにおいて、第１導電領域５１は、トレンチ５７の側面上に位置する。トレンチ５７の開口の幅は、「ＤＷ」として参照される。トレンチ５７の深さは、「ＤＴ」として参照される。

図７に示されるように、トレンチ５７を形成した後に、トレンチ５７の内面（側面５７ａ及び底面５７ｂ）に第１酸化膜５９ａを形成する。第１酸化膜５９ａの形成は、例えば半導体基板５０を酸化雰囲気中に置いて行われる熱酸化によって行われる。次いで、第１酸化膜５９ａを形成した後に、酸化物とは異なる無機材料の絶縁膜６１を半導体基板５０の全面上に形成する。この形成では、例えばＣＶＤ法により、酸化物とは異なる無機材料の絶縁体（絶縁層）、例えばシリコン窒化物といったシリコン系無機絶縁膜が成長される。絶縁膜６１は、主面５０ａ上の無機絶縁層５５の上面及び開口５５ａの側面、並びにトレンチ５７の側面５７ａ及び底面５７ｂ（トレンチ５７の内面）上に堆積される。絶縁膜６１は、トレンチ５７内では、側面５７ａ及び底面５７ｂ（トレンチ５７の内面）上の第１酸化膜５９ａを覆う。

図８に示されるように、トレンチ５７の底面５７ｂの上の絶縁膜６１及び第１酸化膜５９ａを選択的に除去して、底面５７ｂを露出させる。この除去は、エッチングＥＴＣＨ２によって行われることができる。

具体的には、フォトリソグラフィによるパターン形成を用いないで半導体基板５０の全面をエッチングＥＴＣＨ２にさらす。このエッチングＥＴＣＨ２では、フォトリソグラフィによるパターン形成を用いないので、トレンチ５７の底面５７ｂの上の絶縁膜６１だけでなく、トレンチ５７の外側の絶縁膜６１、例えば無機材料の無機絶縁層５５上の絶縁膜６１もエッチングにさらされる。このエッチングにより、トレンチ５７の底面５７ｂ上の絶縁膜６１及び第１酸化膜５９ａが除去されると共に、無機絶縁層５５の上面上の絶縁膜６１が除去される。絶縁膜６１が除去されると、露出した無機絶縁層５５も部分的に除去される。このエッチングには、高い異方性のドライエッチングを適用可能であって、例えば反応性イオンエッチングが用いられる。この異方性エッチングにお陰で、絶縁膜６１のエッチングの後においても、トレンチ５７の側面５７ａ上に絶縁膜６１が残される。

図９に示されるように、絶縁膜６１のエッチングＥＴＣＨ２の後に、引き続きエッチングＥＴＣＨ３を続けることができる。このエッチングＥＴＣＨ３では、先のエッチングにおいて残された絶縁膜６１をマスクとして用いて、トレンチ５７の底面５７ｂに現れたシリコン領域を加工して、トレンチ５７のそれぞれに追加トレンチ６３を形成する。この加工は、異方性のドライエッチングによって行われることができる。このエッチングには、高い異方性のドライエッチングを適用可能であって、例えば反応性イオンエッチングが用いられる。このエッチングＥＴＣＨ３では、フォトリソグラフィによるパターン形成を用いないので、トレンチ５７の底面５７ｂの上の絶縁膜６１だけでなく、トレンチ５７の外側の無機絶縁層５５も部分的に除去される。無機絶縁層５５は、十分な厚さを有するので、これらのエッチングの後においても、引き続くプロセス及びデバイス構造に適用可能な膜厚を有する。追加トレンチ６３は、側面６３ａ及び底面６３ｂを有する。

追加トレンチ６３を形成した後においても、無機絶縁層５５を除去せずに残す。

図１０に示されるように、追加トレンチ６３を形成した後に、追加トレンチ６３の側面６３ａ及び底面６３ｂに第２酸化膜を形成する。この形成は、半導体基板５０を酸化雰囲気中に置いて半導体基板５０のシリコン領域を熱酸化して、酸化膜５９ｂを成長させる。

トレンチ５７を形成すると共にこの形成の後に追加トレンチ６３を形成して、縦積みトレンチ６５を形成している。縦積みトレンチ６５の側面６５ａは、トレンチ５７と追加トレンチ６３とのつなぎ目にシリコン領域の段差６５ｓｔを有する。トレンチ５７の側面には絶縁膜６１及び第２酸化膜５９ｂが残されているので、段差６５ｓｔによる盛り上がったシリコン部分が酸化されている。適切な酸化時間によって、盛り上がったシリコン部分がシリコン酸化物に変化する。酸化時間に応じて、酸化膜５９ｂ（１９ｂ）が熱酸化により生成される。縦積みトレンチ６５の酸化膜５９ａ及び酸化膜５９ｂ（１９ａ、１９ｂ）は、図４（ａ）、図４（ｂ）及び図４（ｃ）に示されるような形態を有することができる。長すぎる酸化時間を避けることによって、所望の酸化物の厚みが提供される。

絶縁膜６１は、酸素雰囲気に対して下地の半導体領域を保護する能力を有する無機絶縁体を含むことができ、例えばシリコン窒化膜であることができる。既に堆積した絶縁膜６１をマスクとして用いて、酸化膜５９ｂを熱酸化により形成する。形成されるべき酸化膜５９ｂが厚さＴＸを持つとすると、熱酸化により厚さ０．４４×ＴＸのシリコンが消費される。これ故に、絶縁膜６１の厚さが、０．４４×ＴＸにほぼ等しいか、或いは０．４４×ＴＸより大きいことがよい。

図１１に示されるように、第２酸化膜５９ｂを成長した後に、酸化膜に対して選択的に絶縁膜６１を除去する。この選択的な除去は、ウエットエッチング又は等方的ドライエッチングによって行われることができる。絶縁膜６１が除去されると、縦積みトレンチ６５の側面６５ａ及び底面６５ｂには、第１酸化膜５９ａ及び第２酸化膜５９ｂが残される。

図１２に示されるように、絶縁膜６１を選択的に除去した後に、縦積みトレンチ６５を埋めるために、導電性を有する堆積物６７を半導体基板５０の全面上に、具体的には、無機絶縁層５５、トレンチ５７及び追加トレンチ６３上に形成する。

この製造方法によれば、上側のトレンチ５７内に絶縁膜６１を形成すると共に、フォトリソグラフィによるパターン形成を基板の上の絶縁膜６１の加工に用いることなく例えば異方性ドライエッチングによりトレンチ５７の底面上の絶縁膜６１及び第１酸化膜５９ａを除去して、これらの多層絶縁膜（６１、５９ａ）に開口を形成する。加工された多層絶縁膜（６１、５９ａ）をマスクとして用いて、引き続き異方性ドライエッチングにより無機絶縁膜（６１、５９ａ）の開口における半導体基板５０のシリコン領域を加工して追加トレンチ６３を形成する。これらの工程によって、縦積みトレンチ６５が提供される。このように形成された縦積みトレンチ６５により、半導体基板５０のシリコン領域には、トレンチ５７と追加トレンチ６３との境界に段差６５ｓｔが提供される。この段差６５ｓｔにより、追加トレンチ６３の側面は、上側のトレンチ５７の側面に比べてトレンチ内側に盛り上がる。また、段差６５ｓｔの大きさは、絶縁膜６１の厚さによって調整可能である。絶縁膜６１を残した状態で、追加トレンチ６３の盛り上がり半導体を酸化すると、第１酸化膜５９ａと半導体基板５０との界面に沿って規定された基準面（図４（ａ）、図４（ｂ）、図４（ｃ））に対して、追加トレンチ６３の内側に向けて盛り上がって厚い酸化膜（５９ｂ）を形成できる。

ゲート絶縁膜を第１酸化膜５９ａ及び第２酸化膜５９ｂとして形成するので、第１酸化膜５９ａ及び第２酸化膜５９ｂの厚さを互いに独立して規定できる。例えば、第２酸化膜５９ｂを第１酸化膜５９ａより厚くできる。第２酸化膜５９ｂを第１酸化膜５９ａより薄くできる。

堆積物６７は、ゲート電極のために設けられる。堆積物６７は、例えばポリシリコンを含むことができる。ポリシリコンは、例えばＣＶＤ法によって堆積されることができる。堆積物６７の導電性は、ポリシリコンへのドーパントの添加によって提供されることができる。添加されるドーパントの導電型は、ｎ型、ｐ型、又はｎ型及びｐ型の両方であることができ、本実施例では、ｎ型ドーパント、例えばリンが用いられる。この作製方法によれば、縦型半導体装置のための電極構造が提供される。

図１３に示されるように、トレンチ５７及び追加トレンチ６３を堆積物６７で満たした後に、無機絶縁層５５上の堆積物６７を除去するように、半導体基板５０の全面をエッチングＥＴＣＨ４にさらす。エッチングＥＴＣＨ４により、無機絶縁層５５の表面が露出されると共に、縦積みトレンチ６５内の堆積物６７に僅かな窪みを形成されることがある。

図１４に示されるように、半導体基板５０の主面５０ａ上に第１金属電極６９ａ及び第２金属電極６９ｂを形成すると共に、第４導電領域５４を形成した後に半導体基板５０の裏面の上に第３金属電極６９ｃを形成する。第１金属電極６９ａは、第１導電領域５１及び第２導電領域５２に接続され、第２金属電極６９ｂは、ゲート電極Ｇのための堆積物６７に接続される。第３金属電極６９ｃは、半導体基板５０の裏面５０ｂ上に第４導電領域５４に接続される。

金属電極の形成を説明する。

本実施例では、エッチングＥＴＣＨ４の後に残っている無機絶縁層５５を除去すると共に半導体基板５０の主面５０ａの全面に、新たな無機絶縁膜を堆積する。無機絶縁膜は、例えばシリコン酸化物といったシリコン系無機絶縁体からなることができる。この堆積の後に、フォトリソグラフィ及びエッチングを用いて加工して、新たに堆積した絶縁膜から絶縁層３５を形成する。絶縁層３５は、フォトリソグラフィ及びエッチングにより形成された複数の開口３５ａ、３５ｂを有する。開口３５ａは、第１導電領域５１及び第２導電領域５２上に位置すると共に、開口３５ｂは、堆積物６７上に位置する。

絶縁層３５に開口３５ａ、５ｂを形成した後に、これらの開口３５ａ、３５ｂの位置に合わせて、それぞれ、第１金属電極６９ａ及び第２金属電極６９ｂを形成する。第１金属電極６９ａは、開口３５ａを介して半導体基板５０の主面、具体的には、第１導電領域５１及び第２導電領域５２の表面に接触を成し、第２金属電極６９ｂは、開口５５ｂを介して堆積物６７に接触を成す。第１金属電極６９ａ及び第２金属電極６９ｂの形成は、例えば、金属膜の堆積（例えば、スパッタリング）、フォトリソグラフィ及びエッチングにより形成されることができる。

以上説明したように、本実施の形態によれば、隣合うトレンチ間の半導体領域の幅の狭窄を低減できる半導体装置、及びこの半導体装置を作製する方法を提供できる。

本開示は上述した実施の形態に限定されるものではなく、本開示の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本開示の技術思想に含まれるものである。

１１・・・半導体装置、１３・・・基板、１３ａ・・・主面、１３ｂ・・・裏面、１４、１５、１６・・・トレンチ、１５ａ・・・内面、１５ｂ・・・側面、１５ｃ・・・底面、１７・・・半導体領域、１９・・・絶縁領域（ゲート絶縁膜）、１９ａ・・・絶縁領域（直近絶縁領域）、１９ｂ・・・絶縁領域（遠隔絶縁領域）、２１・・・第１導電領域、２２ａ・・・外側部分、２２ｂ・・・内側部分、２３・・・第２導電領域、２５・・・第３導電領域、２６・・・電流経路、２７・・・第４導電領域、３１・・・界面、３３・・・反転層、３５・・・絶縁層、３５ａ、３５ｂ・・・開口、４１・・・第１金属体、４２・・・第２金属体、４３・・・第３金属体、５０・・・半導体基板、５０ａ・・・主面、５０ｂ・・・裏面、５１・・・第１導電領域、５２・・・第２導電領域、５３・・・第３導電領域、５４・・・第４導電領域、５５・・・無機絶縁層、５７・・・トレンチ、５７ａ・・・側面、５７ｂ・・・底面、５９ａ、５９ｂ・・・酸化膜、６１・・・絶縁膜、６３・・・追加トレンチ、６３ａ・・・側面、６３ｂ・・・底面、６５・・・縦積みトレンチ、６５ｓｔ・・・段差、６７・・・堆積物、６９ａ・・・第１金属電極、６９ｂ・・・第２金属電極、６９ｃ・・・第３金属電極、Ａｘ１・・・第１方向、Ａｘ２・・・第２方向、Ａｘ３・・・第３方向、ＢＤＹ１・・・内側境界面、ＢＤＹ２・・・外側境界面、ＥＴＣＨ１、ＥＴＣＨ２、ＥＴＣＨ３、ＥＴＣＨ４・・・エッチング、Ｇ・・・ゲート電極、ＲＥＦ１、ＲＥＦ２、ＲＥＦ３・・・基準面、ＳＴＩ・・・内側段差、ＳＴＯ・・・外側段差。

Claims (10)

1. 半導体領域、及び該半導体領域の主面に沿って第１方向に配列された複数のトレンチを含み主面及び裏面を有する基板と、
   前記トレンチの各々における内面の上に設けられたゲート絶縁膜と、
   前記トレンチを埋め込むように前記ゲート絶縁膜の上に設けられたゲート電極と、
   を含み、
   前記ゲート絶縁膜は、前記基板の前記主面から前記裏面への第２方向に区分けされ互いに異なる厚さを有する複数の絶縁領域を含み、
   前記トレンチの側面において、前記絶縁領域のうちの前記主面に最も近い直近絶縁領域の厚さは、前記絶縁領域のうちの前記直近絶縁領域より前記主面から遠い遠隔絶縁領域の厚さより小さく、
   前記ゲート絶縁膜と前記ゲート電極との間の内側境界面は、前記直近絶縁領域と前記遠隔絶縁領域との内側境界の辺りで内側段差を有し、
   前記半導体領域と前記ゲート絶縁膜との間の外側境界面は、前記直近絶縁領域と前記遠隔絶縁領域との外側境界の辺りで外側段差を有し、
   前記内側段差は前記外側段差より大きく、
   前記半導体領域は、第１導電型の第１導電領域、前記第１導電型と異なる第２導電型の第２導電領域、及び前記第１導電型の第３導電領域を含み、
   前記第２導電領域及び前記第３導電領域は、前記第２方向に順に配列され、
   前記第１導電領域及び前記第２導電領域は、前記トレンチのうちの隣り合う第１トレンチと第２トレンチとの間に設けられ、
   前記第１導電領域は、前記第２導電領域によって前記第３導電領域から隔てられ、
   前記第３導電領域は、前記基板の前記裏面から離れている、
   半導体装置。
2. 前記第３導電領域は、前記第１トレンチの前記遠隔絶縁領域と前記第２トレンチの前記遠隔絶縁領域との間に設けられる、
   請求項１に記載された半導体装置。
3. 前記遠隔絶縁領域は、前記絶縁領域のうちの前記主面に最も遠い最遠絶縁領域であり、
   前記第３導電領域は、前記最遠絶縁領域の側面及び底面を囲い、
   前記第３導電領域のドーパント濃度は、前記第１導電領域のドーパント濃度より小さい、
   請求項１又は請求項２に記載された半導体装置。
4. 前記半導体領域は、前記基板の前記裏面に設けられる第４導電領域を有し、
   前記第４導電領域は、前記第１導電型を有し、前記ゲート絶縁膜から離れており、
   前記第４導電領域は、前記第３導電領域によって前記第２導電領域から隔てられる、
   請求項１～請求項３のいずれか一項に記載された半導体装置。
5. 前記ゲート絶縁膜は、前記半導体領域の構成元素の酸化物を含む、
   請求項１～請求項４のいずれか一項に記載された半導体装置。
6. 半導体装置を作製する方法であって、
   半導体領域を含み主面及び裏面を有する基板に、前記半導体領域の主面に沿って第１方向に配列された複数のトレンチを形成することと、
   前記トレンチを形成した後に、前記基板を酸化雰囲気中に置いて、前記トレンチの内面に第１酸化膜を形成することと、
   前記第１酸化膜を形成した後に、酸化物とは異なる無機材料の絶縁膜を前記基板の上に堆積することと、
   前記絶縁膜の異方性エッチングにより、前記トレンチの側面上の前記絶縁膜を残すと共に前記トレンチの底面の上の前記絶縁膜、前記第１酸化膜、及び前記トレンチの外側にある前記絶縁膜を除去することと、
   前記絶縁膜の前記異方性エッチングの後に、前記絶縁膜をマスクとして用いて、前記トレンチの前記底面に現れた前記半導体領域を加工して、前記トレンチのそれぞれに追加トレンチを形成することと、
   前記追加トレンチを形成した後に、前記基板を酸化雰囲気中において前記追加トレンチの側面及び底面に第２酸化膜を形成することと、
   前記第２酸化膜を形成した後に、前記絶縁膜を除去することと、
   前記絶縁膜を除去した後に、堆積物を前記基板の上に堆積して、前記トレンチ及び前記追加トレンチを埋めることと、
   を含む
   半導体装置を作製する方法。
7. 前記トレンチ及び前記追加トレンチは、縦積みトレンチを構成し、
   前記半導体領域は、第１導電型の第１導電領域、前記第１導電型と異なる第２導電型の第２導電領域、及び前記第１導電型の第３導電領域を含み、
   前記第１導電領域及び前記第２導電領域は、前記基板の前記主面から前記裏面への第２方向に順に配列され、
   前記第２導電領域及び前記第３導電領域は、前記トレンチのうちの隣り合う第１トレンチと第２トレンチとの間に設けられ、
   前記第１導電領域は、前記第２導電領域によって前記第３導電領域から隔てられ、
   前記第３導電領域は、前記基板の前記裏面から離れており、
   前記堆積物は導電性を有する、
   請求項６に記載された半導体装置を作製する方法。
8. 前記堆積物はゲート電極を構成し、
   前記トレンチは、前記第２導電領域を貫通する深さを有する、
   請求項７に記載された半導体装置を作製する方法。
9. 前記第３導電領域のドーパント濃度は、前記第１導電領域のドーパント濃度より小さく、
   前記追加トレンチは、前記第３導電領域内に終端を有する、
   請求項７又は請求項８に記載された半導体装置を作製する方法。
10. 前記トレンチを形成することに先立って、前記基板の上に、前記トレンチのパターンを規定する無機材料の絶縁層を形成すること、を更に備え、
    前記無機材料の絶縁層は、前記絶縁膜の前記異方性エッチングにさられる一方で、前記絶縁膜の前記異方性エッチングにより完全に除去されない厚さを有する、
    請求項６から請求項９のいずれか一項に記載された半導体装置を作製する方法。