JP2023140171A

JP2023140171A - デジタル移相器

Info

Publication number: JP2023140171A
Application number: JP2022046071A
Authority: JP
Inventors: 雄介上道; Yusuke Uemichi
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2022-03-22
Filing date: 2022-03-22
Publication date: 2023-10-04
Anticipated expiration: 2042-03-22
Also published as: EP4277014A1; CN117121289A; JP7076663B1; WO2023181447A1

Abstract

【課題】他回路の接地パターンの接続に起因するデジタル移相回路の移相量の減少を抑制することが可能なデジタル移相器を提供する。
【解決手段】信号線路、信号線路の両側に設けられた一対の内側線路、内側線路の外側に各々設けられた一対の外側線路、内側線路及び外側線路の各一端に接続された第１の接地導体、外側線路の各他端に接続された第２の接地導体、内側線路の各他端と第２の接地導体との間に設けられる一対の電子スイッチを備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、複数のデジタル移相回路は前列と後列とからなる多列構造、また前列と後列は隣り合っており、接地パターンは前列と一点で接続される。
【選択図】図１

Description

本発明は、デジタル移相器に関する。

下記非特許文献１には、マイクロ波、準ミリ波あるいはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、信号線路（signal line）、当該信号線路の両側に設けられた一対の内側線路（inner lines）、一対の内側線路の外側に各々設けられた一対の外側線路（outer lines）、一対の内側線路及び一対の外側線路の各一端に接続された第１接地バー、一対の外側線路の各他端に接続された第２接地バー、一対の内側接路の各他端と第２接地バーとの間に各々設けられる一対のＮＭＯＳスイッチ等を備える。

このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路あるいは一対の外側線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。すなわち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。

A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

ところで、上記デジタル移相回路は、例えばフェイズドアレイアンテナを用いた基地局等に適用されるものであり、実際には多数が縦続接続された状態で半導体基板上に実装される。すなわち、上記デジタル移相回路は、実際の移相器の構成における単位ユニットであり、各段を構成する数十個が縦続接続されることによってデジタル移相器を構成する。このデジタル移相器は、各段の単位ユニットが各々に低遅延モードあるいは高遅延モードに設定されることにより、全体として複数の移相量を実現する。

このようなデジタル移相器を半導体基板上に実装する場合、実装スペース等の制約によって複数のデジタル移相回路（単位ユニット）を多列状態に配置する場合がある。そして、このような多列構造のデジタル移相器では、接地される線路つまり列間で隣り合う２つの外側線路や列間で隣り合う第１接地バー及び第２接地バー等に他回路の接地パターンを接続する場合がある。このような接地パターンのデジタル移相器への接続は、デジタル移相回路の移相量を減少させるという問題がある。

本発明は、上述した事情に鑑みてなされたものであり、他回路の接地パターンの接続に起因するデジタル移相回路の移相量の減少を抑制することが可能なデジタル移相器の提供を目的とするものである。

上記目的を達成するために、本発明では、デジタル移相器に係る第１の解決手段として、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、前記複数のデジタル移相回路は、所定の接続回路を介して接続されることにより前列と後列とからなる多列構造を備えるとともに、前列と後列は隣り合っており、前記前列の前記外側線路が所定の接地パターンによって接続される構造を備え、前記接地パターンは、前記前列と１点で接続される、という手段を採用する。

本発明では、デジタル移相器に係る第２の解決手段として、上記第１の解決手段において、前記接地パターンは、前記前列の前端と接続される、という手段を採用する。

本発明では、デジタル移相器に係る第３の解決手段として、上記第１の解決手段において、前記接地パターンは隣り合う前記前列と前記後列に挟まれた領域にあり、前記接地パターンは、前記前列の後端と１点で接続される、という手段を採用する。

本発明では、デジタル移相器に係る第４の解決手段として、上記第１～第３のいずれかの解決手段において、前記デジタル移相回路は、複数の導電層によって構成され、前記接地パターンは、前記複数の導電層のいずれか一層である、という手段を採用する。

本発明では、デジタル移相器に係る第５の解決手段として、上記第１～第３のいずれかの解決手段において、前記デジタル移相回路は、複数の導電層によって構成され、前記接地パターンは、前記複数の導電層とは異なる導電層である、という手段を採用する。

本発明では、デジタル移相器に係る第６の解決手段として、上記第１～第５のいずれかの解決手段において、前記デジタル移相回路は、上部電極が前記信号線路に接続され、下部電極が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える、という手段を採用する。

本発明では、デジタル移相器に係る第７の解決手段として、上記第６の解決手段において、前記デジタル移相回路は、前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチをさらに備える、という手段を採用する。

本発明によれば、他回路の接地パターンの接続に起因するデジタル移相回路の移相量の変化を抑制することが可能なデジタル移相器を提供することが可能である。

本発明の第１実施形態に係るデジタル移相器Ａ１の構成を示す正面図である。本発明の第１実施形態におけるデジタル移相回路Ｂの機能構成を示す概念図である。本発明の第１実施形態におけるデジタル移相回路Ｂにおいて、高遅延モード時のリターン電流の通電経路を示す模式図である。本発明の第１実施形態におけるデジタル移相回路Ｂにおいて、低遅延モード時のリターン電流の通電経路を示す模式図である。本発明の第２実施形態に係るデジタル移相器Ａ２の構成を示す正面図である。

以下、図面を参照して、本発明の実施形態について説明する。
〔第１実施形態〕
最初に、本発明の第１実施形態について説明する。第１実施形態に係るデジタル移相器Ａ１は、図１に示すように、マイクロ波、準ミリ波あるいはミリ波等の信号（高周波信号）を入力とし、所定の移相量だけ位相シフトした高周波信号を外部に出力する高周波回路である。

このデジタル移相器Ａ１は、図１に示すように、複数（ｎ個）のデジタル移相回路Ｂ_１～Ｂ_ｎ、一対の接続回路Ｃ１，Ｃ２、接地パターンＤ及び一対の追加線路Ｅ１，Ｅ２を備える。なお、本実施形態において、上記「ｎ」は自然数である。また、以下の「ｉ」は２以上かつｎ以下の自然数である。

ｎ個（複数）のデジタル移相回路Ｂ_１～Ｂ_ｎは、図示するように一対の接続回路Ｃ１，Ｃ２を介して二列（多列）に配置されている。すなわち、第１実施形態に係るデジタル移相器Ａ１は、一対の接続回路Ｃ１，Ｃ２を用いた複数のデジタル移相回路Ｂ_１～Ｂ_ｎに関する多列構造を備える。なお、図１に示す二列構造は多列構造の一例であり、三列以上であってもよい。

詳細については後述するが、デジタル移相回路Ｂ_１～Ｂ_ｎは、代表としてデジタル移相回路Ｂ_１に示すように、信号線路１、２つの内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、２つの外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、２つの接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）等を備えている。

デジタル移相器Ａ１において、高周波信号の伝送方向は、第１のデジタル移相回路Ｂ_１から第ｎのデジタル移相回路Ｂ_ｎに向かう方向である。第１のデジタル移相回路Ｂ_１は、高周波信号の伝送方向において最上流（最前段）に位置し、第ｎのデジタル移相回路Ｂ_ｎは、高周波信号の伝送方向において最下流（最後段）に位置している。

ｎ個のデジタル移相回路Ｂ_１～Ｂ_ｎのうち、第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_ｉ－１は、前列（第１列）を構成しており、直線状に縦続接続されている。一方、第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎは、後列（第２列）を構成しており、直線状に縦続接続されている。前列（第１列）と後列（第２列）とは、一対の接続回路Ｃ１，Ｃ２及び第ｉのデジタル移相回路Ｂ_ｉを介して略平行に設けられている。

前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_ｉ－１において、列方向に隣り合う信号線路１は、一列に直列接続されている。また、後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎにおいて、列方向に隣り合う信号線路１は、一列に直列接続されている。

また、前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_ｉ－１において、列方向に隣り合う第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂは、一列に直列接続されている。また、後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎにおいて、列方向に隣り合う第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂは、一列に直列接続されている。

また、前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_ｉ－１において、列方向に隣り合う第１の接地導体４ａと第２の接地導体４ｂとは、相互に接続されている。また、後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎにおいて、列方向に隣り合う第１の接地導体４ａと第２の接地導体４ｂとは、相互に接続されている。

前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_ｉ－１と後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎとは、列間で隣り合う関係にある。列間で隣り合う関係の前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_ｉ－１と後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎとは、列間方向に隣り合う第１の外側線路３ａ同士、第１の接地導体４ａと第２の接地導体４ｂ及び第２の接地導体４ｂと第１の接地導体４ａのうち少なくとも１つが接地パターンＤを介して相互接続されている。

すなわち、接地パターンＤは、電気的に接地されており、列間方向に隣り合う第１の外側線路３ａ同士、第１の接地導体４ａと第２の接地導体４ｂ及び第２の接地導体４ｂと第１の接地導体４ａのうち少なくとも１つを相互接続する。このような接地パターンＤを備えるデジタル移相器Ａ１は、列間接続構造を備える。

ここで、第１実施形態に係るデジタル移相器Ａ１は、ｎ個のデジタル移相回路Ｂ_１～Ｂ_ｎのうち、第ｉのデジタル移相回路Ｂ_ｉが前列（第１列）及び後列（第２列）を構成しておらず、一対の接続回路Ｃ１，Ｃ２に挟まれた状態で配置されている。ただし、この第ｉのデジタル移相回路Ｂ_ｉについては、前列（第１列）あるいは後列（第２列）を構成するように配置してもよい。

一対の接続回路Ｃ１，Ｃ２は、前列（第１列）と後列（第２列）とを平行な状態で接続する回路である。一対の接続回路Ｃ１，Ｃ２のうち、第１の接続回路Ｃ１は、図示するように前列（第１列）において最後段に位置する第ｉ－１のデジタル移相回路Ｂ_ｉ－１と第ｉのデジタル移相回路Ｂ_ｉとを接続する。この第１の接続回路Ｃ１は、図示するように５つの個別接続線路Ｆ１，Ｆ２ａ，Ｆ２ｂ，Ｆ３ａ，Ｆ３ｂを備える。

これら個別接続線路Ｆ１，Ｆ２ａ，Ｆ２ｂ，Ｆ３ａ，Ｆ３ｂのうち、第１の個別接続線路Ｆ１は、第ｉ－１のデジタル移相回路Ｂ_ｉ－１における信号線路１の出力端（一端）と第ｉのデジタル移相回路Ｂ_ｉにおける信号線路１の入力端（他端）とを接続する帯状導体である。この第１の個別接続線路Ｆ１は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。

第２の個別接続線路Ｆ２ａは、第ｉ－１のデジタル移相回路Ｂ_ｉ－１における第１の内側線路２ａの一端と第ｉのデジタル移相回路Ｂ_ｉにおける第１の内側線路２ａの他端とを接続する帯状導体である。この第２の個別接続線路Ｆ２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｆ１と同様に斜めに延在している。

第３の個別接続線路Ｆ２ｂは、第ｉ－１のデジタル移相回路Ｂ_ｉ－１における第２の内側線路２ｂの一端と第ｉのデジタル移相回路Ｂ_ｉにおける第２の内側線路２ｂの他端とを接続する帯状導体である。この第３の個別接続線路Ｆ２ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｆ１と同様に斜めに延在している。

第４の個別接続線路Ｆ３ａは、第ｉ－１のデジタル移相回路Ｂ_ｉ－１における第１の外側線路３ａの一端と第ｉのデジタル移相回路Ｂ_ｉにおける第１の外側線路３ａの他端とを接続する帯状導体である。この第４の個別接続線路Ｆ３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｆ１と同様に斜めに延在している。

第５の個別接続線路Ｆ３ｂは、第ｉ－１のデジタル移相回路Ｂ_ｉ－１における第２の外側線路３ｂの一端と第ｉのデジタル移相回路Ｂ_ｉにおける第２の外側線路３ｂの他端とを接続する帯状導体である。この第５の個別接続線路Ｆ３ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｆ１と同様に斜めに延在している。

一方、第２の接続回路Ｃ２は、図示するように第ｉのデジタル移相回路Ｂｉと後列（第２列）において最前段に位置する第ｉ＋１のデジタル移相回路Ｂ_ｉ＋１とを接続する、この第２の接続回路Ｃ２は、図示するように５つの個別接続線路Ｇ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３ａ，Ｇ３ｂを備える。

これら個別接続線路Ｇ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３ａ，Ｇ３ｂのうち、第６の個別接続線路Ｇ１は、第ｉのデジタル移相回路Ｂ_ｉにおける信号線路１の出力端（一端）と第ｉ＋１のデジタル移相回路Ｂ_ｉ＋１における信号線路１の入力端（他端）とを接続する帯状導体である。この第６の個別接続線路Ｇ１は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。

第７の個別接続線路Ｇ２ａは、第ｉのデジタル移相回路Ｂ_ｉにおける第１の内側線路２ａの一端と第ｉ＋１のデジタル移相回路Ｂ_ｉ＋１における第１の内側線路２ａの他端とを接続する帯状導体である。この第７の個別接続線路Ｇ２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｇ１と同様に斜めに延在している。

第８の個別接続線路Ｇ２ｂは、第ｉのデジタル移相回路Ｂ_ｉにおける第２の内側線路２ｂの一端と第ｉ＋１のデジタル移相回路Ｂ_ｉ＋１における第２の内側線路２ｂの他端とを接続する帯状導体である。この第８の個別接続線路Ｇ２ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｇ１と同様に斜めに延在している。

第９の個別接続線路Ｇ３ａは、第ｉのデジタル移相回路Ｂ_ｉにおける第１の外側線路３ａの一端と第ｉ＋１のデジタル移相回路Ｂ_ｉ＋１における第１の外側線路３ａの他端とを接続する帯状導体である。この第９の個別接続線路Ｇ３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｇ１と同様に斜めに延在している。

第１０の個別接続線路Ｇ３ｂは、第ｉのデジタル移相回路Ｂ_ｉにおける第２の外側線路３ｂの一端と第ｉ＋１のデジタル移相回路Ｂ_ｉ＋１における第２の外側線路３ｂの他端とを接続する帯状導体である。この第１０の個別接続線路Ｇ３ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｇ１と同様に斜めに延在している。

接地パターンＤは、前列（第１列）と後列（第２列）に挟まれた領域にあり、前列（第１列）及び後列（第２列）の延在方向に沿って設けられた矩形状導体である。この接地パターンＤは、図示するように前列（第１列）と後列（第２列）との間隔よりも若干狭い幅を備えている。このような接地パターンＤは、例えば後述するスイッチ制御部８用に前列（第１列）及び後列（第２列）との間に設けられている。

詳細については後述するが、複数のデジタル移相回路Ｂ１～Ｂｎは複数の導電層からら構成されている。上記接地パターンＤは、これら複数の導電層のいずれか一層である。ただし、接地パターンＤは、これら複数の導電層のいずれか一層に限定されるものではなく、複数の導電層とは異なる導電層であってもよい。

一対の追加線路Ｅ１，Ｅ２は、接地パターンＤと前列（第１列）及び後列（第２列）とを接続する導体である。これら追加線路Ｅ１，Ｅ２は、所定幅を有する略帯状の導体であり、各々に前列（第１列）及び後列（第２列）を接地パターンＤに対して１点で接続する。

これら追加線路Ｅ１，Ｅ２のうち、第１の追加線路Ｅ１は、前列（第１列）の後端と接地パターンＤとを１点かつ最短距離で接続する。すなわち、第１の追加線路Ｅ１は、図示するように、前列（第１列）の最後段に位置する第ｉ－１のデジタル移相回路Ｂ_ｉ－１における第１の外側線路３ａの一端を接地パターンＤに接続する。

一方、第２の追加線路Ｅ２は、後列（第２列）の後端と接地パターンＤとを１点かつ最短距離で接続する。すなわち、第２の追加線路Ｅ２は、図示するように、後列（第２列）の最後段に位置する第ｎのデジタル移相回路Ｂ_ｎにおける第１の外側線路３ａの一端を接地パターンＤに接続する。

続いて、第１実施形態におけるデジタル移相回路Ｂ_１～Ｂ_ｎの詳細構成について説明する。これらデジタル移相回路Ｂ_１～Ｂ_ｎは、図２に代表符号Ｂとして示すように、上述した信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）に加え、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄ）及びスイッチ制御部８を備える。

信号線路１は、所定方向に延在する直線状の帯状導体である。すなわち、信号線路１は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。図２では、信号線路１には、手前側から奥側に向かって高周波信号が流れる。高周波信号は、マイクロ波、準ミリ波、又はミリ波等の周波数帯域を有する信号である。

なお、図２ではデジタル移相回路Ｂの前後方向をＸ軸方向とし、左右方向をＹ軸方向とし、上下方向（鉛直方向）をＺ軸方向とする。また、＋Ｘ方向は、Ｘ軸方向を手前側から奥側に向かう方向であり、－Ｘ方向は＋Ｘ方向とは反対方向である。＋Ｙ方向は、Ｙ軸方向を右に進む方向であり、－Ｙ方向は＋Ｙ方向とは反対方向である。＋Ｚ方向は、Ｚ軸方向を上方に進む方向であり、－Ｚ方向は＋Ｚ方向とは反対方向である。

一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）は、信号線路１の両側に設けられた直線状の帯状導体である。第１の内側線路２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、所定の距離だけ離間している。具体的には、第１の内側線路２ａは、信号線路１の一方側に所定の距離だけ離間して配置されている。換言すれば、第１の内側線路２ａは、信号線路１から＋Ｙ方向に所定の距離だけ離間して配置されている。

第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、所定の距離だけ離間している。具体的には、第２の内側線路２ｂは、信号線路１の他方側に所定の距離だけ離間して配置されている。換言すれば、第２の内側線路２ｂは、信号線路１から－Ｙ方向に所定の距離だけ離間して配置されている。

一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）は、内側線路の外側に各々設けられた直線状の帯状導体である。第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。

すなわち、第１の外側線路３ａは、第１の内側線路２ａよりも＋Ｙ方向に配置された直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。

第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。すなわち、第２の外側線路３ｂは、第２の内側線路２ｂよりも－Ｙ方向に配置された直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。

第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。

第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。すなわち、第１の接地導体４ａは、Ｙ軸方向に延在するように配置されている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。

図２に示す例では、第１の接地導体４ａは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。図２に示す例では、第１の接地導体４ａは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。

第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。

第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。

第２の接地導体４ｂは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。第２の接地導体４ｂは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。図２では、第２の接地導体４ｂは、Ｙ軸方向における位置が第１の接地導体４ａと同一である。

コンデンサ５は、信号線路１と第１の接地導体４ａ又は第２の接地導体４ｂとの間に設けられる。例えば、コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が第４の電子スイッチ７ｄに対して電気的に接続されている。例えば、コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。なお、コンデンサ５は、平行平板型のコンデンサであってもよいし、櫛歯対向型のキャパシタ（インターデジタルキャパシタ）でもよい。

複数の接続導体６は、少なくとも接続導体６ａ～６ｉを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ａは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様にＺ軸方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｃは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｄは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｅは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｆは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

接続導体６ｇは、信号線路１の他端とコンデンサ５の上部電極とを電気的かつ機械的に接続する導体である。例えば、接続導体６ｇは、Ｚ軸方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）がコンデンサ５の上部電極に接続する。

第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。第１の電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。

第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。第１の電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。第２の電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。

第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第２の電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第３の電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。第３の電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。なお、第３の電子スイッチ７ｃは、図２に示すように信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。

第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第３の電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第４の電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、コンデンサ５に対して直列に接続されるコンデンサ用電子スイッチである。第４の電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。第４の電子スイッチ７ｄは、図２に示すように、ドレイン端子がコンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。

第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第４の電子スイッチ７ｄは、スイッチ制御部８の制御によって、コンデンサ５の下部電極と第２の接地導体４ｂとを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

スイッチ制御部８は、複数の電子スイッチ７である第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。

ここで、図２ではデジタル移相回路Ｂの機械的構造が解り易いようにデジタル移相回路Ｂを斜視した模式図を示しているが、実際のデジタル移相回路Ｂは、半導体製造技術を利用した多層構造物である。例えば、デジタル移相回路Ｂは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成されている。

また、第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する複数の第２の導電層に形成されている。第１の導電層に形成された構成要素と複数の第２の導電層に形成された構成要素とは、複数のビアホール（via hole）によって相互に接続される。また、複数の接続導体６は、絶縁層内に埋設されたビアホールに相当する。

続いて、このように構成されたデジタル移相回路Ｂの動作について、図３及び図４を参照して説明する。デジタル移相回路Ｂは、動作モードとして以下に説明する高遅延モード及び低遅延モードを有する。すなわち、このデジタル移相回路Ｂは、スイッチ制御部８によって制御されることにより、高遅延モードまたは低遅延モードで動作する。

〔高遅延モード〕
高遅延モードでは、高周波信号に第１の位相差を発生させるモードである。高遅延モードでは、図３に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。

第１の電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端及び第２の接地導体４ｂの電気的な接続が遮断された状態となる。第２の電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端と多層構造の第２の接地導体４ｂとの間の接続が遮断された状態となる。第４の電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。

信号線路１に入力端（他端）から出力端（一端）に向かって高周波信号が伝搬すると、高周波信号とは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。すなわち、リターン電流Ｒ１は、＋Ｘ方向に流れる高周波信号とは逆方向である－Ｘ方向に向かって流れる電流である。高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図３に示すように、第１の外側線路３ａ及び第２の外側線路３ｂを－Ｘ方向に流れる。

高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値Ｌが高い。また、第４の電子スイッチ７ｄが閉状態であるため、コンデンサ５が機能している。そのため、高遅延モードでは、低遅延モードよりも高い遅延量を得ることができる。

〔低遅延モード〕
低遅延モードでは、高周波信号に第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。

第１の電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端及び第２の接地導体４ｂが電気的に接続された状態となる。第２の電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端及び第２の接地導体４ｂが電気的に接続された状態となる。

低遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図４に示すように、第１の内側線路２ａ及び第２の内側線路２ｂを－Ｘ方向に流れる。低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値Ｌが低い。また、第４の電子スイッチ７ｄが開状態であるため、コンデンサ５は機能していない。そのため、高遅延モードと比較して、静電容量値Ｃが小さい。そのため、低遅延モードでの遅延量は、高遅延モードでの遅延量よりも低くなる。

続いて、第１実施形態に係るデジタル移相器Ａ１の特徴的な作用効果について、図１を参照して説明する。

このデジタル移相器Ａ１では、上述したように前列（第１列）と後列（第２列）との間に設けられた接地パターンＤが一対の追加線路Ｅ１，Ｅ２によって前列（第１列）及び後列（第２列）に対して１点で接続されている。

また、この１点は、前列（第１列）については最後段に位置する第ｉ－１のデジタル移相回路Ｂｉ－１における第１の外側線路３ａの一端であり、後列（第２列）については最後段に位置する第ｎのデジタル移相回路Ｂｎにおける第１の外側線路３ａの一端である。すなわち、前列（第１列）における接地パターンＤとの接続点（第１接続点）と後列（第２列）における接地パターンＤとの接続点（第２接続点）とは、図１に示すように、矩形状の接地パターンＤにおける一方の対角線の近傍部位に位置する。これら第１接続点と第２接続点とは、接地パターンＤにおいて最も離れた位置に相当する。

このようなデジタル移相器Ａ１によれば、接地パターンＤが第１接続点及び第２接続点によって前列（第１列）及び後列（第２列）に１点で各々接続されるとともに、第１接続点と第２接続点とが離間しているので、接地パターンＤを前列（第１列）と後列（第２列）とに接続することに起因する第１～第ｉ－１のデジタル移相回路Ｂ_１～Ｂ_i－１及び第ｉ＋１～第ｎのデジタル移相回路Ｂ_ｉ＋１～Ｂ_ｎの移相量の減少を抑制することが可能である。

〔第２実施形態〕
次に、本発明の第２実施形態について図５を参照して説明する。
第１実施形態に係るデジタル移相器Ａ１は前列（第１列）と後列（第２列）との間つまり前列（第１列）の内側に接地パターンＤを備えるが、第２実施形態に係るデジタル移相器Ａ２は、図示するように前列（第１列）の外側に接地パターンＤａを備える。

また、このデジタル移相器Ａ２は、前列（第１列）と接地パターンＤａとを１点で接続する追加線路Ｅ３を備える。この追加線路Ｅ３は、図示するように、第１のデジタル移相回路Ｂ_１における第２の外側線路３ｂの他端近傍部位、つまり前列（第１列）の前端と接地パターンＤａとを１点かつ最短距離で接続する略帯状の導体である。

このようなデジタル移相器Ａ２によれば、追加線路Ｅ３によって前列（第１列）と接地パターンＤａとを１点で接続するので、接地パターンＤａを接続することに起因する移相特性への影響を最小限に抑えることが可能である。すなわち、第２実施形態によれば、接地パターンＤａの接続に起因するデジタル移相回路の移相量の減少を抑制することが可能なデジタル移相器Ａ２を提供することが可能である。

なお、第１実施形態に係るデジタル移相器Ａ１及び第２実施形態に係るデジタル移相器Ａ２は、多列構造の一例として列数が２つの二列構造を備える。しかしながら、本発明はこれに限定されるものではなく、列数が３以上つまり三列以上の構造を備えるデジタル移相器にも適用可能である。

Ａ１，Ａ２…デジタル移相器、Ｂ，Ｂ_１～Ｂ_ｎ…デジタル移相回路、Ｃ１，Ｃ２…接続回路、Ｄ，Ｄａ…接地パターン、Ｅ１，Ｅ２，Ｅ３…追加線路、１…信号線路、２…内側線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３…外側線路、３ａ…第１の外側線路、３ｂ…第２の外側線路、４…接地導体、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ、６…接続導体、７…電子スイッチ、７ａ…第１の電子スイッチ、７ｂ…第２の電子スイッチ、７ｃ…第３の電子スイッチ、７ｄ…第４の電子スイッチ（コンデンサ用電子スイッチ）、８…スイッチ制御部

Claims

信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、
前記複数のデジタル移相回路は、所定の接続回路を介して接続されることにより前列と後列とからなる多列構造を備えるとともに、前列と後列は隣り合っており、前記前列の前記外側線路が所定の接地パターンによって接続される構造を備え、
前記接地パターンは、前記前列と１点で接続されるデジタル移相器。
前記接地パターンは、前記前列の前端と接続される請求項１に記載のデジタル移相器。
前記接地パターンは隣り合う前記前列と前記後列に挟まれた領域にあり、前記接地パターンは、前記前列の後端と１点で接続される請求項１に記載のデジタル移相器。
前記デジタル移相回路は、複数の導電層によって構成され、
前記接地パターンは、前記複数の導電層のいずれか一層である請求項１～３のいずれか一項に記載のデジタル移相器。
前記デジタル移相回路は、複数の導電層によって構成され、
前記接地パターンは、前記複数の導電層とは異なる導電層である請求項１～３のいずれか一項に記載のデジタル移相器。
前記デジタル移相回路は、上部電極が前記信号線路に接続され、下部電極が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える請求項１～５のいずれか一項に記載のデジタル移相器。
前記デジタル移相回路は、前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチをさらに備える請求項６に記載のデジタル移相器。