JP2023089648A - 放熱構造および電子機器 - Google Patents

放熱構造および電子機器 Download PDF

Info

Publication number
JP2023089648A
JP2023089648A JP2021204268A JP2021204268A JP2023089648A JP 2023089648 A JP2023089648 A JP 2023089648A JP 2021204268 A JP2021204268 A JP 2021204268A JP 2021204268 A JP2021204268 A JP 2021204268A JP 2023089648 A JP2023089648 A JP 2023089648A
Authority
JP
Japan
Prior art keywords
heat dissipation
dissipation structure
die
heat
transfer plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021204268A
Other languages
English (en)
Other versions
JP7242824B1 (ja
Inventor
惇輝 橋場
Junki Hashiba
昌宏 北村
Masahiro Kitamura
顕範 内野
Akinori Uchino
祐介 尾上
Yusuke Onoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2021204268A priority Critical patent/JP7242824B1/ja
Priority to US17/937,781 priority patent/US20230197564A1/en
Priority to CN202211605431.1A priority patent/CN116564908A/zh
Application granted granted Critical
Publication of JP7242824B1 publication Critical patent/JP7242824B1/ja
Publication of JP2023089648A publication Critical patent/JP2023089648A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

【課題】半導体チップを効果的に放熱させることができ、しかも低コストで構成することのできる放熱構造および電子機器を提供する。【解決手段】放熱構造１０は、サブストレート２２の表面にダイ２４が設けられてその周囲にキャパシタ２８が設けられているＣＰＵ１４の放熱をする。放熱構造１０は、ダイ２４の表面に対して熱接続される伝熱板３０と、ダイ２４の表面と伝熱板３０との間に設けられる液体金属３２と、キャパシタ２８を覆う絶縁材３４と、ダイ２４を囲うように設けられてサブストレート２２と伝熱板３０によって挟持される弾性材３６とを有する。伝熱板３０は、キャパシタ２８と対面する箇所に貫通孔３０ａが形成されている。貫通孔３０ａは絶縁性のシート３３ａで塞がれている。【選択図】図３

Description

本発明は、サブストレートの表面にダイが設けられてその周囲に電気素子が設けられている半導体チップの放熱構造および電子機器に関する。
電子機器にはＣＰＵ、ＧＰＵなどの半導体チップが設けられている。ＣＰＵ、ＧＰＵは基板に実装させる部分であるサブストレートと、該サブストレートの表面に設けられた矩形のダイとを有する形状になっている。また、サブストレートの表面には小さいキャパシタがダイの周囲に設けられている場合がある。
ＣＰＵ、ＧＰＵなどの半導体チップは発熱体であり、その消費電力（特に高負荷時）によっては放熱させる必要がある。ＣＰＵ、ＧＰＵを放熱させる手段としてベーパーチャンバ、ヒートスプレッダまたはヒートシンクなどの放熱体を用い、このような放熱体を介してダイの表面に当接させて熱を拡散させることがある。放熱体とダイとの間には伝熱板を介在させることもある。ダイと放熱体または伝熱板との間には、熱を効率的に伝達させるために伝熱性の高いグリスや液体金属を設ける場合がある（例えば、特許文献１）。液体金属はグリスよりも伝熱性が高く、ダイから放熱体へ効果的に熱を伝えることができる。
特開２００４－１４６８１９号公報
液体金属は導電性があるとともに、ガリウムを主成分とする場合があってハンダと化学反応を起こす。また、液体金属は液体であって流動性が高いため周囲の基板などに漏れ出すことがないように対策を講じる必要がある。また、液体金属がダイの周辺に流れ出た場合であっても、周辺のキャパシタなどの電気素子に触れることのないようにしなければならない。液体金属は導電性があってキャパシタをショートさせる懸念があるためである。このため、サブストレートに設けられている電気素子を絶縁性の接着剤で保護することが考えられる。
ところでＣＰＵのダイはＧＰＵのダイより低い場合があり、サブストレートと伝熱板との間隔が狭くなる。接着剤はある程度の高さがあるため、そのままでは伝熱板との隙間が十分に確保されず、または干渉し得る。
接着剤と伝熱板との間に適度な隙間を確保するためには伝熱板とＣＰＵとの間に銅ブロックなどを介在させて嵩上げすることが考えられるが、伝熱板と銅ブロックとをハンダ付けすると、該ハンダが液体金属と化学反応を起こす懸念がある。ハンダ付け部分を含めて銅ブロックをニッケルコーティングすると化学反応は防止できるがコスト高となる。また、嵩上げをすることはそれだけ製品の厚みが増してしまい、ノートパソコンなどに適用する場合には薄型化の要請に反する。
本発明は、上記の課題に鑑みてなされたものであって、半導体チップを効果的に放熱させることができ、しかも低コストで構成することのできる放熱構造および電子機器を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の第１態様に係る放熱構造は、サブストレートの表面にダイが設けられてその周囲に電気素子が設けられている半導体チップの放熱構造であって、前記ダイの表面に対して熱接続される伝熱板と、前記ダイの表面と前記伝熱板との間に設けられる液体金属と、前記電気素子を覆う絶縁材と、を有し、前記伝熱板は、前記電気素子と対面する箇所に凹部が形成されている。
本発明の第２態様に係る電子機器は、上記の放熱構造および前記半導体チップを備える。
本発明の態様では、ダイの表面と伝熱板との間に液体金属が設けられており、半導体チップを効果的に放熱させることができる。また、凹部を有する伝熱板は製造が容易であって、低コストで構成することができる。
前記凹部は貫通孔であり、前記貫通孔は絶縁性のシートで塞がれていてもよい。貫通孔はパンチングなどによって容易に形成可能である。また、シートで塞がれた貫通孔には液体金属が浸入することがない。
前記凹部は有底穴であってもよい。有底穴はプレスなどによって容易に形成可能である。
前記ダイを囲うように設けられて前記サブストレートと前記伝熱板によって挟持される弾性材を有し、前記弾性材は前記絶縁材を介して前記電気素子を覆っていてもよい。これにより、電気素子は絶縁材および弾性材によって二重に保護される。
前記絶縁材は前記サブストレートに対して接着されていてもよい。これにより、液体金属がサブストレートの表面に沿って電気素子に接近することがなく、該電気素子は一層確実に保護される。
前記絶縁材と前記ダイとの間には隙間が設けられていてもよい。これにより、漏れ出た液体金属は隙間に貯留され、それ以上不用意に広がることが防止される。
前記半導体チップは基板に実装されたＣＰＵであり、前記電気素子はキャパシタであってもよい。
前記絶縁材は、紫外線硬化型のコーティング材であってもよい。このようなコーティグ材は絶縁材を容易に形成することができる。
本発明の上記態様によれば、ダイの表面と放熱板との間に液体金属が設けられており、半導体チップを効果的に放熱させることができる。また、凹部を有する伝熱板は製造が容易であって、低コストで構成することができる。
本発明の第１実施形態にかかる放熱構造および電子機器の一部を示す分解斜視図である。 図２は、ＣＰＵの斜視図である。 図３は、第１の実施形態にかかる放熱構造の模式断面側面図である。 図４は、第１の実施形態における伝熱板の斜視図である。 図５は、第１の実施形態にかかる放熱構造における構成要素の位置関係を示す模式平面図である。 図６は、第２の実施形態にかかる放熱構造の模式断面側面図である。 図７は、第２の実施形態における伝熱板の斜視図である。 図８は、第３の実施形態にかかる放熱構造の模式断面側面図である。
以下に、本発明の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。
図１は、本発明の第１実施形態にかかる放熱構造１０および電子機器１２の一部を示す分解斜視図である。
電子機器１２は、例えばノート型ＰＣ、デスクトップ型ＰＣ、タブレット端末またはスマートフォンなどであり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１４を備えている。ＣＰＵ１４は高速演算を行うことにより相応の発熱があるため放熱が必要となる。電子機器１２では、ＣＰＵ１４の放熱手段としてベーパーチャンバ１６を備えている。電子機器１２は、ＣＰＵ１４以外にＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を備える場合がある。以下に説明する放熱構造１０，１０Ａ，１０ＢはＣＰＵ１４を対象とした例として説明するが、ＧＰＵなど他の半導体チップにも適用が可能である。
ベーパーチャンバ１６は、２枚の金属プレート（例えば銅板）の周縁部を接合して内側に密閉空間を形成したプレート状のものであり、密閉空間に封入した作動流体の相変化によって熱を高効率に拡散可能である。ベーパーチャンバ１６の密閉空間内には、凝縮した作動流体を毛細管現象で送液するウィックが配設される。
ベーパーチャンバ１６には２本の略平行するヒートパイプ１８が設けられ、さらに該ヒートパイプ１８の端部はファン２０に接続されている。ヒートパイプ１８は、薄く扁平な金属パイプ内に形成された密閉空間に作動流体を封入したものであり、ベーパーチャンバ１６と同様にウィックが設けられている。
ＣＰＵ１４等の発熱体の放熱手段としては、ベーパーチャンバ１６以外にも、各種の放体が適用可能である。放熱体としては、例えば銅やアルミニウム等の熱伝導率の高い金属プレート、グラファイトプレート、ヒートレーン、ヒートシンク等が挙げられる。
図２は、ＣＰＵ１４の斜視図である。図２では放熱構造１０の構成要素を省略している。なお、放熱構造１０は電子機器１２に組み込まれて使用される状態では、上下方向に制限はなく、例えば上下が逆の状態になっていてもよい。
ＣＰＵ１４はサブストレート２２と、ダイ２４とを有する。サブストレート２２は基板２６に実装される薄い板状部であり、平面視で矩形となっている。ダイ２４は演算回路を含む部分であり、サブストレート２２の表面からやや突出するように設けられている。ダイ２４は、平面視でサブストレート２２よりも小さい矩形であり、該サブストレート２２の表面略中央に設けられている。ＣＰＵ１４は電子機器１２の中で最も発熱する部品の一つであり、その中でもダイ２４が特に発熱する。
サブストレート２２の表面には複数の小さいキャパシタ（電気素子）２８が設けられている。キャパシタ２８はダイ２４の比較的近くに数個設けられ、さらにサブストレート２２の一つの縁２２ａに沿って多数が配列されている。縁２２ａに沿って配列されているキャパシタ２８をキャパシタ２８ａとも呼ぶ。キャパシタ２８の高さはダイ２４よりも低い。
図３は、第１の実施形態にかかる放熱構造１０の模式断面側面図である。図４は、第１の実施形態にかかる伝熱板３０の斜視図である。図５は、第１の実施形態にかかる放熱構造１０における構成要素の位置関係を示す模式平面図である。図５では、ベーパーチャンバ１６および基板２６を省略しており、さらに構成要素の前後に関係なく全て実線で示している。
放熱構造１０は、上記のベーパーチャンバ１６と、ベーパーチャンバ１６に熱接続されている伝熱板３０と、ダイ２４の表面と伝熱板３０との間に設けられる液体金属３２と、キャパシタ２８を覆う絶縁材３４と、サブストレート２２と伝熱板３０との間に設けられる弾性材３６とを有する。伝熱板３０は液体金属３２を介してダイ２４の表面と熱的に接続（熱接続）されている。
液体金属３２は基本的には常温で液体となっている金属であるが、少なくとも電子機器１２の基板２６に通電され、ＣＰＵ１４が稼働した通常の使用状態の温度で液体となっていればよい。液体金属３２は金属であることから熱伝導性、導電性に優れる。液体金属３２は、例えばガリウムを主成分としている。
絶縁材３４は、例えば紫外線硬化型のコーティング材であって膜状に形成される。このコーティング材は、キャパシタ２８を覆うように塗布された後に紫外線を照射されることによって硬化して絶縁材３４を形成する。紫外線硬化型のコーティング材によれば絶縁材３４の形成が容易である。絶縁材３４は他の絶縁性の接着剤などであってもよい。
弾性材３６は、サブストレート２２よりやや大きい矩形であり、該サブストレート２２よりやや突出する。弾性材３６の略中央には矩形孔３６ａが形成されている。弾性材３６はサブストレート２２および伝熱板３０によって挟持されている。ただし、この実施例の弾性材３６はサブストレート２２の縁２２ａ（図５参照）に沿ったキャパシタ２８ａを覆う部分では伝熱板３０と当接していない。矩形孔３６ａにはダイ２４が嵌り込んでいる。ダイ２４と矩形孔３６ａの孔壁との間には多少の隙間３８が確保されている。弾性材３６は、平面視で同形状の粘着テープ４０によってサブストレート２２の表面に接着固定されている。弾性材３６は外力のない自然状態ではダイ２４よりも多少高く、放熱構造１０の組み立て状態では伝熱板３０によって適度に圧縮されている。弾性材３６は、例えばスポンジ材などの絶縁材で構成されている。弾性材３６は液体金属３２を吸収しない材質とする。弾性材３６には取り外し用のプルタブ３７（図５参照）が設けられている。
伝熱板３０は熱伝達性に優れる材質で形成されており、例えば銅板である。伝熱板３０は、例えば０．３～２ｍｍ程度の厚さである。伝熱板３０はサブストレート２２とほぼ同じ矩形であり、ほぼ同じ面積であるが、サブストレート２２の縁２２ａに沿ったキャパシタ２８ａとは対面しない形状となっている（図５参照）。したがって、当然に伝熱板３０とキャパシタ２８ａとは干渉しない。
伝熱板３０は、ベーパーチャンバ１６に対してハンダ付けなどによって固定されている。伝熱板３０はニッケルメッキなどの表面処理がなされていてもよい。伝熱板３０には、キャパシタ２８と対面する箇所に貫通孔（凹部）３０ａ，３０ｂが形成されている。貫通孔３０ａは１つのキャパシタ２８と対面する箇所にあり、１つのキャパシタ２８に対応したやや小さい面積を有する。貫通孔３０ｂは隣接する２つのキャパシタ２８と対面する箇所にあり、２つのキャパシタ２８に対応したやや大きい面積を有する。
貫通孔３０ａ，３０ｂはシート３３ａ，３３ｂで覆われている。シート３３ａ，３３ｂは絶縁性、弾性および可撓性がある。シート３３ａは貫通孔３０ａを覆うのに適した面積を有している。シート３３ｂは貫通孔３０ｂを覆うのに適した面積を有しており、シート３３ａよりやや大きい。シート３３ａ，３３ｂは、例えば矩形や円形である。シート３３ａ，３３ｂは特殊な素材ではなく廉価である。シート３３ａ，３３ｂを貫通孔３０ａ，３０ｂに覆うように貼ることは簡単な作業であり、非熟練者でも容易に行うことができ、さらには自動化が可能である。
液体金属３２は、放熱構造１０の組み立て段階でダイ２４の上面に適量が塗布され、その後ベーパーチャンバ１６伝熱板３０が載せられることによって、該伝熱板３０で押されてダイ２４の表面に万遍なく広がり、ダイ２４と伝熱板３０との隙間を埋める。液体金属３２は液体であることから流動性があって伝熱板３０の押圧により十分に広がる。したがって、ミクロレベルでは伝熱板３０とダイ２４とは直接的に接触する箇所があり、その他の微少隙間部に液体金属３２が充填されることになる。これによりダイ２４と伝熱板３０との間で効率的な熱伝導が行われ、ＣＰＵ１４の放熱性を向上させることができる。
ところで、ＣＰＵ１４はＧＰＵなどと比較して、ダイ２４の高さＨ０が低い場合があり、サブストレート２２と伝熱板３０との間隔が狭くなる。絶縁材３４はある程度の高さＨ１があるため、従来技術によれば伝熱板３０との隙間が十分に確保されず、または干渉し得る。
これに対して、本実施の形態にかかる放熱構造１０および電子機器１２においては、伝熱板３０におけるキャパシタ２８と対面する箇所には凹部としての貫通孔３０ａ，３０ｂが逃げスペースとなるように形成されていることから、キャパシタ２８を覆う絶縁材３４が伝熱板３０と干渉することがなく、さらには弾性材３６を介在させることも可能となっている。なお、本願における凹部とは貫通または有底にかかわらず表面よりも窪んでいる箇所を指すものとする。貫通孔３０ａ，３０ｂはシート３３ａ，３３ｂで覆われているが、伝熱板３０自体は凹部を有している。そして、シート体は可撓性、弾性に富んでいることから貫通孔３０ａ，３０ｂの逃げスペースとしての作用が維持される。
貫通孔３０ａ，３０ｂはシート３３ａ，３３ｂで覆われていることから、仮に液体金属３２がダイ２４と伝熱板３０との隙間から漏れ出た場合であっても、貫通孔３０ａ，３０ｂにまで浸入することはなく、伝熱板３０とベーパーチャンバ１６との接続部であるハンダが保護される。シート３３ａ，３３ｂには弾性材３６が当接して軽く押圧し得るが、シート３３ａ，３３ｂは、一般的に弾性および可撓性を有しており、適度に変形する。また弾性材３６自体も弾性を有していることから、絶縁材３４およびキャパシタ２８に過大な外力が加わることがない。
キャパシタ２８は絶縁材３４および弾性材３６によって二重に絶縁されており、漏れた液体金属３２から保護される。仮に、キャパシタ２８の近傍の絶縁材３４および弾性材３６が剥がれた場合であって、キャパシタ２８がシート３３ａ，３３ｂに接触することがあっても、該シート３３ａ，３３ｂは絶縁性があることから伝熱板３０とショートすることはない。絶縁材３４はサブストレート２２に対して粘着テープ４０で接着されていることから、液体金属３２がサブストレート２２の表面に沿ってキャパシタ２８に接近することがなく、該キャパシタ２８は一層確実に保護される。また、絶縁材３４とダイ２４との間には隙間３８が確保されていることから、漏れ出た液体金属３２は該隙間３８に貯留され、それ以上不用意に広がることが防止される。
伝熱板３０の貫通孔３０ａ，３０ｂはパンチングなどによって容易に形成可能であり、低コストで構成することができる。また、貫通孔３０ａ，３０ｂは、伝熱板３０の製造工程でパンチングなどによる外形の切り出しと同時に行うことができ、製造コストを一層低減することができる。なお、伝熱板３０における中央部でダイ２４との接触部だけをやや厚肉とし、それ以外の周辺部を薄肉とすると絶縁材３４との隙間をある程度大きく確保することができ、干渉を避けることも可能である。しかしながら、薄板である伝熱板３０の周辺部の全体を薄肉化することは精度を要し、ＣＮＣ加工などを行う必要があり、製造工程数が増えてコスト高となる。これに対して、本実施例のように伝熱板３０に貫通孔３０ａ，３０ｂを形成することは低コストである。
図６は、第２の実施形態にかかる放熱構造１０Ａの模式断面側面図である。図７は、第２の実施形態における伝熱板５０の斜視図である。放熱構造１０Ａでは、上記の放熱構造１０における伝熱板３０が伝熱板５０に置き替えられている。
伝熱板５０は伝熱板３０と大きさ、形状、材質が同じであり、上記の貫通孔３０ａ，３０ｂが適度な深さの有底穴（凹部）５０ａ，５０ｂで置き替えられている点で異なる。有底穴５０ａは貫通孔３０ａと同じ位置で同じ面積である。有底穴５０ｂは貫通孔３０ｂと同じ位置で同じ面積である。伝熱板５０には上記のシート３３ａ，３３ｂは設けられていない。
放熱構造１０Ａでは、伝熱板５０におけるキャパシタ２８と対面する箇所には凹部としての有底穴５０ａ，５０ｂが形成されていることから、キャパシタ２８を覆う絶縁材３４が伝熱板５０と干渉することがなく、さらには弾性材３６を介在させることも可能となっている。また、弾性材３６は有底穴５０ａ，５０ｂに入り込み、その底面に当接し得るが、有底穴５０ａ，５０ｂが適度な深さを有していることから、あまり圧縮されることがなく、絶縁材３４およびキャパシタ２８に過大な外力が加わることがない。有底穴５０ａ，５０ｂは、例えば伝熱板５０に対してプレス加工をすることにより容易に形成可能である。有底穴５０ａ，５０ｂの底面には絶縁被膜を設けてもよい。
図８は、第３の実施形態にかかる放熱構造１０Ｂの模式断面側面図である。放熱構造１０Ｂでは、上記の放熱構造１０における弾性材３６が弾性材６０に置き替えられている。弾性材６０は弾性材３６と外縁形状、厚み、材質が同じであり、上記の矩形孔３６ａが面積の大きい矩形孔６０ａに置き換えられている点で異なる。矩形孔６０ａは、伝熱板３０の外縁よりもやや小さく形成されている。つまり、弾性材６０は四周が伝熱板３０の外周縁に沿う部分によって圧縮されており、キャパシタ２８、貫通孔３０ａ，３０ｂおよびシート３３ａ，３３ｂの箇所には存在していない。このように、設計条件により、弾性材６０は少なくともダイ２４を囲い、伝熱板３０の外周縁に沿って設けられていればよい。これにより、液体金属３２が周囲の基板２６などに漏れ出ることが防止される。放熱構造１０Ｂにおける伝熱板３０は伝熱板５０（図７参照）に置き換えてもよい。
なお、設計条件によっては各実施例において伝熱板３０、５０を省略して、液体金属３２を介してベーパーチャンバ１６をダイ２４に熱接続させるようにしてもよい。つまり、ベーパーチャンバ１６自体をダイ２４に対する伝熱板として用いてもよい。
本発明は、上記した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で自由に変更できることは勿論である。
１０，１０Ａ，１０Ｂ 放熱構造
１２ 電子機器
１４ ＣＰＵ（半導体チップ）
１６ ベーパーチャンバ
２２ サブストレート
２４ ダイ
２６ 基板
２８，２８ａ キャパシタ（電気素子）
３０，５０ 伝熱板
３０ａ，３０ｂ 貫通孔（凹部）
３２ 液体金属
３３ａ，３３ｂ シート
３４ 絶縁材
３６，６０ 弾性材
３６ａ，６０ａ 矩形孔
３８ 隙間
５０ａ，５０ｂ 有底穴（凹部）

Claims (9)

  1. サブストレートの表面にダイが設けられてその周囲に電気素子が設けられている半導体チップの放熱構造であって、
    前記ダイの表面に対して熱接続される伝熱板と、
    前記ダイの表面と前記伝熱板との間に設けられる液体金属と、
    前記電気素子を覆う絶縁材と、
    を有し、
    前記伝熱板は、前記電気素子と対面する箇所に凹部が形成されている
    ことを特徴とする放熱構造。
  2. 請求項１に記載の放熱構造において、
    前記凹部は貫通孔であり、
    前記貫通孔は絶縁性のシートで塞がれている
    ことを特徴とする放熱構造。
  3. 請求項１に記載の放熱構造において、
    前記凹部は有底穴である
    ことを特徴とする放熱構造。
  4. 請求項１～３のいずれか１項に記載の放熱構造において、
    前記ダイを囲うように設けられて前記サブストレートと前記伝熱板によって挟持される弾性材を有し、
    前記弾性材は前記絶縁材を介して前記電気素子を覆っている
    ことを特徴とする放熱構造。
  5. 請求項４に記載の放熱構造において、
    前記絶縁材は前記サブストレートに対して接着されている
    ことを特徴とする放熱構造。
  6. 請求項４または５に記載の放熱構造において、
    前記絶縁材と前記ダイとの間には隙間が設けられている
    ことを特徴とする放熱構造。
  7. 請求項１～６のいずれか１項に記載の放熱構造において、
    前記半導体チップは基板に実装されたＣＰＵであり、前記電気素子はキャパシタである
    ことを特徴とする放熱構造。
  8. 請求項１～７のいずれか１項に記載の放熱構造において、
    前記絶縁材は、紫外線硬化型のコーティング材である
    ことを特徴とする放熱構造。
  9. 請求項１～７のいずれか１項に記載の放熱構造および前記半導体チップを備える
    ことを特徴とする電子機器。
JP2021204268A 2021-12-16 2021-12-16 放熱構造および電子機器 Active JP7242824B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021204268A JP7242824B1 (ja) 2021-12-16 2021-12-16 放熱構造および電子機器
US17/937,781 US20230197564A1 (en) 2021-12-16 2022-10-04 Heat dissipation structure and electronic apparatus
CN202211605431.1A CN116564908A (zh) 2021-12-16 2022-12-14 散热构造以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021204268A JP7242824B1 (ja) 2021-12-16 2021-12-16 放熱構造および電子機器

Publications (2)

Publication Number Publication Date
JP7242824B1 JP7242824B1 (ja) 2023-03-20
JP2023089648A true JP2023089648A (ja) 2023-06-28

Family

ID=85641202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021204268A Active JP7242824B1 (ja) 2021-12-16 2021-12-16 放熱構造および電子機器

Country Status (3)

Country Link
US (1) US20230197564A1 (ja)
JP (1) JP7242824B1 (ja)
CN (1) CN116564908A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096975A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited 半導体装置
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014017371A (ja) * 2012-07-09 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置製造方法
WO2020162417A1 (ja) * 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
US20210337696A1 (en) * 2020-04-27 2021-10-28 Morningrich Technology Co., Ltd. Heat dissipation structure and electronic device adopting the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096975A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited 半導体装置
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014017371A (ja) * 2012-07-09 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置製造方法
WO2020162417A1 (ja) * 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
US20210337696A1 (en) * 2020-04-27 2021-10-28 Morningrich Technology Co., Ltd. Heat dissipation structure and electronic device adopting the same

Also Published As

Publication number Publication date
JP7242824B1 (ja) 2023-03-20
US20230197564A1 (en) 2023-06-22
CN116564908A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN106793675B (zh) 屏蔽组件
US7623349B2 (en) Thermal management apparatus and method for a circuit substrate
US20150097281A1 (en) Semiconductor device
JP4228753B2 (ja) 電子制御装置
US9196564B2 (en) Apparatus and method for a back plate for heat sink mounting
WO2007001414A2 (en) Low thermal resistance power module assembly
CN102246616A (zh) 电路模块
CN216488027U (zh) 芯片模组和电路板
US20200388555A1 (en) Apparatus for thermal management of electronic components
JP5738679B2 (ja) 放熱構造
JP2019192755A (ja) 基板放熱構造
JP7242824B1 (ja) 放熱構造および電子機器
CN108633213B (zh) 电子装置
JP2004079949A (ja) メモリモジュール内発熱半導体素子の放熱装置
JP2020061482A (ja) 放熱構造
CN215834516U (zh) 电子元件的导热装置
CN116247013A (zh) 芯片封装模组及电子设备
JP4482824B2 (ja) 両面冷却型半導体装置
JP7397921B1 (ja) 放熱構造、および電子機器
CN113268127A (zh) 电子设备
JPH1126660A (ja) 高発熱素子の放熱構造
JP7301948B1 (ja) 放熱構造、放熱構造の製造方法、および電子機器
JP7282929B1 (ja) 放熱構造の製造方法
JP7472224B1 (ja) 放熱構造、電子機器、および伝熱構造体
JP4604954B2 (ja) 半導体モジュールの絶縁構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R150 Certificate of patent or registration of utility model

Ref document number: 7242824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350