JP2023079617A - 半導体装置 - Google Patents

Abstract

【課題】高品質な半導体装置を提供する。【解決手段】実施形態の半導体装置は、入力端、出力端、および制御端と、前記入力端および前記出力端の間の第１トランジスタおよび第２トランジスタとを含む。前記第１トランジスタは、第１端、第２端、第１ゲート、および第１ボディを有する。前記第２トランジスタは、第３端、第４端、第２ゲート、および第２ボディを有し、前記第３端は前記第２端に接続される。前記半導体装置は、前記第１端に接続される第１抵抗と、前記第１抵抗および前記第２端の間の第２抵抗と、前記第３端に接続される第３抵抗と、前記第３抵抗および前記第４端の間の第４抵抗と、前記第１ボディ、ならびに、前記第３抵抗および前記第４抵抗を接続するノード、の間の第１ダイオードと、前記第２ボディ、ならびに、前記第１抵抗および前記第２抵抗を接続するノード、の間の第２ダイオードとを含む。【選択図】図２

Description

実施形態は、半導体装置に関する。

携帯端末等に用いられるスイッチ回路が知られている。

米国特許第１０７１５１３３号明細書

高品質な半導体装置を提供する。

実施形態の半導体装置は、入力端、出力端、および第１制御端と、前記入力端および前記出力端の間に直列接続される第１トランジスタおよび第２トランジスタであって、前記第１トランジスタは、前記直列接続に用いられる第１端および第２端、前記第１制御端に接続される第１ゲート、ならびに第１ボディを有し、前記第２トランジスタは、前記直列接続に用いられる第３端および第４端、前記第１制御端に接続される第２ゲート、ならびに第２ボディを有し、前記第３端は前記第２端に接続される、前記第１トランジスタおよび前記第２トランジスタと、前記第１端に接続される第１抵抗と、前記第１抵抗および前記第２端の間に接続される第２抵抗と、前記第３端に接続される第３抵抗と、前記第３抵抗および前記第４端の間に接続される第４抵抗と、前記第１ボディに接続されるアノード、ならびに、前記第３抵抗および前記第４抵抗を接続するノードに接続されるカソード、を有する第１ダイオードと、前記第２ボディに接続されるアノード、ならびに、前記第１抵抗および前記第２抵抗を接続するノードに接続されるカソード、を有する第２ダイオードとを含む。

第１実施形態に係るスイッチ回路を含む無線装置の構成の一例を示すブロック図。 第１実施形態に係るスイッチ回路の回路構成の一例を示す図。 第１実施形態に係るスイッチ回路の或るトランジスタの構造を説明するための図。 第１実施形態に係るスイッチ回路で用いられる各種バイアス電圧を説明するための図。 第１実施形態に係るスイッチ回路がオフ状態にある間に当該スイッチ回路を流れる各種電流を説明するための図。 第１実施形態の比較例に係るスイッチ回路の回路構成の一例を示す図。 第１実施形態に係るスイッチ回路がオフ状態にある間に当該スイッチ回路に高周波信号が入力される場合の、当該高周波信号に係る高周波電力と、或るトランジスタの第１端、ゲート、およびボディそれぞれのバイアス電圧との関係を表すグラフの一例を示す図。 第２実施形態に係るスイッチ回路の回路構成の一例を示す図。 第３実施形態に係るスイッチ回路の回路構成の一例を示す図。 第４実施形態に係るスイッチ回路の回路構成の一例を示す図。 第５実施形態に係るスイッチ回路の回路構成の一例を示す図。

以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能および構成を有する構成要素には共通する参照符号を付す。共通する参照符号を有する複数の構成要素を区別する場合には、当該共通する参照符号に添え字を付して区別する。複数の構成要素について特に区別を要さない場合には、当該複数の構成要素には、共通する参照符号のみを付し、添え字は付さない。

各機能ブロックを、ハードウェアおよびソフトウェアのいずれかまたは両方を組み合わせたものにより実現することが可能である。また、各機能ブロックが以下に説明されるように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックにより実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。また、以下の説明における各機能ブロックおよび各構成要素の名称は便宜的なものであり、各機能ブロックおよび各構成要素の構成および動作を限定するものではない。

＜第１実施形態＞
以下、第１実施形態に係る半導体装置について説明する。以下では、当該半導体装置をスイッチ回路１とも称する。

［構成例］
（１）無線装置
図１は、第１実施形態に係るスイッチ回路１を含む無線装置ＷＤの構成の一例を示すブロック図である。無線装置ＷＤは、例えば、スマートフォン、フィーチャーフォン、携帯端末（例えばタブレット端末）、パーソナルコンピュータ、ゲーム機器、ルーター、および基地局等である。無線装置ＷＤは、ＬＴＥ（登録商標）（Long Term Evolution）および／またはＷｉｆｉ等の通信規格を利用して信号の送受信を行う。図１に示される参照符号１ａ、１ｂ、１ｃ、および１ｄについては、後続する実施形態の説明において言及する。

無線装置ＷＤは、スイッチ回路１に加えて、例えば、アンテナＡＮＴ、スイッチ回路２、３、および４、信号処理回路５および６、ならびに制御回路７を含む。

アンテナＡＮＴは、他の装置（例えば、基地局または他の無線装置）からの高周波信号を受信する。アンテナＡＮＴは、無線装置ＷＤから他の装置への高周波信号の送信も可能とする。

制御回路７は、例えば、スイッチ回路１、２、３、および４に、ならびに、信号処理回路５および６に、制御信号ＣＮＴを送信する。スイッチ回路１、２、３、および４の各々について、当該スイッチ回路がオン状態にあるかオフ状態にあるかが、当該スイッチ回路が制御回路７から受信する制御信号ＣＮＴにより制御される。或るスイッチ回路がオン状態にある間、当該スイッチ回路は、当該スイッチ回路の第１端と第２端との間での信号の伝達が可能である。一方、或るスイッチ回路がオフ状態にある間、当該スイッチ回路は、当該スイッチ回路の第１端と第２端との間での信号の伝達を行わない。信号処理回路５および６は各々、制御回路７から受信する制御信号ＣＮＴに基づいて信号の処理を行う。

スイッチ回路１の第１端はアンテナＡＮＴに接続され、スイッチ回路１の第２端は信号処理回路５に接続される。スイッチ回路１は、制御回路７から制御信号ＣＮＴ１を受信する。スイッチ回路１は、制御信号ＣＮＴ１に基づきオン状態にある間、例えば、アンテナＡＮＴを介して無線装置ＷＤが受信した高周波信号を信号処理回路５に伝送する。

スイッチ回路２の第１端は、スイッチ回路１と信号処理回路５との間の信号経路に接続される。スイッチ回路２の第２端は、例えば接地される。

スイッチ回路２は、制御回路７から制御信号ＣＮＴ２を受信する。スイッチ回路２は、例えば、スイッチ回路１がオフ状態にある間に、制御信号ＣＮＴ２に基づいてオン状態にある。スイッチ回路２は、当該オン状態にある間、スイッチ回路１と信号処理回路５との間の信号経路の電位を接地電位に固定する。

信号処理回路５は、スイッチ回路１を介して伝送される高周波信号を受信し、制御回路７から受信する制御信号ＣＮＴ３に基づいて、当該高周波信号に対して各種の処理を実行する。

スイッチ回路３の第１端はアンテナＡＮＴに接続され、スイッチ回路３の第２端は信号処理回路６に接続される。スイッチ回路３は、制御回路７から例えば制御信号ＣＮＴ２を受信する。スイッチ回路３は、制御信号ＣＮＴ２に基づきオン状態にある間、例えば、アンテナＡＮＴを介して無線装置ＷＤが受信した高周波信号を信号処理回路６に伝送する。スイッチ回路３が伝送する高周波信号の周波数帯域は、例えば、スイッチ回路１が伝送する高周波信号の周波数帯域と相違する。スイッチ回路１とスイッチ回路３は、例えば、制御回路７による制御の下、選択的にオン状態にされる。

スイッチ回路４の第１端は、スイッチ回路３と信号処理回路６との間の信号経路に接続される。スイッチ回路４の第２端は、例えば接地される。スイッチ回路４は、制御回路７から例えば制御信号ＣＮＴ１を受信する。スイッチ回路４は、例えば、スイッチ回路３がオフ状態にある間に、制御信号ＣＮＴ１に基づいてオン状態にある。スイッチ回路４は、当該オン状態にある間、スイッチ回路３と信号処理回路６との間の信号経路の電位を接地電位に固定する。

信号処理回路６は、スイッチ回路３を介して伝送される高周波信号を受信し、制御回路７から受信する制御信号ＣＮＴ４に基づいて、当該高周波信号に対して各種の処理を実行する。

上記では、スイッチ回路１および３が各々、無線装置ＷＤが他の装置から受信した高周波信号を伝送する場合について説明した。スイッチ回路１および３はこれに限定されない。スイッチ回路１および３のいずれも、無線装置ＷＤが他の装置に送信する高周波信号を伝送するものであってもよい。

以下、スイッチ回路１に着目して説明を行うが、スイッチ回路２、３、および４の各々について、スイッチ回路１について説明するのと同様の説明が成り立ち得る。

（２）スイッチ回路
図２は、第１実施形態に係るスイッチ回路１の回路構成の一例を示す。図２では、各種電圧ＶＤ、ＶＧ、およびＶＢが示されているが、これらの電圧は、後述する効果の説明において言及され得る。

スイッチ回路１は、例えば２ｎ個（ｎは自然数）のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）を含む。これらのトランジスタは各々、例えばｎチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタのような電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。図２では、スイッチ回路１の第１端および第２端がそれぞれ、端子ＩＮおよび端子ＯＵＴとして示されている。

スイッチ回路１はさらに、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４、Ｒｇ５、Ｒｇ６、・・・、Ｒｇ（２ｎ－１）、およびＲｇ（２ｎ）を含む。スイッチ回路１はさらに、抵抗Ｒｄｓ（１，１）、Ｒｄｓ（１，２）、Ｒｄｓ（２，１）、Ｒｄｓ（２，２）、Ｒｄｓ（３，１）、Ｒｄｓ（３，２）、Ｒｄｓ（４，１）、Ｒｄｓ（４，２）、Ｒｄｓ（５，１）、Ｒｄｓ（５，２）、Ｒｄｓ（６，１）、Ｒｄｓ（６，２）、・・・、Ｒｄｓ（２ｎ－１，１）、Ｒｄｓ（２ｎ－１，２）、Ｒｄｓ（２ｎ，１）、およびＲｄｓ（２ｎ，２）を含む。

抵抗Ｒｄｓ（１，１）、Ｒｄｓ（１，２）、Ｒｄｓ（２，１）、Ｒｄｓ（２，２）、Ｒｄｓ（３，１）、Ｒｄｓ（３，２）、Ｒｄｓ（４，１）、Ｒｄｓ（４，２）、Ｒｄｓ（５，１）、Ｒｄｓ（５，２）、Ｒｄｓ（６，１）、Ｒｄｓ（６，２）、・・・、Ｒｄｓ（２ｎ－１，１）、Ｒｄｓ（２ｎ－１，２）、Ｒｄｓ（２ｎ，１）、およびＲｄｓ（２ｎ，２）の抵抗値の大きさは、例えば実質的に同一のＲ１である。以下、これら抵抗Ｒｄｓの抵抗値の大きさが実質的に同一の場合について説明を行う。

端子ＩＮと端子ＯＵＴとの間に、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）が直列に接続される。より具体的には次の通りである。端子ＩＮにトランジスタＭ１の第１端が接続され、トランジスタＭ１の第２端にトランジスタＭ２の第１端が接続される。トランジスタＭ２の第２端にトランジスタＭ３の第１端が接続され、トランジスタＭ３の第２端にトランジスタＭ４の第１端が接続される。以下、トランジスタＭ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）の接続関係についても同様であり、トランジスタＭ（２ｎ）の第２端に端子ＯＵＴが接続される。

トランジスタＭ１のゲート（以下、制御端とも称され得る。）に、抵抗Ｒｇ１の一端が接続される。トランジスタＭ２のゲートに抵抗Ｒｇ２の一端が接続される。トランジスタＭ３のゲートに抵抗Ｒｇ３の一端が接続される。以下、抵抗Ｒｇ４、Ｒｇ５、Ｒｇ６、・・・、Ｒｇ（２ｎ－１）、およびＲｇ（２ｎ）についても同様である。抵抗Ｒｇ１の他端、抵抗Ｒｇ２の他端、抵抗Ｒｇ３の他端、・・・、抵抗Ｒｇ（２ｎ－１）の他端、および抵抗Ｒｇ（２ｎ）の他端は、信号ＧＢが入力されるノードに接続される。図２では、スイッチ回路１に信号ＧＢが入力される制御端が示されている。信号ＧＢは、例えば、図１を参照して説明した制御信号ＣＮＴ１である。信号ＧＢは、例えば制御回路７により、ハイ（Ｈ）レベルとロー（Ｌ）レベルの間で変更され得る。本明細書では、レベルという用語を用いる場合、特別な言及がない限り電圧のレベルに言及している。

トランジスタＭ１の第１端に抵抗Ｒｄｓ（１，１）の一端が接続され、抵抗Ｒｄｓ（１，１）の他端に抵抗Ｒｄｓ（１，２）の一端が接続され、抵抗Ｒｄｓ（１，２）の他端にトランジスタＭ１の第２端が接続される。トランジスタＭ２の第１端に抵抗Ｒｄｓ（２，１）の一端が接続され、抵抗Ｒｄｓ（２，１）の他端に抵抗Ｒｄｓ（２，２）の一端が接続され、抵抗Ｒｄｓ（２，２）の他端にトランジスタＭ２の第２端が接続される。トランジスタＭ３の第１端に抵抗Ｒｄｓ（３，１）の一端が接続され、抵抗Ｒｄｓ（３，１）の他端に抵抗Ｒｄｓ（３，２）の一端が接続され、抵抗Ｒｄｓ（３，２）の他端にトランジスタＭ３の第２端が接続される。以下、抵抗Ｒｄｓ（４，１）、Ｒｄｓ（４，２）、Ｒｄｓ（５，１）、Ｒｄｓ（５，２）、Ｒｄｓ（６，１）、Ｒｄｓ（６，２）、・・・、Ｒｄｓ（２ｎ－１，１）、Ｒｄｓ（２ｎ－１，２）、Ｒｄｓ（２ｎ，１）、およびＲｄｓ（２ｎ，２）についても同様である。

スイッチ回路１はさらに、ダイオードＤ（１，１）、Ｄ（２，１）、Ｄ（３，１）、Ｄ（４，１）、Ｄ（５，１）、Ｄ（６，１）、・・・、Ｄ（２ｎ－１，１）、およびＤ（２ｎ，１）を含む。本明細書で符号Ｄが付されて言及されるダイオードは各々、例えばＰＮ接合からなるダイオードである。

ダイオードＤ（１，１）のアノードはトランジスタＭ１のボディ（以下、バックゲートとも称され得る。）に接続され、ダイオードＤ（１，１）のカソードはトランジスタＭ１のゲートに接続される。ダイオードＤ（２，１）のアノードはトランジスタＭ２のボディに接続され、ダイオードＤ（２，１）のカソードはトランジスタＭ２のゲートに接続される。ダイオードＤ（３，１）のアノードはトランジスタＭ３のボディに接続され、ダイオードＤ（３，１）のカソードはトランジスタＭ３のゲートに接続される。以下、ダイオードＤ（４，１）、Ｄ（５，１）、Ｄ（６，１）、・・・、Ｄ（２ｎ－１，１）、およびＤ（２ｎ，１）についても同様である。

スイッチ回路１はさらに、帰還回路の構成要素として、ダイオードＤ（１，２）、Ｄ（２，２）、Ｄ（３，２）、Ｄ（４，２）、Ｄ（５，２）、Ｄ（６，２）、・・・、Ｄ（２ｎ－１，２）、およびＤ（２ｎ，２）を含む。次の説明は、整数ｋが１からｎの各々のケースについて成り立つ。

ダイオードＤ（２ｋ－１，２）のアノードはトランジスタＭ（２ｋ－１）のボディに接続され、ダイオードＤ（２ｋ－１，２）のカソードは、抵抗Ｒｄｓ（２ｋ，１）および抵抗Ｒｄｓ（２ｋ，２）を接続するノードに接続される。このように、ダイオードＤ（２ｋ－１，２）は、トランジスタＭ（２ｋ－１）のボディとトランジスタＭ（２ｋ）の第２端との間に接続されている。

ダイオードＤ（２ｋ，２）のアノードはトランジスタＭ（２ｋ）のボディに接続され、ダイオードＤ（２ｋ，２）のカソードは、抵抗Ｒｄｓ（２ｋ－１，１）および抵抗Ｒｄｓ（２ｋ－１，２）を接続するノードに接続される。このように、ダイオードＤ（２ｋ，２）は、トランジスタＭ（２ｋ）のボディとトランジスタＭ（２ｋ－１）の第１端との間に接続されている。

このように、スイッチ回路１では、例えば、トランジスタＭ（２ｋ－１）およびＭ（２ｋ）の組の単位で、帰還回路の構成要素としてのダイオードＤ（２ｋ－１，２）およびＤ（２ｋ，２）が接続されている。例えば、トランジスタＭ（２ｋ－１）のボディに、帰還回路の構成要素としてダイオードＤ（２ｋ－１，２）のみが接続され、トランジスタＭ（２ｋ）のボディに、帰還回路の構成要素としてダイオードＤ（２ｋ，２）のみが接続されている。整数ｋが２以上の場合、例えば、トランジスタＭ（２ｋ－１）のボディとトランジスタＭ（２ｋ－２）の第１端との間にはダイオードは設けられていない。整数ｋがｎ－１以下の場合、例えば、トランジスタＭ（２ｋ）のボディとトランジスタＭ（２ｋ＋１）の第２端との間にはダイオードは設けられていない。

信号ＧＢがＨレベルにある間、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）は各々オン状態にある、すなわち、スイッチ回路１はオン状態にある。

信号ＧＢがＬレベルにある間、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）は各々オフ状態にある、すなわち、スイッチ回路１はオフ状態にある。スイッチ回路１がオフ状態にある間、上述した抵抗Ｒｄｓについての接続関係より、端子ＩＮと端子ＯＵＴとの間に印加される電圧が分圧された電圧がそれぞれ、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）に印加される。トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、およびＭ（２ｎ）にそれぞれ印加される電圧は実質的に同一である。

トランジスタＭ１のボディの電位（以下、電圧とも称される。）が、トランジスタＭ１のゲートの電圧より高い場合、ダイオードＤ（１，１）を介して当該ボディから電流が流れ得る。

上記では、トランジスタＭ１のボディとゲートとの間に接続されるダイオードＤ（１，１）に関連する説明を行った。他のトランジスタＭの各々についても、当該トランジスタＭのボディとゲートとの間に接続されるダイオードＤに関連して同様の説明が成り立つ。

トランジスタＭ１のボディの電圧が、抵抗Ｒｄｓ（２，１）および抵抗Ｒｄｓ（２，２）を接続するノードの電圧より高い場合、ダイオードＤ（１，２）を介して当該ボディから電流が流れ得る。

トランジスタＭ２のボディの電圧が、抵抗Ｒｄｓ（１，１）および抵抗Ｒｄｓ（１，２）を接続するノードの電圧より高い場合、ダイオードＤ（２，２）を介して当該ボディから電流が流れ得る。

上記では、トランジスタＭ１およびＭ２のボディにそれぞれ接続されるダイオードＤ（１，２）およびＤ（２，２）に関連する説明を行った。他のトランジスタＭの各々についても、当該トランジスタＭのボディに接続される、帰還回路の構成要素としてのダイオードＤに関連して、同様の説明が成り立つ。

上記では、例えばダイオードＤ（２，２）のカソードが、抵抗Ｒｄｓ（１，１）および抵抗Ｒｄｓ（１，２）を接続するノードに接続されるものとして説明した。このような接続関係では、例えば、抵抗Ｒｄｓ（１，１）の抵抗値が極めて小さい場合、ダイオードＤ（２，２）のカソードが、抵抗素子を介することなくトランジスタＭ１の第１端に接続されているとも解釈され得る。抵抗Ｒｄｓ（１，１）の抵抗値が極めて小さい場合、例えば、抵抗Ｒｄｓ（１，２）の抵抗値は、抵抗Ｒｄｓ（１，１）の抵抗値と相違する。同様に接続されるものとして説明した他のダイオードＤについても同じである。

図３は、第１実施形態に係るスイッチ回路１のトランジスタＭ２の構造を説明するための図である。図３では、スイッチ回路１の断面構造の一部が図示されている。以下ではトランジスタＭ２の構造を例に挙げて説明するが、他のトランジスタＭも以下に説明するのと同様の構造を有し得る。一例として、スイッチ回路１がＳＯＩ（Silicon On Insulator）基板上に設けられている場合について説明する。

半導体基板ＳＢの上面上に酸化膜ＢＯＸが設けられる。酸化膜ＢＯＸの上面上にボディ層ＢＤとして半導体層が設けられる。ボディ層ＢＤは、例えばボロン（Ｂ）がドープされることによりｐ^＋不純物拡散層として用いられる。ボディ層ＢＤの表面上にソース領域ＳＲおよびドレイン領域ＤＲが間隔を有して設けられる。ソース領域ＳＲおよびドレイン領域ＤＲは各々、例えばリン（Ｐ）がドープされることによりｎ^＋不純物拡散領域として用いられる。ゲート電極Ｇは、ソース領域ＳＲおよびドレイン領域ＤＲの間でボディ層ＢＤの上面上にゲート絶縁体ＧＩを介して設けられる。トランジスタＭ２は、ソース領域ＳＲ、ドレイン領域ＤＲ、およびゲート電極Ｇを含む。

ゲート電極Ｇの上面上に設けられるコンタクトプラグ（図示せず）等を介して、トランジスタＭ２のゲートと他の構成要素との接続が形成される。同様に、ドレイン領域ＤＲおよびソース領域ＳＲの上面上にそれぞれ設けられるコンタクトプラグ（図示せず）等を介して、トランジスタＭ２の第１端と他の構成要素との接続、および、トランジスタＭ２の第２端と他の構成要素との接続が形成される。

例えば、ドレイン領域ＤＲの電圧がボディ層ＢＤの電圧より高い場合、ドレイン領域ＤＲからボディ層ＢＤに流れるリーク電流Ｉｂが生じ得る。同様に、ソース領域ＳＲの電圧がボディ層ＢＤの電圧より高い場合、ソース領域ＳＲからボディ層ＢＤに流れるリーク電流Ｉｂが生じ得る。

このようなリーク電流Ｉｂが生じる場合、トランジスタＭ２のボディの電圧が上昇し得る。トランジスタＭ２のボディに接続されているダイオードＤを介して上述したように電流が流れることにより、当該電圧の上昇が抑えられる。

［動作例］
以下、図４および図５を参照して、第１実施形態に係るスイッチ回路１の動作例について説明する。図４および図５では、説明を簡潔にするためｎが１である場合のスイッチ回路１の回路構成が示されている。以下ではｎが１である場合について説明を行う。ｎが他の整数である場合も以下の説明と同様の説明が成り立つ。

図４は、第１実施形態に係るスイッチ回路１で用いられる各種バイアス電圧を説明するための図である。以降の説明で言及される電圧の値は各々、説明を簡潔にするための一例に過ぎない。

図４の（ａ）は、スイッチ回路１がオン状態にあるときに用いられる各種バイアス電圧の一例を示す。

端子ＩＮおよび端子ＯＵＴに、バイアス電圧として０ボルト（Ｖ）の電圧が印加されている。

信号ＧＢの電圧はＨレベルの３Ｖである、すなわち、トランジスタＭ１およびＭ２のゲートのバイアス電位（以下、バイアス電圧とも称される。）が各々３Ｖである。

トランジスタＭ１およびＭ２のボディはフローティング状態であり、トランジスタＭ１およびＭ２のボディのバイアス電圧は各々、例えば０Ｖである。これは、例えば、トランジスタＭ１のボディと第１端との間、トランジスタＭ１のボディと第２端との間、トランジスタＭ２のボディと第１端との間、および、トランジスタＭ２のボディと第２端との間、にそれぞれ生じている寄生容量に基づくものである。

このようなバイアス電圧の関係から、トランジスタＭ１のボディの電圧はトランジスタＭ１のゲートの電圧より低い。ゆえに、ダイオードＤ（１，１）を介して電流は流れない。したがって、トランジスタＭ１のボディのバイアス電圧は０Ｖに維持される。同様に、トランジスタＭ２のボディのバイアス電圧も０Ｖに維持される。

図４の（ｂ）は、スイッチ回路１がオフ状態にあるときに用いられる各種バイアス電圧の一例を示す。

端子ＩＮおよび端子ＯＵＴに、バイアス電圧として０Ｖの電圧が印加されている。

信号ＧＢの電圧はＬレベルの－３Ｖである、すなわち、トランジスタＭ１およびＭ２のゲートのバイアス電圧が各々－３Ｖである。

上述したトランジスタＭ１のボディのバイアス電圧が０Ｖだったように、トランジスタＭ１のボディの電圧がトランジスタＭ１のゲートの電圧より高いと、ダイオードＤ（１，１）を介して当該ボディから電流が流れる。これにより、当該ボディのバイアス電圧は下降し、ダイオードＤ（１，１）の閾値電圧だけ当該ゲートのバイアス電圧の－３Ｖより高い電圧である－２．４Ｖで安定する。同様に、トランジスタＭ２のボディのバイアス電圧も－２．４Ｖで安定する。

図５は、第１実施形態に係るスイッチ回路１がオフ状態にある間にスイッチ回路１を流れる各種電流を説明するための図である。

端子ＩＮに或る高周波信号が入力される場合、図３を参照して説明したリーク電流ＩｂがトランジスタＭ１およびＭ２の各々で生じることがある。スイッチ回路１では、帰還回路を介して次に説明する電流が流れ得る。

トランジスタＭ１で生じるリーク電流Ｉｂに基づいて、トランジスタＭ１のボディのバイアス電圧が上昇し得る。当該ボディの電圧が、抵抗Ｒｄｓ（２，１）および抵抗Ｒｄｓ（２，２）を接続するノードの電圧より高い場合、当該ボディからダイオードＤ（１，２）および抵抗Ｒｄｓ（２，２）を介して、抵抗Ｒｄｓ（２，２）とトランジスタＭ２の第２端とを接続するノードに電流が流れ得る。これにより、当該ボディのバイアス電圧の上昇が抑えられ得る。

トランジスタＭ２で生じるリーク電流Ｉｂに基づいて、トランジスタＭ２のボディのバイアス電圧が上昇し得る。当該ボディの電圧が、抵抗Ｒｄｓ（１，１）および抵抗Ｒｄｓ（１，２）を接続するノードの電圧より高い場合、当該ボディからダイオードＤ（２，２）および抵抗Ｒｄｓ（１，１）を介して、抵抗Ｒｄｓ（１，１）とトランジスタＭ１の第１端とを接続するノードに電流が流れ得る。これにより、当該ボディのバイアス電圧の上昇が抑えられ得る。

［効果］
図６は、第１実施形態の比較例に係るスイッチ回路１ｘの回路構成の一例を示す。
図６に示されるスイッチ回路１ｘの回路構成は、ｎが１である場合のスイッチ回路１の回路構成において、帰還回路の構成要素としてのダイオードが設けられないようにし、トランジスタＭ１のボディが抵抗Ｒｂ１を介して、トランジスタＭ２のボディが抵抗Ｒｂ２を介して、信号ＢＢが入力されるノードに接続されるようにしたものに相当する。信号ＢＢの電圧は、例えば、信号ＧＢの電圧に応じて設定されている。図６では、トランジスタＭ１の第１端と第２端との間に接続される抵抗が抵抗Ｒｄｓ１ｘと示されており、トランジスタＭ２の第１端と第２端との間に接続される抵抗が抵抗Ｒｄｓ２ｘと示されている。

スイッチ回路１ｘがオフ状態にある間の、スイッチ回路１ｘの動作について説明する。
端子ＩＮに或る高周波信号が入力される場合、スイッチ回路１ｘにおいても、図３を参照して説明したリーク電流ＩｂがトランジスタＭ１およびＭ２の各々で生じることがある。

このようなリーク電流Ｉｂにより、トランジスタＭ１およびＭ２それぞれのボディのバイアス電圧が上昇し得る。より具体的には次の通りである。

このようなリーク電流Ｉｂは、トランジスタＭ１のボディから抵抗Ｒｂ１を介して電流が流れることに寄与し得、トランジスタＭ２のボディから抵抗Ｒｂ２を介して電流が流れることに寄与し得る。これにより、各種抵抗Ｒｂにおける電圧降下量が変化する。上述したトランジスタＭ１およびＭ２それぞれのボディのバイアス電圧の上昇の量は、当該変化の量に応じている。

さらに、このようなリーク電流Ｉｂにより、トランジスタＭ１の第２端、および、トランジスタＭ２の第１端、それぞれのバイアス電圧が下降し得る。より具体的には次の通りである。

このようなリーク電流Ｉｂは、端子ＩＮから抵抗Ｒｄｓ１ｘを介して、トランジスタＭ１の第２端とトランジスタＭ２の第１端とを接続するノードに電流が流れること、および、端子ＯＵＴから抵抗Ｒｄｓ２ｘを介して当該ノードに電流が流れることに寄与し得る。これにより、各種抵抗Ｒｄｓにおける電圧降下量が変化する。上述したトランジスタＭ１の第２端、および、トランジスタＭ２の第１端、それぞれのバイアス電圧の下降の量は、当該変化の量に応じている。

上記では、端子ＩＮと端子ＯＵＴとの間に直列に接続されるトランジスタＭが２つである場合の説明を行った。端子ＩＮと端子ＯＵＴとの間に直列に接続されるトランジスタＭの数が他の数である場合も、類似する説明が成り立つ。すなわち、各トランジスタＭで生じるリーク電流Ｉｂにより、各トランジスタＭのボディのバイアス電圧が上昇し得、各トランジスタＭの第１端および／または第２端それぞれのバイアス電圧が下降し得る。

これにより或るトランジスタＭのボディとドレインとの電位差が小さくなると、当該トランジスタＭのドレインとソースとの間の寄生バイポーラトランジスタがオン状態になりやすくなる。或るトランジスタＭの寄生バイポーラトランジスタがオン状態になると、他のトランジスタＭにそれぞれ印加される電圧が大きくなる、すなわち、スイッチ回路１ｘの耐圧が低下してしまう。

第１実施形態に係るスイッチ回路１では、図５を参照して説明したように帰還回路を介して電流が流れることにより、例えば、このような各トランジスタＭのボディのバイアス電圧の上昇が抑えられ、各トランジスタＭの第１端および／または第２端それぞれのバイアス電圧の下降も抑えられる。

図７は、第１実施形態に係るスイッチ回路１がオフ状態にある間にスイッチ回路１に高周波信号が入力される場合の、当該高周波信号に係る高周波電力Ｐｉｎと、トランジスタＭ２の第１端、ゲート、およびボディそれぞれのバイアス電圧との関係を表すグラフの一例を示す。図７では、第１実施形態の比較例に係るスイッチ回路１ｘについての同様のグラフも併せて示されている。

図７の（ａ）に示されるグラフは、高周波電力Ｐｉｎと、トランジスタＭ２の第１端のバイアス電圧ＶＤｂｉａｓとの関係を示す。横軸は、高周波電力Ｐｉｎの値を示している。縦軸は、バイアス電圧ＶＤｂｉａｓの値を示している。

比較例に係るスイッチ回路１ｘでは、高周波電力Ｐｉｎが大きくなるにつれ、上述したように、トランジスタＭ２でリーク電流Ｉｂが生じてバイアス電圧ＶＤｂｉａｓが下降する。一方、第１実施形態に係るスイッチ回路１では、バイアス電圧ＶＤｂｉａｓは、上述したように、高周波電力Ｐｉｎが大きくなっても下降しない。

図７の（ｂ）に示されるグラフは、高周波電力Ｐｉｎと、トランジスタＭ２のゲートのバイアス電圧ＶＧｂｉａｓとの関係を示す。横軸は、高周波電力Ｐｉｎの値を示している。縦軸は、バイアス電圧ＶＧｂｉａｓの値を示している。

比較例に係るスイッチ回路１ｘでは、高周波電力Ｐｉｎにかかわらず、バイアス電圧ＶＧｂｉａｓは実質的に一定である。第１実施形態に係るスイッチ回路１においても、高周波電力Ｐｉｎにかかわらずバイアス電圧ＶＧｂｉａｓは実質的に一定であるが、図７の（ｂ）では一例として、当該バイアス電圧ＶＧｂｉａｓが、高周波電力Ｐｉｎがさらに大きくなる領域で下降していく様子が示されている。

図７の（ｃ）に示されるグラフは、高周波電力Ｐｉｎと、トランジスタＭ２のボディのバイアス電圧ＶＢｂｉａｓとの関係を示す。横軸は、高周波電力Ｐｉｎの値を示している。縦軸は、バイアス電圧ＶＢｂｉａｓの値を示している。なお、比較例については、信号ＢＢの電圧が信号ＧＢのＬレベルの電圧と実質的に同一である場合が示されている。

比較例に係るスイッチ回路１ｘでは、高周波電力Ｐｉｎが大きくなるにつれ、上述したように、トランジスタＭ２でリーク電流Ｉｂが生じてバイアス電圧ＶＢｂｉａｓが上昇する。一方、第１実施形態に係るスイッチ回路１では、バイアス電圧ＶＢｂｉａｓは、例えば、信号ＧＢのＬレベルの電圧よりダイオードＤ（２，１）の閾値電圧だけ高い電圧から、高周波電力Ｐｉｎが大きくなってトランジスタＭ２でリーク電流Ｉｂが生じても、上述したように上昇しない。図７の（ｃ）では一例として、当該バイアス電圧ＶＢｂｉａｓが、高周波電力Ｐｉｎが大きくなるにつれて下降していく様子が示されている。当該下降も、上述したように、ダイオードＤ（２，２）の両端に印加される交流電圧に基づいて当該ダイオードＤ（２，２）が整流を行って当該ダイオードＤ（２，２）を介して電流が流れることに基づく。図７の（ｂ）で示されたバイアス電圧ＶＧｂｉａｓの下降は、例えば、トランジスタＭ２のボディに発生している交流信号がトランジスタＭ２のゲートとボディとの間のダイオードＤ（２，１）に印加される電圧にも影響を及ぼすことに基づく。

このように、第１実施形態に係るスイッチ回路１によると、図５を参照して説明したように帰還回路を介して電流が流れることにより、或るトランジスタＭでリーク電流Ｉｂが生じたとしても、当該トランジスタＭのボディのバイアス電圧の上昇は抑えられ、当該トランジスタＭの第１端および／または第２端それぞれのバイアス電圧の下降は抑えられる。したがって、第１実施形態に係るスイッチ回路１によると、トランジスタＭで生じるリーク電流Ｉｂに起因するスイッチ回路１の耐圧の低下が防がれる。

さらに、第１実施形態に係るスイッチ回路１では、図４を参照して説明したように、スイッチ回路１がオフ状態にある間は、各トランジスタＭのボディおよびゲートの間のダイオードＤに順方向バイアスがかかり当該ダイオードＤのインピーダンスが低いのに対し、スイッチ回路１がオン状態にある間は、当該ダイオードＤに逆方向バイアスがかかり当該ダイオードＤのインピーダンスが高い。したがって、第１実施形態に係るスイッチ回路１によれば、スイッチ回路１がオン状態の間は、各トランジスタＭのチャネルに対するゲートインピーダンスが高く、スイッチ回路１がトランジスタＭを介して伝達する高周波信号の損失が小さい。

さらに、第１実施形態に係るスイッチ回路１では、整数ｋが１からｎの各々のケースについて次の説明が成り立つ。
ダイオードＤ（２ｋ－１，２）のアノードはトランジスタＭ（２ｋ－１）のボディに接続され、ダイオードＤ（２ｋ－１，２）のカソードは、抵抗Ｒｄｓ（２ｋ，１）および抵抗Ｒｄｓ（２ｋ，２）を接続するノードに接続される。抵抗Ｒｄｓ（２ｋ，１）および抵抗Ｒｄｓ（２ｋ，２）は、トランジスタＭ（２ｋ）の第１端と第２端との間に直列に接続される。

ダイオードＤ（２ｋ，２）のアノードはトランジスタＭ（２ｋ）のボディに接続され、ダイオードＤ（２ｋ，２）のカソードは、抵抗Ｒｄｓ（２ｋ－１，１）および抵抗Ｒｄｓ（２ｋ－１，２）を接続するノードに接続される。抵抗Ｒｄｓ（２ｋ－１，１）および抵抗Ｒｄｓ（２ｋ－１，２）は、トランジスタＭ（２ｋ－１）の第１端と第２端との間に直列に接続される。

このように、トランジスタＭ（２ｋ－１）およびＭ（２ｋ）の組の単位で、帰還回路の構成要素としてのダイオードＤ（２ｋ－１，２）およびＤ（２ｋ，２）が均一に接続されている。

さらに、第１実施形態に係るスイッチ回路１では、帰還回路の構成要素としてトランジスタＭ毎に設けられるダイオードＤの数を、例えば、ダイオードＤ（２ｋ－１，２）のカソードが抵抗を介さずにトランジスタＭ（２ｋ）の第２端に接続され、ダイオードＤ（２ｋ，２）のカソードが抵抗を介さずにトランジスタＭ（２ｋ－１）の第１端に接続される場合と比べて少なくすることが可能である。図２の例では、当該数は１である。これは次に説明する電圧の関係による。或る高周波信号が端子ＩＮに入力される場合に、トランジスタＭ（２ｋ－１）のボディと、抵抗Ｒｄｓ（２ｋ，１）および抵抗Ｒｄｓ（２ｋ，２）を接続するノードと、の間に印加され得る最大の電圧が、当該ボディと、トランジスタＭ（２ｋ）の第２端との間に印加され得る最大の電圧より小さい。また、トランジスタＭ（２ｋ）のボディと、抵抗Ｒｄｓ（２ｋ－１，１）および抵抗Ｒｄｓ（２ｋ－１，２）を接続するノードと、の間に印加され得る最大の電圧が、当該ボディと、トランジスタＭ（２ｋ－１）の第１端との間に印加され得る最大の電圧より小さい。

したがって、第１実施形態に係るスイッチ回路１では、例えば、帰還回路として用いられるダイオードＤの接続が不均一とならないがゆえに耐圧が向上され、また、回路構成の簡略化および小型化がなされる。

＜第２実施形態＞
以下、第２実施形態に係るスイッチ回路１ａについて説明する。
第２実施形態に係るスイッチ回路１ａの構成、動作、および効果について、第１実施形態に係るスイッチ回路１について説明したのと相違する点を中心に説明する。

スイッチ回路１に関係して図１を参照して行った説明が、スイッチ回路１ａについても成り立つ。より具体的には、図１の説明において、スイッチ回路１をスイッチ回路１ａに置き換えたものが成り立つ。以下、スイッチ回路１ａに着目して説明を行うが、スイッチ回路２、３、および４の各々について、スイッチ回路１ａについて説明するのと同様の説明が成り立ち得る。

図８は、第２実施形態に係るスイッチ回路１ａの回路構成の一例を示す。
スイッチ回路１ａは、スイッチ回路１が含む構成に加えて、２ｎ個のダイオードＤ（１，３）、Ｄ（２，３）、Ｄ（３，３）、Ｄ（４，３）、Ｄ（５，３）、Ｄ（６，３）、・・・、Ｄ（２ｎ－１，３）、およびＤ（２ｎ，３）を含む。スイッチ回路１ａは、図２を参照して説明したスイッチ回路１の回路構成において、帰還回路の構成要素としてトランジスタＭ毎に設けられるダイオードＤの数を１から２にした回路構成を有する。より具体的には次の通りである。

ダイオードＤ（１，３）のアノードは、ダイオードＤ（１，２）のカソードに接続され、ダイオードＤ（１，３）のカソードは、抵抗Ｒｄｓ（２，１）および抵抗Ｒｄｓ（２，２）を接続するノードに接続される。ダイオードＤ（２，３）のアノードは、ダイオードＤ（２，２）のカソードに接続され、ダイオードＤ（２，３）のカソードは、抵抗Ｒｄｓ（１，１）および抵抗Ｒｄｓ（１，２）を接続するノードに接続される。以下、ダイオードＤ（３，３）、Ｄ（４，３）、Ｄ（５，３）、Ｄ（６，３）、・・・、Ｄ（２ｎ－１，３）、およびＤ（２ｎ，３）についても同様である。

上記では、帰還回路の構成要素としてトランジスタＭ毎に設けられるダイオードＤの数を２にした場合の例が示された。本実施形態はこれに限定されない。上述したのと同様に、帰還回路の構成要素としてトランジスタＭ毎に設けられるダイオードＤの数を３以上にしてもよい。

このように、第２実施形態に係るスイッチ回路１ａによれば、帰還回路の構成要素としてトランジスタＭ毎に設けられるダイオードＤの数を、例えばダイオードＤの耐圧を考慮して適宜変更可能である。当該数は、例えば、端子ＩＮに入力され得る高周波信号の振幅に基づいてもよい。

＜第３実施形態＞
以下、第３実施形態に係るスイッチ回路１ｂについて説明する。
第３実施形態に係るスイッチ回路１ｂの構成、動作、および効果について、第１実施形態に係るスイッチ回路１について説明したのと相違する点を中心に説明する。

スイッチ回路１に関係して図１を参照して行った説明が、スイッチ回路１ｂについても成り立つ。より具体的には、図１の説明において、スイッチ回路１をスイッチ回路１ｂに置き換えたものが成り立つ。以下、スイッチ回路１ｂに着目して説明を行うが、スイッチ回路２、３、および４の各々について、スイッチ回路１ｂについて説明するのと同様の説明が成り立ち得る。

図９は、第３実施形態に係るスイッチ回路１ｂの回路構成の一例を示す。
スイッチ回路１ｂの回路構成は、図２を参照して説明したスイッチ回路１の回路構成から、トランジスタＭ１、Ｍ２、Ｍ３、・・・、およびＭ（２ｎ）の各々について、当該トランジスタＭの第１端と第２端との間に接続される抵抗が次のように置き換えられたものである。次の説明は、整数ｉが１からｎの各々のケースについて成り立つ。

トランジスタＭ（２ｉ－１）の第１端と第２端との間に接続される抵抗が、抵抗Ｒｄｓ（２ｉ－１，１）およびＲｄｓ（２ｉ－１，２）から、抵抗Ｒｄｓ（２ｉ－１，１）ｂおよびＲｄｓ（２ｉ－１，２）ｂに置き換えられる。より具体的には、トランジスタＭ（２ｉ－１）の第１端に抵抗Ｒｄｓ（２ｉ－１，１）ｂの一端が接続され、抵抗Ｒｄｓ（２ｉ－１，１）ｂの他端に抵抗Ｒｄｓ（２ｉ－１，２）ｂの一端が接続され、抵抗Ｒｄｓ（２ｉ－１，２）ｂの他端にトランジスタＭ（２ｉ－１）の第２端が接続される。

トランジスタＭ（２ｉ）の第１端と第２端との間に接続される抵抗が、抵抗Ｒｄｓ（２ｉ，１）およびＲｄｓ（２ｉ，２）から、抵抗Ｒｄｓ（２ｉ，１）ｂおよびＲｄｓ（２ｉ，２）ｂに置き換えられる。より具体的には、トランジスタＭ（２ｉ）の第１端に抵抗Ｒｄｓ（２ｉ，１）ｂの一端が接続され、抵抗Ｒｄｓ（２ｉ，１）ｂの他端に抵抗Ｒｄｓ（２ｉ，２）ｂの一端が接続され、抵抗Ｒｄｓ（２ｉ，２）ｂの他端にトランジスタＭ（２ｉ）の第２端が接続される。

ダイオードＤ（２ｉ－１，２）のカソードは、抵抗Ｒｄｓ（２ｉ，１）ｂおよび抵抗Ｒｄｓ（２ｉ，２）ｂを接続するノードに接続される。ダイオードＤ（２ｉ，２）のカソードは、抵抗Ｒｄｓ（２ｉ－１，１）ｂおよび抵抗Ｒｄｓ（２ｉ－１，２）ｂを接続するノードに接続される。

整数ｉが１からｎのいずれのケースでも、抵抗Ｒｄｓ（２ｉ－１，１）ｂおよび抵抗Ｒｄｓ（２ｉ，２）ｂの抵抗値の大きさは、例えば実質的に同一のＲ２であり、抵抗Ｒｄｓ（２ｉ－１，２）ｂおよび抵抗Ｒｄｓ（２ｉ，１）ｂの抵抗値の大きさは、例えば実質的に同一の、Ｒ２の３倍である。

上記では、例えば、抵抗Ｒｄｓ（１，１）ｂの抵抗値の大きさがＲ２であり、抵抗Ｒｄｓ（１，２）ｂの抵抗値の大きさがＲ２の３倍である場合の例について説明された。しかしながら、本実施形態はこれに限定されない。抵抗Ｒｄｓ（１，１）ｂの抵抗値の大きさと、抵抗Ｒｄｓ（１，２）ｂの抵抗値の大きさとの比は、別の値であってもよい。例えば、抵抗Ｒｄｓ（１，１）ｂの抵抗値の大きさは、抵抗Ｒｄｓ（１，２）ｂの抵抗値の大きさの１／３倍から３倍の間である。他の抵抗Ｒｄｓ（２，１）ｂ、Ｒｄｓ（２，２）ｂ、Ｒｄｓ（３，１）ｂ，Ｒｄｓ（３，２）ｂ、・・・、Ｒｄｓ（２ｎ，１）ｂ、およびＲｄｓ（２ｎ，２）ｂについても同様である。

第３実施形態に係るスイッチ回路１ｂによれば、端子ＩＮに高周波信号が入力される場合に帰還回路の構成要素としての各ダイオードＤに印加され得る最大の電圧を調整可能である。当該調節により、例えば、帰還回路の構成要素としての各ダイオードＤの耐圧を考慮しつつ、帰還回路による各トランジスタＭのボディからの電流引き抜き効果を調整することが可能である。

＜第４実施形態＞
以下、第４実施形態に係るスイッチ回路１ｃについて説明する。
第４実施形態に係るスイッチ回路１ｃの構成、動作、および効果について、第１実施形態に係るスイッチ回路１について説明したのと相違する点を中心に説明する。

スイッチ回路１に関係して図１を参照して行った説明が、スイッチ回路１ｃについても成り立つ。より具体的には、図１の説明において、スイッチ回路１をスイッチ回路１ｃに置き換えたものが成り立つ。以下、スイッチ回路１ｃに着目して説明を行うが、スイッチ回路２、３、および４の各々について、スイッチ回路１ｃについて説明するのと同様の説明が成り立ち得る。

図１０は、第４実施形態に係るスイッチ回路１ｃの回路構成の一例を示す。
スイッチ回路１ｃの回路構成は、スイッチ回路１の回路構成において、トランジスタＭ１、Ｍ２、Ｍ３、・・・、およびＭ（２ｎ）の各々について、当該トランジスタＭのボディが或る抵抗を介して、信号ＢＢが入力されるノードに接続されるようにしたものに相当する。スイッチ回路１ｃは、このような抵抗として、抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４、Ｒｂ５、Ｒｂ６、・・・、Ｒｂ（２ｎ－１）、およびＲｂ（２ｎ）を含む。

トランジスタＭ１のボディに抵抗Ｒｂ１の一端が接続される。トランジスタＭ２のボディに抵抗Ｒｂ２の一端が接続される。トランジスタＭ３のボディに抵抗Ｒｂ３の一端が接続される。以下、抵抗Ｒｂ４、Ｒｂ５、Ｒｂ６、・・・、Ｒｂ（２ｎ－１）、およびＲｂ（２ｎ）についても同様である。抵抗Ｒｂ１の他端、抵抗Ｒｂ２の他端、抵抗Ｒｂ３の他端、・・・、抵抗Ｒｂ（２ｎ－１）の他端、および抵抗Ｒｂ（２ｎ）の他端は、信号ＢＢが入力されるノードに接続される。図１０では、スイッチ回路１ｃに信号ＢＢが入力される制御端も示されている。信号ＢＢは、例えば制御回路７により供給される。信号ＢＢの電圧は、例えば、信号ＧＢの電圧に応じて設定されている。

トランジスタＭ１、Ｍ２、Ｍ３、・・・、およびＭ（２ｎ）のボディのバイアス電圧は各々、例えば、信号ＢＢの電圧となる。

第４実施形態に係るスイッチ回路１ｃによれば、スイッチ回路１ｃがオン状態とオフ状態との各々にある場合の各トランジスタＭのボディのバイアス電圧を、信号ＢＢの電圧に基づいて、例えばスイッチ回路１ｃの耐圧を改善するように容易に調整可能である。

＜第５実施形態＞
以下、第５実施形態に係るスイッチ回路１ｄについて説明する。
第５実施形態に係るスイッチ回路１ｄの構成、動作、および効果について、第１実施形態に係るスイッチ回路１について説明したのと相違する点を中心に説明する。

スイッチ回路１に関係して図１を参照して行った説明が、スイッチ回路１ｄについても成り立つ。より具体的には、図１の説明において、スイッチ回路１をスイッチ回路１ｄに置き換えたものが成り立つ。以下、スイッチ回路１ｄに着目して説明を行うが、スイッチ回路２、３、および４の各々について、スイッチ回路１ｄについて説明するのと同様の説明が成り立ち得る。

図１１は、第５実施形態に係るスイッチ回路１ｄの回路構成の一例を示す。
スイッチ回路１ｄは、スイッチ回路１が含む構成に加えて、トランジスタＭ（２ｎ＋１）、抵抗Ｒｇ（２ｎ＋１）、抵抗Ｒｄｓ（２ｎ＋１，１）、抵抗Ｒｄｓ（２ｎ＋１，２）、ダイオードＤ（２ｎ＋１，１）、および、帰還回路の構成要素としてのダイオードＤ（２ｎ＋１，２）を含む。

端子ＩＮと端子ＯＵＴとの間に、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、・・・、Ｍ（２ｎ－１）、Ｍ（２ｎ）、およびＭ（２ｎ＋１）が直列に接続される。トランジスタＭ（２ｎ）の第２端にトランジスタＭ（２ｎ＋１）の第１端が接続され、トランジスタＭ（２ｎ＋１）の第２端に端子ＯＵＴが接続される。

トランジスタ（２ｎ＋１）のゲートに抵抗Ｒｇ（２ｎ＋１）の一端が接続される。抵抗Ｒｇ（２ｎ＋１）の他端は、信号ＧＢが入力されるノードに接続される。

トランジスタＭ（２ｎ＋１）の第１端に抵抗Ｒｄｓ（２ｎ＋１，１）の一端が接続され、抵抗Ｒｄｓ（２ｎ＋１，１）の他端に抵抗Ｒｄｓ（２ｎ＋１，２）の一端が接続され、抵抗Ｒｄｓ（２ｎ＋１，２）の他端にトランジスタＭ（２ｎ＋１）の第２端が接続される。抵抗Ｒｄｓ（１，１）、Ｒｄｓ（１，２）、Ｒｄｓ（２，１）、Ｒｄｓ（２，２）、・・・、Ｒｄｓ（２ｎ＋１，１）、およびＲｄｓ（２ｎ＋１，２）の抵抗値の大きさは、例えば実質的に同一である。

ダイオードＤ（２ｎ＋１，１）のアノードはトランジスタＭ（２ｎ＋１）のボディに接続され、ダイオードＤ（２ｎ＋１，１）のカソードはトランジスタＭ（２ｎ＋１）のゲートに接続される。

ダイオードＤ（２ｎ＋１，２）のアノードはトランジスタＭ（２ｎ＋１）のボディに接続され、ダイオードＤ（２ｎ＋１，２）のカソードは、抵抗Ｒｄｓ（２ｎ，１）および抵抗Ｒｄｓ（２ｎ，２）を接続するノードに接続される。このように、ダイオードＤ（２ｎ＋１，２）は、トランジスタＭ（２ｎ＋１）のボディとトランジスタＭ（２ｎ）の第１端との間に接続されている。例えば、トランジスタＭ（２ｎ＋１）のボディに、帰還回路の構成要素としてダイオードＤ（２ｎ＋１，２）のみが接続されている。

このように、第５実施形態に係るスイッチ回路１ｄにおいても、例えば、帰還回路として用いられるダイオードＤの接続が不均一となっていない。より具体的には、各トランジスタＭについて、当該トランジスタＭのボディと、当該トランジスタＭの隣のトランジスタＭの第１端または第２端との間に設けられる、帰還回路の構成要素としてのダイオードＤが、例えば１つ設けられている。すなわち、スイッチ回路１ｄでは、スイッチ回路１ｄが含むトランジスタＭが奇数個であるにかかわらず、第１実施形態において説明したのと同様に回路構成の簡略化および小型化がなされている。

図２を参照して説明したのと同様に、ダイオードＤ（２ｎ＋１，２）を介してトランジスタＭ（２ｎ＋１）のボディから電流が流れ得る。このように流れる電流は、トランジスタ（２ｎ＋１）で生じるリーク電流Ｉｂに起因するトランジスタＭ（２ｎ＋１）のボディのバイアス電圧の上昇を抑えることに寄与し得る。

上記では、第１実施形態に係るスイッチ回路１の構成に加えて、トランジスタＭ（２ｎ）と端子ＯＵＴとの間にさらにトランジスタＭ（２ｎ＋１）が設けられている場合の説明を行った。本実施形態はこれに限定されない。第１実施形態に係るスイッチ回路１の構成に加えて、端子ＩＮとトランジスタＭ１との間にさらに別のトランジスタＭが設けられている場合についても、上記で行ったのと同様の説明が成り立つ。

＜他の実施形態＞
本明細書において“接続”とは、電気的な接続のことを示しており、例えば間に別の素子を介することを除外しない。また、本明細書における“抵抗”は、抵抗素子であってもよいし寄生抵抗であってもよい。

上記でスイッチ回路に用いられるとして説明したＰＮ接合からなるダイオードの代わりに、ダイオード接続されたトランジスタが用いられてもよい。本明細書で単に“ダイオード”と言及される場合、当該ダイオードとして、ダイオード接続されたトランジスタと、ＰＮ接合からなるダイオードとのいずれも用いられ得ることが意図されている。

本明細書において、同一、一致、一定、および維持等の表記は、実施形態に記載の技術を実施する際に設計の範囲での誤差がある場合も含むことを意図して用いている。実質的に同一というように、これらの表記に実質的という用語を重ねて用いている場合についても同じである。また、或る電圧を印加または供給するとの表記は、当該電圧を印加または供給するような制御を行うことと、当該電圧が実際に印加または供給されることとの両方を含むことを意図して用いている。さらに、或る電圧を印加または供給することは、例えば０Ｖの電圧を印加または供給することを含んでいてもよい。

上記ではいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことが出来る。これら実施形態およびその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｘ，２，３，４…スイッチ回路、５，６…信号処理回路、７…制御回路、ＷＤ…無線装置、ＡＮＴ…アンテナ、Ｍ…トランジスタ、Ｒｇ，Ｒｄｓ，Ｒｂ…抵抗、Ｄ…ダイオード、ＳＢ…半導体基板、ＢＯＸ…酸化膜、ＢＤ…ボディ層、ＤＲ…ドレイン領域、ＳＲ…ソース領域、Ｇ…ゲート電極、ＧＩ…ゲート絶縁体。

Claims (9)

1. 入力端、出力端、および第１制御端と、
   前記入力端および前記出力端の間に直列接続される第１トランジスタおよび第２トランジスタであって、前記第１トランジスタは、前記直列接続に用いられる第１端および第２端、前記第１制御端に接続される第１ゲート、ならびに第１ボディを有し、前記第２トランジスタは、前記直列接続に用いられる第３端および第４端、前記第１制御端に接続される第２ゲート、ならびに第２ボディを有し、前記第３端は前記第２端に接続される、前記第１トランジスタおよび前記第２トランジスタと、
   前記第１端に接続される第１抵抗と、
   前記第１抵抗および前記第２端の間に接続される第２抵抗と、
   前記第３端に接続される第３抵抗と、
   前記第３抵抗および前記第４端の間に接続される第４抵抗と、
   前記第１ボディに接続されるアノード、ならびに、前記第３抵抗および前記第４抵抗を接続するノードに接続されるカソード、を有する第１ダイオードと、
   前記第２ボディに接続されるアノード、ならびに、前記第１抵抗および前記第２抵抗を接続するノードに接続されるカソード、を有する第２ダイオードと
   を備える、半導体装置。
2. 前記第１抵抗と前記第４抵抗の抵抗値は同一であり、前記第２抵抗と前記第３抵抗の抵抗値は同一である、請求項１に記載の半導体装置。
3. 前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値の１／３倍から３倍の間であり、前記第４抵抗の抵抗値は、前記第３抵抗の抵抗値の１／３倍から３倍の間である、請求項１又は２に記載の半導体装置。
4. 前記入力端および前記出力端の間に前記第１トランジスタおよび前記第２トランジスタと直列接続される第３トランジスタおよび第４トランジスタであって、前記第３トランジスタは、前記直列接続に用いられる第５端および第６端、前記第１制御端に接続される第３ゲート、ならびに第３ボディを有し、前記第４トランジスタは、前記直列接続に用いられる第７端および第８端、前記第１制御端に接続される第４ゲート、ならびに第４ボディを有し、前記第７端は前記第６端に接続され、前記第８端は前記第１端に接続される、前記第３トランジスタおよび前記第４トランジスタと、
   前記第５端に接続される第５抵抗と、
   前記第５抵抗および前記第６端の間に接続される第６抵抗と、
   前記第７端に接続される第７抵抗と、
   前記第７抵抗および前記第８端の間に接続される第８抵抗と、
   前記第３ボディに接続されるアノード、ならびに、前記第７抵抗および前記第８抵抗を接続するノードに接続されるカソード、を有する第３ダイオードと、
   前記第４ボディに接続されるアノード、ならびに、前記第５抵抗および前記第６抵抗を接続するノードに接続されるカソード、を有する第４ダイオードと
   をさらに備える、請求項１乃至３のいずれかに記載の半導体装置。
5. 前記第１ボディ、ならびに、前記第７抵抗および前記第８抵抗を接続するノード、の間にはダイオードが設けられておらず、
   前記第４ボディ、ならびに、前記第１抵抗および前記第２抵抗を接続するノード、の間にはダイオードが設けられていない、
   請求項４に記載の半導体装置。
6. 前記第１ダイオードのカソード、ならびに、前記第３抵抗および前記第４抵抗を接続するノード、の間に接続される１以上のダイオードと、
   前記第２ダイオードのカソード、ならびに、前記第１抵抗および前記第２抵抗を接続するノード、の間に接続される１以上のダイオードと
   をさらに備える、請求項１乃至５のいずれかに記載の半導体装置。
7. 前記入力端および前記出力端の間に前記第１トランジスタおよび前記第２トランジスタと直列接続される第５トランジスタであって、前記第５トランジスタは、前記直列接続に用いられる第９端および第１０端、前記第１制御端に接続される第５ゲート、ならびに第５ボディを有し、前記第９端は前記第４端に接続される、前記第５トランジスタと、
   前記第９端に接続される第９抵抗と、
   前記第９抵抗および前記第１０端の間に接続される第６抵抗と、
   前記第５ボディに接続されるアノード、ならびに、前記第３抵抗および前記第４抵抗を接続するノードに接続されるカソード、を有する第５ダイオードと
   をさらに備える、請求項１乃至６のいずれかに記載の半導体装置。
8. 前記第１ボディに接続されるアノード、および、前記第１ゲートに接続されるカソード、を有する第６ダイオードと、
   前記第２ボディに接続されるアノード、および、前記第２ゲートに接続されるカソード、を有する第７ダイオードと
   をさらに備える、請求項１乃至７のいずれかに記載の半導体装置。
9. 前記第１ボディおよび前記第２ボディに接続される第２制御端をさらに備える、請求項１乃至７のいずれかに記載の半導体装置。

Images