JP2023079617A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023079617A JP2023079617A JP2021193163A JP2021193163A JP2023079617A JP 2023079617 A JP2023079617 A JP 2023079617A JP 2021193163 A JP2021193163 A JP 2021193163A JP 2021193163 A JP2021193163 A JP 2021193163A JP 2023079617 A JP2023079617 A JP 2023079617A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- switch circuit
- rds
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000012545 processing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 5
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 5
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 4
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】高品質な半導体装置を提供する。【解決手段】実施形態の半導体装置は、入力端、出力端、および制御端と、前記入力端および前記出力端の間の第1トランジスタおよび第2トランジスタとを含む。前記第1トランジスタは、第1端、第2端、第1ゲート、および第1ボディを有する。前記第2トランジスタは、第3端、第4端、第2ゲート、および第2ボディを有し、前記第3端は前記第2端に接続される。前記半導体装置は、前記第1端に接続される第1抵抗と、前記第1抵抗および前記第2端の間の第2抵抗と、前記第3端に接続される第3抵抗と、前記第3抵抗および前記第4端の間の第4抵抗と、前記第1ボディ、ならびに、前記第3抵抗および前記第4抵抗を接続するノード、の間の第1ダイオードと、前記第2ボディ、ならびに、前記第1抵抗および前記第2抵抗を接続するノード、の間の第2ダイオードとを含む。【選択図】図2
Description
実施形態は、半導体装置に関する。
携帯端末等に用いられるスイッチ回路が知られている。
高品質な半導体装置を提供する。
実施形態の半導体装置は、入力端、出力端、および第1制御端と、前記入力端および前記出力端の間に直列接続される第1トランジスタおよび第2トランジスタであって、前記第1トランジスタは、前記直列接続に用いられる第1端および第2端、前記第1制御端に接続される第1ゲート、ならびに第1ボディを有し、前記第2トランジスタは、前記直列接続に用いられる第3端および第4端、前記第1制御端に接続される第2ゲート、ならびに第2ボディを有し、前記第3端は前記第2端に接続される、前記第1トランジスタおよび前記第2トランジスタと、前記第1端に接続される第1抵抗と、前記第1抵抗および前記第2端の間に接続される第2抵抗と、前記第3端に接続される第3抵抗と、前記第3抵抗および前記第4端の間に接続される第4抵抗と、前記第1ボディに接続されるアノード、ならびに、前記第3抵抗および前記第4抵抗を接続するノードに接続されるカソード、を有する第1ダイオードと、前記第2ボディに接続されるアノード、ならびに、前記第1抵抗および前記第2抵抗を接続するノードに接続されるカソード、を有する第2ダイオードとを含む。
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能および構成を有する構成要素には共通する参照符号を付す。共通する参照符号を有する複数の構成要素を区別する場合には、当該共通する参照符号に添え字を付して区別する。複数の構成要素について特に区別を要さない場合には、当該複数の構成要素には、共通する参照符号のみを付し、添え字は付さない。
各機能ブロックを、ハードウェアおよびソフトウェアのいずれかまたは両方を組み合わせたものにより実現することが可能である。また、各機能ブロックが以下に説明されるように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックにより実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。また、以下の説明における各機能ブロックおよび各構成要素の名称は便宜的なものであり、各機能ブロックおよび各構成要素の構成および動作を限定するものではない。
<第1実施形態>
以下、第1実施形態に係る半導体装置について説明する。以下では、当該半導体装置をスイッチ回路1とも称する。
以下、第1実施形態に係る半導体装置について説明する。以下では、当該半導体装置をスイッチ回路1とも称する。
[構成例]
(1)無線装置
図1は、第1実施形態に係るスイッチ回路1を含む無線装置WDの構成の一例を示すブロック図である。無線装置WDは、例えば、スマートフォン、フィーチャーフォン、携帯端末(例えばタブレット端末)、パーソナルコンピュータ、ゲーム機器、ルーター、および基地局等である。無線装置WDは、LTE(登録商標)(Long Term Evolution)および/またはWifi等の通信規格を利用して信号の送受信を行う。図1に示される参照符号1a、1b、1c、および1dについては、後続する実施形態の説明において言及する。
(1)無線装置
図1は、第1実施形態に係るスイッチ回路1を含む無線装置WDの構成の一例を示すブロック図である。無線装置WDは、例えば、スマートフォン、フィーチャーフォン、携帯端末(例えばタブレット端末)、パーソナルコンピュータ、ゲーム機器、ルーター、および基地局等である。無線装置WDは、LTE(登録商標)(Long Term Evolution)および/またはWifi等の通信規格を利用して信号の送受信を行う。図1に示される参照符号1a、1b、1c、および1dについては、後続する実施形態の説明において言及する。
無線装置WDは、スイッチ回路1に加えて、例えば、アンテナANT、スイッチ回路2、3、および4、信号処理回路5および6、ならびに制御回路7を含む。
アンテナANTは、他の装置(例えば、基地局または他の無線装置)からの高周波信号を受信する。アンテナANTは、無線装置WDから他の装置への高周波信号の送信も可能とする。
制御回路7は、例えば、スイッチ回路1、2、3、および4に、ならびに、信号処理回路5および6に、制御信号CNTを送信する。スイッチ回路1、2、3、および4の各々について、当該スイッチ回路がオン状態にあるかオフ状態にあるかが、当該スイッチ回路が制御回路7から受信する制御信号CNTにより制御される。或るスイッチ回路がオン状態にある間、当該スイッチ回路は、当該スイッチ回路の第1端と第2端との間での信号の伝達が可能である。一方、或るスイッチ回路がオフ状態にある間、当該スイッチ回路は、当該スイッチ回路の第1端と第2端との間での信号の伝達を行わない。信号処理回路5および6は各々、制御回路7から受信する制御信号CNTに基づいて信号の処理を行う。
スイッチ回路1の第1端はアンテナANTに接続され、スイッチ回路1の第2端は信号処理回路5に接続される。スイッチ回路1は、制御回路7から制御信号CNT1を受信する。スイッチ回路1は、制御信号CNT1に基づきオン状態にある間、例えば、アンテナANTを介して無線装置WDが受信した高周波信号を信号処理回路5に伝送する。
スイッチ回路2の第1端は、スイッチ回路1と信号処理回路5との間の信号経路に接続される。スイッチ回路2の第2端は、例えば接地される。
スイッチ回路2は、制御回路7から制御信号CNT2を受信する。スイッチ回路2は、例えば、スイッチ回路1がオフ状態にある間に、制御信号CNT2に基づいてオン状態にある。スイッチ回路2は、当該オン状態にある間、スイッチ回路1と信号処理回路5との間の信号経路の電位を接地電位に固定する。
信号処理回路5は、スイッチ回路1を介して伝送される高周波信号を受信し、制御回路7から受信する制御信号CNT3に基づいて、当該高周波信号に対して各種の処理を実行する。
スイッチ回路3の第1端はアンテナANTに接続され、スイッチ回路3の第2端は信号処理回路6に接続される。スイッチ回路3は、制御回路7から例えば制御信号CNT2を受信する。スイッチ回路3は、制御信号CNT2に基づきオン状態にある間、例えば、アンテナANTを介して無線装置WDが受信した高周波信号を信号処理回路6に伝送する。スイッチ回路3が伝送する高周波信号の周波数帯域は、例えば、スイッチ回路1が伝送する高周波信号の周波数帯域と相違する。スイッチ回路1とスイッチ回路3は、例えば、制御回路7による制御の下、選択的にオン状態にされる。
スイッチ回路4の第1端は、スイッチ回路3と信号処理回路6との間の信号経路に接続される。スイッチ回路4の第2端は、例えば接地される。スイッチ回路4は、制御回路7から例えば制御信号CNT1を受信する。スイッチ回路4は、例えば、スイッチ回路3がオフ状態にある間に、制御信号CNT1に基づいてオン状態にある。スイッチ回路4は、当該オン状態にある間、スイッチ回路3と信号処理回路6との間の信号経路の電位を接地電位に固定する。
信号処理回路6は、スイッチ回路3を介して伝送される高周波信号を受信し、制御回路7から受信する制御信号CNT4に基づいて、当該高周波信号に対して各種の処理を実行する。
上記では、スイッチ回路1および3が各々、無線装置WDが他の装置から受信した高周波信号を伝送する場合について説明した。スイッチ回路1および3はこれに限定されない。スイッチ回路1および3のいずれも、無線装置WDが他の装置に送信する高周波信号を伝送するものであってもよい。
以下、スイッチ回路1に着目して説明を行うが、スイッチ回路2、3、および4の各々について、スイッチ回路1について説明するのと同様の説明が成り立ち得る。
(2)スイッチ回路
図2は、第1実施形態に係るスイッチ回路1の回路構成の一例を示す。図2では、各種電圧VD、VG、およびVBが示されているが、これらの電圧は、後述する効果の説明において言及され得る。
図2は、第1実施形態に係るスイッチ回路1の回路構成の一例を示す。図2では、各種電圧VD、VG、およびVBが示されているが、これらの電圧は、後述する効果の説明において言及され得る。
スイッチ回路1は、例えば2n個(nは自然数)のトランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、およびM(2n)を含む。これらのトランジスタは各々、例えばnチャネルMOS(Metal Oxide Semiconductor)トランジスタのような電界効果トランジスタ(FET:Field Effect Transistor)である。図2では、スイッチ回路1の第1端および第2端がそれぞれ、端子INおよび端子OUTとして示されている。
スイッチ回路1はさらに、抵抗Rg1、Rg2、Rg3、Rg4、Rg5、Rg6、・・・、Rg(2n-1)、およびRg(2n)を含む。スイッチ回路1はさらに、抵抗Rds(1,1)、Rds(1,2)、Rds(2,1)、Rds(2,2)、Rds(3,1)、Rds(3,2)、Rds(4,1)、Rds(4,2)、Rds(5,1)、Rds(5,2)、Rds(6,1)、Rds(6,2)、・・・、Rds(2n-1,1)、Rds(2n-1,2)、Rds(2n,1)、およびRds(2n,2)を含む。
抵抗Rds(1,1)、Rds(1,2)、Rds(2,1)、Rds(2,2)、Rds(3,1)、Rds(3,2)、Rds(4,1)、Rds(4,2)、Rds(5,1)、Rds(5,2)、Rds(6,1)、Rds(6,2)、・・・、Rds(2n-1,1)、Rds(2n-1,2)、Rds(2n,1)、およびRds(2n,2)の抵抗値の大きさは、例えば実質的に同一のR1である。以下、これら抵抗Rdsの抵抗値の大きさが実質的に同一の場合について説明を行う。
端子INと端子OUTとの間に、トランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、およびM(2n)が直列に接続される。より具体的には次の通りである。端子INにトランジスタM1の第1端が接続され、トランジスタM1の第2端にトランジスタM2の第1端が接続される。トランジスタM2の第2端にトランジスタM3の第1端が接続され、トランジスタM3の第2端にトランジスタM4の第1端が接続される。以下、トランジスタM4、M5、M6、・・・、M(2n-1)、およびM(2n)の接続関係についても同様であり、トランジスタM(2n)の第2端に端子OUTが接続される。
トランジスタM1のゲート(以下、制御端とも称され得る。)に、抵抗Rg1の一端が接続される。トランジスタM2のゲートに抵抗Rg2の一端が接続される。トランジスタM3のゲートに抵抗Rg3の一端が接続される。以下、抵抗Rg4、Rg5、Rg6、・・・、Rg(2n-1)、およびRg(2n)についても同様である。抵抗Rg1の他端、抵抗Rg2の他端、抵抗Rg3の他端、・・・、抵抗Rg(2n-1)の他端、および抵抗Rg(2n)の他端は、信号GBが入力されるノードに接続される。図2では、スイッチ回路1に信号GBが入力される制御端が示されている。信号GBは、例えば、図1を参照して説明した制御信号CNT1である。信号GBは、例えば制御回路7により、ハイ(H)レベルとロー(L)レベルの間で変更され得る。本明細書では、レベルという用語を用いる場合、特別な言及がない限り電圧のレベルに言及している。
トランジスタM1の第1端に抵抗Rds(1,1)の一端が接続され、抵抗Rds(1,1)の他端に抵抗Rds(1,2)の一端が接続され、抵抗Rds(1,2)の他端にトランジスタM1の第2端が接続される。トランジスタM2の第1端に抵抗Rds(2,1)の一端が接続され、抵抗Rds(2,1)の他端に抵抗Rds(2,2)の一端が接続され、抵抗Rds(2,2)の他端にトランジスタM2の第2端が接続される。トランジスタM3の第1端に抵抗Rds(3,1)の一端が接続され、抵抗Rds(3,1)の他端に抵抗Rds(3,2)の一端が接続され、抵抗Rds(3,2)の他端にトランジスタM3の第2端が接続される。以下、抵抗Rds(4,1)、Rds(4,2)、Rds(5,1)、Rds(5,2)、Rds(6,1)、Rds(6,2)、・・・、Rds(2n-1,1)、Rds(2n-1,2)、Rds(2n,1)、およびRds(2n,2)についても同様である。
スイッチ回路1はさらに、ダイオードD(1,1)、D(2,1)、D(3,1)、D(4,1)、D(5,1)、D(6,1)、・・・、D(2n-1,1)、およびD(2n,1)を含む。本明細書で符号Dが付されて言及されるダイオードは各々、例えばPN接合からなるダイオードである。
ダイオードD(1,1)のアノードはトランジスタM1のボディ(以下、バックゲートとも称され得る。)に接続され、ダイオードD(1,1)のカソードはトランジスタM1のゲートに接続される。ダイオードD(2,1)のアノードはトランジスタM2のボディに接続され、ダイオードD(2,1)のカソードはトランジスタM2のゲートに接続される。ダイオードD(3,1)のアノードはトランジスタM3のボディに接続され、ダイオードD(3,1)のカソードはトランジスタM3のゲートに接続される。以下、ダイオードD(4,1)、D(5,1)、D(6,1)、・・・、D(2n-1,1)、およびD(2n,1)についても同様である。
スイッチ回路1はさらに、帰還回路の構成要素として、ダイオードD(1,2)、D(2,2)、D(3,2)、D(4,2)、D(5,2)、D(6,2)、・・・、D(2n-1,2)、およびD(2n,2)を含む。次の説明は、整数kが1からnの各々のケースについて成り立つ。
ダイオードD(2k-1,2)のアノードはトランジスタM(2k-1)のボディに接続され、ダイオードD(2k-1,2)のカソードは、抵抗Rds(2k,1)および抵抗Rds(2k,2)を接続するノードに接続される。このように、ダイオードD(2k-1,2)は、トランジスタM(2k-1)のボディとトランジスタM(2k)の第2端との間に接続されている。
ダイオードD(2k,2)のアノードはトランジスタM(2k)のボディに接続され、ダイオードD(2k,2)のカソードは、抵抗Rds(2k-1,1)および抵抗Rds(2k-1,2)を接続するノードに接続される。このように、ダイオードD(2k,2)は、トランジスタM(2k)のボディとトランジスタM(2k-1)の第1端との間に接続されている。
このように、スイッチ回路1では、例えば、トランジスタM(2k-1)およびM(2k)の組の単位で、帰還回路の構成要素としてのダイオードD(2k-1,2)およびD(2k,2)が接続されている。例えば、トランジスタM(2k-1)のボディに、帰還回路の構成要素としてダイオードD(2k-1,2)のみが接続され、トランジスタM(2k)のボディに、帰還回路の構成要素としてダイオードD(2k,2)のみが接続されている。整数kが2以上の場合、例えば、トランジスタM(2k-1)のボディとトランジスタM(2k-2)の第1端との間にはダイオードは設けられていない。整数kがn-1以下の場合、例えば、トランジスタM(2k)のボディとトランジスタM(2k+1)の第2端との間にはダイオードは設けられていない。
信号GBがHレベルにある間、トランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、およびM(2n)は各々オン状態にある、すなわち、スイッチ回路1はオン状態にある。
信号GBがLレベルにある間、トランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、およびM(2n)は各々オフ状態にある、すなわち、スイッチ回路1はオフ状態にある。スイッチ回路1がオフ状態にある間、上述した抵抗Rdsについての接続関係より、端子INと端子OUTとの間に印加される電圧が分圧された電圧がそれぞれ、トランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、およびM(2n)に印加される。トランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、およびM(2n)にそれぞれ印加される電圧は実質的に同一である。
トランジスタM1のボディの電位(以下、電圧とも称される。)が、トランジスタM1のゲートの電圧より高い場合、ダイオードD(1,1)を介して当該ボディから電流が流れ得る。
上記では、トランジスタM1のボディとゲートとの間に接続されるダイオードD(1,1)に関連する説明を行った。他のトランジスタMの各々についても、当該トランジスタMのボディとゲートとの間に接続されるダイオードDに関連して同様の説明が成り立つ。
トランジスタM1のボディの電圧が、抵抗Rds(2,1)および抵抗Rds(2,2)を接続するノードの電圧より高い場合、ダイオードD(1,2)を介して当該ボディから電流が流れ得る。
トランジスタM2のボディの電圧が、抵抗Rds(1,1)および抵抗Rds(1,2)を接続するノードの電圧より高い場合、ダイオードD(2,2)を介して当該ボディから電流が流れ得る。
上記では、トランジスタM1およびM2のボディにそれぞれ接続されるダイオードD(1,2)およびD(2,2)に関連する説明を行った。他のトランジスタMの各々についても、当該トランジスタMのボディに接続される、帰還回路の構成要素としてのダイオードDに関連して、同様の説明が成り立つ。
上記では、例えばダイオードD(2,2)のカソードが、抵抗Rds(1,1)および抵抗Rds(1,2)を接続するノードに接続されるものとして説明した。このような接続関係では、例えば、抵抗Rds(1,1)の抵抗値が極めて小さい場合、ダイオードD(2,2)のカソードが、抵抗素子を介することなくトランジスタM1の第1端に接続されているとも解釈され得る。抵抗Rds(1,1)の抵抗値が極めて小さい場合、例えば、抵抗Rds(1,2)の抵抗値は、抵抗Rds(1,1)の抵抗値と相違する。同様に接続されるものとして説明した他のダイオードDについても同じである。
図3は、第1実施形態に係るスイッチ回路1のトランジスタM2の構造を説明するための図である。図3では、スイッチ回路1の断面構造の一部が図示されている。以下ではトランジスタM2の構造を例に挙げて説明するが、他のトランジスタMも以下に説明するのと同様の構造を有し得る。一例として、スイッチ回路1がSOI(Silicon On Insulator)基板上に設けられている場合について説明する。
半導体基板SBの上面上に酸化膜BOXが設けられる。酸化膜BOXの上面上にボディ層BDとして半導体層が設けられる。ボディ層BDは、例えばボロン(B)がドープされることによりp+不純物拡散層として用いられる。ボディ層BDの表面上にソース領域SRおよびドレイン領域DRが間隔を有して設けられる。ソース領域SRおよびドレイン領域DRは各々、例えばリン(P)がドープされることによりn+不純物拡散領域として用いられる。ゲート電極Gは、ソース領域SRおよびドレイン領域DRの間でボディ層BDの上面上にゲート絶縁体GIを介して設けられる。トランジスタM2は、ソース領域SR、ドレイン領域DR、およびゲート電極Gを含む。
ゲート電極Gの上面上に設けられるコンタクトプラグ(図示せず)等を介して、トランジスタM2のゲートと他の構成要素との接続が形成される。同様に、ドレイン領域DRおよびソース領域SRの上面上にそれぞれ設けられるコンタクトプラグ(図示せず)等を介して、トランジスタM2の第1端と他の構成要素との接続、および、トランジスタM2の第2端と他の構成要素との接続が形成される。
例えば、ドレイン領域DRの電圧がボディ層BDの電圧より高い場合、ドレイン領域DRからボディ層BDに流れるリーク電流Ibが生じ得る。同様に、ソース領域SRの電圧がボディ層BDの電圧より高い場合、ソース領域SRからボディ層BDに流れるリーク電流Ibが生じ得る。
このようなリーク電流Ibが生じる場合、トランジスタM2のボディの電圧が上昇し得る。トランジスタM2のボディに接続されているダイオードDを介して上述したように電流が流れることにより、当該電圧の上昇が抑えられる。
[動作例]
以下、図4および図5を参照して、第1実施形態に係るスイッチ回路1の動作例について説明する。図4および図5では、説明を簡潔にするためnが1である場合のスイッチ回路1の回路構成が示されている。以下ではnが1である場合について説明を行う。nが他の整数である場合も以下の説明と同様の説明が成り立つ。
以下、図4および図5を参照して、第1実施形態に係るスイッチ回路1の動作例について説明する。図4および図5では、説明を簡潔にするためnが1である場合のスイッチ回路1の回路構成が示されている。以下ではnが1である場合について説明を行う。nが他の整数である場合も以下の説明と同様の説明が成り立つ。
図4は、第1実施形態に係るスイッチ回路1で用いられる各種バイアス電圧を説明するための図である。以降の説明で言及される電圧の値は各々、説明を簡潔にするための一例に過ぎない。
図4の(a)は、スイッチ回路1がオン状態にあるときに用いられる各種バイアス電圧の一例を示す。
端子INおよび端子OUTに、バイアス電圧として0ボルト(V)の電圧が印加されている。
信号GBの電圧はHレベルの3Vである、すなわち、トランジスタM1およびM2のゲートのバイアス電位(以下、バイアス電圧とも称される。)が各々3Vである。
トランジスタM1およびM2のボディはフローティング状態であり、トランジスタM1およびM2のボディのバイアス電圧は各々、例えば0Vである。これは、例えば、トランジスタM1のボディと第1端との間、トランジスタM1のボディと第2端との間、トランジスタM2のボディと第1端との間、および、トランジスタM2のボディと第2端との間、にそれぞれ生じている寄生容量に基づくものである。
このようなバイアス電圧の関係から、トランジスタM1のボディの電圧はトランジスタM1のゲートの電圧より低い。ゆえに、ダイオードD(1,1)を介して電流は流れない。したがって、トランジスタM1のボディのバイアス電圧は0Vに維持される。同様に、トランジスタM2のボディのバイアス電圧も0Vに維持される。
図4の(b)は、スイッチ回路1がオフ状態にあるときに用いられる各種バイアス電圧の一例を示す。
端子INおよび端子OUTに、バイアス電圧として0Vの電圧が印加されている。
信号GBの電圧はLレベルの-3Vである、すなわち、トランジスタM1およびM2のゲートのバイアス電圧が各々-3Vである。
上述したトランジスタM1のボディのバイアス電圧が0Vだったように、トランジスタM1のボディの電圧がトランジスタM1のゲートの電圧より高いと、ダイオードD(1,1)を介して当該ボディから電流が流れる。これにより、当該ボディのバイアス電圧は下降し、ダイオードD(1,1)の閾値電圧だけ当該ゲートのバイアス電圧の-3Vより高い電圧である-2.4Vで安定する。同様に、トランジスタM2のボディのバイアス電圧も-2.4Vで安定する。
図5は、第1実施形態に係るスイッチ回路1がオフ状態にある間にスイッチ回路1を流れる各種電流を説明するための図である。
端子INに或る高周波信号が入力される場合、図3を参照して説明したリーク電流IbがトランジスタM1およびM2の各々で生じることがある。スイッチ回路1では、帰還回路を介して次に説明する電流が流れ得る。
トランジスタM1で生じるリーク電流Ibに基づいて、トランジスタM1のボディのバイアス電圧が上昇し得る。当該ボディの電圧が、抵抗Rds(2,1)および抵抗Rds(2,2)を接続するノードの電圧より高い場合、当該ボディからダイオードD(1,2)および抵抗Rds(2,2)を介して、抵抗Rds(2,2)とトランジスタM2の第2端とを接続するノードに電流が流れ得る。これにより、当該ボディのバイアス電圧の上昇が抑えられ得る。
トランジスタM2で生じるリーク電流Ibに基づいて、トランジスタM2のボディのバイアス電圧が上昇し得る。当該ボディの電圧が、抵抗Rds(1,1)および抵抗Rds(1,2)を接続するノードの電圧より高い場合、当該ボディからダイオードD(2,2)および抵抗Rds(1,1)を介して、抵抗Rds(1,1)とトランジスタM1の第1端とを接続するノードに電流が流れ得る。これにより、当該ボディのバイアス電圧の上昇が抑えられ得る。
[効果]
図6は、第1実施形態の比較例に係るスイッチ回路1xの回路構成の一例を示す。
図6に示されるスイッチ回路1xの回路構成は、nが1である場合のスイッチ回路1の回路構成において、帰還回路の構成要素としてのダイオードが設けられないようにし、トランジスタM1のボディが抵抗Rb1を介して、トランジスタM2のボディが抵抗Rb2を介して、信号BBが入力されるノードに接続されるようにしたものに相当する。信号BBの電圧は、例えば、信号GBの電圧に応じて設定されている。図6では、トランジスタM1の第1端と第2端との間に接続される抵抗が抵抗Rds1xと示されており、トランジスタM2の第1端と第2端との間に接続される抵抗が抵抗Rds2xと示されている。
図6は、第1実施形態の比較例に係るスイッチ回路1xの回路構成の一例を示す。
図6に示されるスイッチ回路1xの回路構成は、nが1である場合のスイッチ回路1の回路構成において、帰還回路の構成要素としてのダイオードが設けられないようにし、トランジスタM1のボディが抵抗Rb1を介して、トランジスタM2のボディが抵抗Rb2を介して、信号BBが入力されるノードに接続されるようにしたものに相当する。信号BBの電圧は、例えば、信号GBの電圧に応じて設定されている。図6では、トランジスタM1の第1端と第2端との間に接続される抵抗が抵抗Rds1xと示されており、トランジスタM2の第1端と第2端との間に接続される抵抗が抵抗Rds2xと示されている。
スイッチ回路1xがオフ状態にある間の、スイッチ回路1xの動作について説明する。
端子INに或る高周波信号が入力される場合、スイッチ回路1xにおいても、図3を参照して説明したリーク電流IbがトランジスタM1およびM2の各々で生じることがある。
端子INに或る高周波信号が入力される場合、スイッチ回路1xにおいても、図3を参照して説明したリーク電流IbがトランジスタM1およびM2の各々で生じることがある。
このようなリーク電流Ibにより、トランジスタM1およびM2それぞれのボディのバイアス電圧が上昇し得る。より具体的には次の通りである。
このようなリーク電流Ibは、トランジスタM1のボディから抵抗Rb1を介して電流が流れることに寄与し得、トランジスタM2のボディから抵抗Rb2を介して電流が流れることに寄与し得る。これにより、各種抵抗Rbにおける電圧降下量が変化する。上述したトランジスタM1およびM2それぞれのボディのバイアス電圧の上昇の量は、当該変化の量に応じている。
さらに、このようなリーク電流Ibにより、トランジスタM1の第2端、および、トランジスタM2の第1端、それぞれのバイアス電圧が下降し得る。より具体的には次の通りである。
このようなリーク電流Ibは、端子INから抵抗Rds1xを介して、トランジスタM1の第2端とトランジスタM2の第1端とを接続するノードに電流が流れること、および、端子OUTから抵抗Rds2xを介して当該ノードに電流が流れることに寄与し得る。これにより、各種抵抗Rdsにおける電圧降下量が変化する。上述したトランジスタM1の第2端、および、トランジスタM2の第1端、それぞれのバイアス電圧の下降の量は、当該変化の量に応じている。
上記では、端子INと端子OUTとの間に直列に接続されるトランジスタMが2つである場合の説明を行った。端子INと端子OUTとの間に直列に接続されるトランジスタMの数が他の数である場合も、類似する説明が成り立つ。すなわち、各トランジスタMで生じるリーク電流Ibにより、各トランジスタMのボディのバイアス電圧が上昇し得、各トランジスタMの第1端および/または第2端それぞれのバイアス電圧が下降し得る。
これにより或るトランジスタMのボディとドレインとの電位差が小さくなると、当該トランジスタMのドレインとソースとの間の寄生バイポーラトランジスタがオン状態になりやすくなる。或るトランジスタMの寄生バイポーラトランジスタがオン状態になると、他のトランジスタMにそれぞれ印加される電圧が大きくなる、すなわち、スイッチ回路1xの耐圧が低下してしまう。
第1実施形態に係るスイッチ回路1では、図5を参照して説明したように帰還回路を介して電流が流れることにより、例えば、このような各トランジスタMのボディのバイアス電圧の上昇が抑えられ、各トランジスタMの第1端および/または第2端それぞれのバイアス電圧の下降も抑えられる。
図7は、第1実施形態に係るスイッチ回路1がオフ状態にある間にスイッチ回路1に高周波信号が入力される場合の、当該高周波信号に係る高周波電力Pinと、トランジスタM2の第1端、ゲート、およびボディそれぞれのバイアス電圧との関係を表すグラフの一例を示す。図7では、第1実施形態の比較例に係るスイッチ回路1xについての同様のグラフも併せて示されている。
図7の(a)に示されるグラフは、高周波電力Pinと、トランジスタM2の第1端のバイアス電圧VDbiasとの関係を示す。横軸は、高周波電力Pinの値を示している。縦軸は、バイアス電圧VDbiasの値を示している。
比較例に係るスイッチ回路1xでは、高周波電力Pinが大きくなるにつれ、上述したように、トランジスタM2でリーク電流Ibが生じてバイアス電圧VDbiasが下降する。一方、第1実施形態に係るスイッチ回路1では、バイアス電圧VDbiasは、上述したように、高周波電力Pinが大きくなっても下降しない。
図7の(b)に示されるグラフは、高周波電力Pinと、トランジスタM2のゲートのバイアス電圧VGbiasとの関係を示す。横軸は、高周波電力Pinの値を示している。縦軸は、バイアス電圧VGbiasの値を示している。
比較例に係るスイッチ回路1xでは、高周波電力Pinにかかわらず、バイアス電圧VGbiasは実質的に一定である。第1実施形態に係るスイッチ回路1においても、高周波電力Pinにかかわらずバイアス電圧VGbiasは実質的に一定であるが、図7の(b)では一例として、当該バイアス電圧VGbiasが、高周波電力Pinがさらに大きくなる領域で下降していく様子が示されている。
図7の(c)に示されるグラフは、高周波電力Pinと、トランジスタM2のボディのバイアス電圧VBbiasとの関係を示す。横軸は、高周波電力Pinの値を示している。縦軸は、バイアス電圧VBbiasの値を示している。なお、比較例については、信号BBの電圧が信号GBのLレベルの電圧と実質的に同一である場合が示されている。
比較例に係るスイッチ回路1xでは、高周波電力Pinが大きくなるにつれ、上述したように、トランジスタM2でリーク電流Ibが生じてバイアス電圧VBbiasが上昇する。一方、第1実施形態に係るスイッチ回路1では、バイアス電圧VBbiasは、例えば、信号GBのLレベルの電圧よりダイオードD(2,1)の閾値電圧だけ高い電圧から、高周波電力Pinが大きくなってトランジスタM2でリーク電流Ibが生じても、上述したように上昇しない。図7の(c)では一例として、当該バイアス電圧VBbiasが、高周波電力Pinが大きくなるにつれて下降していく様子が示されている。当該下降も、上述したように、ダイオードD(2,2)の両端に印加される交流電圧に基づいて当該ダイオードD(2,2)が整流を行って当該ダイオードD(2,2)を介して電流が流れることに基づく。図7の(b)で示されたバイアス電圧VGbiasの下降は、例えば、トランジスタM2のボディに発生している交流信号がトランジスタM2のゲートとボディとの間のダイオードD(2,1)に印加される電圧にも影響を及ぼすことに基づく。
このように、第1実施形態に係るスイッチ回路1によると、図5を参照して説明したように帰還回路を介して電流が流れることにより、或るトランジスタMでリーク電流Ibが生じたとしても、当該トランジスタMのボディのバイアス電圧の上昇は抑えられ、当該トランジスタMの第1端および/または第2端それぞれのバイアス電圧の下降は抑えられる。したがって、第1実施形態に係るスイッチ回路1によると、トランジスタMで生じるリーク電流Ibに起因するスイッチ回路1の耐圧の低下が防がれる。
さらに、第1実施形態に係るスイッチ回路1では、図4を参照して説明したように、スイッチ回路1がオフ状態にある間は、各トランジスタMのボディおよびゲートの間のダイオードDに順方向バイアスがかかり当該ダイオードDのインピーダンスが低いのに対し、スイッチ回路1がオン状態にある間は、当該ダイオードDに逆方向バイアスがかかり当該ダイオードDのインピーダンスが高い。したがって、第1実施形態に係るスイッチ回路1によれば、スイッチ回路1がオン状態の間は、各トランジスタMのチャネルに対するゲートインピーダンスが高く、スイッチ回路1がトランジスタMを介して伝達する高周波信号の損失が小さい。
さらに、第1実施形態に係るスイッチ回路1では、整数kが1からnの各々のケースについて次の説明が成り立つ。
ダイオードD(2k-1,2)のアノードはトランジスタM(2k-1)のボディに接続され、ダイオードD(2k-1,2)のカソードは、抵抗Rds(2k,1)および抵抗Rds(2k,2)を接続するノードに接続される。抵抗Rds(2k,1)および抵抗Rds(2k,2)は、トランジスタM(2k)の第1端と第2端との間に直列に接続される。
ダイオードD(2k-1,2)のアノードはトランジスタM(2k-1)のボディに接続され、ダイオードD(2k-1,2)のカソードは、抵抗Rds(2k,1)および抵抗Rds(2k,2)を接続するノードに接続される。抵抗Rds(2k,1)および抵抗Rds(2k,2)は、トランジスタM(2k)の第1端と第2端との間に直列に接続される。
ダイオードD(2k,2)のアノードはトランジスタM(2k)のボディに接続され、ダイオードD(2k,2)のカソードは、抵抗Rds(2k-1,1)および抵抗Rds(2k-1,2)を接続するノードに接続される。抵抗Rds(2k-1,1)および抵抗Rds(2k-1,2)は、トランジスタM(2k-1)の第1端と第2端との間に直列に接続される。
このように、トランジスタM(2k-1)およびM(2k)の組の単位で、帰還回路の構成要素としてのダイオードD(2k-1,2)およびD(2k,2)が均一に接続されている。
さらに、第1実施形態に係るスイッチ回路1では、帰還回路の構成要素としてトランジスタM毎に設けられるダイオードDの数を、例えば、ダイオードD(2k-1,2)のカソードが抵抗を介さずにトランジスタM(2k)の第2端に接続され、ダイオードD(2k,2)のカソードが抵抗を介さずにトランジスタM(2k-1)の第1端に接続される場合と比べて少なくすることが可能である。図2の例では、当該数は1である。これは次に説明する電圧の関係による。或る高周波信号が端子INに入力される場合に、トランジスタM(2k-1)のボディと、抵抗Rds(2k,1)および抵抗Rds(2k,2)を接続するノードと、の間に印加され得る最大の電圧が、当該ボディと、トランジスタM(2k)の第2端との間に印加され得る最大の電圧より小さい。また、トランジスタM(2k)のボディと、抵抗Rds(2k-1,1)および抵抗Rds(2k-1,2)を接続するノードと、の間に印加され得る最大の電圧が、当該ボディと、トランジスタM(2k-1)の第1端との間に印加され得る最大の電圧より小さい。
したがって、第1実施形態に係るスイッチ回路1では、例えば、帰還回路として用いられるダイオードDの接続が不均一とならないがゆえに耐圧が向上され、また、回路構成の簡略化および小型化がなされる。
<第2実施形態>
以下、第2実施形態に係るスイッチ回路1aについて説明する。
第2実施形態に係るスイッチ回路1aの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
以下、第2実施形態に係るスイッチ回路1aについて説明する。
第2実施形態に係るスイッチ回路1aの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
スイッチ回路1に関係して図1を参照して行った説明が、スイッチ回路1aについても成り立つ。より具体的には、図1の説明において、スイッチ回路1をスイッチ回路1aに置き換えたものが成り立つ。以下、スイッチ回路1aに着目して説明を行うが、スイッチ回路2、3、および4の各々について、スイッチ回路1aについて説明するのと同様の説明が成り立ち得る。
図8は、第2実施形態に係るスイッチ回路1aの回路構成の一例を示す。
スイッチ回路1aは、スイッチ回路1が含む構成に加えて、2n個のダイオードD(1,3)、D(2,3)、D(3,3)、D(4,3)、D(5,3)、D(6,3)、・・・、D(2n-1,3)、およびD(2n,3)を含む。スイッチ回路1aは、図2を参照して説明したスイッチ回路1の回路構成において、帰還回路の構成要素としてトランジスタM毎に設けられるダイオードDの数を1から2にした回路構成を有する。より具体的には次の通りである。
スイッチ回路1aは、スイッチ回路1が含む構成に加えて、2n個のダイオードD(1,3)、D(2,3)、D(3,3)、D(4,3)、D(5,3)、D(6,3)、・・・、D(2n-1,3)、およびD(2n,3)を含む。スイッチ回路1aは、図2を参照して説明したスイッチ回路1の回路構成において、帰還回路の構成要素としてトランジスタM毎に設けられるダイオードDの数を1から2にした回路構成を有する。より具体的には次の通りである。
ダイオードD(1,3)のアノードは、ダイオードD(1,2)のカソードに接続され、ダイオードD(1,3)のカソードは、抵抗Rds(2,1)および抵抗Rds(2,2)を接続するノードに接続される。ダイオードD(2,3)のアノードは、ダイオードD(2,2)のカソードに接続され、ダイオードD(2,3)のカソードは、抵抗Rds(1,1)および抵抗Rds(1,2)を接続するノードに接続される。以下、ダイオードD(3,3)、D(4,3)、D(5,3)、D(6,3)、・・・、D(2n-1,3)、およびD(2n,3)についても同様である。
上記では、帰還回路の構成要素としてトランジスタM毎に設けられるダイオードDの数を2にした場合の例が示された。本実施形態はこれに限定されない。上述したのと同様に、帰還回路の構成要素としてトランジスタM毎に設けられるダイオードDの数を3以上にしてもよい。
このように、第2実施形態に係るスイッチ回路1aによれば、帰還回路の構成要素としてトランジスタM毎に設けられるダイオードDの数を、例えばダイオードDの耐圧を考慮して適宜変更可能である。当該数は、例えば、端子INに入力され得る高周波信号の振幅に基づいてもよい。
<第3実施形態>
以下、第3実施形態に係るスイッチ回路1bについて説明する。
第3実施形態に係るスイッチ回路1bの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
以下、第3実施形態に係るスイッチ回路1bについて説明する。
第3実施形態に係るスイッチ回路1bの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
スイッチ回路1に関係して図1を参照して行った説明が、スイッチ回路1bについても成り立つ。より具体的には、図1の説明において、スイッチ回路1をスイッチ回路1bに置き換えたものが成り立つ。以下、スイッチ回路1bに着目して説明を行うが、スイッチ回路2、3、および4の各々について、スイッチ回路1bについて説明するのと同様の説明が成り立ち得る。
図9は、第3実施形態に係るスイッチ回路1bの回路構成の一例を示す。
スイッチ回路1bの回路構成は、図2を参照して説明したスイッチ回路1の回路構成から、トランジスタM1、M2、M3、・・・、およびM(2n)の各々について、当該トランジスタMの第1端と第2端との間に接続される抵抗が次のように置き換えられたものである。次の説明は、整数iが1からnの各々のケースについて成り立つ。
スイッチ回路1bの回路構成は、図2を参照して説明したスイッチ回路1の回路構成から、トランジスタM1、M2、M3、・・・、およびM(2n)の各々について、当該トランジスタMの第1端と第2端との間に接続される抵抗が次のように置き換えられたものである。次の説明は、整数iが1からnの各々のケースについて成り立つ。
トランジスタM(2i-1)の第1端と第2端との間に接続される抵抗が、抵抗Rds(2i-1,1)およびRds(2i-1,2)から、抵抗Rds(2i-1,1)bおよびRds(2i-1,2)bに置き換えられる。より具体的には、トランジスタM(2i-1)の第1端に抵抗Rds(2i-1,1)bの一端が接続され、抵抗Rds(2i-1,1)bの他端に抵抗Rds(2i-1,2)bの一端が接続され、抵抗Rds(2i-1,2)bの他端にトランジスタM(2i-1)の第2端が接続される。
トランジスタM(2i)の第1端と第2端との間に接続される抵抗が、抵抗Rds(2i,1)およびRds(2i,2)から、抵抗Rds(2i,1)bおよびRds(2i,2)bに置き換えられる。より具体的には、トランジスタM(2i)の第1端に抵抗Rds(2i,1)bの一端が接続され、抵抗Rds(2i,1)bの他端に抵抗Rds(2i,2)bの一端が接続され、抵抗Rds(2i,2)bの他端にトランジスタM(2i)の第2端が接続される。
ダイオードD(2i-1,2)のカソードは、抵抗Rds(2i,1)bおよび抵抗Rds(2i,2)bを接続するノードに接続される。ダイオードD(2i,2)のカソードは、抵抗Rds(2i-1,1)bおよび抵抗Rds(2i-1,2)bを接続するノードに接続される。
整数iが1からnのいずれのケースでも、抵抗Rds(2i-1,1)bおよび抵抗Rds(2i,2)bの抵抗値の大きさは、例えば実質的に同一のR2であり、抵抗Rds(2i-1,2)bおよび抵抗Rds(2i,1)bの抵抗値の大きさは、例えば実質的に同一の、R2の3倍である。
上記では、例えば、抵抗Rds(1,1)bの抵抗値の大きさがR2であり、抵抗Rds(1,2)bの抵抗値の大きさがR2の3倍である場合の例について説明された。しかしながら、本実施形態はこれに限定されない。抵抗Rds(1,1)bの抵抗値の大きさと、抵抗Rds(1,2)bの抵抗値の大きさとの比は、別の値であってもよい。例えば、抵抗Rds(1,1)bの抵抗値の大きさは、抵抗Rds(1,2)bの抵抗値の大きさの1/3倍から3倍の間である。他の抵抗Rds(2,1)b、Rds(2,2)b、Rds(3,1)b,Rds(3,2)b、・・・、Rds(2n,1)b、およびRds(2n,2)bについても同様である。
第3実施形態に係るスイッチ回路1bによれば、端子INに高周波信号が入力される場合に帰還回路の構成要素としての各ダイオードDに印加され得る最大の電圧を調整可能である。当該調節により、例えば、帰還回路の構成要素としての各ダイオードDの耐圧を考慮しつつ、帰還回路による各トランジスタMのボディからの電流引き抜き効果を調整することが可能である。
<第4実施形態>
以下、第4実施形態に係るスイッチ回路1cについて説明する。
第4実施形態に係るスイッチ回路1cの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
以下、第4実施形態に係るスイッチ回路1cについて説明する。
第4実施形態に係るスイッチ回路1cの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
スイッチ回路1に関係して図1を参照して行った説明が、スイッチ回路1cについても成り立つ。より具体的には、図1の説明において、スイッチ回路1をスイッチ回路1cに置き換えたものが成り立つ。以下、スイッチ回路1cに着目して説明を行うが、スイッチ回路2、3、および4の各々について、スイッチ回路1cについて説明するのと同様の説明が成り立ち得る。
図10は、第4実施形態に係るスイッチ回路1cの回路構成の一例を示す。
スイッチ回路1cの回路構成は、スイッチ回路1の回路構成において、トランジスタM1、M2、M3、・・・、およびM(2n)の各々について、当該トランジスタMのボディが或る抵抗を介して、信号BBが入力されるノードに接続されるようにしたものに相当する。スイッチ回路1cは、このような抵抗として、抵抗Rb1、Rb2、Rb3、Rb4、Rb5、Rb6、・・・、Rb(2n-1)、およびRb(2n)を含む。
スイッチ回路1cの回路構成は、スイッチ回路1の回路構成において、トランジスタM1、M2、M3、・・・、およびM(2n)の各々について、当該トランジスタMのボディが或る抵抗を介して、信号BBが入力されるノードに接続されるようにしたものに相当する。スイッチ回路1cは、このような抵抗として、抵抗Rb1、Rb2、Rb3、Rb4、Rb5、Rb6、・・・、Rb(2n-1)、およびRb(2n)を含む。
トランジスタM1のボディに抵抗Rb1の一端が接続される。トランジスタM2のボディに抵抗Rb2の一端が接続される。トランジスタM3のボディに抵抗Rb3の一端が接続される。以下、抵抗Rb4、Rb5、Rb6、・・・、Rb(2n-1)、およびRb(2n)についても同様である。抵抗Rb1の他端、抵抗Rb2の他端、抵抗Rb3の他端、・・・、抵抗Rb(2n-1)の他端、および抵抗Rb(2n)の他端は、信号BBが入力されるノードに接続される。図10では、スイッチ回路1cに信号BBが入力される制御端も示されている。信号BBは、例えば制御回路7により供給される。信号BBの電圧は、例えば、信号GBの電圧に応じて設定されている。
トランジスタM1、M2、M3、・・・、およびM(2n)のボディのバイアス電圧は各々、例えば、信号BBの電圧となる。
第4実施形態に係るスイッチ回路1cによれば、スイッチ回路1cがオン状態とオフ状態との各々にある場合の各トランジスタMのボディのバイアス電圧を、信号BBの電圧に基づいて、例えばスイッチ回路1cの耐圧を改善するように容易に調整可能である。
<第5実施形態>
以下、第5実施形態に係るスイッチ回路1dについて説明する。
第5実施形態に係るスイッチ回路1dの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
以下、第5実施形態に係るスイッチ回路1dについて説明する。
第5実施形態に係るスイッチ回路1dの構成、動作、および効果について、第1実施形態に係るスイッチ回路1について説明したのと相違する点を中心に説明する。
スイッチ回路1に関係して図1を参照して行った説明が、スイッチ回路1dについても成り立つ。より具体的には、図1の説明において、スイッチ回路1をスイッチ回路1dに置き換えたものが成り立つ。以下、スイッチ回路1dに着目して説明を行うが、スイッチ回路2、3、および4の各々について、スイッチ回路1dについて説明するのと同様の説明が成り立ち得る。
図11は、第5実施形態に係るスイッチ回路1dの回路構成の一例を示す。
スイッチ回路1dは、スイッチ回路1が含む構成に加えて、トランジスタM(2n+1)、抵抗Rg(2n+1)、抵抗Rds(2n+1,1)、抵抗Rds(2n+1,2)、ダイオードD(2n+1,1)、および、帰還回路の構成要素としてのダイオードD(2n+1,2)を含む。
スイッチ回路1dは、スイッチ回路1が含む構成に加えて、トランジスタM(2n+1)、抵抗Rg(2n+1)、抵抗Rds(2n+1,1)、抵抗Rds(2n+1,2)、ダイオードD(2n+1,1)、および、帰還回路の構成要素としてのダイオードD(2n+1,2)を含む。
端子INと端子OUTとの間に、トランジスタM1、M2、M3、M4、M5、M6、・・・、M(2n-1)、M(2n)、およびM(2n+1)が直列に接続される。トランジスタM(2n)の第2端にトランジスタM(2n+1)の第1端が接続され、トランジスタM(2n+1)の第2端に端子OUTが接続される。
トランジスタ(2n+1)のゲートに抵抗Rg(2n+1)の一端が接続される。抵抗Rg(2n+1)の他端は、信号GBが入力されるノードに接続される。
トランジスタM(2n+1)の第1端に抵抗Rds(2n+1,1)の一端が接続され、抵抗Rds(2n+1,1)の他端に抵抗Rds(2n+1,2)の一端が接続され、抵抗Rds(2n+1,2)の他端にトランジスタM(2n+1)の第2端が接続される。抵抗Rds(1,1)、Rds(1,2)、Rds(2,1)、Rds(2,2)、・・・、Rds(2n+1,1)、およびRds(2n+1,2)の抵抗値の大きさは、例えば実質的に同一である。
ダイオードD(2n+1,1)のアノードはトランジスタM(2n+1)のボディに接続され、ダイオードD(2n+1,1)のカソードはトランジスタM(2n+1)のゲートに接続される。
ダイオードD(2n+1,2)のアノードはトランジスタM(2n+1)のボディに接続され、ダイオードD(2n+1,2)のカソードは、抵抗Rds(2n,1)および抵抗Rds(2n,2)を接続するノードに接続される。このように、ダイオードD(2n+1,2)は、トランジスタM(2n+1)のボディとトランジスタM(2n)の第1端との間に接続されている。例えば、トランジスタM(2n+1)のボディに、帰還回路の構成要素としてダイオードD(2n+1,2)のみが接続されている。
このように、第5実施形態に係るスイッチ回路1dにおいても、例えば、帰還回路として用いられるダイオードDの接続が不均一となっていない。より具体的には、各トランジスタMについて、当該トランジスタMのボディと、当該トランジスタMの隣のトランジスタMの第1端または第2端との間に設けられる、帰還回路の構成要素としてのダイオードDが、例えば1つ設けられている。すなわち、スイッチ回路1dでは、スイッチ回路1dが含むトランジスタMが奇数個であるにかかわらず、第1実施形態において説明したのと同様に回路構成の簡略化および小型化がなされている。
図2を参照して説明したのと同様に、ダイオードD(2n+1,2)を介してトランジスタM(2n+1)のボディから電流が流れ得る。このように流れる電流は、トランジスタ(2n+1)で生じるリーク電流Ibに起因するトランジスタM(2n+1)のボディのバイアス電圧の上昇を抑えることに寄与し得る。
上記では、第1実施形態に係るスイッチ回路1の構成に加えて、トランジスタM(2n)と端子OUTとの間にさらにトランジスタM(2n+1)が設けられている場合の説明を行った。本実施形態はこれに限定されない。第1実施形態に係るスイッチ回路1の構成に加えて、端子INとトランジスタM1との間にさらに別のトランジスタMが設けられている場合についても、上記で行ったのと同様の説明が成り立つ。
<他の実施形態>
本明細書において“接続”とは、電気的な接続のことを示しており、例えば間に別の素子を介することを除外しない。また、本明細書における“抵抗”は、抵抗素子であってもよいし寄生抵抗であってもよい。
本明細書において“接続”とは、電気的な接続のことを示しており、例えば間に別の素子を介することを除外しない。また、本明細書における“抵抗”は、抵抗素子であってもよいし寄生抵抗であってもよい。
上記でスイッチ回路に用いられるとして説明したPN接合からなるダイオードの代わりに、ダイオード接続されたトランジスタが用いられてもよい。本明細書で単に“ダイオード”と言及される場合、当該ダイオードとして、ダイオード接続されたトランジスタと、PN接合からなるダイオードとのいずれも用いられ得ることが意図されている。
本明細書において、同一、一致、一定、および維持等の表記は、実施形態に記載の技術を実施する際に設計の範囲での誤差がある場合も含むことを意図して用いている。実質的に同一というように、これらの表記に実質的という用語を重ねて用いている場合についても同じである。また、或る電圧を印加または供給するとの表記は、当該電圧を印加または供給するような制御を行うことと、当該電圧が実際に印加または供給されることとの両方を含むことを意図して用いている。さらに、或る電圧を印加または供給することは、例えば0Vの電圧を印加または供給することを含んでいてもよい。
上記ではいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことが出来る。これら実施形態およびその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1,1a,1b,1c,1d,1x,2,3,4…スイッチ回路、5,6…信号処理回路、7…制御回路、WD…無線装置、ANT…アンテナ、M…トランジスタ、Rg,Rds,Rb…抵抗、D…ダイオード、SB…半導体基板、BOX…酸化膜、BD…ボディ層、DR…ドレイン領域、SR…ソース領域、G…ゲート電極、GI…ゲート絶縁体。
Claims (9)
- 入力端、出力端、および第1制御端と、
前記入力端および前記出力端の間に直列接続される第1トランジスタおよび第2トランジスタであって、前記第1トランジスタは、前記直列接続に用いられる第1端および第2端、前記第1制御端に接続される第1ゲート、ならびに第1ボディを有し、前記第2トランジスタは、前記直列接続に用いられる第3端および第4端、前記第1制御端に接続される第2ゲート、ならびに第2ボディを有し、前記第3端は前記第2端に接続される、前記第1トランジスタおよび前記第2トランジスタと、
前記第1端に接続される第1抵抗と、
前記第1抵抗および前記第2端の間に接続される第2抵抗と、
前記第3端に接続される第3抵抗と、
前記第3抵抗および前記第4端の間に接続される第4抵抗と、
前記第1ボディに接続されるアノード、ならびに、前記第3抵抗および前記第4抵抗を接続するノードに接続されるカソード、を有する第1ダイオードと、
前記第2ボディに接続されるアノード、ならびに、前記第1抵抗および前記第2抵抗を接続するノードに接続されるカソード、を有する第2ダイオードと
を備える、半導体装置。 - 前記第1抵抗と前記第4抵抗の抵抗値は同一であり、前記第2抵抗と前記第3抵抗の抵抗値は同一である、請求項1に記載の半導体装置。
- 前記第1抵抗の抵抗値は、前記第2抵抗の抵抗値の1/3倍から3倍の間であり、前記第4抵抗の抵抗値は、前記第3抵抗の抵抗値の1/3倍から3倍の間である、請求項1又は2に記載の半導体装置。
- 前記入力端および前記出力端の間に前記第1トランジスタおよび前記第2トランジスタと直列接続される第3トランジスタおよび第4トランジスタであって、前記第3トランジスタは、前記直列接続に用いられる第5端および第6端、前記第1制御端に接続される第3ゲート、ならびに第3ボディを有し、前記第4トランジスタは、前記直列接続に用いられる第7端および第8端、前記第1制御端に接続される第4ゲート、ならびに第4ボディを有し、前記第7端は前記第6端に接続され、前記第8端は前記第1端に接続される、前記第3トランジスタおよび前記第4トランジスタと、
前記第5端に接続される第5抵抗と、
前記第5抵抗および前記第6端の間に接続される第6抵抗と、
前記第7端に接続される第7抵抗と、
前記第7抵抗および前記第8端の間に接続される第8抵抗と、
前記第3ボディに接続されるアノード、ならびに、前記第7抵抗および前記第8抵抗を接続するノードに接続されるカソード、を有する第3ダイオードと、
前記第4ボディに接続されるアノード、ならびに、前記第5抵抗および前記第6抵抗を接続するノードに接続されるカソード、を有する第4ダイオードと
をさらに備える、請求項1乃至3のいずれかに記載の半導体装置。 - 前記第1ボディ、ならびに、前記第7抵抗および前記第8抵抗を接続するノード、の間にはダイオードが設けられておらず、
前記第4ボディ、ならびに、前記第1抵抗および前記第2抵抗を接続するノード、の間にはダイオードが設けられていない、
請求項4に記載の半導体装置。 - 前記第1ダイオードのカソード、ならびに、前記第3抵抗および前記第4抵抗を接続するノード、の間に接続される1以上のダイオードと、
前記第2ダイオードのカソード、ならびに、前記第1抵抗および前記第2抵抗を接続するノード、の間に接続される1以上のダイオードと
をさらに備える、請求項1乃至5のいずれかに記載の半導体装置。 - 前記入力端および前記出力端の間に前記第1トランジスタおよび前記第2トランジスタと直列接続される第5トランジスタであって、前記第5トランジスタは、前記直列接続に用いられる第9端および第10端、前記第1制御端に接続される第5ゲート、ならびに第5ボディを有し、前記第9端は前記第4端に接続される、前記第5トランジスタと、
前記第9端に接続される第9抵抗と、
前記第9抵抗および前記第10端の間に接続される第6抵抗と、
前記第5ボディに接続されるアノード、ならびに、前記第3抵抗および前記第4抵抗を接続するノードに接続されるカソード、を有する第5ダイオードと
をさらに備える、請求項1乃至6のいずれかに記載の半導体装置。 - 前記第1ボディに接続されるアノード、および、前記第1ゲートに接続されるカソード、を有する第6ダイオードと、
前記第2ボディに接続されるアノード、および、前記第2ゲートに接続されるカソード、を有する第7ダイオードと
をさらに備える、請求項1乃至7のいずれかに記載の半導体装置。 - 前記第1ボディおよび前記第2ボディに接続される第2制御端をさらに備える、請求項1乃至7のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021193163A JP2023079617A (ja) | 2021-11-29 | 2021-11-29 | 半導体装置 |
CN202210936105.2A CN116192105A (zh) | 2021-11-29 | 2022-08-05 | 半导体装置 |
US17/940,561 US11777492B2 (en) | 2021-11-29 | 2022-09-08 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021193163A JP2023079617A (ja) | 2021-11-29 | 2021-11-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023079617A true JP2023079617A (ja) | 2023-06-08 |
Family
ID=86446764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021193163A Pending JP2023079617A (ja) | 2021-11-29 | 2021-11-29 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11777492B2 (ja) |
JP (1) | JP2023079617A (ja) |
CN (1) | CN116192105A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212801A (ja) | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | スイッチ回路 |
JP2010278110A (ja) | 2009-05-27 | 2010-12-09 | Toshiba Corp | 半導体装置及び高周波スイッチ回路 |
JP5996378B2 (ja) | 2012-11-01 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | 高周波スイッチ回路 |
US10715133B1 (en) | 2019-05-30 | 2020-07-14 | Qorvo Us, Inc. | Radio frequency switch |
US11569812B2 (en) * | 2020-06-15 | 2023-01-31 | Psemi Corporation | RF switch stack with charge control elements |
CN115395936A (zh) * | 2022-07-18 | 2022-11-25 | 上海唯捷创芯电子技术有限公司 | 一种高线性度的射频开关电路、芯片及其电子设备 |
-
2021
- 2021-11-29 JP JP2021193163A patent/JP2023079617A/ja active Pending
-
2022
- 2022-08-05 CN CN202210936105.2A patent/CN116192105A/zh active Pending
- 2022-09-08 US US17/940,561 patent/US11777492B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11777492B2 (en) | 2023-10-03 |
US20230170895A1 (en) | 2023-06-01 |
CN116192105A (zh) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103986449B (zh) | 体偏置开关装置 | |
US10756724B2 (en) | RF circuit with switch transistor with body connection | |
US8587361B2 (en) | RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals | |
CN107947757B (zh) | 阻抗电路 | |
JP2008263523A (ja) | 高周波スイッチ回路 | |
TW201330500A (zh) | 射頻切換器、應用於射頻切換器的輔助電壓產生單元和得到射頻切換器的輔助電壓的方法 | |
JP2014123933A (ja) | 高周波スイッチ回路 | |
TW201545481A (zh) | 延遲線電路及半導體積體電路 | |
US9935092B2 (en) | Radio frequency transistor stack with improved linearity | |
JP2023079617A (ja) | 半導体装置 | |
JP2018207363A (ja) | 双方向スイッチ回路及びスイッチ装置 | |
US11088685B2 (en) | High-frequency switch | |
CN112689959B (zh) | 一种传输门电路、矩阵开关以及电子设备 | |
JPWO2021009591A5 (ja) | ||
JP2023079996A (ja) | 半導体装置 | |
CN116192112A (zh) | 半导体装置 | |
KR20220001812A (ko) | Rf 스위치 | |
JP2016174240A (ja) | 半導体スイッチ | |
CN100533733C (zh) | 具有稳定导通电流的布局电路以及具有该电路的ic芯片 | |
JP2006094206A (ja) | 高周波スイッチ回路及び半導体装置 | |
US10826490B2 (en) | Switch circuit | |
US20230117505A1 (en) | Circuit comprising a cascode device and method of operating circuit | |
US20240096876A1 (en) | Semiconductor device | |
US20180358447A1 (en) | Field effect transistor which can be biased to achieve a uniform depletion region | |
TW201810610A (zh) | 多指靜電放電(esd)保護裝置的增強佈局 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240605 |