JPWO2021009591A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2021009591A5 JPWO2021009591A5 JP2021532544A JP2021532544A JPWO2021009591A5 JP WO2021009591 A5 JPWO2021009591 A5 JP WO2021009591A5 JP 2021532544 A JP2021532544 A JP 2021532544A JP 2021532544 A JP2021532544 A JP 2021532544A JP WO2021009591 A5 JPWO2021009591 A5 JP WO2021009591A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- function
- constant current
- current circuits
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (11)
- デジタル信号が与えられる複数の定電流回路を有し、
前記複数の定電流回路はそれぞれ、第1トランジスタ乃至第3トランジスタを有し、
前記第1トランジスタは、前記第2トランジスタが導通状態であるとき、アナログ電位に応じた第1電流を流す機能を有し、
前記第2トランジスタは、前記デジタル信号に応じて、導通状態または非導通状態となり、
前記第3トランジスタは、前記第3トランジスタが非導通状態であるとき、前記第1トランジスタのゲートにおいて前記アナログ電位を保持する機能を有し、
前記第1トランジスタ乃至前記第3トランジスタはそれぞれ、チャネル形成領域に酸化物半導体を有する、半導体装置。 - デジタル信号が与えられる複数の定電流回路と、
前記複数の定電流回路のそれぞれを流れる電流の総和に応じた電圧を生成する機能を有する負荷と、
前記電圧を出力電圧として出力する機能を有するバッファ回路と、を有し、
前記複数の定電流回路はそれぞれ、第1トランジスタ乃至第3トランジスタを有し、
前記第1トランジスタは、前記第2トランジスタが導通状態であるとき、アナログ電位に応じた第1電流を流す機能を有し、
前記第2トランジスタは、前記デジタル信号に応じて、導通状態または非導通状態となり、
前記第3トランジスタは、前記第3トランジスタが非導通状態であるとき、前記第1トランジスタのゲートにおいて前記アナログ電位を保持する機能を有し、
前記第1トランジスタ乃至前記第3トランジスタはそれぞれ、チャネル形成領域に酸化物半導体を有する、半導体装置。 - 請求項2において、
前記負荷は、第4トランジスタを有し、
前記第4トランジスタは、チャネル形成領域に酸化物半導体を有する、半導体装置。 - 請求項2または請求項3において、
前記バッファ回路は、第5トランジスタを有し、
前記第5トランジスタは、チャネル形成領域に酸化物半導体を有する、半導体装置。 - 請求項1乃至請求項4のいずれか一において、
前記複数の定電流回路は、回路上に設けられ、
前記回路は、チャネル形成領域にシリコンを有するトランジスタを有する、半導体装置。 - 請求項2乃至請求項5のいずれか一において、
前記デジタル信号は、反転信号および非反転信号を有し、
前記第1トランジスタは、前記反転信号および前記非反転信号に応じて複数設けられる、半導体装置。 - アンテナと、ミキサーと、発振器と、デジタルアナログ変換回路と、を有する集積回路を有し、
前記デジタルアナログ変換回路は、
デジタル信号が与えられる複数の定電流回路と、
前記複数の定電流回路のそれぞれを流れる電流の総和に応じた電圧を生成する機能を有する負荷と、
前記電圧を出力電圧として出力する機能を有するバッファ回路と、を有し、
前記複数の定電流回路はそれぞれ、第1トランジスタ乃至第3トランジスタを有し、
前記第1トランジスタは、前記第2トランジスタが導通状態であるとき、アナログ電位に応じた第1電流を流す機能を有し、
前記第2トランジスタは、前記デジタル信号に応じて、導通状態または非導通状態となり、
前記第3トランジスタは、前記第3トランジスタが非導通状態であるとき、前記第1トランジスタのゲートにおいて前記アナログ電位を保持する機能を有し、
前記第1トランジスタ乃至前記第3トランジスタはそれぞれ、チャネル形成領域に酸化物半導体を有する、無線通信装置。 - 請求項7において、
前記複数の定電流回路は、回路上に設けられ、
前記回路は、チャネル形成領域にシリコンを有するトランジスタを有する、無線通信装置。 - 請求項7または請求項8において、
前記負荷は、第4トランジスタを有し、
前記第4トランジスタは、チャネル形成領域に酸化物半導体を有する、無線通信装置。 - 請求項7乃至請求項9のいずれか一において、
前記バッファ回路は、第5トランジスタを有し、
前記第5トランジスタは、チャネル形成領域に酸化物半導体を有する、無線通信装置。 - 請求項7乃至請求項10のいずれか一において、
前記デジタル信号は、反転信号および非反転信号を有し、
前記第1トランジスタは、前記反転信号および前記非反転信号に応じて複数設けられる、無線通信装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019129925 | 2019-07-12 | ||
PCT/IB2020/056151 WO2021009591A1 (ja) | 2019-07-12 | 2020-06-30 | 半導体装置、無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021009591A1 JPWO2021009591A1 (ja) | 2021-01-21 |
JPWO2021009591A5 true JPWO2021009591A5 (ja) | 2023-06-21 |
Family
ID=74210222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021532544A Pending JPWO2021009591A1 (ja) | 2019-07-12 | 2020-06-30 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11894040B2 (ja) |
JP (1) | JPWO2021009591A1 (ja) |
WO (1) | WO2021009591A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11626052B2 (en) * | 2019-05-10 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
TWI744165B (zh) * | 2021-01-06 | 2021-10-21 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
TW202425509A (zh) | 2022-12-14 | 2024-06-16 | 立積電子股份有限公司 | 開關裝置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4170293B2 (ja) | 2003-01-17 | 2008-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5975907B2 (ja) | 2012-04-11 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6739150B2 (ja) * | 2014-08-08 | 2020-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置、発振回路、位相同期回路及び電子機器 |
US11594176B2 (en) * | 2021-03-11 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device |
-
2020
- 2020-06-30 US US17/615,867 patent/US11894040B2/en active Active
- 2020-06-30 WO PCT/IB2020/056151 patent/WO2021009591A1/ja active Application Filing
- 2020-06-30 JP JP2021532544A patent/JPWO2021009591A1/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2021009591A5 (ja) | ||
TWI474150B (zh) | 基準電壓電路及電子機器 | |
US8421664B2 (en) | Analog-to-digital converter | |
EP0935345A2 (en) | Differential switching circuitry | |
US6369734B2 (en) | Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter | |
US20030173645A1 (en) | Delay circuit, testing apparatus, and capacitor | |
US8076966B2 (en) | Analog switch circuit for wide frequency band | |
US20210234551A1 (en) | Current steering digital-to-analog conversion systems | |
KR20000028857A (ko) | 지연 회로 | |
US9520880B2 (en) | Configurable analog front ends for circuits with substantially gate enclosed inner electrode MOSFET switch | |
US20120176263A1 (en) | Current switch circuit and da converter | |
TW595102B (en) | Circuit apparatus operable under high voltage | |
JPH06140915A (ja) | インターフェース回路 | |
JP6910548B2 (ja) | 切替可能なbias回路を有する増幅器 | |
Tan | A 1.5-V 3-mW 10-bit 50-Ms/s CMOS DAC with low distortion and low intermodulation in standard digital CMOS process | |
US6269042B1 (en) | I/O circuit of semiconductor integrated device | |
JP2002271217A (ja) | ミュート回路 | |
CN215990576U (zh) | 一种适用于可变电压域的电压转换电路结构 | |
TWI678062B (zh) | 位準轉換器 | |
US7656195B2 (en) | Latch circuit, flip-flop circuit including the same, and logic circuit | |
Aggarwal | Unified multifunctional-reconfigurable architecture for device-circuit co-design | |
KR100728776B1 (ko) | 레벨 시프터 | |
JP4371198B2 (ja) | 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 | |
JP2013214816A (ja) | レベル変換回路 | |
JP2023156238A (ja) | パルス幅制御装置及び方法 |