JP2023016640A

JP2023016640A - 電子制御装置

Info

Publication number: JP2023016640A
Application number: JP2021121131A
Authority: JP
Inventors: 智中井; Satoshi Nakai
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2021-07-23
Filing date: 2021-07-23
Publication date: 2023-02-02
Also published as: WO2023003039A1

Abstract

【課題】体格が大型化することを抑制できる電子制御装置を提供する。【解決手段】制御信号が入力される第１端子２１と、バッテリ３０の低電位側と接続される第２端子２２、およびバッテリ３０の高電位側と接続される第３端子２３と、所定の作動を行う作動回路４０と、第１端子２１と接続される第１抵抗６１と、第１抵抗６１と作動回路４０との間において、第１抵抗６１と直列に接続されて配置される第２抵抗６２と、第１抵抗６１および第２抵抗６２の間の第１接続点Ｎ１と第２端子２２との間に接続され、ツェナーダイオード７１、７２を含んで構成されてサージ電流Ｉ１、Ｉ２を流すサージ吸収回路７０と、第２抵抗６２と作動回路４０との間の第２接続点Ｎ２にカソードが接続され、アノードが第２端子２２と接続されるツェナーダイオード８０とを備える。サージ吸収回路７０は、バッテリ３０のバッテリ電圧以上の逆耐圧を有する構成とする。【選択図】図１

Description

本発明は、電子制御装置に関するものである。

従来より、サージやバッテリの接続異常から作動回路等を保護できるようにした電子制御装置が提案されている（例えば、特許文献１参照）。具体的には、この電子制御装置では、外部回路に接続される入力端子と、バッテリの高電位側に接続される高電源端子と、バッテリの低電位側に接続される低電源端子とを備えている。また、この電子制御装置は、作動回路に過大なサージ電圧が印加されたり、バッテリを逆接続してしまった際の異常電流に対応するための保護回路が備えられている。

なお、この電子制御装置では、保護回路がダイオードおよびコンデンサを直列に接続することで構成されている。また、コンデンサは、サージが発生した際の両端電圧が大きくなり過ぎないように、容量が十分に大きくされる。

特許第６３４９２１７号公報

しかしながら、上記電子制御装置では、十分に容量の大きいコンデンサを備えるため、体格が大型化し易い。

本発明は上記点に鑑み、体格が大型化することを抑制できる電子制御装置を提供することを目的とする。

上記目的を達成するための請求項１では、外部回路（１０）から制御信号が入力されると共にバッテリ（３０）と接続された電子制御装置であって、制御信号が入力される第１端子（２１）と、バッテリの低電位側と接続される第２端子（２２）、およびバッテリの高電位側と接続される第３端子（２３）と、所定の作動を行う作動回路（４０）と、第１端子と接続される第１抵抗（６１）と、第１抵抗と作動回路との間において、第１抵抗と直列に接続されて配置される第２抵抗（６２）と、第１抵抗および第２抵抗の間の第１接続点（Ｎ１）と第２端子との間に接続され、ツェナーダイオード（７１、７２）を含んで構成されてサージ電流（Ｉ１、Ｉ２）を流すサージ吸収回路（７０）と、第２抵抗と作動回路との間の第２接続点（Ｎ２）にカソードが接続され、アノードが第２端子と接続されるツェナーダイオード（８０）と、を備え、サージ吸収回路は、バッテリのバッテリ電圧以上の逆耐圧を有している。

これによれば、第１抵抗と第２抵抗との間にサージ吸収回路が備えられているため、第１端子にサージが印加された際、サージ吸収回路を介してサージ電流を流すことができ、作動回路を保護することができる。また、サージ吸収回路の逆耐圧がバッテリ耐圧以上とされているため、バッテリが逆接続された場合の異常電流は、ツェナーダイオード、第２抵抗、第１抵抗を介して第１端子から外部回路に流れる。この際、異常電流を第１および第２抵抗によって制限することができるため、異常電流によって電子制御装置や第１端子と接続される外部回路に不具合が発生することを抑制できる。以上より、この電子制御装置では、サージおよび異常電流に対応することを可能としつつ、コンデンサを備えないために大型化することを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における電子制御装置の回路図である。電子制御装置に発生するサージ電流を示す図である。電子制御装置にバッテリを逆接続した際に発生する異常電流を示す図である。第２実施形態における電子制御装置の回路図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の電子制御装置は、例えば、車両等に搭載される電子装置の制御を行うための電子制御装置に適用されると好適である。

図１に示されるように、電子制御装置１は、外部回路や外部制御部となるＭＣＵ（Micro Controller Unitの略）１０から、入力信号としての制御信号が入力される第１端子２１を有している。また、電子制御装置１は、バッテリ３０の低電位側と接続されてグランド電位に維持される第２端子２２、およびバッテリ３０の高電位側と接続される第３端子２３を有している。

さらに、電子制御装置１は、作動回路４０、電源回路５０、第１抵抗６１、第２抵抗６２、サージ吸収回路７０、ツェナーダイオード８０等を備えている。

作動回路４０は、本実施形態では、バッファ４１およびスイッチング回路４２等を有している。スイッチング回路４２は、例えば、ロジック回路、ドライバ回路、スイッチング素子等を有しており、図示しない電子部品と接続され、ＭＣＵ１０からの制御信号に基づいて当該電子部品の作動を調整する駆動信号を出力する。

電源回路５０は、第３端子２３を介してバッテリ３０と接続されており、バッテリ３０の電圧に基づいた所定電圧を生成する。そして、電源回路５０は、スイッチング回路４２等に所定電圧を印加する。なお、このバッテリ３０は、図示しない電源回路を介してＭＣＵ１０とも接続されている。そして、ＭＣＵ１０は、図示しない電源回路によって調整された所定電圧が入力されることで所定処理を行う。

第１抵抗６１および第２抵抗６２は、第１端子２１と作動回路４０との間において、直列に配置されている。具体的には、第１抵抗６１および第２抵抗６２は、第１抵抗６１が第１端子２１側に配置され、第２抵抗６２が作動回路４０側に配置されている。そして、本実施形態では、第１抵抗６１の抵抗値は、第２抵抗６２の抵抗値よりも小さくされている。特に限定されるものではないが、例えば、第１抵抗６１の抵抗値が１ｋΩとされ、第２抵抗６２の抵抗値が９ｋΩとされる。

なお、本実施形態の電子制御装置１では、第１端子２１の電圧が高くなる場合がある。このため、電子制御装置１は、真性耐圧の高い素子で構成されることが好ましく、例えば、ＳＯＩ（Silicon on Insulatorの略）基板を用いて形成されることが好ましい。具体的には、ＳＯＩ基板は、シリコンで構成される支持基板上に、絶縁膜を介してシリコンで構成される半導体層が積層されて構成される。そして、第１抵抗６１および第２抵抗６２は、半導体層に拡散抵抗が形成されることで構成される。また、本実施形態の電子制御装置１は、第１抵抗６１および第２抵抗６１に加え、第１～第３端子２１～２３、作動回路４０、電源回路５０、サージ吸収回路７０、ツェナーダイオード８０等もＳＯＩ基板に形成されている。つまり、本実施形態の電子制御装置１は、１チップ化されて構成されている。

サージ吸収回路７０は、第１抵抗６１と第２抵抗６２との間の第１接続点Ｎ１と第２端子２２とを接続するように配置されている。本実施形態では、サージ吸収回路７０は、カソードが第１接続点Ｎ１と接続される第１ツェナーダイオード７１と、カソードが第２端子と接続される第２ツェナーダイオード７２とが直列に接続されて構成されている。

そして、サージ吸収回路７０は、バッテリ３０が逆接続された際に降伏しないように、全体の逆耐圧がバッテリ電圧以上となる構成とされている。本実施形態では、複数の第２ツェナーダイオード７２が直列に接続されることにより、サージ吸収回路７０の逆耐圧がバッテリ電圧以上とされている。なお、図１では、２個の第２ツェナーダイオード７２を示しているが、第２ツェナーダイオード７２の個数は、接続されるバッテリ３０のバッテリ電圧によって適宜変更される。

ツェナーダイオード８０は、第２抵抗６２と作動回路４０との間の第２接続点Ｎ２と第２端子２２とを接続するように配置されている。具体的には、ツェナーダイオード８０は、カソードが第２接続点Ｎ２と接続されると共にアノードが第２端子２２と接続されるように配置されている。

以上が本実施形態における電子制御装置１の構成である。次に、本実施形態の電子制御装置１の作動および効果について説明する。

まず、電子制御装置１にサージが印加された場合について説明する。なお、ここでのサージとは、車両を組み立てたり整備をしたりする際等において、人体等から印加される静電気等に基づくサージや、近傍の装置等との間に構成される寄生容量等に基づくサージ等である。

図２に示されるように、本実施形態では、第１抵抗６１と作動回路４０との間に第１抵抗６１より抵抗値が大きくされた第２抵抗６２が配置されている。このため、第１端子２１にサージが発生した場合、サージ電流Ｉ１、Ｉ２は、第１接続点Ｎ１と第２端子２２との間に配置されたサージ吸収回路７０を介して流れる。具体的には、第１端子２１に正サージが印加された場合には、第１抵抗６１からサージ吸収回路７０へとサージ電流Ｉ１が流れる。また、第１端子２１に負サージが印加された場合には、サージ吸収回路７０から第１抵抗６１へとサージ電流Ｉ２が流れる。したがって、サージ電流Ｉ１、Ｉ２は、第１抵抗６１とサージ吸収回路７０で大部分が吸収される。そして、第２抵抗６２の抵抗値が第１抵抗６１の抵抗値より大きくされているため、作動回路４０側に大きな電圧が印加されることを抑制できる。

なお、例えば、サージ電流Ｉ１が流れた場合、第１端子２１の電圧Ｖ１は、下記数式１で示される。すなわち、サージ電流をＩ１とし、第１接続点Ｎ１の電圧をＶ２とし、第１抵抗６１の抵抗値をＲ１とし、第２抵抗６２の抵抗値が第１抵抗６１の抵抗値よりも十分に大きいと仮定すると、電圧Ｖ１は、下記数式１で示される。

（数１）Ｖ１＝Ｒ１×Ｉ１＋Ｖ２
そして、第１接続点Ｎ１の電圧Ｖ２は、サージ電流をＩ１とし、第１ツェナーダイオード７１の動作抵抗をＲｚとすると共にツェナー電圧をＶｚとし、第２ツェナーダイオード７２の順方向電圧をＶｆとすると共に動作抵抗をＲｆとすると、下記数式２で示される

（数２）Ｖ２＝（Ｒｚ×Ｉ１）＋Ｖｚ＋（２×Ｖｆ）＋（２×Ｒｆ×Ｉ１）
また、図３に示されるように、電子制御装置１に対して極性が逆向きとなる状態でバッテリ３０を配置してしまった場合、電子制御装置１には、第２端子２２から異常電流Ｉ３が流れる。この場合、サージ吸収回路７０の逆耐圧がバッテリ電圧以上とされているため、異常電流Ｉ３は、ツェナーダイオード８０、第２抵抗６２、第１抵抗６１の順に流れる。このため、本実施形態の電子制御装置１では、異常電流Ｉ３が流れた際、異常電流Ｉ３を第１抵抗６１および第２抵抗６２によって制限することができる。したがって、異常電流Ｉ３によって電子制御装置１や第１端子２１と接続されるＭＣＵ１０に不具合が発生することを抑制できる。

この際、第２抵抗６２の抵抗値は、バッテリ３０を逆接続した際に流れる電流値に基づいて設定されればよいが、十分に高くされることにより、ツェナーダイオード８０に発生する電圧を小さくできる。このため、第２抵抗６２の抵抗値を調整することにより、ツェナーダイオード８０の小型化を図ることもできる。

以上説明した本実施形態によれば、第１抵抗６１と第２抵抗６２との間にサージ吸収回路７０を備えている。このため、第１端子２１にサージが印加された際、サージ吸収回路７０を介してサージ電流Ｉ１、Ｉ２を流すことができ、作動回路４０を保護することができる。

また、第２抵抗６２と作動回路４０との間には、カソードが第２接続点Ｎ２と接続されたツェナーダイオード８０が配置されている。そして、サージ吸収回路７０は、逆耐圧がバッテリ耐圧以上とされている。このため、バッテリ３０を逆接続してしまった場合、異常電流Ｉ３は、ツェナーダイオード８０、第２抵抗６２、第１抵抗６１を介して第１端子２１からＭＣＵ１０に流れる。このため、異常電流Ｉ３を第１抵抗６１および第２抵抗６２によって制限することができ、異常電流によって電子制御装置１や第１端子２１と接続されるＭＣＵ１０に不具合が発生することを抑制できる。

以上より、本実施形態の電子制御装置１によれば、サージやバッテリ３０の接続異常に対応することを可能としつつ、コンデンサを備えないために大型化することを抑制できる。

（１）本実施形態では、第２抵抗６２の抵抗値が第１抵抗６１の抵抗値より大きくされているため、サージが印加された場合に作動回路４０側に大きな電圧が印加されることを抑制できる。

（２）本実施形態では、電子制御装置１は、ＳＯＩ基板に、第１～第３端子２１～２３、作動回路４０、電源回路５０、第１抵抗６１、第２抵抗６２、サージ吸収回路７０、ツェナーダイオード８０等が形成されて構成されており、１チップ化されている。このため、例えば、電子制御装置１を車両等の被搭載部材に搭載する際、被搭載部材側に第１抵抗６１や第２抵抗６２に相当する抵抗等を配置する必要がなく、被搭載部材側の構成を簡素化できる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、サージ吸収回路７０の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態の電子制御装置１では、図４に示されるように、サージ吸収回路７０は、第１ツェナーダイオード７１を備えず、第２ツェナーダイオード７２、第１ダイオード７３および第２ダイオード７４を有する構成とされている。具体的には、第１ダイオード７３は、第１接続点Ｎ１と第２ツェナーダイオード７２との間において、カソードが第１接続点Ｎ１と接続されると共にアノードが第２ツェナーダイオード７２と接続されるように配置されている。第２ダイオード７４は、第１接続点Ｎ１と電源回路５０との間において、カソードが電源回路５０と接続されると共にアノードが第１接続点Ｎ１と接続されるように配置されている。

このような電子制御装置１では、第１端子２１に正サージが印加された場合、サージ電流Ｉ１は、第２ダイオード７４を介して電源回路５０側に流れるため、作動回路４０を保護することができる。

以上説明した本実施形態によれば、コンデンサを備えずに、サージやバッテリ３０の接続異常に対応できるため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、サージ吸収回路７０は、第１ダイオード７３および第２ダイオード７４を備えている。このため、サージ電流Ｉ１は、第２ダイオード７４を介して電源回路５０側に流れる。このように、サージ電流Ｉ１を流すようにしても、作動回路４０を保護することができる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

例えば、上記各実施形態において、第１抵抗６１の抵抗値は、第２抵抗６２の抵抗値よりも大きくされていてもよい。

また、上記各実施形態において、電子制御装置６１は、第１～第３端子２１～２３、作動回路４０、電源回路５０、第１抵抗６１、第２抵抗６２、サージ吸収回路７０、ツェナーダイオード８０等の少なくとも一部がＳＯＩ基板とは別の部材に形成されていてもよい。

さらに、上記第２実施形態において、第２ダイオード７４のカソードが電源回路５０ではなく、第３端子２３と接続されるようにしてもよい。

１０ＭＣＵ
２１第１端子
２２第２端子
２３第３端子
４０作動回路
６１第１抵抗
６２第２抵抗
７０サージ吸収回路
７１第１ツェナーダイオード
７２第２ツェナーダイオード
８０ツェナーダイオード
Ｎ１第１接続点
Ｎ２第２接続点

Claims

外部回路（１０）から制御信号が入力されると共にバッテリ（３０）と接続された電子制御装置であって、
前記制御信号が入力される第１端子（２１）と、
前記バッテリの低電位側と接続される第２端子（２２）、および前記バッテリの高電位側と接続される第３端子（２３）と、
所定の作動を行う作動回路（４０）と、
前記第１端子と接続される第１抵抗（６１）と、
前記第１抵抗と前記作動回路との間において、前記第１抵抗と直列に接続されて配置される第２抵抗（６２）と、
前記第１抵抗および前記第２抵抗の間の第１接続点（Ｎ１）と前記第２端子との間に接続され、ツェナーダイオード（７１、７２）を含んで構成されてサージ電流（Ｉ１、Ｉ２）を流すサージ吸収回路（７０）と、
前記第２抵抗と前記作動回路との間の第２接続点（Ｎ２）にカソードが接続され、アノードが前記第２端子と接続されるツェナーダイオード（８０）と、を備え、
前記サージ吸収回路は、前記バッテリのバッテリ電圧以上の逆耐圧を有している電子制御装置。
前記第２抵抗は、前記第１抵抗より抵抗値が大きくされている請求項１に記載の電子制御装置。
前記サージ吸収回路は、カソードが前記第１接続点と接続される第１ツェナーダイオード（７１）と、カソードが前記第２端子と接続される第２ツェナーダイオード（７２）とが直列に接続されて構成されている請求項１または２に記載の電子制御装置。
前記サージ吸収回路は、カソードが前記第１接続点と接続される第１ダイオード（７３）と、カソードが前記第２端子と接続されると共にアノードが前記第１ダイオードと接続されるツェナーダイオード（７２）と、アノードが前記第１接続点と接続されると共にカソードが前記第３端子、または前記第３端子と接続される部分に接続される第２ダイオード（７４）と、を有する構成とされている請求項１または２に記載の電子制御装置。