JP2023012494A - 高電力両面薄膜フィルタ - Google Patents

高電力両面薄膜フィルタ Download PDF

Info

Publication number
JP2023012494A
JP2023012494A JP2022170412A JP2022170412A JP2023012494A JP 2023012494 A JP2023012494 A JP 2023012494A JP 2022170412 A JP2022170412 A JP 2022170412A JP 2022170412 A JP2022170412 A JP 2022170412A JP 2023012494 A JP2023012494 A JP 2023012494A
Authority
JP
Japan
Prior art keywords
filter
thin film
substrate
inductor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022170412A
Other languages
English (en)
Other versions
JP7534369B2 (ja
Inventor
マレク,マイケル
Marek Michael
オニール,エイリノア
O'neill Elinor
ニッシム,ロニット
Nissim Ronit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JP2023012494A publication Critical patent/JP2023012494A/ja
Application granted granted Critical
Publication of JP7534369B2 publication Critical patent/JP7534369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00One-port networks comprising only passive electrical elements as network components
    • H03H5/02One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58Multiple crystal filters
    • H03H9/582Multiple crystal filters implemented with thin-film techniques
    • H03H9/583Multiple crystal filters implemented with thin-film techniques comprising a plurality of piezoelectric layers acoustically coupled
    • H03H9/584Coupled Resonator Filters [CFR]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/075Ladder networks, e.g. electric wave filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Filters And Equalizers (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)

Abstract

Figure 2023012494000001
【課題】高電力処理容量を有する微小な高電力薄膜表面実装可能フィルタ及びその形成方法を提供する。
【解決手段】第1の表面と第2の表面との間のZ方向106の基板厚さ104を有する基板102を含む高電力薄膜フィルタ100であって、第1の表面の上に薄膜キャパシタ116を形成し、薄膜インダクタ126を薄膜キャパシタ116から少なくとも基板の厚さ104だけ離隔して配置し、薄膜キャパシタ116と薄膜インダクタ126とを電気的に接続するビア(第1のビア136、第2のビア140及び第3のビア142)を基板102に形成してもよい。ビアはポリマー組成物を含んでもよい。
【選択図】図1C

Description

関連出願の相互参照
本出願は、2019年3月12日出願の米国仮特許出願第62/817,140号および2019年3月18日出願の米国仮特許出願第62/819,821号の優先権を主張し、参照によりこれらの全体が本明細書に組み込まれる。
本主題は、一般には薄膜フィルタに関する。より詳細には、本主題は高電力両面薄膜フィルタに関する。
高周波無線信号通信が普及している。また、小型化の趨勢によって、微小な受動コンポーネントも望まれるようになっており、そのようなコンポーネントの電力処理容量が全体的に低下している。また、小型化により、微小な受動コンポーネントの表面実装の困難度も増している。したがって、当技術分野では、高電力処理容量を有する微小な表面実装可能フィルタが歓迎されるであろう。
本発明の一実施形態によると、高電力薄膜フィルタが、第1の表面と、Z方向で第1の表面とは反対側の第2の表面とを有する基板を含んでもよい。底面の上に薄膜キャパシタが形成されてもよい。薄膜インダクタが、少なくとも基板によって薄膜キャパシタからZ方向に離隔していてもよい。基板にビアが形成されてもよく、薄膜キャパシタと薄膜インダクタとを電気的に接続してもよい。ビアは、ポリマー組成物を含んでもよい。
本発明の別の実施形態によると、高電力薄膜フィルタが、第1の表面と、Z方向で第1の表面とは反対側の第2の表面とを有する基板を含んでいてもよい。フィルタは、底面の上に形成された薄膜キャパシタを含んでもよい。フィルタは、少なくとも基板によって薄膜キャパシタからZ方向に離隔された薄膜インダクタを含んでもよい。この高電力薄膜フィルタは、約0.5W/mmより大きい面積電力容量を有する場合がある。
本発明の別の実施形態によると、高電力薄膜フィルタを形成する方法が、第1の表面と、Z方向で第1の表面とは反対側の第2の表面とを有する基板を設けることを含んでもよい。この方法は、底面の上に薄膜キャパシタを付着させることと、少なくとも基板によって薄膜キャパシタからZ方向に離隔した薄膜インダクタを付着させることと、基板にビアを形成し、薄膜キャパシタと薄膜インダクタとを電気的に接続することとを含んでもよい。ビアは、ポリマー組成物を含んでもよい。
本明細書には、当業者を対象とする本発明の最良の形態を含む本発明の完全で実施可能な開示が記載されている。本明細書では以下の添付図面を参照する。
本開示の態様によるフィルタを示す回路図である。 本開示の態様による高電力薄膜フィルタの一実施形態を示す上面図である。 図1Aのフィルタを示す側面図である。 本開示の態様による図1Bおよび図1Cのフィルタの例示のビアを示す側面図である。 本開示の態様による高電力薄膜フィルタを示す回路図である。 本開示の実施形態による高電力薄膜フィルタの別の実施形態を示す上面図である。 図2Bのフィルタを示す側面図である。 本開示の態様によるインダクタを含むフィルタの一部を示す図である。 図3Aのフィルタを示す側面図である。 本開示の態様による高電力薄膜フィルタを形成する方法を示すフローチャートである。 本開示の態様によるフィルタの挿入損失(S2,1)およびリターン損失(S1,1)のシミュレーションデータを示す図である。 フィルタの挿入損失およびリターン損失の実験により得られたデータを示す図である。 本開示の態様によるフィルタの電力容量データを示す図である。
本明細書および添付図面全体を通して参照文字の繰り返しの使用は、本発明の同一または類似の特徴または要素を表す。
優れた電力処理能力を有する高電力薄膜フィルタを開示する。この薄膜フィルタは、例えばグリッドアレイ型実装(例えば、ランドグリッドアレイ(LGA)型実装、ボールグリッドアレイ(BGA)型実装など)を使用したコンパクトな表面実装デバイスとして構成されてもよい。この組み合わせは、実装を容易にするために、および/または、プリント回路基板上の利用可能な実装空間が限られている用途のために望ましい場合がある。
このフィルタは、フィルタの電力処理能力を向上させる様々な特徴を有する場合がある。例えば、このフィルタは、上面と底面の間のZ方向の基板厚さを有する基板を含んでもよい。このフィルタは、薄膜キャパシタと薄膜インダクタとを含んでもよい。薄膜インダクタは、少なくとも基板の厚さによって薄膜キャパシタから離隔されてもよい。薄膜キャパシタと薄膜インダクタとを少なくとも基板の厚さだけ離隔させることで、熱放散を向上させることによりフィルタの電力処理能力が向上する場合がある。したがって、このフィルタの両面設計は、フィルタの電力容量を向上させる場合がある。
実施形態によっては、フィルタの電力容量は約10Wより大きく、実施形態によっては約12Wより大きく、実施形態によっては約13Wより大きく、実施形態によっては約15Wより大きく、実施形態によっては約20Wより大きく、実施形態によっては、約25W以上である場合がある。
このフィルタは、X-Y面におけるフィルタの面積または占有面積に対して高い電力容量を有する場合がある。例えば、このフィルタは、約0.3W/mmより大きい面積電力容量を有する場合があり、実施形態によっては約0.4W/mmより大きく、実施形態によっては約0.5W/mmより大きく、実施形態によっては約0.8W/mmより大きく、実施形態によっては約1.0W/mmより大きく、実施形態によっては約1.2W/mmより大きく、実施形態によっては約1.4W/mmより大きく、実施形態によっては約1.7W/mmより大きい面積電力容量を有する場合がある。
このフィルタは、フィルタの体積に対して高い電力容量を有する場合がある。例えば、このフィルタは、約0.3W/mmより大きく、実施形態によっては約0.4W/mmより大きく、実施形態によっては約0.5W/mmより大きく、実施形態によっては約0.8W/mmより大きく、実施形態によっては約1.0W/mmより大きく、実施形態によっては約1.2W/mmより大きく、実施形態によっては1.4W/mmより大きく、実施形態によっては約1.7W/mmより大きい体積電力を有する場合がある。
基板の厚さは、約100マイクロメートル(microns)より厚い場合があり、実施形態
によっては約200マイクロメートルより厚く、実施形態によっては400マイクロメートルより厚く、実施形態によっては約600マイクロメートルより厚く、実施形態によっては約800マイクロメートルより厚く、実施形態によっては約1mmより厚く、実施形態によっては約2mmより厚く、実施形態によっては約3mmを厚い場合がある。
このフィルタは、より高い電力処理能力を実現しやすくするための追加の特徴を含んでもよい。例えば、このフィルタは、長さに対して幅が広いビアを含んでもよい。ビアはX-Y面におけるそれぞれのビア幅を有してもよい。ビア幅に対する基板厚さの比は約7未満であってもよく、実施例によっては約6より小さく、実施形態によっては約5より小さく、実施形態によっては約4より小さく、実施形態によっては約3より小さくてもよい。例えば、ビア幅は、約100マイクロメートルより大きくてもよく、実施形態によっては約200マイクロメートルより大きくてもよく、実施形態によっては約300マイクロメートルより大きくてもよく、実施形態によっては約350マイクロメートルより大きくてもよい。
ビアは、基板の内面に隣接する導電層を含んでもよい。導電層は、基板の第1の表面から第2の表面まで基板を貫通して延びることができる。ビアは、例えば熱放散を向上させ、高電力容量を実現しやすくするために、適切なポリマー材料が充填されてもよい。例えば、ビアは基板にスルーホール(through hole)を削孔すること(例えば機械式ドリル、レーザドリルなど)によって形成してもよい。導電層は、スパッタリング、無電解めっき、電気めっき、これらの組み合わせ、または任意のその他の適切な技術を使用して、基板の内面の上に(例えば直接上に、または1つまたは複数の中間層を間に介在させて)形成してもよい。導電層は、銅、銀、アルミニウム、または任意のその他の適切な導電性金属または非金属材料など、様々な適切な導電性材料を含んでもよい。スルーホールには、その後、ポリマー組成物を充填してもよい。
例えば、ポリマー組成物は、エポキシおよび/または樹脂を含んでもよい。例としては、例えば、エポキシ樹脂、ポリイミド樹脂、メラミン受信、尿素ホルムアルデヒド樹脂、ポリウレタン樹脂、フェノール樹脂、ポリエステル樹脂などがある。エポキシ樹脂は特に適している。適合するエポキシ樹脂の例としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルトクレゾールノボラック型エポキシ樹脂、臭素化エポキシ樹脂およびビフェニール型エポキシ樹脂、環状脂肪族エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、シクロペンタジエン型エポキシ樹脂、複素環エポキシ樹脂などがある。ポリマーは、熱硬化性樹脂、熱可塑性樹脂、または任意のその他の適切な樹脂を含んでもよい。
ポリマー組成物は、分散粒子(dispersed particle)を(例えばポリマーマトリクスとして)含んでもよい。実施形態によっては、粒子は比較的高い熱伝導率を有してもよい。例えば、粒子は約10W/(m・k)より高い熱伝導率を有してもよく、実施形態によっては約20W/(m・k)より高く、実施形態によっては約50W/(m・k)より高く、実施形態によっては約100W/(m・k)より高く、実施形態によっては約200W/(m・k)より高く、実施形態によっては約200W/(m・k)より高くてもよい。例えば、実施形態によっては、粒子はアルミニウムの酸化物(例えばアルミナ)および/またはアルミニウムの窒化物などの導電性セラミック材料であるか、または導電性セラミック材料を含んでもよい。その他の例としては、チタニウムなどのその他の金属の酸化物または窒化物がある。
実施形態によっては、粒子は、銀、銅、金、ニッケルスズ、またはその他の導電性金属またはセラミックなどの導電性材料を含んでもよい。そのような実施形態では、ビアは基板の内面に隣接する導電層がなくてもよい。しかし、他の実施形態では、ビアは導電層と導電性粒子の両方を含んでもよい。さらに、実施形態によっては、ポリマー組成物は、導電性材料(例えば銀)の粒子と熱伝導性材料(例えばアルミナ、窒化アルミニウム)の粒子の両方を含んでもよい。
実施形態によっては、粒子は、基材の上の導電性材料の層を含んでもよい。例えば、粒子は、基材(例えばアルミナ、金属など)の上の金属(例えば銀、金、銅など)の層を含んでもよい。
ポリマー組成物の粒子は、約5マイクロメートルから約150マイクロメートルの範囲、実施形態によっては約10マイクロメートルから100マイクロメートル、実施例によっては約20マイクロメートルから約80マイクロメートルの平均粒径(d50)を有してもよい。
しかし、他の実施形態では、導電性金属またはその他の適切な材料などの、単一の導電性材料のビアを採用してもよい。材料の例としては、銅、ニッケル、スズ、銀、金または任意のその他の適切な導電性材料がある。
ビアは、低い電気抵抗を示してもよく、これはビアの側壁(例えば基板の内面)のメタライゼーションによって実現してもよい。例えば、ビアは、ASTM B193-16に従って試験済みの約0.01オームcm未満の体積抵抗率、実施形態によっては約0.001オームcm未満、実施形態によっては約0.0001オームcm以下の体積抵抗率を示してもよい。
さらに、フィルタの基板は、高い熱伝導率を有する材料を含んでもよい。例えば、基板の熱伝導率は、300Kで約10W/(m・k)より高くてもよく、実施形態によっては約15W/(m・k)より高く、実施形態によっては約20W/(m・k)より高く、実施形態によっては約25W/(m・k)より高く、実施形態によっては約50W/(m・k)より高くてもよい。
基板および/または誘電体層は、25℃の動作温度および500MHzの周波数で、ASTM D2520-13に従って測定された約30未満の誘電率、実施形態によっては約25未満、実施形態によっては約20未満、実施形態によっては、約15未満の導電率を有する材料を含んでもよい。しかし、他の実施形態では、より高い周波数および/またはより微小なコンポーネントを実現するために、30より高い誘電率を有する材料を使用してもよい。例えば、そのような実施形態では、誘電率は、25℃の動作温度および500MHzの周波数で、ASTM D2520-13に従って測定された約30から約120の範囲、またはそれより高くてもよく、実施形態によっては約50から約100、実施形態によっては約70から約90であってもよい。
例えば、基板および/または誘電体層は、1つまたは複数の適切なセラミック材料を含んでもよい。適切な材料は、概ね電気絶縁性であり、熱導電性である。例えば、実施形態によっては、基板は、サファイヤ、ルビー、アルミナ(Al)、窒化アルミニウム(AlN)、酸化ベリリウム(BeO)、酸化アルミニウム(Al)、窒化ホウ素(BN)、シリコン(Si)、炭化ケイ素、シリカ(SiO)、窒化シリコン(SiN4)、ガリウムヒ素(GaAs)、窒化ガリウム(GaN)、酸化ジルコニウム(ZrO)、これらの混合物、これらの材料の酸化物および/または窒化物、または任意のそ
の他の適切なセラミック材料を含んでもよい。セラミック材料のその他の例としては、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、酸化亜鉛(ZnO)、低火度ガラス含有セラミック、またはその他のガラス結合材料がある。
薄膜インダクタは、コイルを形成する導電層を含んでもよい。コイルは、約200マイクロメートルより大きい単一ループ直径を有してよく、実施形態によっては約400マイクロメートルより大きく、実施形態によっては約500マイクロメートルより大きく、実施形態によっては約600マイクロメートルより大きい単一ループ直径を有してもよい。
薄膜インダクタは、約40マイクロメートルより大きい、実施形態によっては約50マイクロメートルより大きい、実施形態によっては約70マイクロメートルより大きい、実施形態によっては約90マイクロメートルより大きい、X-Y面における幅を有する導電層を含んでもよい。
実施形態によっては、薄膜インダクタは、誘電体層によって離隔(spaced apart)された複数の導電層を含んでもよい。誘電体層は、基板に関して上述したものを含む1つまたは複数の適切な誘電材料を含んでもよい。誘電体層は、基板の上面の上に配置してもよい。誘電体層は上面と底面とを有してもよい。誘電体層の底面は、基板の上面に対向してもよい。薄膜インダクタは、基板の上面の上に形成された第1の導電層と、誘電体層の上面の上に形成された第2の導電層と、第1の導電層を第2の導電層に接続するビアとを含んでもよい。
本明細書では、「の上に形成」とは、別の層と直接接触している層を指す場合がある。しかし、2つの層の間に中間層が形成されてもよい。また、底面に関して使用する場合、「上に形成」とはコンポーネントの外表面に対して使用されている場合がある。したがって、底面「の上に形成されている」層は、その層がその上に形成されている層よりも、コンポーネントの外部により近い場合がある。
薄膜キャパシタは、少なくとも誘電体層の厚さによって互いに離隔された電極を含んでもよい。薄膜キャパシタは、基板の底面の上に形成された第1の電極と、誘電体層の底面の上に形成された第2の電極とを含んでもよい。
薄膜コンポーネント(例えば、薄膜キャパシタ、薄膜インダクタ)の導電層および/または薄膜抵抗器(ある場合)の抵抗層は、約0.05マイクロメートルから約50マイクロメートルの範囲のZ方向の厚さを有してもよく、実施形態によっては約0.1マイクロメートルから約20マイクロメートル、実施形態によっては約0.3マイクロメートルから約10マイクロメートル、実施形態によっては約1マイクロメートルから約5マイクロメートルの厚さを有してもよい。
フィルタは、例えば、ローパスフィルタ、ハイパスフィルタ、またはバンドパスフィルタを含む、様々な適切な種類のフィルタとして構成されてもよい。フィルタは、約100MHzから約5GHzまたはそれ以上、実施形態によっては約150MHzから約4GHz、実施形態によっては約200MHzから約3GHzの範囲の特性周波数(例えばローパス周波数、ハイパス周波数、バンドパス周波数の上限、バンドパス周波数の下限)を有してもよい。
フィルタは、優れたフィルタリング特性を示す場合がある。例えば、挿入損失(insertion loss)(S2,1)は約565MHzから約3GHzの周波数で約-20dB未満の場合がある。挿入損失(S2,1)は、約565MHzから約2.4GHzの周波数で約-30dB未満の場合がある。挿入損失(S2,1)は、約565MHzから約2.4GH
zの周波数で約-35dB未満の場合がある。
挿入損失は、0MHzから約400MHzまでの範囲の周波数で約-1dBより大きい場合があり、実施形態によっては約-0.75dBより大きく、実施形態によっては約-0.6dBより大きい場合がある。
上記のように、フィルタは表面実装用に構成されてもよい。例えば、フィルタは、コンポーネントを、プリント回路基板(PCB)などの実装面に表面実装するためにフィルタの底面に沿って露出している場合がある1つまたは複数の接触パッドを含んでもよい。例えば、フィルタは、ランドグリッドアレイ(LGA)型実装、ボールグリッドアレイ(BGA)型実装、または任意のその他の適切な種類のグリッドアレイ型表面実装などの、グリッドアレイ型表面実装用に構成されてもよい。したがって、接触パッドは、例えば表面実装デバイス(SMD)の場合のように、基板の表面の横に沿って延びていなくてもよい。したがって、実施形態によっては、基板の側面は導電材料がない場合がある。
しかし、他の実施形態では、デバイスはSMDデバイスとして構成されてもよい。フィルタを表面実装するために、基板の側面上に1つまたは複数の外部終端を形成してもよい。例えば、フィルタは、側面上にめっき外部終端を有するモノリシックデバイスとして構成してもよい。別の実施例として、デバイスを表面実装するために基板の1つまたは複数の側面上にめっきキャスレテーションを形成してもよい。
上記のように、フィルタは全体としてコンパクトとすることができる。例えば、フィルタは、約14mm未満の長さを有してもよく、実施形態によっては約12mm未満、実施形態によっては約10mm未満、実施形態によっては約8mm未満、実施形態によっては約4mm未満の長さであってもよい。フィルタは、約8mm未満の幅、実施形態によっては約6mm未満、実施形態によっては約4mmの幅を有してもよい。例えば、フィルタは、5550、3640、2816、2520、2220、1206、1005、0805またはそれより小さいEIAケースサイズを有する場合がある。例示の一実施形態では、フィルタは2816のEIAケースサイズを有する。
実施形態によっては、フィルタは、フィルタの上面または底面に沿って露出した第1の保護層を含んでもよい。例えば、第1の保護層は、基板の上面の上、および/または、基板の上面の上に形成された1つまたは複数の薄膜コンポーネントの上に形成されてもよい。例えば、基板の上面の上にカバー基板を形成してもよい。カバー基板は、以下で説明するような適切なセラミック誘電材料を含んでもよい。カバー基板は、約100マイクロメートルから約600マイクロメートルの範囲の厚さ、実施形態によっては約125マイクロメートルから約500マイクロメートル、実施形態によっては約150マイクロメートルから約400マイクロメートル、実施形態によっては約175マイクロメートルから約300マイクロメートルの厚さであってもよい。
他の実施形態では、第1の保護層は、ポリイミドなどのポリマー材料、SiNO、Al、SiO、Si、ベンゾシクロブテンまたはガラスの層を含んでもよい。そのような実施形態では、第1の保護層は、約1マイクロメートルから約300マイクロメートル、実施形態によっては約5マイクロメートルから約200マイクロメートル、実施形態によっては、約10マイクロメートルから約100マイクロメートルの範囲の厚さを有してもよい。
実施形態によっては、(例えば誘電体層の底面の上に形成された)フィルタの底面に沿って第2の保護層が露出していてもよい。第2の保護層は、ポリマー材料および/または誘電材料(例えば有機または無機)を含んでもよい。例としては、ポリイミド、SiNO
、Al、SiO、Si、ベンゾシクロブテンまたはガラスがある。接触パッドがフィルタの表面実装のためにフィルタの底面に沿って露出するように、接触パッドは第2の保護層から突出していてもよい。
実施形態によっては、フィルタは、薄膜コンポーネント(例えばインダクタ、キャパシタ、抵抗器など)と接触した少なくとも1つの接着層を含んでもよい。接着層は、薄膜コンポーネントと、基板および/または保護層(例えば誘電体層、ポリマー層)などの隣接層との接着を向上させるのに適した様々な材料であるか、またはそのような材料を含んでもよい。例として、接着層は、Ta、Cr、TaN、TiW、TiまたはTiNのうちの少なくとも1つを含んでもよい。例えば、接着層は、タンタル(Ta)(例えばタンタルまたはその酸化物または窒化物)であるかまたはそれを含んでもよく、薄膜コンポーネントと基板との接着を向上させるために薄膜コンポーネントと基板との間に形成してもよい。理論にとらわれずに、接着層の材料は、格子不整合(lattice mismatch)および残留応力(residual stress)などの現象を克服するように選択されてもよい。
接着層は、様々な適切な厚さを有してもよい。例えば、実施形態によっては、接着層の厚さは、約100オングストロームから約1000オングストロームまでの範囲、実施形態によっては約200オングストロームから約800オングストローム、実施形態によっては、約400オングストロームから約600オングストロームの範囲であってもよい。I.例示の実施形態
図1Aに、本開示の態様によるフィルタ10の回路図を示す。フィルタ10は、接地14と出力16との間に接続されたキャパシタ12を含んでもよい。入力20と出力16との間にインダクタ18が接続されてもよい。
図1Bに、本開示の態様による高電力薄膜フィルタ100の一実施形態の上面図を示す。図1Cに、図1Aのフィルタ100の側面図を示す。フィルタ100は、基板102の底面108と上面110との間のZ方向106の基板厚さ104を有する基板102を含んでもよい。Z方向106は、X方向112とY方向114(図1B)のそれぞれに対して垂直であってもよい。基板102は、セラミック材料を含んでもよい。
フィルタ100は、X方向112の長さ113とY方向114の幅115とを有してもよい。長さ113は、幅155よりも長くてもよい。長さ113は約14mm未満であってもよい。
底面108の上に薄膜キャパシタ116を形成してもよい。例えば、フィルタ100は誘電体層118を含んでもよい。薄膜キャパシタ116は、基板102の底面108の上に形成された第1の電極120と、誘電体層118の底面124の上に形成された第2の電極122とを含んでもよい。誘電体層118は、底面124とは反対側の上面125を有してもよい。誘電体層118の上面125は、基板102の底面108と対向してもよい。
薄膜インダクタ126は、Z方向106において薄膜キャパシタ116から少なくとも基板102の厚さ104だけ離隔していてもよい。例えば、薄膜インダクタ126は、基板102の上面110の上に形成された導電層を含んでもよい。基板102の厚さ104は約300マイクロメートルより厚くてもよい。薄膜インダクタ126の導電層は、X-Y面における幅127を有してもよい。幅127は、約40マイクロメートルより広くてもよい。薄膜インダクタ126は、約10マイクロメートルより厚いZ方向106の厚さ131(図1C)を有してもよい。薄膜インダクタ126は、約400マイクロメートルより大きい単一ループ直径133を有するコイル形状を有してもよい。
フィルタ100を実装面に実装するために、フィルタ100の底面134に沿って接地接触パッド128と、入力接触パッド130と、出力接触パッド132とが露出してもよい。
基板102に1つまたは複数のビアを形成してもよい。第1のビア136が薄膜インダクタ126の第1の端部を出力接触パッド132に電気的に接続してもよい。例えば、第1のビア136は、基板102の上面110で薄膜インダクタ126と接続し、誘電体層118の底面124の上に形成された導電層138(図1B)と接続してもよい。導電層138は、第1のビア136と出力接触パッド132との間に接続してもよい。
薄膜インダクタ126の第2の端部と入力接触パッド130との間に第2のビア140を接続してもよい。第2のビア140は、基板102の上面で薄膜インダクタ126と接続し、誘電体層118の底面124の入力接触パッド130と接続してもよい。第3のビア142が、薄膜キャパシタ116の第1の電極120を出力接触パッド132と電気的に接続してもよい。第2の電極122は、例えば誘電体層118の底面124の上に形成された導電層143によって接地電極128と接続してもよい。
ビアのうちの1つまたは複数のビアが相対的に大きくてもよい。例えば、ビア136、140、142が、X-Y面におけるそれぞれの幅144、146、148を有してもよい。幅144、146、148のうちの1つまたは複数の幅に対する基板厚さ104の比は、約7未満であってもよい。例えば、基板厚さ104は、約300マイクロメートルより厚くてもよい。幅144、146、148は、約100マイクロメートルより大きくてもよい。ビア136、140、142は、エポキシ粒子および/またはアルミナ粒子を含んでもよい。
フィルタ100は、図1Aのフィルタ10と一致してもよい。例えば、薄膜キャパシタ116は、入力接触パッド130と出力接触パッド132との間に接続してもよく、図1Aのフィルタ10のキャパシタ12と一致してもよい。薄膜インダクタ126は、入力接触パッド130と出力接触パッド132との間に電気的に接続してもよく、図1Aのインダクタ18と一致してもよい。
図1Dに、本開示の態様による、例示のビア150の側面図を示す。ビア150は、図1Bおよび図1Cを参照しながら上述したビア136、140、142のうちの1つまたは複数に対応してもよい。ビア150は、(例えばビア150の側壁を形成するように)基板102の内面154の上に形成された導電層152を含んでもよい。例えば、基板202の内面154は、基板を貫通して削孔する(機械式ドリルまたはレーザドリルなど)ことによって形成してもよい。導電層152は、スパッタリング、めっきなどの様々な適切な技術を使用して形成してもよい。導電層152は、基板102の第1の表面108から第2の表面110まで基板102を通って伸びてもよい。導電層152は、例えば図1Bおよび図1Cを参照しながら上述したように、第1の表面108上のコンポーネント(例えば、キャパシタ、インダクタなど)を、第2の表面110上のコンポーネントと電気的に接続してもよい。ビア150には、例えば上述のように熱伝導性および/または導電性の粒子を含んでもよいポリマー組成物156を充填してもよい。
図2Aに、本開示の態様による高電力薄膜フィルタ40の回路図を示す。フィルタ40は、第1のインダクタ42と第2のインダクタ44とを含んでもよい。第1のインダクタ42と第2のインダクタ44とは、入力46と出力48の間に直列に接続してもよい。キャパシタ50を、一端で第1のインダクタ42と第2のインダクタ44との間の点に接続し、他端で接地52に接続してもよい。
図2Bに、本開示の態様による高電力薄膜フィルタ200の別の実施形態の上面図を示す。図2Cに、図2Bのフィルタ200の側面図を示す。フィルタ200は、底面208と上面210との間のZ方向206の基板厚さ204を有する基板202を含んでもよい。Z方向206は、X方向212とY方向214(図2B)のそれぞれに対して垂直であってもよい。
フィルタ200は、X方向212の長さ205とY方向214の幅207とを有してもよい。長さ205は幅207より長くてもよい。長さ205は約14mm未満であってもよい。
底面208の上に薄膜キャパシタ216を形成してもよい。例えば、フィルタ200は誘電体層218を含んでもよい。薄膜キャパシタ216は、基板202の底面208の上に形成された第1の電極220と、誘電体層218の底面224の上に形成された第2の電極222とを含んでもよい。誘電体層218は、底面224とは反対側の上面225を有してもよい。誘電体層218の上面225は、基板202の底面208と対向してもよい。
第1の薄膜インダクタ226と第2の薄膜インダクタ227とを、少なくとも基板202の厚さ204だけZ方向206に薄膜キャパシタ216から離隔させてもよい。例えば、第1の薄膜インダクタ226と第2の薄膜インダクタ227とは、基板202の上面210の上に形成してもよい。例えば、第1の薄膜インダクタ226と第2の薄膜インダクタ227とは、上面210上に直接形成するか、または、上面210と第1の薄膜インダクタ226および第2の薄膜インダクタ227との間にある、1つまたは複数の中間層上に形成してもよい。基板202の厚さ204は約300マイクロメートルより厚くてもよい。
フィルタ200を実装面に実装するために、接地接触パッド228と、入力接触パッド230と、出力接触パッド232とが底面234に沿って露出してもよい。
基板202に1つまたは複数のビアを形成してもよい。実施形態によっては、ビアは基板202の内面の上に形成された導電層を含んでもよく、例えば図1Cのビア150を参照しながら上述したようなポリマー組成物を充填してもよい。第1のビア236が、薄膜インダクタ226の第1の端部を入力接触パッド230に電気的に接続してもよい。第2のビア238が、薄膜インダクタ226を薄膜キャパシタ216の第1の電極に電気的に接続してもよい。第3のビア240が、第2のインダクタ227を薄膜キャパシタ216の第1の電極220に接続してもよい。第4のビア242を、第2のインダクタ227と出力接触パッド232との間に接続してもよい。
図3Aに、本開示の態様によるインダクタ302を含むフィルタ300の一部の上面図を示す。図3Bに、図3Aのフィルタの側面図を示す。実施形態によっては、図1Aから図1Cを参照しながら上述したフィルタ100が、インダクタ126に代えて、またはインダクタ126に加えて、インダクタ302を含んでもよい。実施形態によっては、図2Aから図2Cを参照しながら上述したフィルタ200が、インダクタ226、227のうちの一方または両方に代えてインダクタ302を含んでもよく、または追加としてインダクタ302を含んでもよい。
フィルタ300は、誘電体層304を含んでもよい。例えば、誘電体層304は、基板308の底面307とは反対側の、基板308の上面306の上に配置してもよい。誘電体層304は、上面310と、上面310とは反対側の底面とを有してもよい。誘電体層304の底面312は、基板308の上面306と対向してもよい。薄膜インダクタ302は、基板304の上面306の上に形成された第1の導電層314と、誘電体層304
の上面310の上に形成された第2の導電層316と、第1の導電層314を第2の導電層316に接続するビア318とを含んでもよい。
第1の導電層314は、第1のビア320または薄膜フィルタの別のコンポーネントに接続してもよい。第2の導電層316は、第2のビア322または薄膜フィルタの別のコンポーネントに接続してもよい。
様々な表面を、単に便宜上、「上部」および「底部」と言う。コンポーネントは、1つまたは複数の薄膜キャパシタが、コンポーネントの「底部」の代わりに(例えば実装面に対して相対的に)コンポーネントの「上部」上に配置されてもよいことを理解されたい。同様に、コンポーネントは、1つまたは複数の薄膜インダクタが、コンポーネントの「上部」ではなくコンポーネントの「底部」上(例えば実装面の近傍)に配置されるように構成されてもよいことを理解されたい。
図4を参照すると、本開示の態様が、高電力薄膜フィルタを形成する方法400を対象としている。ここでは、概ね、方法400について、図1Aから図3Bを参照して上述した薄膜フィルタ100、200を参照しながら説明する。しかし、開示する方法400は、任意の適切な薄膜フィルタで実装することもできることを理解されたい。さらに、図4では、例示と説明のために特定の順序で行われるステップを示しているが、本明細書で説明する方法は、いかなる特定の順序または配置にも限定されない。本明細書で示されている開示を使用する当業者は、本開示の範囲から逸脱することなく、本明細書で開示する方法の様々なステップを、様々な仕方で省略、並べ替え、組み合わせ、および/または改変することができることがわかるであろう。
方法400は、(402)で、上面と底面との間のZ方向の基板厚さを有する基板を設けることを含んでもよい。Z方向は、例えば図1Aから図3Bのフィルタ100、200を参照しながら上述したように、X-Y面に対して垂直な方向である。
方法400は、(404)で、例えば図1Aから図2Cのフィルタ100、200を参照しながら上述したように底面の上に薄膜キャパシタを付着させることを含んでもよい。
方法400は、(406)で、例えば図1Aから図2Cのフィルタ100、200を参照しながら上述したように、薄膜キャパシタから少なくとも基板の厚さだけ離隔した薄膜インダクタを付着させることを含んでもよい。
方法は、(408)で、例えば図1Aから図2Cのフィルタ100、200を参照しながら上述したように、基板に1つまたは風数のビアを形成し、薄膜キャパシタと薄膜インダクタとを電気的に接続することを含んでもよい。ビアは、例えば上述したようなポリマー組成物を含んでもよい。
II.シミュレーションデータ
図5に、本開示の態様によるフィルタの挿入損失(S2,1)とリターン損失(S1,1)のシミュレーションデータを示す。このシミュレーションデータは、約400MHzのローパス周波数より上で低い挿入損失(S2,1)を示している。実施形態によっては、ローパス周波数は、約100MHzから約5GHzまでの範囲であってもよい。より詳細には、挿入損失(S2,1)は、約565MHzから約3GHzの周波数で約-20dB未満の場合がある。挿入損失(S2,1)は、約565MHzから約2.4GHzの周波数で約-35dB未満の場合がある。
挿入損失は、約400MHzのローパス周波数未満の周波数でゼロに近くなる場合がある。例えば、挿入損失は、0MHzから約400MHzまでの範囲の周波数で約-1dBより大きい場合がある。
III.試験
A.応答特性
挿入損失、リターン損失およびその他の応答特性の試験を、信号源信号発生器(例えば1306ケースレー2400シリーズ電源測定ユニット(SMU)、例えばケースレー2410-C SMU)を使用して行ってもよい。例えば、信号源信号発生器を使用して、フィルタの入力ポートに入力信号を印加し、フィルタの出力ポートで出力信号を測定してもよい。
フィルタを、本開示の態様により製作した。図6に、実験により得られたこのフィルタの挿入損失とリターン損失とを示す。図5に示すように、試験データは約400MHzのローパス周波数より上で低い挿入損失(S2,1)を示している。より詳細には、挿入損失(S2,1)は、約510MHzから約3GHzの周波数で約-20dB未満の場合がある。挿入損失(S2,1)は、約510MHzから約2.4GHzの周波数で約-30dB未満の場合がある。挿入損失(S2,1)は、約510MHzから約2.4GHzの周波数で約-35dB未満の場合がある。
挿入損失は、約400MHzのローパス周波数未満の周波数でゼロに近い場合がある。例えば、挿入損失は、0MHzから約400MHzの範囲の周波数で約-1dBより大きい場合がある。
B.電源容量
図7に、本開示の態様によるフィルタの電源容量データを示す。フィルタは、2816のEIAケースサイズを有していた。信号源信号発生器(例えば1306ケースレー2400シリーズ電源測定ユニット(SMU)、例えばケースレー2410-C SMU)を使用して、0VのDCバイアス電圧を有する500MHzの正弦波周波数を有する試験信号をフィルタに印加した。約23℃の環境で、フィルタアセンブリが、各定常電力レベルで定常温度に達するまで試験信号の電力レベルを徐々に増大させた。40Wの定常電力レベルに達するまでこのプロセスを繰り返した。赤外線温度計を使用して各定常温度を測定した。
フィルタの電力容量は、フィルタが約75℃の定常温度を有する電力レベルと定義される。下記の表に、被検フィルタの電力容量と、面積電力容量と、体積電力容量とを示す。
Figure 2023012494000002
本発明の思想および範囲から逸脱することなく、本発明の上記およびその他の修正および変形が、当業者によって実施可能である。さらに、様々な実施形態の態様の全体または一部の両方を入れ替えてもよいことを理解されたい。また、当業者は、以上の説明が例示に過ぎず、添付の特許請求の範囲にさらに記載されている本発明を限定することを意図していないことがわかるであろう。

Claims (23)

  1. 高電力薄膜フィルタであって、
    第1の表面と、前記第1の表面とはZ方向で反対側の第2の表面とを有する基板と、
    前記第1の表面の上に形成された薄膜キャパシタと、
    前記薄膜キャパシタから少なくとも前記基板によって前記Z方向に離隔した薄膜インダクタと、
    前記基板に形成され、前記薄膜キャパシタと前記薄膜インダクタとを電気的に接続するビアであって、ポリマー組成物を含むビアと、を含む高電力薄膜フィルタ。
  2. 前記ビアは、前記基板の内面の上に形成された導電層を含み、前記導電層は前記基板の前記第1の表面から前記第2の表面まで前記基板を貫通して延びている、請求項1に記載のフィルタ。
  3. 前記ビアは、前記Z方向に対して垂直なX-Y面におけるビア幅を有し、前記基板は前記Z方向の基板厚さを有し、前記ビア幅に対する前記基板厚さの比は約7未満である、請求項1に記載のフィルタ。
  4. 前記基板の前記Z方向の基板厚さは、約300マイクロメートルより厚い、請求項1に記載のフィルタ。
  5. 前記ビア幅は約100マイクロメートルより大きい、請求項1に記載のフィルタ。
  6. 前記ポリマー組成物はエポキシを含む、請求項1に記載のフィルタ。
  7. 前記ポリマー組成物はアルミナ粒子を含む、請求項1に記載のフィルタ。
  8. 前記ポリマー組成物は、導電性粒子を含む、請求項1に記載のフィルタ。
  9. 前記基板はサファイヤを含む、請求項1に記載のフィルタ。
  10. 前記薄膜インダクタは、前記Z方向に対して垂直なX-Y面における幅を有する導電層を含み、前記導電層の幅は約40マイクロメートルより大きい、請求項1に記載のフィルタ。
  11. 前記薄膜インダクタは、約10マイクロメートルより厚い前記Z方向の厚さを有する導電層を含む、請求項1に記載のフィルタ。
  12. 前記薄膜インダクタは、約200マイクロメートルより大きい単一ループ直径を有するコイルを形成する導電層を含む、請求項1に記載のフィルタ。
  13. 前記フィルタを実装面に実装するための、前記フィルタの底面に沿って露出した複数の接触パッドをさらに含む、請求項1に記載のフィルタ。
  14. 前記フィルタは、約15Wより大きい電力容量を有する、請求項1に記載のフィルタ。
  15. 前記フィルタは、約0.6W/mmより大きい面積電力容量を有する、請求項1に記載のフィルタ。
  16. 前記フィルタは長さと幅とを有し、前記長さは前記幅より長く、前記長さは約14mm
    未満である、請求項1に記載のフィルタ。
  17. 前記基板の前記第1の表面の上に配置された誘電体層をさらに含み、前記誘電体層は第1の表面と第2の表面とを含み、前記誘電体層の前記第2の表面は前記基板の前記第1の表面に対向し、前記薄膜キャパシタは、前記基板の前記第1の表面の上に形成された第1の電極と、前記誘電体層の前記第1の表面の上に形成された第2の電極とを含む、請求項1に記載のフィルタ。
  18. 前記基板の前記第2の表面の上に配置された誘電体層をさらに含み、前記誘電体層は第1の表面と第2の表面とを有し、前記誘電体層の前記第2の表面は前記基板の前記第2の表面に対向し、前記薄膜インダクタは、前記基板の前記第1の表面の上に形成された第1の導電層と、前記誘電体層の前記第2の表面の上に形成された第2の導電層と、前記第1の導電層を前記第2の導電層に接続するビアとを含む、請求項17に記載のフィルタ。
  19. 前記薄膜インダクタは、前記基板の前記第2の表面の上に形成されている、請求項1に記載のフィルタ。
  20. 高電力薄膜フィルタであって、
    第1の表面と、前記第1の表面とはZ方向で反対側の第2の表面とを有する基板と、
    前記第1の表面の上に形成された薄膜キャパシタと、
    前記薄膜キャパシタから少なくとも前記基板によって離隔した薄膜インダクタとを含み、
    前記高電力薄膜フィルタは約0.5W/mmより大きい面積電力容量を有する、高電力薄膜フィルタ。
  21. 前記フィルタは、約15Wより大きい電力容量を有する、請求項20に記載のフィルタ。
  22. 前記フィルタは、約0.5W/mmより大きい面積電力容量を有する、請求項20に記載のフィルタ。
  23. 高電力薄膜フィルタを形成する方法であって、
    第1の表面と、前記第1の表面とはZ方向で反対側の第2の表面とを有する基板を設けるステップと、
    前記第1の表面の上に薄膜キャパシタを付着させるステップと、
    前記薄膜キャパシタから少なくとも前記基板によって離隔した薄膜インダクタを付着させるステップと、
    前記薄膜キャパシタと前記薄膜インダクタとを電気的に接続するビアであって、ポリマー組成物を含むビアを前記基板に形成するステップとを含む、方法。
JP2022170412A 2019-03-12 2022-10-25 高電力両面薄膜フィルタ Active JP7534369B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962817140P 2019-03-12 2019-03-12
US62/817,140 2019-03-12
US201962819821P 2019-03-18 2019-03-18
US62/819,821 2019-03-18
JP2021554566A JP7382417B2 (ja) 2019-03-12 2020-03-04 高電力両面薄膜フィルタ
PCT/US2020/020968 WO2020185462A1 (en) 2019-03-12 2020-03-04 High power, double-sided thin film filter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021554566A Division JP7382417B2 (ja) 2019-03-12 2020-03-04 高電力両面薄膜フィルタ

Publications (2)

Publication Number Publication Date
JP2023012494A true JP2023012494A (ja) 2023-01-25
JP7534369B2 JP7534369B2 (ja) 2024-08-14

Family

ID=72423054

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021554566A Active JP7382417B2 (ja) 2019-03-12 2020-03-04 高電力両面薄膜フィルタ
JP2022170412A Active JP7534369B2 (ja) 2019-03-12 2022-10-25 高電力両面薄膜フィルタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021554566A Active JP7382417B2 (ja) 2019-03-12 2020-03-04 高電力両面薄膜フィルタ

Country Status (8)

Country Link
US (2) US11108368B2 (ja)
JP (2) JP7382417B2 (ja)
KR (2) KR20230169423A (ja)
CN (1) CN113557664B (ja)
DE (1) DE112020001192B4 (ja)
IL (1) IL286158B (ja)
TW (1) TWI810439B (ja)
WO (1) WO2020185462A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113557664B (zh) * 2019-03-12 2022-08-16 京瓷Avx元器件公司 高功率双面薄膜滤波器
US11716066B2 (en) * 2020-12-16 2023-08-01 KYOCERA AVX Components Corporation Compact, high-power thin-film filter
US20230260935A1 (en) * 2022-02-16 2023-08-17 Nxp Usa, Inc. Transistor with integrated passive components

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155058A (ja) * 1997-08-06 1999-02-26 Murata Mfg Co Ltd 積層セラミック複合部品
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
JP2004289760A (ja) * 2003-01-29 2004-10-14 Kyocera Corp ローパスフィルタ内蔵配線基板
JP2005340577A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 多層プリント基板
JP2007317838A (ja) * 2006-05-25 2007-12-06 Sanyo Electric Co Ltd 回路装置および表面実装コイル
JP2009232257A (ja) * 2008-03-24 2009-10-08 Panasonic Corp 電子回路基板、電子回路装置およびこれを用いた電力線通信装置
WO2010047228A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 配線基板およびその製造方法
US20110019381A1 (en) * 2008-03-24 2011-01-27 Panasonic Corporation Electronic circuit board and power line communication apparatus using it
CN104601133A (zh) * 2013-10-30 2015-05-06 株式会社村田制作所 电子元器件
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法
WO2016013659A1 (ja) * 2014-07-25 2016-01-28 株式会社村田製作所 バンドパスフィルタおよびフィルタモジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124235B2 (en) 2011-09-30 2015-09-01 Verizon Patent And Licensing Inc. Media content management and presentation systems and methods
TWI484607B (zh) * 2013-01-11 2015-05-11 Xintec Inc 封裝結構及其製作方法
EP2772939B1 (en) * 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
KR102240456B1 (ko) 2014-07-30 2021-04-15 에스케이하이닉스 주식회사 광학적 관통 비아를 가지는 반도체 소자
WO2016094140A1 (en) * 2014-12-10 2016-06-16 Suzhou Qing Xin Fang Electronics Technology Co., Ltd. Methods and devices of laminated integrations of semiconductor chips, magnetics, and capacitance
US9572261B2 (en) 2015-03-25 2017-02-14 Texas Instruments Incorporated Conductive through-polymer vias for capacitative structures integrated with packaged semiconductor chips
US10432152B2 (en) * 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
WO2017057422A1 (ja) 2015-10-02 2017-04-06 株式会社村田製作所 薄膜型lc部品およびその実装構造
JP6547707B2 (ja) 2016-07-29 2019-07-24 株式会社村田製作所 積層フィルタ
JP6677352B2 (ja) * 2017-06-19 2020-04-08 株式会社村田製作所 Lcフィルタ
CN113557664B (zh) * 2019-03-12 2022-08-16 京瓷Avx元器件公司 高功率双面薄膜滤波器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155058A (ja) * 1997-08-06 1999-02-26 Murata Mfg Co Ltd 積層セラミック複合部品
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
JP2004289760A (ja) * 2003-01-29 2004-10-14 Kyocera Corp ローパスフィルタ内蔵配線基板
JP2005340577A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 多層プリント基板
JP2007317838A (ja) * 2006-05-25 2007-12-06 Sanyo Electric Co Ltd 回路装置および表面実装コイル
CN101982027A (zh) * 2008-03-24 2011-02-23 松下电器产业株式会社 电子电路板以及使用其的电力线通信装置
JP2009232257A (ja) * 2008-03-24 2009-10-08 Panasonic Corp 電子回路基板、電子回路装置およびこれを用いた電力線通信装置
US20110019381A1 (en) * 2008-03-24 2011-01-27 Panasonic Corporation Electronic circuit board and power line communication apparatus using it
WO2010047228A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 配線基板およびその製造方法
CN104601133A (zh) * 2013-10-30 2015-05-06 株式会社村田制作所 电子元器件
JP2015111799A (ja) * 2013-10-30 2015-06-18 株式会社村田製作所 電子部品
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法
WO2016013659A1 (ja) * 2014-07-25 2016-01-28 株式会社村田製作所 バンドパスフィルタおよびフィルタモジュール

Also Published As

Publication number Publication date
CN113557664B (zh) 2022-08-16
US20220014163A1 (en) 2022-01-13
US20200295727A1 (en) 2020-09-17
JP7534369B2 (ja) 2024-08-14
KR20210127261A (ko) 2021-10-21
JP7382417B2 (ja) 2023-11-16
TWI810439B (zh) 2023-08-01
DE112020001192B4 (de) 2024-08-29
IL286158A (en) 2021-10-31
JP2022522035A (ja) 2022-04-13
US12034425B2 (en) 2024-07-09
TW202110085A (zh) 2021-03-01
CN113557664A (zh) 2021-10-26
IL286158B (en) 2022-03-01
WO2020185462A1 (en) 2020-09-17
KR20230169423A (ko) 2023-12-15
US11108368B2 (en) 2021-08-31
DE112020001192T5 (de) 2021-11-18

Similar Documents

Publication Publication Date Title
JP7534369B2 (ja) 高電力両面薄膜フィルタ
US6208501B1 (en) Standing axial-leaded surface mount capacitor
US20080197940A1 (en) Method of making an orientation-insensitive ultra-wideband coupling capacitor
US20230298815A1 (en) Component Array Including One Or More Heat Sink Layers
JP2022525314A (ja) 広帯域性能を有するコンパクトな薄膜表面実装可能結合器
US20240250113A1 (en) High Frequency And High Power Thin-Film Component
KR20150041490A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US12058845B2 (en) High power surface mount filter
US20220418081A1 (en) Embeddable Electrically Insulating Thermal Connector and Circuit Board Including the Same
US20230071682A1 (en) High Frequency And High Power Thin Film Component
JPH11225035A (ja) Lcフィルタ
WO2006035511A1 (ja) チップ素子
KR20120050289A (ko) 캐패시터 내장형 인쇄회로기판
JP2004241944A (ja) 非可逆回路素子、非可逆回路素子の実装構造および通信装置
KR20210038085A (ko) 전자 부품
JP2002164662A (ja) 多層配線基板
JP2006156552A (ja) Lc複合部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240801

R150 Certificate of patent or registration of utility model

Ref document number: 7534369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150