JP2002111318A - 差動減衰器 - Google Patents
差動減衰器Info
- Publication number
- JP2002111318A JP2002111318A JP2001240706A JP2001240706A JP2002111318A JP 2002111318 A JP2002111318 A JP 2002111318A JP 2001240706 A JP2001240706 A JP 2001240706A JP 2001240706 A JP2001240706 A JP 2001240706A JP 2002111318 A JP2002111318 A JP 2002111318A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- conductive
- differential
- coupled
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Networks Using Active Elements (AREA)
Abstract
リミング範囲を改善すると共に、応答及び同相抑圧比を
改善する。 【解決手段】 低温焼成セラミック材料の第1及び第2
誘電体層50、68を積層にする。第1誘電体層の上下に導
電要素66、72を設けて入力コンデンサを形成し、導電要
素84、102で分流コンデンサを形成する。入力抵抗器及
び分流抵抗器は、誘電体層50の上面に設ける。IC54が
発生する熱は、導電要素102、熱導伝性ビア104、熱導伝
性パターン106を介してヒートシンク108に伝わる。
Description
器に関し、特に、二重の用途の埋め込み層を有する低温
焼成セラミック基板上に形成された高速差動減衰器に関
する。
応用の基板を形成している。ハイブリッド電子回路に利
用される一般的な材料の1つは、アルミナ・セラミック
材料であり、基板の上面には、従来の厚膜抵抗器又は薄
膜抵抗器や金属被覆が形成される。アルミナ・セラミッ
ク基板の利点は、熱導伝性であり、基板上に取り付けら
れた集積回路が発生する熱を散逸させるのを助ける。
に用いる典型的な高速差動減衰器回路は、近接されて配
置された第1及び第2の並列抵抗・コンデンサ分圧回路
網を具えている。分圧回路網の各々の入力ノードは、被
測定装置からの差動入力信号の1つを受け、これら分圧
回路網の各々の中央分岐出力ノードは、差動緩衝増幅器
に結合されている。各分圧回路網の他の端部は、電気的
な接地に結合されている。集積され、レーザ・トリミン
グ可能なコンデンサ及び抵抗器を有するモノリシック基
板から、減衰器回路の全体を構成するのが望ましい。こ
れにより、回路のサイズを小さくでき、減衰器対の隣同
士のマッチングを改善できる。広帯域及び小さなサイズ
を維持するには、アクティブ差動入力緩衝集積回路(I
C)が、減衰器の直ぐ隣で基板に取り付けられ、ワイヤ
・ボンド又は他の手段により減衰器に電気的に接続され
る。プローブ及び類似の回路において、基板は、通常、
金属管、又は、いくつかの他の形式の電気シールドに対
して完全に又は部分的にその内側に又はその近傍に配置
される。
器の組み立てに用いる際、このアルミナ・セラミック基
板には多くの欠点がある。アルミナ・セラミック基板
は、典型的には、従来の薄膜又は厚膜の抵抗器や金属被
覆を有する材料の比較的厚い断片であり、内部層がな
い。トリミング可能な分路コンデンサは、材料の都合
上、適切な厚さでなければならない誘電体層として基板
全体を用いて形成する。コンデンサの周辺(フリンジン
グ)のために、かかるコンデンサのトリミングの範囲
は、そのコンデンサ全体と比較して小さい。これによ
り、容量が希望よりも大きくなり、良好な生産に対して
必要とするよりもトリミング範囲が少なくなる。誘電体
としての全基板を用いて入力コンデンサを設計すること
は困難である。これは、コンデンサが組み立ての変化に
微妙なためであり、各減衰器の脚部における複数のコン
デンサをマッチングさせることが困難である。たとえ、
この点が克服できても、フリンジングによる基板の厚さ
及び誘電率の変化によって、直列コンデンサと分岐コン
デンサとの比が依然影響される。一層典型的な場合に
は、入力コンデンサを、アドオン表面実装部品の如き他
の手段や、他の層(厚膜クロスオーバー誘電体など)を
用いて形成する。この場合、コンデンサ比に、固有の追
従が存在しない。
用いる他の欠点は、減衰器の同相抑圧比(CMRR)が
劣化することである。アルミナ・セラミック基板上に設
けた減衰器の大形で大容量のフリンジングにより、外側
の管、入力ピン又は他の機械的な構造に対する基板の位
置のわずかな変化により、交流CMRRが劣化する。高
い直流入力インピーダンスに必要な比較的大型で高い値
の抵抗器と、差動減衰器の正側及び負側の間に結合され
たコンデンサとにより、周波数応答が悪くなり、差動応
答及びCMRRの両方を劣化させる。この周波数応答が
悪くなる現象は、標準のトリミング可能なコンデンサ又
は抵抗器では補償できず、CMRRに固有の限界が生じ
る。
w Temperature Co-fired Ceramic)材料を用いて、電子
応用のための誘電体基板も形成されている。LTCC材
料の利点は、抵抗、コンデンサ、インダクタ、変圧器な
どの埋め込み材料を基板内に形成できることである。ア
メリカ合衆国特許第5604673号は、電力変換用の
低温焼成セラミック基板を開示している。この低温焼成
セラミック基板は、多くの層を有し、種々の金属化導体
をこの基板の外側面に有すると共に、種々の基板内側層
も有する。集積回路が配置される空洞を形成する際、こ
の空洞の直下の基板内に形成される熱ビア(通路)を有
する場合と有さない場合とがある。ヒートシンクは、基
板の下部に位置決めされ、この基板は、熱ビアと一致し
て、基板上に形成された電子回路用の熱管理を行う。代
わりに、集積回路素子を基板の上面に配置して、熱ビア
を集積回路位置の真下に形成してもよい。ヒートシンク
を受ける基板の対向側から、基板に空洞を形成する。熱
管理のために、集積回路素子の下の熱ビアとヒートシン
クが一致する。さらに別の従来例では、例えば、アメリ
カ合衆国特許第5386339号に記載のように、基板
内に形成された穴に配置された高熱導伝性LTCCテー
プを用いて、低温焼成セラミック基板内の本来の位置に
ヒートシンクを形成している。
ト及び受動素子は、特定の回路設計の要求に応じて、低
温焼成セラミック基板に形成されている。例えば、コン
デンサは、2個の平行な導電プレート構造体を配置する
ことにより形成できる。なお、これらプレート構造体
は、互いに隣接しており、低温焼成セラミック層が間に
入って分離されている。導電ビアを用いて、これらプレ
ートを、基板内の他の埋め込みコンポーネント上の基板
の表面上のコンポーネントに接続できる。
切な電圧を集積回路素子に供給する際に、その素子が発
生した熱の管理を行わなければならないことである。一
般的に、表面実装集積回路素子の底面は、電圧入力リー
ドとして作用する。従来技術では、ヒートシンク及びビ
アを介して、このリードを接地電位に結合している。し
かし、差動入力プローブ用の高速差動減衰器のアプリケ
ーションにおいては、差動緩衝増幅器の底部の電圧入力
リードは、負電圧源の如きある電圧レベルに設定される
一方、ヒートシンクを接地電位に設定する必要がある。
ヒートシンクを集積回路素子の底部の電位に結合するに
は、この電位をプローブの表面に配置する。
らして減衰器のコンデンサのトリミング範囲を改善する
と共に、応答及び同相抑圧比を改善する誘電体基板を用
いて高速差動減衰器の設計が必要とされている。この減
衰器の設計は、基板の厚さ及び誘電率の変動や、電気シ
ールドや他の機械的構造に対する基板の位置決めに対し
て、減衰器が敏感でないようにしなければならない。さ
らに、差動緩衝増幅器の底面の電圧入力リードが非接地
電位の電圧源に結合できると共に、IC素子が発生する
熱に対する熱管理を行えるLTCC基板構造体を用いた
減衰器の設計が必要とされている。かかる設計には、基
板の大きさ全体に対して与える影響が最小でなければな
らない。また、この減衰器の設計は、配置、基板構造体
の上及びその中に形成された種々のコンポーネントとの
接続に柔軟性がなければならない。さらに、熱管理構造
体の要素をコンポーネント構造体と組み合わせて、基板
の大きさを最小に維持する必要がある。
を減らしてコンデンサのトリミング範囲を改善できると
共に、応答及び同相抑圧比も改善でき、基板の厚さ及び
誘電率の変動及び電気シールドや他の機械的構造に対す
る基板の位置決めに対して減衰器が敏感ではなく、差動
緩衝増幅器の底面の電圧入力リードを非接地電位の電圧
源に結合でき、IC素子が発生する熱の管理を行え、基
板の大きさ全体に対して与える影響が最小で、配置、基
板構造体の上及びその中に形成された種々のコンポーネ
ントとの接続に柔軟性があり、熱管理構造体の要素をコ
ンポーネント構造体と組み合わせて基板の大きさを最小
にできる差動減衰器を提供するものである。
衰器は、夫々が上面及び底面を有する第1及び第2誘電
体層(50、68)を有する低温焼成セラミック基板上
に形成されている。第1誘電体層(50)の上面には、
電位リード(52)が形成され、集積回路素子(54)
を受ける。この集積回路素子の底面は、この集積回路素
子用の電圧入力リードである。第1及び第2の並列抵抗
・コンデンサ分圧回路網(12、14)は、基板の一部
として形成されており、分圧回路網の各々は、第1及び
第2の並列抵抗器(16、24/20、28)及び並列
コンデンサ(18、26/22、30)を有する。各分
圧回路網(12、14)は、入力ノード(32、34)
と中央分岐出力ノード(38、40)とを有し、各入力
ノードは、入力信号を受けるように結合されており、各
出力ノードは、集積回路素子(36、54)の入力端に
結合されている。さらに、各分圧回路網は、第1及び第
2導電要素(64、82/66、84)を有し、これら
導電要素は、第1及び第2コンデンサ用の第1容量プレ
ートとして機能し、第1誘電体層の上面に形成されてい
る。第3導電要素(70/72)は、第1及び第2誘電
体層の間で、各分圧回路網の第1導電要素の下に配置さ
れ、第1コンデンサ用の他の容量プレートとして機能す
る。第1及び第2導電要素は、電気的導電体(78/8
0)により互いに電気的に結合されているか、又は、単
一のプレート要素である。第4導電要素(102)は、
第1及び第2誘電体層の間で、分圧回路網の第2導電要
素及び電位リードの下に配置されており、分圧回路網の
第2コンデンサの他の容量プレートとして機能すると共
に、ヒートシンク層としても機能する。第1及び第2導
電性ビア(74、76)は、分圧回路網の入力ノードに
夫々結合されると共に、第3導電要素の各々にも結合さ
れる。少なくとも1個の第1熱導伝性ビア(104/1
10)は、第2誘電体層の上面及び底面の間で電位リー
ドの下に形成され、誘電体層間に配置された第4誘電体
要素に熱的に結合される。
衰器は、電位リードの下で、配列パターンに形成された
複数の熱導伝性ビア(104)を具えている。ヒートシ
ンク(108)は、第2誘電体層の底面近傍に配置され
ており、単一又は複数の熱導伝性ビアに熱的に結合され
ている。本発明の好適実施例において、導電パターン
(106)が第2誘電体層の底面に形成されており、こ
の導電パターンが単一又は複数の熱導伝性ビアに熱的に
結合する。ヒートシンク(108)を第2誘電体層の底
面の近傍に配置し、導電パターン(106)に熱的に結
合する。単一又は複数の熱導伝性ビアは、好ましくは、
筒状に形成され、金などの高い熱導電材料が充填された
ボアで形成されている。単一又は複数の熱導伝性ビア
は、電気的導電性であることが好ましい。
プロセスを用いて、第1誘電体層の上面に形成された抵
抗器を有する。第1及び第2誘電体層の間に配置された
第4導電要素(102)は、接地電位に結合され、分圧
回路網の各々に対して接地ノードを与える。電位リード
(52)は、負電位に結合される。
004インチ(0.1016mm)のレンジであり、第
2誘電体層の厚さは、0.025インチ(0.635m
m)のレンジである。導電要素の厚さは、0.0005
インチ(0.0127mm)のレンジである。配列内の
熱導伝性ビアの各々の直径は、0.010インチ(0.
254mm)のレンジであり、中心から中心の間隔は、
0.020インチ(0.508mm)のレンジである。
付図を参照した以下の説明から明らかになろう。なお、
本明細書での上や底などの相対的な用語は、添付図を基
準にしているが、低温焼成セラミック基板構造体の向き
を変えることにより相対的な用語も変わるので、これら
用語は、特許請求の範囲を含めて絶対的な意味で用いる
ものではない。
衰器10の簡略化した回路図である。この差動減衰器1
0は、第1並列抵抗・コンデンサ分圧回路網12と、第
1並列抵抗・コンデンサ分圧回路網14とを有する。こ
れら分圧回路網12及び14の各々は、並列結合の入力
抵抗器・コンデンサ対16、18及び20、22を夫々
具え、これら入力抵抗器・コンデンサ対は、並列結合の
分路抵抗器・コンデンサ対24、26及び28、30に
夫々直列結合される。入力抵抗器・コンデンサ対16、
18及び20、22の各々は、夫々の入力ノード32及
び34にて差動入力信号の1つを夫々受けると共に、中
央分岐出力ノード38及び40を夫々介して、差動緩衝
増幅器36の差動入力端に信号を供給する。分路抵抗器
・コンデンサ対各々は、電気的接地に結合される。
(LTCC:low temperature co-fired ceramic)基板
上に実現された高速差動減衰器の平面図である。図3
は、図2の線A−A’に沿った側部断面図である。この
図3から判るように、基板構造体は、誘電体LTCC材
料の個別の層で形成された多層構造である。基板構造体
は、好ましくは、デュポン951型LTCC材料を用い
て実施されるが、このデュポン951型LTCC材料に
類似した特性の他のLTCC材料を等価的に本発明に用
いてもよい。基板構造体は、第1誘電体層50を有する
が、この第1誘電体層50の上に、並んだ第1及び第2
並列抵抗・コンデンサ分圧回路網12及び14の一部が
形成される。電位リード52は、分圧回路網12及び1
4に隣接する上面に形成され、集積回路(IC)素子5
4を受ける。好適実施例において、IC素子54は、差
動入力緩衝増幅器であり、その底面に形成された電圧入
力リードを有する。分圧回路網12及び14、並びに関
連した要素は、好ましくは、既知の厚膜プロセスを用い
て形成する。代わりに、既知の薄膜プロセスを用いても
よい。
6及び58は、各差動入力信号を、分圧回路網12及び
14の入力抵抗器16及び20並びに入力コンデンサ1
8及び22の入力側に、入力ノード32及び34として
機能する端子パッド60及び62にて結合する。入力コ
ンデンサ18及び22は、第1誘電体層50の上面に形
成され、コンデンサの一方のプレートとして機能する第
1導電要素64及び66を夫々有する。第1誘電体層5
0及び第2誘電体層68の間に、コンデンサ18及び2
2の他のプレートとして機能する第3導電要素70及び
72を夫々設ける。各分圧回路網に対して2個が示され
ている導電ビア74及び76は、第1誘電体層50内に
形成されて、入力信号をコンデンサ18及び22の各プ
レートに夫々供給する。第1誘電体層50の上面の入力
コンデンサ18及び22の第1導電要素64及び66の
各々は、導体78及び80を介して、第2導電要素82
及び84の各々に夫々電気的に結合される。これら第2
導電要素82及び84は、分路コンデンサ26及び30
の一方のプレートとして夫々機能する。
能する端子パッド86及び88の各々は、分路抵抗器2
4及び28の一端を、第2導電要素82及び84並びに
入力抵抗器16及び20に夫々結合する。分路抵抗器2
4及び28は、接地導体又は埋め込みビア(図示せず)
を介して接地に結合される。代わりに、分路抵抗器24
及び28の接地側を非接地として、差動緩衝増幅器IC
54に入力として結合してもよい。分路コンデンサ26
及び30の第2導電要素82及び84は、出力パッド9
0及び92に夫々結合される。ワイヤ・ボンド94及び
96は、中央分岐出力ノード38及び40を、差動緩衝
増幅器IC54の入力パッド98及び100に結合す
る。代わりに、導電要素64及び82並びに導体78
と、導電要素66及び84並びに導体80とを、単一の
レーザ・トリミング可能な導電要素として形成してもよ
い。第4導電要素102は、第1誘電体層50及び第2
誘電体層68の間で、導電要素82及び84並びに電位
リード52の下に配置される。第4導電要素102は、
分路コンデンサ26及び30用の他のプレートとして機
能すると共に、IC54が発生する熱に対して熱管理を
行う熱伝達層としても機能する。
ア104のマトリクスは、第2誘電体層68の上面及び
底面の間で、電位リード52の下に形成される。これら
ビア104は、第4導電要素102と、第2誘電体層6
8の底面の熱導伝性パターン106とに熱的に結合して
いる。ヒートシンク108は、第2誘電体層68の底面
近傍に設けられ、熱導伝性パターン106に熱的に結合
される。ビア104は、好ましくは、第2誘電体層68
内に形成された筒状のボアであり、これらボアの直径
は、0.010インチ(0.254mm)のレンジであ
り、中心から中心の間隔は、0.020インチ(0.5
08mm)のレンジである。これらビア104は、好ま
しくは、金の如く熱導電性の高い材料が充填されてい
る。さらに、ビア104、熱導伝性パターン106、及
びヒートシンク108は、好ましくは、導電性である。
厚膜被覆(ディポジット)要素は、好ましくは、0.0
005インチ(0.0127mm)のレンジである。第
1誘電体層50の厚さは、0.004インチ(0.10
16mm)のレンジであり、第2誘電体層68の厚さ
は、0.025インチ(0.635mm)のレンジであ
る。第1誘電体層50の厚さは、誘電体層材料の熱特性
の関数である。第1誘電体層50の厚さは、IC素子5
4からの熱を熱伝達層(導電要素)102に伝達するの
に充分な厚さでなければならない。
衰器内での容量比に対する精密なマッチングや、広範囲
のトリミングが行える。これは、個別の容量値よりも一
層重要である。良好なマッチングを行うには、同じ薄い
誘電体層及び導電層から、各抵抗・コンデンサ分圧回路
網にコンデンサを形成する。これとは反対に、従来設計
の入力コンデンサは、厚膜クロスオーバー誘電体を用い
て、モノリシック基板の上面の上に形成され、従来設計
の分路コンデンサは、誘電体層としてのモノリシック基
板の厚さを用いて形成した。さらに、分圧回路網におけ
るコンデンサを形成するのに用いた薄い誘電体層は、容
量フリンジングを低下させて、優れた同相抑圧比と、全
体の容量に対する大きなトリミング範囲とを達成する。
の差動減衰器の他の実施例の側部断面図である。図4の
素子の内、図2及び図3と同じ素子は、同じ参照番号で
示す。導電要素の互いの相対位置と、第1及び第2誘電
体層50及び68の相対配置とは、上述と同じである。
さらに、誘電体層50及び68並びに導電要素の各々の
厚さも、上述と同じである。この実施例では、誘電体層
68の上面及び底面の間に配置された単一の熱導伝性ビ
ア110を有する。上述の実施例のように、ビア110
は、好ましくは、金の如き熱導伝性の高い材料から形成
されており、電気的にも導電性である。ビア110は、
第4導電要素102及びヒートシンク108に熱的に結
合されている。ヒートシンク108は、熱導伝性パター
ン106を間に挟むことなく、誘電体層68の底部に直
接的に取り付けられている。ビア110は、電気的に非
導電性の材料で形成するが、この場合、第4導電要素1
02が、基板の接地接続を介して接地に結合される。ヒ
ートシンク108は、接地に別に結合される。
10は、2個のLTCC誘電体層を用い、第1誘電体層
50の上面が基板の上面である。高速差動減衰器をLT
CC基板内に等価的に用いて、第1及び第2誘電体層5
0及び68をLTCC誘電体層のより大きな積み重ねの
中に配置してもよい。この場合の構成において、LTC
C基板は、その中に形成された空洞を有しており、集積
回路素子54を受ける。電位リード52が空洞の内部平
面上に露出しており、コンデンサ18、22、24及び
28の第1及び第2導電要素を、オーバーレイの誘電体
層の下に埋め込む。コンデンサの第3及び第4導電要素
は、第1及び第2誘電体層50及び68の間に配置され
る。第2誘電体層68は、LTCC材料の多数の個別層
から形成してもよく、抵抗器、コンデンサ、インダクタ
及び変成器の如き受動電気要素が、これら層の間に形成
され、単一又は複数の熱導伝性ビアがこれら層を介して
形成できる。
実現された高速差動減衰器について説明した。この差動
減衰器は、第2誘電体層の上の薄い誘電体層を用いて、
減衰器の抵抗・コンデンサ分圧回路網のコンデンサを形
成すると共に、基板上の素子が発生した熱を熱管理する
ための熱伝達層を設ける。熱導伝性ビアは、熱伝達層に
熱的に結合された第2誘電体層の上面及び底面の間に形
成されている。ヒートシンクは、第2誘電体層の底面近
傍に配置され、ビアに熱的に結合される。本発明の好適
実施例において、ビア及びヒートシンクも導電性であ
る。
の上述の実施例の細部において種々の変形変更が可能な
ことが当業者には理解できよう。本発明の要旨は、特許
請求の範囲に記載されている。
ば、容量フリンジングを減らしてコンデンサのトリミン
グ範囲を改善すると共に、応答及び同相抑圧比を改善で
きる。また、基板の厚さ及び誘電率の変動及び電気シー
ルドや他の機械的構造に対する基板の位置決めに対し
て、減衰器が敏感でなくなる。さらに、差動緩衝増幅器
の底面の電圧入力リードを非接地電位の電圧源に結合で
き、集積回路素子が発生する熱の管理を行える。そし
て、基板の大きさ全体に対して与える影響を最小とし
て、配置、基板構造体の上及びその中に形成される種々
のコンポーネントとの接続に柔軟性ができる。また、熱
管理構造体の要素をコンポーネント構造体と組み合わせ
て、基板の大きさを最小にできる。
図である。
施した高速差動減衰器の平面図である。
施した高速差動減衰器の図2における線A−A’に沿っ
た側部断面図である。
施した高速差動減衰器の図2における線A−A’に沿っ
た別の実施例の側部断面図である。
Claims (11)
- 【請求項1】 夫々が上面及び底面を有する第1及び第
2誘電体層を有する低温焼成セラミック基板と、 上記第1誘電体層の上面の上に形成され、底面が電圧入
力リードである集積回路素子を受ける電位リードと、 上記基板の一部として形成され、各々が第1及び第2抵
抗器並びに第1及び第2コンデンサ、入力ノード及び中
央分岐出力ノードを有し、上記入力ノードの各々が入力
信号を受け、上記出力ノードの各々が上記集積回路素子
の入力端に結合された第1及び第2並列抵抗・コンデン
サ分圧回路網とを具え、 該分圧回路網の各々は、上記第1及び第2コンデンサ用
の第1容量プレートとして作用する上記第1誘電体層の
上面に形成された第1及び第2導電要素と、上記第1及
び第2導電要素と電気的に結合される上記第1コンデン
サ用の他の容量プレートとして機能し、上記第1及び第
2誘電体層の間で且つ上記第1導電要素の下に配置され
た第3導電要素を有し、 上記分圧回路網の第2コンデンサの他の容量プレートと
して機能すると共に、熱伝達層として機能し、上記第1
及び第2誘電体層の間であって、上記分圧回路網の第2
導電要素及び上記電位リードの下に配置された第4導電
要素と、 上記分圧回路網の入力ノード、並びに上記第1及び第2
誘電体層の間の上記第3導電要素の各々に夫々結合され
た第1及び第2導電性ビアと、 上記電位リードの下で上記第2誘電体層の上面及び底面
の間に形成され、上記第1及び第2誘電体層の間に配置
された上記第4導電要素に熱的に結合された少なくとも
1個の熱導伝性ビアとを更に具えた差動減衰器。 - 【請求項2】 上記熱導伝性ビアは、金の詰まった筒状
ボアであることを特徴とする請求項1の差動減衰器。 - 【請求項3】 上記第2誘電体層の底面に隣接して配置
され、上記熱導伝性ビアに熱的に結合されたヒートシン
クを更に具えたことを特徴とする請求項1の差動減衰
器。 - 【請求項4】 上記電位リードの下で上記第2誘電体層
の上面及び底面の間に形成され、上記第1及び第2誘電
体層の間に配置された上記第4導電要素に熱的に結合さ
れた複数の熱導伝性ビアを更に具えたことを特徴とする
請求項1の差動減衰器。 - 【請求項5】 上記分圧回路網の各々の上記抵抗器は、
上記第1誘電体層の上面に形成されたことを特徴とする
請求項1の差動減衰器。 - 【請求項6】 上記分圧回路網の各々は、接地ノードを
更に具えていることを特徴とする請求項1の差動減衰
器。 - 【請求項7】 上記電位リードは、負電位に結合されて
いることを特徴とする請求項1の差動減衰器。 - 【請求項8】 上記第1及び第2誘電体層の間に配置さ
れた上記第4導電要素は、接地電位に結合されることを
特徴とする請求項1の差動減衰器。 - 【請求項9】 上記第1誘電体層の厚さは、0.101
6mmのレンジであることを特徴とする請求項1の差動
減衰器。 - 【請求項10】 上記第2誘電体層の厚さは、0.63
5mmのレンジであることを特徴とする請求項1の差動
減衰器。 - 【請求項11】 上記第1誘電体層の上面の上記電圧リ
ードと、上記第1及び第2誘電体層の間に配置された上
記導電要素との厚さは、0.0127mmのレンジであ
ることを特徴とする請求項1の差動減衰器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/637,173 | 2000-08-11 | ||
US09/637,173 US6373348B1 (en) | 2000-08-11 | 2000-08-11 | High speed differential attenuator using a low temperature co-fired ceramic substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002111318A true JP2002111318A (ja) | 2002-04-12 |
JP3559810B2 JP3559810B2 (ja) | 2004-09-02 |
Family
ID=24554859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001240706A Expired - Fee Related JP3559810B2 (ja) | 2000-08-11 | 2001-08-08 | 差動減衰器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6373348B1 (ja) |
JP (1) | JP3559810B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005345469A (ja) * | 2004-06-01 | 2005-12-15 | Tektronix Inc | 測定プローブ用広帯域入力減衰回路 |
JP2019114903A (ja) * | 2017-12-22 | 2019-07-11 | ローム株式会社 | 増幅回路、半導体装置及びモータドライバ装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002080268A1 (en) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | A substrate for mounting a semiconductor chip |
US6671176B1 (en) * | 2002-06-27 | 2003-12-30 | Eastman Kodak Company | Method of cooling heat-generating electrical components |
US6882537B2 (en) * | 2002-12-23 | 2005-04-19 | Eastman Kodak Company | Electrical assemblage and method for removing heat locally generated therefrom |
US6856126B2 (en) * | 2003-01-21 | 2005-02-15 | Agilent Technologies, Inc. | Differential voltage probe |
DE102004015654A1 (de) * | 2003-04-02 | 2004-10-21 | Luk Lamellen Und Kupplungsbau Beteiligungs Kg | Endstufe zum Ansteuern einer elektrischen Maschine |
US6903621B2 (en) * | 2003-05-20 | 2005-06-07 | Trilithic, Inc. | In-line attenuator |
JP4192786B2 (ja) * | 2004-01-06 | 2008-12-10 | 株式会社日立製作所 | 導電性接着シート及びその製造方法並びに電力変換装置 |
US7286359B2 (en) * | 2004-05-11 | 2007-10-23 | The U.S. Government As Represented By The National Security Agency | Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing |
US7015709B2 (en) * | 2004-05-12 | 2006-03-21 | Delphi Technologies, Inc. | Ultra-broadband differential voltage probes |
CN101627474A (zh) * | 2006-04-20 | 2010-01-13 | Nxp股份有限公司 | 用于led照明应用的、热沉中的电子器件的热隔离 |
TW200806160A (en) * | 2006-07-07 | 2008-01-16 | Integrated Module Technology Inc | High heat conductive substrate and manufacturing method thereof |
DE102006052748A1 (de) * | 2006-08-14 | 2008-04-30 | Rohde & Schwarz Gmbh & Co. Kg | Oszilloskop-Tastkopf |
JP5142119B2 (ja) * | 2006-09-20 | 2013-02-13 | 住友電装株式会社 | 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造 |
US7692467B2 (en) * | 2007-02-03 | 2010-04-06 | Advanced Micro Devices, Inc. | Capacitance for decoupling intermediate level power rails |
DE102007027155A1 (de) * | 2007-04-03 | 2008-10-23 | Rohde & Schwarz Gmbh & Co. Kg | Wellenleiter-System mit differenziellem Wellenleiter |
DE102007038514A1 (de) * | 2007-08-16 | 2009-02-19 | Robert Bosch Gmbh | Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung |
US20100237462A1 (en) * | 2009-03-18 | 2010-09-23 | Benjamin Beker | Package Level Tuning Techniques for Propagation Channels of High-Speed Signals |
EP2894950B1 (en) * | 2013-05-31 | 2020-07-29 | Dialog Semiconductor GmbH | Embedded heat slug to enhance substrate thermal conductivity |
US20160088720A1 (en) * | 2014-09-24 | 2016-03-24 | Hiq Solar, Inc. | Transistor thermal and emi management solution for fast edge rate environment |
US10033346B2 (en) * | 2015-04-20 | 2018-07-24 | Avx Corporation | Wire-bond transmission line RC circuit |
JP6477567B2 (ja) * | 2016-03-30 | 2019-03-06 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
US11393737B2 (en) * | 2017-05-22 | 2022-07-19 | Sony Interactive Entertainment Inc. | Electronic equipment |
US10153208B1 (en) * | 2018-01-09 | 2018-12-11 | Thin Film Technology Corporation | High frequency attenuator |
TWI761634B (zh) * | 2018-11-23 | 2022-04-21 | 亞旭電腦股份有限公司 | 網路分享系統 |
CN115603691B (zh) * | 2022-12-15 | 2023-02-17 | 四川斯艾普电子科技有限公司 | 一种多层厚薄膜集成的数控衰减器及其实现方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
US5218322A (en) | 1992-04-07 | 1993-06-08 | Hughes Aircraft Company | Solid state microwave power amplifier module |
US5386339A (en) | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
US5604673A (en) | 1995-06-07 | 1997-02-18 | Hughes Electronics | Low temperature co-fired ceramic substrates for power converters |
-
2000
- 2000-08-11 US US09/637,173 patent/US6373348B1/en not_active Expired - Lifetime
-
2001
- 2001-08-08 JP JP2001240706A patent/JP3559810B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005345469A (ja) * | 2004-06-01 | 2005-12-15 | Tektronix Inc | 測定プローブ用広帯域入力減衰回路 |
KR101129656B1 (ko) * | 2004-06-01 | 2012-03-28 | 텍트로닉스 인코포레이티드 | 측정 프로브용 광대역폭 감쇠기 입력 회로 |
JP2019114903A (ja) * | 2017-12-22 | 2019-07-11 | ローム株式会社 | 増幅回路、半導体装置及びモータドライバ装置 |
JP7028631B2 (ja) | 2017-12-22 | 2022-03-02 | ローム株式会社 | 増幅回路、半導体装置及びモータドライバ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3559810B2 (ja) | 2004-09-02 |
US6373348B1 (en) | 2002-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3559810B2 (ja) | 差動減衰器 | |
US6477054B1 (en) | Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via | |
KR100591217B1 (ko) | 매립 커패시터를 갖는 기판을 포함하는 전자 조립체 및 그제조 방법 | |
US6462950B1 (en) | Stacked power amplifier module | |
US5132613A (en) | Low inductance side mount decoupling test structure | |
US4982311A (en) | Package for very large scale integrated circuit | |
JPH07501909A (ja) | 多層の3次元構造における電界制御及び安定性強化 | |
JPS58187B2 (ja) | パツケ−ジ・モジユ−ル | |
TW540090B (en) | Bond wire tuning of RF power transistors and amplifiers | |
JP5111815B2 (ja) | 多層構造を持つ埋め込みキャパシタコア | |
KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
TWI287291B (en) | High frequency semiconductor device | |
US7202760B2 (en) | Resistive voltage divider | |
GB2248346A (en) | Multilayer semiconductor circuit module | |
JP2003060107A (ja) | 半導体モジュール | |
JPH11176987A (ja) | 高周波用電力増幅器 | |
US6864760B1 (en) | Delay line with a parallel capacitance for adjusting the delay time | |
JPH11225035A (ja) | Lcフィルタ | |
CN115632621B (zh) | 一种厚薄膜电路基板的功率放大器及其实现方法 | |
TW202110085A (zh) | 高功率雙面薄膜濾波器 | |
KR20210105427A (ko) | 고주파 나선형 터미네이션 | |
JPH0430615A (ja) | ノイズ・フイルタ | |
Elarbi et al. | Efficient implementation of a power amplifier stability circuit in LTCC | |
JP2000183536A (ja) | 機能モジュール及びその製造方法 | |
JPH07106811A (ja) | 高周波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3559810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |