JP2022502863A - 荷電平衡（ｃｂ）トレンチ−金属酸化物半導体−電界効果トランジスタ（ｍｏｓｆｅｔ）デバイスの製作技法 - Google Patents

荷電平衡（ｃｂ）トレンチ−金属酸化物半導体−電界効果トランジスタ（ｍｏｓｆｅｔ）デバイスの製作技法 Download PDF

Info

Publication number
JP2022502863A
JP2022502863A JP2021517680A JP2021517680A JP2022502863A JP 2022502863 A JP2022502863 A JP 2022502863A JP 2021517680 A JP2021517680 A JP 2021517680A JP 2021517680 A JP2021517680 A JP 2021517680A JP 2022502863 A JP2022502863 A JP 2022502863A
Authority
JP
Japan
Prior art keywords
region
layer
trench
conductive type
epi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021517680A
Other languages
English (en)
Other versions
JP7257507B2 (ja
Inventor
アーサー，スティーブン・ダリー
ボロトニコフ，アレクサンドル・ビクトロビッチ
ガンディ，レザ
リリエンフィールド，デビッド・アラン
ロゼー，ピーター・アルメーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2022502863A publication Critical patent/JP2022502863A/ja
Application granted granted Critical
Publication of JP7257507B2 publication Critical patent/JP7257507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

荷電平衡（ＣＢ）トレンチ−金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスは、第１導電型を有する第１エピタキシャル（エピ）層内に定められた荷電平衡（ＣＢ）層を含むことができる。ＣＢ層は、第２導電型を有する荷電平衡（ＣＢ）領域を含むことができる。ＣＢトレンチ−ＭＯＳＦＥＴデバイスは、第２エピ層内に定められ、第１導電型を有するデバイス層を含むことができ、デバイス層はＣＢ層上に配置される。デバイス層は、ソース領域、ベース領域、トレンチ構造、および第２導電型を有しトレンチ構造の底面に配置された防御領域を含むことができる。また、デバイス層は、第２導電型を有する荷電平衡（ＣＢ）バス領域も含むことができる。荷電平衡（ＣＢ）バス領域は、ＣＢ層のＣＢ領域間に延び、ＣＢ領域を、第２導電型を有するデバイス層の少なくとも１つの領域に電気的に結合する。【選択図】図３

Description

[0001] 本明細書において開示する主題は、半導体パワー・デバイスに関し、更に特定すれば、荷電平衡（ＣＢ： charge balance）半導体パワー・デバイスを提供するシステムに関する。
従来技術
[0002] 半導体パワー・デバイスに対して、荷電平衡（ＣＢ）設計は様々な利点を提供する。例えば、ＣＢデバイスは、従前からのユニポーラ・デバイス設計と比較して、単位面積あたり少ない抵抗および少ない導通損失を明確に示す。しかしながら、浮遊ＣＢ領域を利用するＣＢデバイスのスイッチング速度は、半導体材料におけるキャリアの再結合−生成率(recombination-generation rates)に左右される。広バンド・ギャップ材料のような、一部の半導体材料には、再結合−生成率が比較的低いものもあり、スイッチング速度が比較的低くなる原因となるおそれがある。これらの浮遊ＣＢ領域は、スイッチング速度を高めることができるが、浮遊ＣＢ領域が予測できない場合もある。例えば、浮遊ＣＢ領域に関連する電位（例えば、電圧レベル）を判定または測定することが困難な場合があり、その結果、デバイス動作中における不規則性および／または予測不可能が生ずる可能性がある。
[0003] 荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスは、第１導電型を有する第１エピタキシャル（エピ）層内に定められた荷電平衡（ＣＢ）層を含む。ＣＢ層は、第２導電型を有する複数の荷電平衡（ＣＢ）領域を含む。また、ＣＢトレンチ−ＭＯＳデバイスは、ＣＢ層上に配置され第１導電型を有する第２エピ層内に定められたデバイス層も含む。デバイス層は、第１導電型を有し第２エピ層の上面に配置されたソース領域と、第２導電型を有しソース領域の下に配置されたベース領域とを含むことができる。また、デバイス層は、少なくとも部分的に第２エピ層の上面からベース領域よりも下の深さまで達するトレンチ構造も含むことができる。加えて、デバイス層は、第２導電型を有しトレンチ構造の底面に配置された防御領域と、第２導電型を有する荷電平衡（ＣＢ）バス領域とを含むこともできる。荷電平衡（ＣＢ）バス領域は、ＣＢ層のＣＢ領域間を延び、ＣＢ領域を、第２導電型を有するデバイス層の少なくとも１つの領域を電気的に結合する。
[0004] 荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスの製造方法は、荷電平衡（ＣＢ）領域を第１エピ層内に注入することによって、第１導電型を有する第１エピタキシャル（エピ）層から荷電平衡（ＣＢ）層を形成するステップを含むことができる。また、この方法は、ＣＢ層上に配置された第２エピ層からデバイス層を形成するステップと、デバイス層の上方に高エネルギ注入マスクを形成するステップとを含むことができる。また、この方法は、第２導電型を有し、デバイスおよびＣＢ層の一部に貫入する深さを有する荷電平衡（ＣＢ）バス領域を形成するために注入を実行するステップを含むことができ、ＣＢバス領域は、ＣＢ領域を、第２導電型を有するデバイス層の領域に電気的に結合する。
[0005] システムは、荷電平衡（ＣＢ）トレンチ−ＭＯＳＦＥＴデバイスを含むことができる。ＣＢトレンチ−ＭＯＳＦＥＴデバイスは、第１導電型を有する第１エピタキシャル（エピ）層内に定められた荷電平衡（ＣＢ）層を含むことができる。ＣＢ層は、第２導電型を有する２つ以上の荷電平衡（ＣＢ）領域を含むことができる。また、ＣＢトレンチ−ＭＯＳＦＥＴデバイスは、ＣＢ層上に配置された第２エピ層内に定められたデバイス層を含むことができる。また、このシステムは、ＣＢトレンチ−ＭＯＳＦＥＴデバイスを含むアクティブ・エリアと、第２導電型を有しアクティブ・エリアに隣接して配置されたオーバーヘッド・エリアとを含むことができる。また、このシステムは、第２導電型を有する荷電平衡（ＣＢ）バス領域を含むことができる。荷電平衡（ＣＢ）バス領域は、ＣＢ層の複数のＣＢ領域間を延び、複数のＣＢ領域をソース・コンタクトに、第２導電型を有するデバイス層の領域を介して、電気的に結合する。ＣＢバス領域は、アクティブ・エリアおよび／またはオーバーヘッド・エリア内に配置される。
[0006] 本開示のこれらおよびその他の特徴、態様、ならびに利点は、以下の詳細な説明を添付図面を参照しながら読解すれば、一層深く理解されて来るであろう。添付図面において、同様の記号は図面全体を通じて同様の部分を表す。
本手法の実施形態による、ＣＢ領域を含む荷電平衡（ＣＢ）トレンチ−金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスの断面図である。 本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスを複数個含む半導体デバイス・アレイの平面図である。 本手法によるＣＢトレンチ−ＭＯＳＦＥＴデバイスを図２の線３−３に沿って部分的に捉えた斜視断面図である。 本手法の実施形態によるＣＢトレンチ−ＭＯＳＦＥＴデバイスを図２の線４−４に沿って部分的に捉えた追加の斜視断面図である。 本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスの実施形態の斜視断面図である。 本手法の実施形態による、図５のＣＢトレンチ−ＭＯＳＦＥＴデバイスのシミュレーションに関連付けて、第１断面に沿ったドーピング濃度を示すグラフである。 本手法の実施形態による、図５のＣＢトレンチ−ＭＯＳＦＥＴのシミュレーションに関連付けて、第１断面に沿ったドーピング濃度を示すグラフである。 本手法の実施形態による、図５のＣＢトレンチ−ＭＯＳＦＥＴのシミュレーションに関連付けて、第２断面に沿ったドーピング濃度を示すグラフである。 本手法の実施形態による、図５のＣＢトレンチ−ＭＯＳＦＥＴのシミュレーションに関連付けて、第２断面に沿ったドーピング濃度を示すグラフである。 本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスの他の実施形態の斜視断面図である。 本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスの他実施形態の斜視断面図である。 図１０は、本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスの実施形態を使用する半導体パワー・デバイスの形成プロセスの流れ図である。 本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスの他の実施形態の断面図である。 本手法の実施形態による、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイスの他の実施形態の断面図である。
[0021] 以下に、１つ以上の具体的な実施形態について説明する。これらの実施形態について簡潔な説明を行うために、この明細書には実際の実施態様の特徴全ては記載されていない。尚、あらゆる工学または設計プロジェクトにおけると同様、このような実際の実施態様のいずれの開発においても、開発者の具体的な目標を達成するためには、実施態様に特定的な多数の判断を行わなければならず、実施態様毎に異なるシステム関連の制約または業務関連の制約を順守しなければならないことは、認められてしかるべきである。更に、このような開発努力は、複雑で時間がかかることもあるが、他方において、本開示の恩恵を受ける当業者にとっては、設計、製作、および製造といった日常業務であることも認められてしかるべきである。
[0022] 本開示の種々の実施形態のエレメントを導入するとき、「ａ」、「ａｎ」、「ｔｈｅ」、および「ｓａｉｄ」という冠詞は、１つ以上のそのエレメントがあるという意味を表すことを意図している。「備える」(comprising)、「含む」(including)、および「有する」(having)という用語は、包含的であり、列挙されるエレメント以外にも追加のエレメントがあってもよいという意味を表すことを意図している。 更に、以下の論述における数値例はいずれも、限定ではないことを意図しており、したがって、追加の数値、範囲、および割合も、開示する実施形態の範囲内に該当する。
[0023] 本明細書において使用する場合、「層」(layer)という用語は、下地表面の少なくとも一部の上に、連続的にまたは不連続的に配置された材料を指す。更に、「層」という用語は、必ずしも、均一な厚さで配置された材料を意味するとは限らず、配置される材料は均一な厚さまたは可変厚さを有してもよい。更に、「層」という用語は、本明細書において使用する場合、文脈上そうでないとする明確な指示がない限り、１つの層または複数の層を指す。更に、本明細書において使用する場合、「上に配置される」(disposed on)という表現は、特に具体的に指示されていないならば、互いに直接接触して配置された層、または間に介在層を有することによって間接的に配置された層を指す。したがって、「上に直接配置された」(disposed directly on)という表現は、本明細書において使用する場合、２つの層または構造が互いに直接接触しており、それらの間に介在層も構造もないことを意味する。「隣接する」(adjacent)という用語は、本明細書において使用する場合、２つの層が連続的に配置され、互いに直接接触することを意味する。
[0024] 本開示において、層／領域が他の層または基板「上」(on)にあるというように記載されているとき、これらの層／領域は、互いに直接接触する、またはこれらの層および領域間に１つ（以上の）層または構造を有することができると理解するものとする。更に、「上に」(on)という用語は、層／領域の互いに対する相対的な位置を記述し、必ずしも「の上に」(on top of)を意味する訳ではない。何故なら、上または下の相対的な位置は、見る人に対するデバイスの向きによって異なるからである。更に、「最上位」(top)、「最下位」(bottom)、「上方に」(above)、「の下に」(below)、「上側」(upper)、およびこれらの用語の変形の使用は、便宜的に行われ、特に明記されていなければ、決してコンポーネントの特定の向きを要求するのではない。このことを念頭に入れて、本明細書において使用する場合、「下側」(lower)、「中間「(middle)、または「最下位」(bottom)という用語は、基板層に相対的に近い側の(nearer)構造（例えば、エピタキシャル層）を指し、一方「最上位」(top)または「上側」(upper)という用語は、基板層から相対的に離れた特定の構造（例えば、エピタキシャル層）を指す。
[0025] 本実施形態は、半導体荷電平衡（ＣＢ）デバイスまたは半導体スーパージャンクション（ＳＪ）デバイスのような半導体デバイスの設計、およびその製造方法を対象とする。開示する設計および方法は、垂直ＣＢトレンチ金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスのようなＣＢデバイス、ならびに中間電圧（例えば、２ｋＶ〜１０ｋＶ）および高電圧（例えば、１０ｋＶ以上、または１０ｋＶ〜２０ｋＶ）電力変換関連用途に利用することができる他のデバイスの製造において有用である。以下では垂直ＣＢトレンチ−ＭＯＳＦＥＴデバイスのコンテキストで論ずるが、開示する技法は、垂直チャネル接合型電界効果トランジスタ（ＪＦＥＴ）、水平チャネルＪＦＥＴ、垂直チャネル金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）のような、他の適した種類の半導体デバイスにも適用可能な場合もあることは認めることができよう。加えて、以下では、炭化硅素（ＳｉＣ）層に注入するというコンテキストで論ずるが、開示する方法は、窒化ガリウム、ダイアモンド、窒化アルミニウム、窒化硼素、または他の適した広バンド・ギャップ半導体材料のような材料に対して高エネルギ注入プロセスを実行するときにも有用な場合もある。
[0026] 以下で論ずるように、開示するＣＢデバイスは、反復エピタキシャル成長およびドーパント・イオン注入ステップを使用して実施される多層ドリフト領域を含む。本明細書において使用する場合の「多層」(multi-layered)という用語、および特定数の層（例えば、「二層」、「三層」、「四層」）に対する言及は、ＣＢデバイスのエピタキシャル（エピ）層の数を指す。開示する多層ドリフト領域設計は、第１導電型を有する荷電平衡（ＣＢ）層（例えば、ｎ−型ＣＢ層）を含む。更に、これらのＣＢ層の各々は、複数の荷電平衡（ＣＢ）領域を含む。複数の荷電平衡（ＣＢ）領域は、ＣＢ層の残りとは逆の導電型を有するドーピングの別個の、埋め込み、注入領域であり、ＣＢデバイスのアクティブ・エリアにおける電界を再整形する。本明細書では、これらのＣＢ領域がＣＢデバイスの下側のエピ層内（例えば、上側／デバイス・エピ層と基板層との間に配置されたＣＢ層内）に配置されるという意味で、これらのＣＢ領域を「埋め込み」(buried)と記述する。開示するＣＢデバイスの実施形態では、以下で論ずるように、これらのＣＢ層の設計が、比較的単純な製作プロセスを維持しつつも、低い導通損失および高い阻止電圧を可能にする。
[0027] 更に、以下で論ずるように、開示するＣＢデバイスは、ＣＢ領域と同じ導電型のＣＢバス領域を含み、ＣＢバス領域は、概して言えば、ＣＢ層のＣＢ領域と、ＣＢ領域と同じ導電型のドープ領域（例えば、最上位領域、第２導通領域(conductivity region)、ウェル領域、本体接触領域、本体領域、または終端領域(termination region)）との間に電気接続（例えば、垂直接続）を設ける。ドープ領域は、デバイスの上面（例えば、基板層から最も離れたエピ層）にまたはこれに近接して配置される。尚、ＣＢ領域に達しこれと接触する十分な深さを有するＣＢバス領域を使用すると、高いスイッチング速度および高い阻止電圧を達成できることが現在認められている。したがって、ＣＢデバイスがオフ状態からオン状態に遷移するとき、キャリアはドープ領域（１つまたは複数）からＣＢ領域に、ＣＢバス領域を通じて直接流れることができる。逆に、オン状態からオフ状態への遷移の間、キャリアはＣＢ領域からソース／本体端子に、ＣＢバス領域を通じて直接流れることができる。その結果、漏れ電流を実質的に増やすことなく、開示するＣＢデバイスのスイッチング性能は、キャリアの再結合−生成率には無関係となり、これによって、同じ電流／電圧定格を有し浮遊ＣＢ領域を含むＣＢデバイスと比較すると、スイッチング速度の上昇、ならびにスイッチングおよびダイナミック・オン抵抗損失の低減をもたらす(offer)。
[0028] 図１は、垂直ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の実施形態の断面図である。垂直ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、複数の荷電平衡（ＣＢ）領域１６（例えば、ＣＢ領域１６Ａ、ＣＢ領域１６Ｂ）上に配置されたドリフト領域１２と、デバイス層１４とを含む。ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のドリフト領域１２内に分布電位差を有し、デバイス内における最大電界を低下させることができる。尚、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０および以下で論ずる他のデバイスの特定のコンポーネントを一層明確に図示するために、一般に理解されている特定の設計エレメント（例えば、最上位メタライゼーション、パシベーション、エッジ終端等）を省略する場合もあることは認めることができよう。また、本開示の図に示す種々の層および構造は、同じ拡縮率で描かれていないことも認められてしかるべきである。
[0029] 以下で論ずるように、図１に示すＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、第１導電型（例えば、ｎ−型またはｐ−型）を有する複数のエピタキシャル（エピ）層１８（例えば、エピ層１８Ａ、エピ層１８ｂ、エピ層１８Ｃ）を含み、エピ層１８はＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のデバイス層１４およびＣＢ層１９（例えば、ＣＢ層１９Ａ、ＣＢ層１９Ｂ）を形成する。加えて、エピ層１８は、各々、特定の実施形態では、同じでも異なってもよいエピ・ドーパント濃度を有する。図示する実施形態は３つのエピ層１８を含むが、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、特定の所望の電圧定格を有するＣＢトレンチ−ＭＯＳＦＥＴデバイス１０を生成するために、任意の適した数のＣＢ層１９を含む、任意の適した数のエピ層１８（例えば、２、４、５、６、またはそれ以上）を含んでもよいことは認められてしかるべきである。ある実施形態では、エピ層１８は、炭化硅素（ＳｉＣ）、窒化ガリウム、ダイアモンド、窒化アルミニウム、および／または窒化硼素のような、１つ以上の広バンド・ギャップ半導体材料で形成することができる。ＳｉＣエピ層１８を実装する半導体デバイスは、少なくとも他の材料で形成された半導体デバイスと比較して、熱安定性の向上、オン状態抵抗（Ｒｄｓ（ｏｎ））の低下、ブレークダウン電圧の上昇、およびスイッチング性能の向上を含む、特有の改良をもたらすことができる。材料には関係なく、エピタキシャル成長(overgrowth)の反復サイクルを使用して、エピ層１８を製作することができる。図示するような実施形態では、第１エピ層１８Ａは基板２０上に直接配置され、第２エピ層１８Ｂは第１エピ層１８Ａ上に直接配置され、第３エピ層１８Ｃは第２エピ層１８Ｂ上に直接配置されている。
[0030] 図示するＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のデバイス層１４は、第２導電型（例えば、第１導電型とは逆、エピ層１８Ｃのエピ・ドーピング）を有し、第１導電型を有するソース領域２４の直下に配置されたベース領域２２を含む。ゲート２６（例えば、ポリシリコン・ゲート）が、トレンチ構造２８Ａ内に配置され、酸化物３０（例えば、ＳｉＯ２）によってデバイス層１４から適宜電気的に分離されている。特定の実施形態では、酸化物３０は、側壁上よりも底面上の方が厚くなるように作成することができる。加えて、側壁は、結晶構造モビリティが一層予測可能になり、側壁に沿ってモビリティを最大化する設計がし易くなるように、直線状に、または基板２０の主平面(major flat)に対して実質的に垂直になるように製作することができる。更に、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、基板２０（例えば、半導体基板層、広バンド・ギャップ基板層）を含み、ドレイン・コンタクト３２（例えば、ドレイン電極、ドレイン端子）が、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の底面上において、基板２０の下面上に直接配置されている。加えて、ソース・コンタクト３４（例えば、ソース電極、ソース端子）がソース領域２４上に直接配置されている。また、デバイス層１４は、エピ層１８Ｃのエピ・ドーピングよりも実質的に高い濃度で第２導電型を有する随意のエンハンス・ドーピング領域(enhanced doping region)３６も含む。例えば、随意のエンハンス・ドーピング領域３６は、立方センチメートル（ｃｍ３）あたり約１×１０１７のドーパント・イオン濃度を有してもよく、エピ層１８Ｃのエピ・ドーピングは、立方センチメートル（ｃｍ３）あたり約１×１０１６のエピ・ドーパント・イオン濃度であってもよい。エンハンス・ドーピング領域３６は、ソース・コンタクト３４からドレイン・コンタクト３２に向かう電流の流れを補助するために含まれている。このように、エンハンス・ドーピング領域３６は、防御領域３８の周囲で（例えば、Ｘ軸方向にメサの幅３９を横切って）、そしてドレイン・コンタクト３２に向けて下側に（例えば、ドレイン・コンタクト３２に向かって垂直に）電子を拡散し、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０がアクティブ状態にある間、チャネルの消滅(pinch-off)を回避するのに役立つ。防御領域３８を有することにより、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０が遮断している(blocking)間に存在する高電界から酸化物３０を保護することが容易になる。加えて、防御領域３８は、ＳｉＣ ＣＢトレンチ−ＭＯＳＦＥＴデバイスに使用される。何故なら、ＳｉＣに存在する電界は、一般に、シリコン・エピ層１８に存在する電界よりも１０倍大きいからである。防御領域３８のドーパント・イオン濃度は、平方センチメートル（ｃｍ２）あたり約３．０×１０１３の注入量(implantation dose)を使用して形成することができる。
[0031] オン状態動作の間、適したゲート電圧（例えば、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の閾値電圧（Ｖｔｈ）以上）が、ドレイン・コンタクト３２からソース・コンタクト３４に電流が流れるのを可能にする。先に説明したように、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、２つのＣＢ層１９（例えば、ＣＢ層１９Ａ、ＣＢ層１９Ｂ）を含み、各々、ＣＢ領域１６（例えば、ＣＢ領域１６Ａ、ＣＢ領域１６Ｂ）を含む。これらのＣＢ領域１６は、ＣＢ層４２の残りに対して逆極性にドープされる（例えば、ＣＢ層４２のエピ・ドーピングに対して）。例えば、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０がｎ−型エピ層１８Ａ、１８Ｂを有するとき、ＣＢ領域１６はｐ−型であり、ｐ−型エピ層１８Ａ、１８Ｂを有するＣＢトレンチ−ＭＯＳＦＥＴデバイス１０では、対応するＣＢ領域１６はｎ−型になる。更に、異なるＣＢ層１９におけるドーパント・イオン濃度は同じでも異なってもよい。尚、ＣＢ領域１６は互いに、ソース領域２４に、そして防御領域３８に、荷電平衡（ＣＢ）バス領域を介して電気的に結合されていることは認められてしかるべきである。荷電平衡（ＣＢ）バス領域は、図１の断面図では見えないが、以下で更に詳しく論ずる。これらのＣＢ領域１６およびＣＢ層１９の残り部分は、各々、実質的に枯渇し、概略的に、逆バイアス下において、ドーパント・イオンから同様の量（例えば、実質的に同様の量）の有効電荷（例えば、ｃｍ２あたり、デバイスのアクティブ・エリアに基づいて決められる）を供給するように設計されるのが一般的である。図示する荷電平衡構造は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０が、高いブレークダウン電圧および低い低状態抵抗を達成することを可能にする。何故なら、ｐ−型半導体部分およびｎ−型半導体部分が双方共、規準遮断条件の下では実質的に枯渇されるからである。
[0032] 図２は、複数のエリアを含む複数のＣＢトレンチ−ＭＯＳＦＥＴデバイス（例えば、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０）のアレイ５２の平面図、即ち、上から見た図であり、ゲート・トレンチが定められ（例えば、複数のトレンチ２８が、ゲート２６を含むように形成される）、埋め込みＣＢ領域１６（例えば、ＣＢ領域１６Ａ、ＣＢ領域１６Ｂ、ＣＢ領域１６Ｃ）がそれぞれのＣＢトレンチ−ＭＯＳＦＥＴデバイス１０に及ぶ(span)。ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のアレイ５２の動作を可能にする種々の追加コンポーネントが示されており、高電圧終端エリア５４、オーバーヘッド・エリア５６（例えば、オーバーヘッド・エリア５６Ａ、オーバーヘッド・エリア５６Ｂ）を含む。これらの追加コンポーネントは、電力変換用途のためのアレイ５２の動作を可能にするために、ＣＢトレンチ−ＭＯＳＦＥＴデバイスの種々の部分に結合されている。特定の実施形態では、埋め込みＣＢ領域１６は、第２導電型を有する注入領域（例えば、本体領域、終端領域）に電気的に結合され、注入領域は、オーバーヘッド・エリア５６における表面に配置され、ソース／本体端子とオーム接触する。これらの接続は、ＣＢバス領域の種々の実施形態によって(through)形成することができる。例えば、オーバーヘッド・エリア５６は、埋め込みＣＢ領域１６をシステムのソース／本体端子に接続するために、１つ以上のＣＢバス領域を含むように設計することができる。図示のように、埋め込みＣＢ領域１６は、ゲート・トレンチ（例えば、トレンチ２８）に対して垂直に、または実質的に垂直に向けられている。しかしながら、ＣＢ領域１６は、ゲート・トレンチ（例えば、トレンチ２８）に対して任意の適した方向に向けてもよいことは、認められてしかるべきである。
[0033] 図３は、図２のアレイ５２のアクティブ・エリア５８におけるＣＢトレンチ−ＭＯＳＦＥＴデバイス１０を線３−３に沿って部分的に描いた斜視断面図を示す。一方、図４は、オーバーヘッド・エリア５６Ａに近いＣＢトレンチ−ＭＯＳＦＥＴデバイス１０を線４−４に沿って部分的に描いた斜視断面図を示す。尚、双方の図に示すＣＢバス領域は単なる例に過ぎず、ある実施形態では、ＣＢバス領域は図３または図４に示す位置と同じ位置または異なる位置に配置されてもよいことは、注記してしかるべきである。言い換えると、種々のＣＢ領域１６をＣＢバス領域を介して本体領域７１および／またはＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の共通電位に電気的に結合することを確保するために、ＣＢバス領域には種々の形状およびサイズを採用することができる。
[0034] 図３に示す実施形態のＣＢトレンチ−ＭＯＳＦＥＴデバイス１０では、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の図示する部分は、図２において概略的に説明したトレンチ構造２８Ａに加えて、ＣＢバス領域７０を含む。ＣＢバス領域７０は、ＣＢ領域１６と同じ導電型を有し、高エネルギ・イオン注入を使用して、エピ層１８（例えば、エピ層１８Ｂ 、エピ層１８Ａ）の各々に注入することができる。図示のように、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、反転モード・トレンチ−ＭＯＳＦＥＴであり、ＣＢ層１９のＣＢ領域１６（例えば、ＣＢ領域１６Ａ、ＣＢ領域１６Ｃ、ＣＢ領域１６Ｄ）が、ＣＢバス領域７０を介して、本体領域７１に電気的に結合され、更に少なくとも部分的に互いに電気的に結合される。ここで、第２導電型を有する導電路をＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のアクティブ・エリアに注入し、ＣＢバス領域７０を作成するために、高エネルギ・イオン注入技法を使用する。つまり、この実施形態では、本体領域７１の長さ７２（例えば、Ｚ軸に沿った）は、高エネルギ・イオン注入のあらゆる寸法的制約を受け入れるには十分であり、メサの幅３９内に納まる程に狭い。この高エネルギ・イオン注入は、１マイクロメートル（μｍ）よりも大きな深さ（例えば、１０μｍ〜１２μｍ）へのドーパント・イオンの注入を容易にする。
[0035] 加えて、ＣＢ領域１６は、例えば、１．５μｍ以下、または現在のフォトリソグラフ技法によって定められる程度の特定の長さ７３（例えば、各々Ｚ軸に沿って長さ７３Ａ、長さ７３Ｂ、長さ７３Ｄ）を有する。また、ＣＢ領域１６の長さ７３は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０間およびＣＢ層１９間で変化してもよいことは、認められてしかるべきである。異なる実施形態では、ＣＢ領域１６は異なる断面形状（例えば、注入エネルギ／量によって定められる）を有することもできる。ある実施形態では、ＣＢ領域１６の形状はＹ軸に沿って実質的に変化しなくてもよい。加えて、１つ以上のＣＢ領域１６および／または１つ以上のＣＢバス領域をエピ層１８Ａ内に、Ｚ軸および／またはＸ軸に沿って、形成することができる。即ち、例えば、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は任意の適した数のＣＢバス領域またはＣＢ領域１６を含むことができる。加えて、寸法に関して、ＣＢ領域１６、トレンチ構造２８、ＣＢ領域１６等のようなＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の態様(aspects)は、それぞれ、特定の幅（例えば、Ｘ軸に沿った）、深さまたは厚さ（例えば、Ｙ軸に沿った）、間隔（例えば、Ｚ軸に沿った）、および長さ（例えば、Ｚ軸に沿った）を有してもよく、これらのそれぞれの寸法は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の用途に基づいて、デバイスおよび／または層間で適宜異なってもよい。
[0036] 例えば、図３に示すＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の実施形態を製造するためには、エピタキシャル成長技法を使用して、基板２０上にエピ層１８Ａを形成することができ、イオン注入を使用してエピ層１８Ａ内にＣＢ領域１６を形成し、第１ＣＢ層１９Ａを生成する(yield)ことができる。更に、エピタキシャル成長技法を使用して、エピ層１８Ａ上に（例えばＹ軸に沿って）エピ層１８Ｂを直接形成することができる。尚、エピタキシャル成長／イオン注入ステップを複数回（例えば、２、３、４、５回、またはそれ以上）繰り返して、任意の適した数のＣＢ層１９を有するＣＢトレンチ−ＭＯＳＦＥＴデバイス１０を生成できることは、注記してしかるべきである。加えて、エピ層１８Ｂ（例えば、エピ層１８の最上位層のような）に特定の構造を適宜注入して、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のデバイス層１４を形成することもできる。
[0037] 更に、エピ層１８のエピ・ドーピング、ＣＢ領域１６のドーピング濃度、エピ層１８の厚さ８０（例えば、厚さ８０Ａ、厚さ８０Ｂ）、ＣＢ領域１６の長さ７３（例えば、長さ７３Ａ、長さ７３Ｂ、長さ７３Ｄ）、ＣＢ領域１６の深さ７４（例えば、深さ７４Ａ、負荷ａ７４Ｂ、深さ７４Ｃ）、および／またはＣＢ領域１６間の間隔７５（例えば、間隔７５Ａ、間隔７５Ｂ）は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の所望の電気的特性（例えば、所望の阻止電圧）および特定のＣＢ層１９Ａの特性を可能にするために、異なる実施形態毎に変化させてもよいことは認められてしかるべきである。例えば、実施形態では、ＣＢトレンチ−ＣＢＦＥＴデバイス１０のピッチ７６（例えば、トレンチ幅７７にメサ幅３９を加算した値）は、２．５μｍと４．０μｍとの間で変化させてもよく、トレンチ幅７７は０．５μｍから１．５μｍまで変化させてもよく（例えば、１μｍ〜１．５μｍ）、ベース領域２２の注入深さ７８は、０．９μｍであってもよく、本体領域７１の注入深さ７９は１．１μｍであってもよい。
[0038] ＣＢバス領域は、高エネルギ・イオン注入を使用し、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のエピ層１８にドーパント・イオン（たとえば、硼素、アルミニウム、窒素、燐）を導入することによって製作することができる。１つのＣＢバス領域（例えば、ＣＢバス領域７０）が、１つの注入領域を含んでもよく、または連続するエピ層１８にわたって互いに実質的に整合された複数の注入領域を含んでもよい。ある実施形態では、ドーパント・イオンは、所望の注入深さ８１を達成するために、約５００キロ電子ボルト（ＫｅＶ）の注入加速エネルギで注入してもよい。図３の例では、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のＣＢバス領域７０は、メサ幅３９内にある本体領域７１をＣＢ領域１６に電気的に結合する。加えて、特定の実施形態では、高エネルギイオン注入を、適した高エネルギ・マスク（例えば、絶縁物上シリコン（ＳＯＩ）、ポリシリコン、厚い酸化硅素、プラチナ、モリブデン、金のような高Ｚ金属）と共に使用して、ＣＢバス領域を形成してもよい。具体的には、エピタキシャル成長の後、高エネルギ・マスクをエピ層上（例えば、エピ層１８Ｂに）直接配置してもよい（例えば、形成、成長、堆積）。次いで、高エネルギ注入マスクは、デバイス層１４の上面の第１部分を遮蔽することができ、上面の第２部分を選択的に露出させることができる。したがって、ＣＢバス領域をデバイス層１４の上面の露出部分に注入することができる。更に、ある実施形態では、もっと低いエネルギ注入を使用しても適した深さを達成できるように、エピ成長ステップの間に少なくとも部分的にＣＢバス領域を注入することもできる（例えば、ＣＢ領域１６がエピ層１８Ａに形成される前または後、および次のエピ層１８Ｂのエピ成長の前に注入する）。
[0039] 先に注記したように、図３の実施形態では、ＣＢ領域１６を本体領域７１、防御領域３８（図７Ａおよび図７Ｂにおいて以下で論ずるが、図３には明確に図示されていない）、およびベース領域２２に電気的に結合することによって、ＣＢバス領域７０は、スイッチング損失を減らし、スイッチング速度を高める。具体的には、ソース・コンタクト３４および本体領域７１からのキャリアが、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のオフ状態（例えば、遮断状態）からオン状態（例えば、導通状態）への遷移の間に、ＣＢバス領域７０を通じてＣＢ領域１６に直接流れることができ、同様に、ＣＢ領域１６からのキャリアが、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のオン状態からオフ状態への遷移の間に、ＣＢバス領域を通じてソース・コンタクト３４および本体領域７１に直接流れることができる。
[0040] 図３に図示するようにＣＢバス領域７０は、アレイ５２のアクティブ・エリア５８内に形成されている。図４は、図２のアレイ５２のオーバーヘッド・エリア５６Ａ内に形成されたＣＢバス領域７０の他の実施形態を示す。オーバーヘッド・エリア５６内に形成されているように図示されているが、アレイ５２は、オーバーヘッド・エリア５６Ａ内、アクティブ・エリア５８内、および／またはオーバーヘッド・エリア５６Ａとアクティブ・エリア５８との組み合わせの中にＣＢバス領域を含んでもよいことは、理解されてしかるべきである。図４について続けると、図４は、オーバーヘッド・エリア５６Ａの一部を示すために、図２の線４−４に沿って捉えたＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の実施形態の斜視断面図である。ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の図示する部分は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の既に説明した部分と同様であり、したがって、該当する場合には、上からのこれまでの説明を拠り所にする場合もあることは理解されてしかるべきである。特に注記することとして、図４はオーバーヘッド・エリア５６Ａにおけるゲート２６の終端を示す。この斜視断面図は、トレンチ構造２８の１つの終端において、本体領域７１およびオーバーヘッド・エリア５６Ａがトレンチ構造２８に対して垂直であり続けることを強調する。更に、この斜視断面図は、図２のデバイス・エリア５２のアクティブ・エリア５８またはオーバーヘッド・エリア５６において、ＣＢバス領域（例えば、ＣＢバス領域７０）をどのように形成することができるかについても強調する。
[0041] 更に他の実施形態では、図５は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の他の実施形態の斜視断面図である。この構成は、更に、ＣＢバス領域について他の潜在的に可能な配置も示す。先に明記した設計に加えてまたはその代わりに使用するために、ＣＢ領域１６（例えば、ＣＢ領域１６Ａ、ＣＢ領域１６Ｂ）にアクセスするためのオーム接続（例えば、オーム接触）を、ソース・コンタクト３４およびベース領域２２を介してＣＢバス領域（例えば、ＣＢバス領域７０）上に作る。尚、ＣＢバス領域７０は、ソース領域２４内に貫入するように示されているが、ソース領域２４の大量ドーピングが、高エネルギ・イオン注入からのあらゆる潜在的なドーピングをも呑み込む（例えば、打ち消す、補う）ことは、高エネルギ・イオン注入からのドーピングがこの呑み込みを可能にする程に十分に低いドーパント濃度であること、したがって、図５における破線の図示に少なくとも部分的に基づけば、気付くはずである。図示のように、このＣＢバス領域７０の経路は、他の実施形態において図示したＣＢバス領域７０の経路（例えば、ＣＢ領域１６を本体領域７１に直接結合する）と比較すると、抵抗が高い経路となるかもしれないが、高エネルギ・イオン注入手順のあらゆる寸法上の制約を受け入れる(accommodate)ためには本体領域７１を十分に長くするという制約を解消することによって、設計の柔軟度を高める（例えば、制約を減らす）ことになる。
[0042] 図６Ａは、図５のＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の実施形態についてシミュレートし、線Ａ−Ａの第１断面と関連付けたドーピング濃度のグラフである。このグラフは、ソース領域２４が、概略的に防御領域３８と同様のドーパント・イオン濃度を有するエピ層（例えば、エピ層１８Ｂ）およびベース領域２２よりも高いドーパント・イオン濃度を有することを示す。エピ・ドーピング領域は、防御領域３８をベース領域２２から分離し、防御領域３８をベース領域２２から電気的に分離させる。この電気的分離は、線９２で示す１μｍの幅の周囲の領域に示されている。
[0043] １．０μｍの幅に沿った様々な深さにおけるドーパント濃度を更に明確に図示するために（例えば、線９３）、図６Ｂは、図６Ａにおいて示した１．０μｍの幅における図５のＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の様々な深さにおいてシミュレートしたドーパント・イオン濃度を示すグラフである。線９４によって表される絶対正味ドーピングは、図６Ａに示した濃度に対応し、第２導電型に対応するドーピング濃度は、線９５によって表されている。図６Ｂのグラフを見ると、第１導電型（例えば燐）を有する絶対正味ドーパント・イオン濃度は、エピ層１８におけるよりもソース領域２４において高くなっている。第１導電型を有するドーピング濃度は、線９６によって表されている。防御領域３８およびベース領域２２が線９２によって識別される領域に対応する深さは、１μｍの深さに現れる。ここで、ベース領域２２および防御領域３８は、エピ・ドープされただけのエピ層１８Ａの一部によって分離されている。つまり、ベース領域２２および防御領域３８は、エピ・ドーピングに等しいまたは実質的に同様のドーパント・イオン濃度を有するエピ層１８Ａの一部によって、電気的に分離される。
[0044] 図７Ａは、図５のＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の実施形態についてシミュレートした、線Ｂ−Ｂの第２断面に沿ったドーピング濃度のグラフである。図示のように、本体領域７１は防御領域３８に電気的に結合することができる。このように、種々のＣＢ領域１６（グラフ上には含まれない）を、防御領域３８を含む、第２導電型を有する他の領域の各々に電気的に結合することができる。したがって、ＣＢ領域１６おおよび防御領域３８は、浮遊していると見なされない。
[0045] 電気結合について更に詳しく説明するために、図７Ｂは、図７Ａの線９７に沿ったＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の１．０μｍの幅においてシミュレートしたドーパント・イオン濃度を示すグラフである。図６Ｂと同様、線９８によって表されるエピ・ドーピング（例えば、第２導電型）の濃度は、実質的に一定である。絶対正味ドーパント・イオン濃度（例えば、線１００）および第１導電型を有するドーパント・イオン濃度（例えば、燐、線１０２）は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の幅の範囲内で変化する。更に、第１導電型の濃度は、本体領域７１と防御領域３８との間におけるエピ・ドーピングの濃度まで低下しない。つまり、本体領域７１および防御領域３８において見られるドーパント・イオン濃度は連続的であり、エピ・ドーピングの領域によって中断されない。認めることができるであろうが、本体領域７１および防御領域３８は電気的に結合されており、つまり、防御領域３８は浮遊構造ではない。
[0046] 更に他の実施形態では、図８は、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の他の実施形態の一部分の斜視断面図である。この構成は、更に、ＣＢバス領域の追加のまたは代わりの配置選択肢を示す。この例では、ＣＢバス領域７０は、本体領域７１よりも長い部分を介して、本体領域７１をＣＢ領域１６に電気的に結合し、整合許容度を高めることを可能にする。ソース・コンタクト３４からのオーム接続は、ベース領域２２から本体領域７１に、または本体領域７１からＣＢ領域１６に直接行われる。
[0047] 以上で説明したＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、反転モード・トレンチ−ＭＯＳＦＥＴ半導体パワー・デバイスとして動作する。図９は、蓄積モードで動作するＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の他の実施形態の斜視図である。また、図９に示すＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、ＣＢ領域１６（例えば、ＣＢ領域１６Ａ、ＣＢ領域１６Ｂ、ＣＢ領域１６Ｃ）、および防御領域３８（例えば、図６および図７における論述と共に示したような非浮遊防御領域）も特徴とする。この実施形態は、２つのベース領域を含む。即ち、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０Ｅは、第１導電型のベース領域１１０に加えて、第２導電型のベース領域２２を含む。ベース領域１１０は、軽くドープされるのでもよく、常時オフ・デバイス(normally-off device)を形成するために、第２導電型のベース領域２２とトレンチ構造２８Ａの側壁との間に形成することができる。ベース領域１１０は、傾斜インプラントのトレンチ構造２８の側壁上における横方向エピ再成長によって作成することができる。ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、長さ１１２が本体領域７１の長さ１１４よりも短いＣＢバス領域７０を含む。
[0048] ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のゲート２６に正電圧（例えば、正のゲート電圧）がバイアスされると、蓄積層がソース領域２４とドレイン・コンタクト３２との間に導通路を形成する。ゲート２６のバイアスがゼロであるとき、ベース領域１１０は枯渇され、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０はオフになる。電子輸送は、蓄積移動度(accumulation mobility)によるものであり、これは、他の実施形態の反転移動度よりも大きい。この構成により、ドレイン−ソース・オン抵抗（Ｒｄｓ（ｏｎ））に対するチャネル領域１１５の寄与は減少する。尚、ＣＢバス領域を注入することにより、第１導電型のベース領域１１０を補う（例えば、打ち消す）ことになり、これによってＣＢ領域１６への電気的結合が可能になる。これまでの実施形態と同様、ＣＢバス領域７０も、ソース・コンタクト３４から第２導電型のＣＢ領域１６ＢおよびＣＢ領域１６Ａへのオーム接続を特徴とし、ＣＢ領域１６への逆方向の電気的結合、および本体領域７１への電気的結合が可能になる。
[0049] 例えば、実施形態では、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０Ａのベース領域１１０は、厚さが約０．２μｍ（例えば、Ｙ軸に沿って）であり、立方センチメートル（ｃｍ３）あたり約１×１０１６から立方センチメートル（ｃｍ３）あたり２×１０１６のドーパント・イオン濃度を有するのでもよい。酸化物３０は、厚さが約０．０５μｍ（例えば、Ｙ軸に沿って）でもよい。加えて、立方センチメートル（ｃｍ３）あたり１×１０１６のドーパント濃度において、説明した実施形態に結果的に生じる閾値電圧は、低い方で２．５ボルトから高い方で３．０ボルトまでの範囲を取ることができる。
[0050] 図１０は、高エネルギ注入プロセス中に高エネルギ遮断マスクを使用して注入されたＣＢバス領域を有するＣＢトレンチ−ＭＯＳＦＥＴデバイス１０（例えば、図１のＣＢトレンチ−ＭＯＳＦＥＴデバイス１０）を形成するプロセス１３０の流れ図である。尚、図示するプロセス１３０の実施形態は、単に例として提示するに過ぎず、他の実施形態では、プロセス１３０は、本開示にしたがって、追加のステップ、繰り返しステップ、またはもっと少ないステップを含んでもよいことは、注記してしかるべきである。加えて、図１０について、先に説明した構造、例えば、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の構造を参照しながら論ずる。
[0051] 図示する実施形態では、プロセス１３０は、エピ層（例えば、エピ層１８Ａ）を基板２０上に形成する（ブロック１３２）ことから開始する。特定の実施形態では、エピ層１８を成長させるために、気相、液相、または固相エピタキシャル成長技法を使用することができる。例えば、エピタキシャル成長室において化学蒸着（ＣＶＤ）技法を使用して、下地層（例えば、ＳｉＣ基板層、他のＳｉＣエピ層）上に、エピ層を成長させることができる。
[0052] プロセス１３０は、続いて、ブロック１３２において形成したエピ層（例えば、エピ層１８Ａ）上に、適した材料（例えば、高エネルギ遮断マスク材料または低エネルギ遮断マスク材料）の遮断マスクを直接被着する（ブロック１３４）。遮断マスクは、高エネルギ注入技法および／または低エネルギ注入技法を使用してドープされるまたは注入されるエピ層１８のエリアを表出させるために、マスキング材料内に定められたアパーチャを有することができる。エピ層１８のこれらの第１アパーチャは、任意の適したサイズであればよい。
[0053] 遮断マスクを形成した後、プロセス１３０は、続いて、イオン注入を使用してエピ層１８の一部にドープして（ブロック１３６）、第２導電型の注入領域を形成する。ドーパント・イオンになるためにイオン化を受けるドーパント原子は、遮断マスクで部分的に覆われたエピ表面に向かって加速される。マスクはイオンの多くを遮断するが、遮断マスク内に定められたリソグラフィ・アパーチャ（例えば、負空間、正孔、暴露領域、開口）を通過してエピ層１８に入るイオンが、エピ層１８の局所的な暴露エリアのドーピングを行わせ、デバイス層１４のＣＢ領域１６および／または領域（例えば、ソース領域２４、ウェル、ベース領域２２、防御領域３８等）のような注入領域を形成する。これらの注入領域は、遮断マスク内に定められたアパーチャの寸法にほぼ等しい寸法（例えば、幅、長さ）を有する。この注入およびマスキング・プロセスは、エピタキシャル層内に特定のドーパント・イオン濃度のパターンを作成するのに望まれる回数だけ、繰り返すことができる。
[0054] プロセス１３０は、続いて、第１エピ層（例えば、エピ層１８Ａ）上に第２エピ層（例えば、デバイス層１４として使用するため）を直接形成し（ブロック１３８）、追加のエピ層を形成することが望まれるか否か判定する。追加のエピ層を形成する場合、プロセス１３０は、続いて、第２エピ層上に追加のエピ層を直接形成する（ブロック１３４）。このように、複数のエピ層１８と、１つ以上のドーパント・イオン濃度の領域とを有する半導体デバイスを形成することができる。
[0055] 追加のエピ層を形成しない場合、プロセス１３０は、続いて、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のエピ層１８（例えば、デバイス層１４の上の上面上に直接）の上面上に高エネルギ遮断マスクを直接被着し（ブロック１４２）、ＣＢバス領域７０のような構造の深い注入をし易くする。例えば、高エネルギ遮断パワー(blocking power)または高エネルギ遮断マスク（例えば、絶縁物上シリコン（ＳＯＩ）、プラチナ、モリブデン、金のような高Ｚ金属）を使用する。具体的には、エピタキシャル成長後に、エピ層１８の上面上（例えば、デバイス層１４の上面上）に高エネルギ遮断マスクを直接配置してもよく、高エネルギ遮断マスクのアパーチャが１つ以上のＣＢバス領域のエリアを表出させるが、高エネルギ遮断マスクはエピ層１８の上面の残り部分を覆う。高エネルギ遮断マスクは、高エネルギ・イオン注入機器、例えば、５００ＫｅＶ以上を使用する注入装置のエネルギ範囲を遮断するのに十分な厚さの適した材料であればいずれでもよい。
[0056] 高エネルギ遮断マスクをエピ層１８の上面に追加した後、プロセス１３０は、続いて、エピ層１８にドーパント・イオンを注入するために高エネルギ注入を実行し、ＣＢバス領域を形成する（ブロック１４４）。注入の後、エピ層１８の高エネルギ遮断マスクによって（例えば、高エネルギ遮断マスクのアパーチャによって）露出されたエリアには、所望のドーパント・イオン濃度で深く注入が行われる。加えて、高エネルギ注入が終了した後、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の製造を継続する前に、高エネルギ遮断マスクを除去する。ある実施形態では、第１高エネルギ注入に対して逆導電型の高エネルギ注入領域を形成するために、例えば、高エネルギ注入を繰り返す。更に、ある実施形態では、高エネルギ注入の後、デバイス層１４の特定の構造（例えば、ソース領域２４）を注入することもできる。
[0057] プロセス１３０は、続いて、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の上面上および下面上にソース・コンタクト３４およびドレイン・コンタクト３２を直接形成する（ブロック１４６）。遮断マスクを形成した場合と同様に、ソース・コンタクト３４をエピ層１８の上面上に直接形成する。最上位のエピ層（例えば、エピ層１８Ｂ）上にソース・コンタクト３４を直接形成するためには、任意の適した形成方法に従えばよい。例えば、ソース・コンタクト３４を形成するためにメタライゼーションまたはＣＶＤを使用してもよい。基板２０の底面上にドレイン・コンタクト３２を形成する。ソース・コンタクト３４と同様、ＣＶＤおよびスパッタリングを含む種々の適したメタライゼーション技法によって、ドレイン・コンタクト３２を形成することができる。
[0058] プロセス１３０は、続いて、デバイス層１４内にゲート２６を形成する（ブロック１４８）。ゲート２６は、具体的な実施形態に応じて、ソース・コンタクト３４および／またはドレイン・コンタクト３２が形成される前または形成された後に形成することができる。ゲート２６の形成には、トレンチ構造（例えば、トレンチ構造２８Ａ）およびトレンチ構造内に酸化物３０を形成するためのマスキングおよびエッチング・プロセスを含んでもよい。ポリシリコンまたは他の適した導電性材料を堆積することによって、ゲート２６を製作する。トレンチ構造を形成した後、トレンチ構造内に種々の酸化物および材料を注入、堆積し、またそうでなければ配置して、本明細書において説明したステップに対して、最終的なデバイス構造に達するための追加ステップまたは代替ステップによって、半導体パワー・デバイス（例えば、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０）の形成を完了することができる。
[0059] 以上で説明したシステムおよび方法を使用することにより、種々の実施形態を形成することができる。他の例として、図１１は、非対称デバイス設計を表す、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の他の実施形態の一部の断面図である。この構成は、更に、ＣＢバス領域に対する追加の配置選択肢または代わりの配置選択肢、およびデバイス層内に形成されるデバイス構造の追加の構成または代わりの構成も示す。図１１に示すＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、防御領域１６０を含む。防御領域１６０は、高エネルギ注入技法を使用して形成することができる。防御領域１６０は、トレンチ２８の底面および角において、デバイスの動作中における強い電界から酸化物３０を保護する。この例では、オーム接続がソース・コンタクト３４をＣＢ領域１６に、ＣＢバス領域７０を介して、電気的に結合する。
[0060] 他の実施形態では、図１２はＣＢトレンチ−ＭＯＳＦＥＴデバイス１０の他の実施形態の一部の断面図である。この構成は、更に、ＣＢバス領域に対する追加の配置選択肢または代わりの配置選択肢、およびデバイス層内に形成されるデバイス構造の追加の構成または代わりの構成も示す。図１２に示すＣＢトレンチ−ＭＯＳＦＥＴデバイス１０は、トレンチ２８のいずれかの側面上に位置付けられ、トレンチ２８の底面および／または角においてアクティブ状態の電界から酸化物３０を保護するための防御トレンチ１７０（防御トレンチ１７０Ａ、防御トレンチ１７０Ｂ）を含む。防御トレンチ１７０Ａおよび防御トレンチ１７０Ｂは双方共、トレンチ形成、ソース・コンタクト３４、防御領域１７２、およびドープ側壁領域１７４を含む。トレンチ形成は、トレンチ２８を形成するために使用される方法と実質的に同様に形成することができる。図示する実施形態では、例えば、トレンチ形成においてソース・コンタクト３４を形成する前に、高エネルギ注入技法を使用して、ＣＢバス領域７０を注入することもできる。この例では、オーム接続がソース・コンタクト３４をＣＢ領域１６に、ＣＢバス領域７０を介して、電気的に結合する。
[0061] 本開示の技術的効果には、ＣＢトレンチ−ＭＯＳＦＥＴデバイス１０のスイッチング損失を減らし、スイッチング速度を高めるＣＢトレンチ−ＭＯＳＦＥＴデバイスの設計および製造方法を含む。具体的には、開示したＣＢデバイスは、ＣＢトレンチ−ＭＯＳＦＥＴデバイスの１つ以上のＣＢ領域を、１つ以上のＣＢ領域と同じ導電型を有するドープ領域に電気的に結合し、ソース・コンタクトまたは本体コンタクトからＣＢ領域へのオーム接続を形成する(yield)ＣＢバス領域を含む。ＣＢバス領域は、高エネルギ・イオン注入を使用して注入することができる。したがって、結果的に得られるＣＢトレンチ−ＭＯＳＦＥＴデバイスは、高い阻止電圧を維持しながら、スイッチング速度を高め、スイッチング損失を減らすことができる。
[0062] この書面による説明は、当業者が任意のデバイスまたはシステムを製造するおよび使用すること、ならびに任意の組み込まれた方法を実行することを含んで、本開示を実践することを可能にするために、最良の態様を含む例を使用する。本開示の特許可能な範囲は、請求項によって定められ、当業者に想起される他の例も含むこともできる。このような他の例は、請求項の一語一句(literal language)違わない構造的エレメントを有する場合、または請求項の一語一句と実質的に違わない均等な構造的エレメントを含む場合、特許請求の範囲に該当することを意図している。

Claims (23)

  1. 荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスであって、
    第１エピタキシャル（エピ）層内に定められ、第１導電型を有する荷電平衡（ＣＢ）層であって、第２導電型を有する複数の荷電平衡（ＣＢ）領域を含む、ＣＢ層と、
    第２エピ層内に定められ、前記第１導電型を有し、前記ＣＢ層上に配置されたデバイス層であって、
    前記第１導電型を有し、前記第２エピ層の上面に配置されたソース領域と、
    前記第２導電型を有し、前記ソース領域の下に配置されたベース領域と、
    前記第２エピ層の上面から前記ベース領域より下の深さまで達するトレンチ構造と、
    前記第２導電型を有し、前記トレンチ構造の底面に少なくとも部分的に配置された防御領域と、
    を含む、デバイス層と、
    前記第２導電型を有し、前記ＣＢ層の複数のＣＢ領域間を延び、前記複数のＣＢ領域を、前記第２導電型を有する前記デバイス層の少なくとも１つの領域に電気的に結合する、荷電平衡（ＣＢ）バス領域と、
    を備える、荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイス。
  2. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ＣＢバス領域が、前記ソース領域上に配置されたソース・コンタクトからのオーム接触を介して、前記複数のＣＢ領域に電気的に結合する、デバイス。
  3. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記防御領域が、前記トレンチ構造の幅よりも大きい幅を有し、前記トレンチ構造の深さが、前記トレンチ構造の幅よりも大きい、デバイス。
  4. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ＣＢ ＭＯＳデバイスと関連付けられたピッチが、２．５マイクロメートル（μｍ）および４μｍの間であり、前記トレンチ構造が１μｍおよび１．５μｍの範囲を取る幅を有する、デバイス。
  5. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ベース領域が、前記ＣＢ ＭＯＳデバイスのアクティブ・エリア内に配置される、デバイス。
  6. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ＣＢバス領域が、第２注入領域と実質的に整合された第１注入領域を含む、デバイス。
  7. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ＣＢバス領域が、前記ソース領域上に配置されたソース・コンタクトからのオーム接触を介して、前記複数のＣＢ領域に電気的に結合する、デバイス。
  8. 請求項１記載のＣＢ ＭＯＳデバイスであって、前記ベース領域の下に配置されたエンハンス・ドーピング領域を備える、デバイス。
  9. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ＣＢバス領域が、前記複数のＣＢ領域間を延び、前記複数のＣＢ領域を、前記ＣＢ ＭＯＳデバイスのアクティブ・エリア内にある本体領域に電気的に結合する、デバイス。
  10. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記ＣＢバス領域が、前記ＣＢ ＭＯＳデバイスのオーバーヘッド・エリア内に形成され、同様に前記ＣＢ ＭＯＳデバイスのオーバーヘッド・エリア内に形成された本体領域に電気的に結合される、デバイス。
  11. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記第１導電型がｐ−型ドーパントによって作られる、デバイス。
  12. 請求項１記載のＣＢ ＭＯＳデバイスであって、追加のトレンチ構造を備える、デバイス。
  13. 請求項１記載のＣＢ ＭＯＳデバイスにおいて、前記防御領域が前記トレンチ構造の下に部分的にのみ配置される、デバイス。
  14. 荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスの製造方法であって、
    複数の荷電平衡（ＣＢ）領域を、第１導電型を有する第１エピタキシャル（エピ）層内に注入することによって、荷電平衡（ＣＢ）層を前記第１エピ層から形成するステップと、
    前記ＣＢ層上に配置された第２エピ層からデバイス層を形成するステップと、
    前記デバイス層の上方に高エネルギ注入マスクを形成するステップと、
    第２導電型を有し、前記デバイス層およびＣＢ層の一部に貫入する深さを有する荷電平衡（ＣＢ）バス領域を形成するために注入を実行するステップであって、前記ＣＢバス領域が、前記複数のＣＢ領域を、前記第２導電型を有する前記デバイス層の領域に電気的に結合する、ステップと、
    を含む、荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスの製造方法。
  15. 請求項１４記載の方法において、前記深さが１マイクロメートル（μｍ）よりも大きい、方法。
  16. 請求項１４記載の方法において、前記ＣＢバス領域が、前記ＣＢ ＭＯＳデバイスのアクティブ・エリア内に形成される、方法。
  17. 請求項１４記載の方法であって、前記ＣＢ ＭＯＳデバイスと関連付けられたオーバーヘッド・エリア内に、前記ＣＢバス領域を形成するステップを含む、方法。
  18. 請求項１４記載の方法において、前記第１導電型がｐ−型ドーパントから作られる、方法。
  19. システムであって、
    荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスであって、
    第１導電型を有する第１エピタキシャル（エピ）層内に定められた荷電平衡（ＣＢ）層であって、第２導電型を有する複数の荷電平衡（ＣＢ）領域を含む、ＣＢ層と、
    前記ＣＢ層上に配置された第２エピ層内に定められたデバイス層上に配置されたソース・コンタクトと、
    を含む、荷電平衡（ＣＢ）トレンチ−金属酸化物半導体（ＭＯＳ）デバイスと、
    前記ＣＢトレンチ−ＭＯＳデバイスを含むアクティブ・エリアと、
    前記第２導電型を有し、前記アクティブ・エリアに隣接して配置されたオーバーヘッド・エリアと、
    前記第２導電型を有し、前記第１エピ層と前記第２エピ層との間を延び、前記ＣＢ層の複数のＣＢ領域を前記ソース・コンタクトに、前記第２導電型を有する前記デバイス層の領域を介して、電気的に結合する荷電平衡（ＣＢ）バス領域であって、前記アクティブ・エリア、前記オーバーヘッド・エリア、またはその組み合わせの内部に配置される、ＣＢバス領域と、
    を備える、システム。
  20. 請求項１９記載のシステムにおいて、前記デバイス層が、
    第１導電型を有し、前記第２エピ層の上面に配置されたソース領域と、
    前記第２導電型を有し、前記ソース領域に隣接して配置されたベース領域と、
    前記第２エピ層の上面から、前記ベース領域の下の深さまで達し、ゲートを含むトレンチ構造と、
    前記第２導電型を有し、前記トレンチ構造の底面に配置された防御領域と、
    を含む、システム。
  21. 請求項１９記載のシステムにおいて、前記ＣＢバス領域、前記ベース領域、および前記防御領域が、前記ソース・コンタクトに対するオーム接続を有する、システム。
  22. 請求項１９記載のシステムにおいて、前記第２導電型が、ｐ−型ドーパントを使用する注入によって作られる、システム。
  23. 請求項１９記載のシステムにおいて、前記ＣＢトレンチ−ＭＯＳデバイスが、前記アクティブ・エリア内に配置された防御領域を含む、システム。
JP2021517680A 2018-09-28 2019-09-23 荷電平衡（ｃｂ）トレンチ－金属酸化物半導体－電界効果トランジスタ（ｍｏｓｆｅｔ）デバイスの製作技法 Active JP7257507B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/147,216 US11056586B2 (en) 2018-09-28 2018-09-28 Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US16/147,216 2018-09-28
PCT/US2019/052484 WO2020068697A1 (en) 2018-09-28 2019-09-23 Techniques for fabricating charge balanced (cb) trench-metal-oxide-semiconductor field-effect transistor (mosfet) devices

Publications (2)

Publication Number Publication Date
JP2022502863A true JP2022502863A (ja) 2022-01-11
JP7257507B2 JP7257507B2 (ja) 2023-04-13

Family

ID=69946518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021517680A Active JP7257507B2 (ja) 2018-09-28 2019-09-23 荷電平衡（ｃｂ）トレンチ－金属酸化物半導体－電界効果トランジスタ（ｍｏｓｆｅｔ）デバイスの製作技法

Country Status (5)

Country Link
US (2) US11056586B2 (ja)
EP (1) EP3857606A4 (ja)
JP (1) JP7257507B2 (ja)
CN (1) CN113454791A (ja)
WO (1) WO2020068697A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313393A (ja) * 2000-04-28 2001-11-09 Toshiba Corp 電力用半導体装置及びその駆動方法
US20120248530A1 (en) * 2011-04-04 2012-10-04 Sik Lui Approach to intergrate schottky in mosfet
US20130171821A1 (en) * 2011-06-01 2013-07-04 Samsung Electronics Co., Ltd. Method of fabricating metal contact using double patterning technology and device formed thereby
US20160172468A1 (en) * 2014-12-11 2016-06-16 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
JP2016225455A (ja) * 2015-05-29 2016-12-28 株式会社デンソー 半導体装置およびその製造方法
WO2017165123A1 (en) * 2016-03-22 2017-09-28 General Electric Company Superjunction power semiconductor devices with fast switching capability
US20180040688A1 (en) * 2016-08-05 2018-02-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450122B2 (ja) * 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
US6444528B1 (en) 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
JP2003248293A (ja) 2002-02-26 2003-09-05 Sony Corp マスク作成方法
US7012005B2 (en) 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US20060276014A1 (en) 2005-06-07 2006-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned high-energy implantation for deep junction structure
JP2007042803A (ja) 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
US20080014693A1 (en) 2006-07-12 2008-01-17 General Electric Company Silicon carbide vertical mosfet design for fast switching applications
JP2008108962A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 半導体装置
US8581345B2 (en) 2007-06-05 2013-11-12 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
JP2009033036A (ja) 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置
WO2009057015A1 (en) 2007-10-29 2009-05-07 Nxp B.V. Trench gate mosfet and method of manufacturing the same
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
WO2009154882A2 (en) 2008-06-20 2009-12-23 Maxpower Semiconductor Inc. Semiconductor power switches having trench gates
JP5652407B2 (ja) * 2010-01-29 2015-01-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US9761702B2 (en) * 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9245754B2 (en) 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
US9893176B2 (en) 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
CN104576335A (zh) 2015-01-21 2015-04-29 中国科学院上海技术物理研究所 一种用于高能离子注入的复合掩膜
US9735237B2 (en) 2015-06-26 2017-08-15 General Electric Company Active area designs for silicon carbide super-junction power devices
US9812548B2 (en) * 2015-09-08 2017-11-07 Maxpower Semiconductor, Inc. Power device having a polysilicon-filled trench with a tapered oxide thickness
US10453952B2 (en) * 2015-09-09 2019-10-22 Sumitomo Electric Industries, Ltd. Semiconductor device
US20170338302A1 (en) * 2016-05-23 2017-11-23 Infineon Technologies Ag Power Semiconductor Device with Charge Balance Design
US9704949B1 (en) 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
DE102016113129B3 (de) * 2016-07-15 2017-11-09 Infineon Technologies Ag Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
US10002920B1 (en) 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
JP6857351B2 (ja) * 2017-02-28 2021-04-14 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10157983B2 (en) * 2017-03-09 2018-12-18 Maxpower Semiconductor Inc. Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
JP6926869B2 (ja) * 2017-09-13 2021-08-25 富士電機株式会社 半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313393A (ja) * 2000-04-28 2001-11-09 Toshiba Corp 電力用半導体装置及びその駆動方法
US20120248530A1 (en) * 2011-04-04 2012-10-04 Sik Lui Approach to intergrate schottky in mosfet
US20130171821A1 (en) * 2011-06-01 2013-07-04 Samsung Electronics Co., Ltd. Method of fabricating metal contact using double patterning technology and device formed thereby
US20160172468A1 (en) * 2014-12-11 2016-06-16 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
JP2016115936A (ja) * 2014-12-11 2016-06-23 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ シールドゲートを有する炭化珪素装置を形成する方法
JP2016225455A (ja) * 2015-05-29 2016-12-28 株式会社デンソー 半導体装置およびその製造方法
US20180151366A1 (en) * 2015-05-29 2018-05-31 Denso Corporation Semiconductor device and method for manufacturing same
WO2017165123A1 (en) * 2016-03-22 2017-09-28 General Electric Company Superjunction power semiconductor devices with fast switching capability
US20170278924A1 (en) * 2016-03-22 2017-09-28 General Electric Company Super-junction semiconductor power devices with fast switching capability
JP2019510376A (ja) * 2016-03-22 2019-04-11 ゼネラル・エレクトリック・カンパニイ 高速スイッチング機能を有する超接合パワー半導体デバイス
US20180040688A1 (en) * 2016-08-05 2018-02-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2018022851A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11056586B2 (en) 2021-07-06
JP7257507B2 (ja) 2023-04-13
US20200105925A1 (en) 2020-04-02
US20210288180A1 (en) 2021-09-16
CN113454791A (zh) 2021-09-28
EP3857606A1 (en) 2021-08-04
WO2020068697A1 (en) 2020-04-02
EP3857606A4 (en) 2022-06-22

Similar Documents

Publication Publication Date Title
US10727330B2 (en) Semiconductor device with diode region
JP4564510B2 (ja) 電力用半導体素子
US6693338B2 (en) Power semiconductor device having RESURF layer
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US20030207536A1 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11069772B2 (en) Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices
CN114744037A (zh) 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法
US11158705B2 (en) Method for forming a superjunction transistor device
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
US11245003B2 (en) Systems and methods for junction termination of wide band gap super-junction power devices
JP7257390B2 (ja) 高速スイッチング能力を備えた電荷平衡型半導体パワーデバイスのシステムおよび方法
JP7317952B2 (ja) ユニポーラ荷電平衡半導体パワー・デバイスのためのシステムおよび方法
JP3977518B2 (ja) 静電誘導半導体装置
JP2022502863A (ja) 荷電平衡（ｃｂ）トレンチ−金属酸化物半導体−電界効果トランジスタ（ｍｏｓｆｅｔ）デバイスの製作技法
CN111129151A (zh) 一种碳化硅半积累型沟道mosfet器件及其制备方法
US11031472B2 (en) Systems and methods for integrated diode field-effect transistor semiconductor devices
US20240096936A1 (en) Systems and methods for pillar extension in termination areas of wide band gap super-junction power devices
US20240038836A1 (en) Systems and methods for fabricating cross-pillar superjunction structures for semiconductor power conversion devices
WO2023247117A2 (en) Method for producing a semiconductor device and semiconductor device
CN116230740A (zh) 一种具有载流子存储层的超结igbt器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230403

R150 Certificate of patent or registration of utility model

Ref document number: 7257507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150