JP7257390B2 - 高速スイッチング能力を備えた電荷平衡型半導体パワーデバイスのシステムおよび方法 - Google Patents

高速スイッチング能力を備えた電荷平衡型半導体パワーデバイスのシステムおよび方法 Download PDF

Info

Publication number
JP7257390B2
JP7257390B2 JP2020515948A JP2020515948A JP7257390B2 JP 7257390 B2 JP7257390 B2 JP 7257390B2 JP 2020515948 A JP2020515948 A JP 2020515948A JP 2020515948 A JP2020515948 A JP 2020515948A JP 7257390 B2 JP7257390 B2 JP 7257390B2
Authority
JP
Japan
Prior art keywords
region
layer
regions
conductivity type
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020515948A
Other languages
English (en)
Other versions
JP2020534693A (ja
Inventor
ヴィクトロヴィッチ ボロトニコフ，アレクサンダー
アルマーン ロズィー，ペーター
ガンディ，レツァ
アラン リリエンフェルド，デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2020534693A publication Critical patent/JP2020534693A/ja
Application granted granted Critical
Publication of JP7257390B2 publication Critical patent/JP7257390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)

Description

関連出願への相互参照
この出願は、２０１７年９月２１日に提出された、「高速スイッチング能力を備えた電荷平衡型超接合半導体パワーデバイスのためのシステムおよび方法」と題する米国仮特許出願第６２／５６１，５９２号の優先権および利益を主張し、参照により全体として本明細書に組み込まれる。
連邦政府による資金提供を受けた研究開発に関する記述
本発明は、アメリカ合衆国政府により授与された契約番号ＤＥＡＲ００００６７４の下で政府の支援によりなされた。政府は本発明に一定の権利を有する。
本明細書で開示される主題は、半導体パワーデバイスに関し、より具体的には、電荷平衡（ｃｈａｒｇｅ ｂａｌａｎｃｅｄ：ＣＢ）型半導体パワーデバイスに関する。
半導体パワーデバイスの場合、超接合（ｓｕｐｅｒ－ｊｕｎｃｔｉｏｎ）（電荷平衡とも称される）設計にはいくつかの利点がある。例えば、ＣＢデバイスは、従来のユニポーラデバイスの設計と比較して、単位面積あたりの抵抗および伝導損失の低減を実証している。しかし、フローティング領域を使用するＣＢデバイスのスイッチング速度は、半導体材料内のキャリアの再結合生成速度に依存する。ワイドバンドギャップ材料などの一部の半導体材料では、再結合生成速度が比較的低く、スイッチング速度が比較的低くなる場合がある。このようなＣＢデバイスの再結合生成速度およびスイッチング速度を高めるために、半導体材料に点欠陥を導入され得る。しかし、点欠陥によりデバイスの漏れ電流が増加し得る。
元の請求項の範囲に相応する特定の実施形態を以下に要約する。これらの実施形態は、特許請求の範囲に記載された発明の範囲を限定することを意図するものではなく、むしろこれらの実施形態は、特許請求の範囲に記載された主題がとり得る形態の簡単な要約を提供することのみを意図している。実際に、特許請求の範囲は、以下に記載される実施形態と類似しているかまたは異なり得る様々な形態を包含し得る。
一実施形態では、半導体デバイスの製造方法は、イオン注入により半導体層に第１の注入を実行することと、イオン注入により半導体層に第２の注入を実行することと、を含む。第１および第２の注入は互いに重なり合い、組み合わされて、半導体を通って延在する接続領域を形成する。
第２の実施形態では、ＣＢデバイスは、第１の導電型のデバイス層と、デバイス層に隣接して配置された第１の導電型の第１の電荷平衡（ＣＢ）層と、第１の注入と第２の注入とが互いに重なり合う領域を含む第２の導電型の第１の接続領域と、第１の注入によって形成され、接続領域に隣接する第１の領域と、第２の注入によって形成され、第１の領域の反対側に配置されて接続領域に隣接する第２の領域と、を備えている。デバイス層は、デバイス層の上面に配置された第２の導電型の上部領域を含む。第１のＣＢ層は、第２の導電型の第１の複数の電荷平衡（ＣＢ）領域を含む。第１の接続領域は、デバイス層の上部領域から、第１のＣＢ層の第１の複数のＣＢ領域のうちの少なくとも第１のＣＢ領域まで延在している。
第３の実施形態では、ＣＢデバイスは、少なくとも１つの電荷平衡（ＣＢ）層を形成する第２の導電型の複数の電荷平衡（ＣＢ）領域を含む第１の導電型を有する少なくとも１つのエピタキシャル（エピ）層と、デバイス層を形成するために少なくとも１つのＣＢ層に隣接して配置された第１の導電型の上部エピタキシャル層と、互いに重なり合う第１の注入および第２の注入によって形成された第２の導電型の接続領域と、を備えており、第１の領域は接続領域に隣接して、第１の注入により形成され、第２の領域は接続領域に隣接して、第１の領域の反対側に第２の注入により形成される。複数のＣＢ領域のそれぞれの厚さは、少なくとも１つのＣＢ層の厚さよりも薄い。デバイス層は、第２の導電型を有する上部領域を含む。接続領域は、デバイス層の上部領域から、少なくとも１つのＣＢ層の複数のＣＢ領域のうちの少なくとも１つまで延在している。
本発明のこれらおよび他の特徴、態様、および利点は、添付図を参照しながら以下の詳細な説明を読むとよりよく理解されよう。添付図において、同様の文字は同様の部分を表す。
一実施形態による、それぞれが複数のＣＢ領域を有する複数のＣＢ層を含むＣＢ金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスの斜視図を示す。 一実施形態による、図１のＣＢ ＭＯＳＦＥＴデバイスのドリフト領域の断面図を示す。 一実施形態による、ＣＢ層のＣＢ領域をＣＢデバイスのウェル領域に隣接させる接続領域を含むＣＢ ＭＯＳＦＥＴデバイスの斜視図を示す。 一実施形態による、ＣＢ層のＣＢ領域をＣＢデバイスのウェル領域に隣接させる接続領域を含むＣＢ ＭＯＳＦＥＴデバイスの斜視図を示す。 一実施形態による、ＣＢ層のＣＢ領域をＣＢデバイスの上部領域に隣接させる接続領域を含むＣＢデバイスのドリフト領域の断面図であり、等電位線は、逆バイアス条件下に存在する電界を示している。 一実施形態による、ＣＢ層のＣＢ領域をＣＢデバイスの上部領域に隣接させるセグメント化された接続領域を含むＣＢデバイスの斜視図である。 一実施形態による、ＣＢ層のＣＢ領域をＣＢデバイスの上部領域に隣接させるセグメント化された接続領域を含むＣＢデバイスの斜視図である。 一実施形態による、第２の導電型の第１の注入領域を有するＣＢデバイスで使用するためのエピ層の一実施形態の側断面図である。 一実施形態による、第１の注入領域と重なる第２の注入領域を有する図８のエピ層の側断面図である。 一実施形態による、重複する第１および第２の注入領域を有する接続領域を有する図９のＣＢデバイスの側断面図である。 一実施形態による、接続領域の第１および第２の低濃度ドープ領域が第２導電型であり、Ｎ２／２＞Ｎ１であるＣＢデバイスの一実施形態のドリフト領域の断面図である。 一実施形態による、接続領域の第１および第２の低濃度ドープ領域が第２の導電型であり、Ｎ２／２＜Ｎ１であるＣＢデバイスの実施形態のドリフト領域の断面図である。 一実施形態による、複数の不整合および重複注入領域によって形成されるＣＢデバイスに１つまたは複数の接続領域を生成するプロセスのフローチャートであり、接続領域は、第１および第２の低濃度ドープ領域が両側に接している。
１つまたはそれ以上の特定の実施形態を以下に説明する。これらの実施形態の簡潔な説明を提供する取り組みにおいて、実際の実装形態のすべての特徴が本明細書に記載されているわけではない。当然のことながら、そのような実際の実装の開発においては、エンジニアリングまたは設計プロジェクトの場合と同様に、実装ごとに異なり得るシステム関連およびビジネス関連の制約の遵守など、開発者固有の目標を達成するために実装固有の多数の決定がなされなければならないことを理解されたい。さらに、そのような開発努力は複雑で時間がかかる可能性があるが、それにもかかわらず、本開示の恩恵を受ける当業者にとっては設計、製作、および製造の日常的な仕事であることを理解されたい。
また、本開示の様々な実施形態の要素を紹介するとき、冠詞「１つの」、「ある」（ａ、ａｎ）、および「その」、「前記」（ｔｈｅ、ｓａｉｄ）は、１つまたはそれ以上の要素があることを意味することを意図している。用語「備える」、「含む」、および「有する」は包括的であることを意図しており、列挙された要素以外の追加の要素があり得ることを意味する。さらに、以下の説明における数値例は非限定的であることが意図されており、したがって、追加の数値、範囲、および割合は開示された実施形態の範囲内にある。
本明細書で使用されるとき、「層」という用語は、下にある表面の少なくとも一部の上に連続的または不連続的に配置された材料を指す。さらに、「層」という用語は、配置された材料が一様な厚さであることを必ずしも意味するのではなく、配置された材料は一様なまたは不定の厚さを有してもよい。さらに、本明細書で使用される「１つの層（ａ ｌａｙｅｒ）」という用語は、文脈が明らかにそうでないことを示さない限り、単層または複数の層を指す。本明細書で使用されるとき、「上に配置される（ｄｉｓｐｏｓｅｄ ｏｎ）」という用語は、他に具体的に示されない限り、互いに直接接触するように（例えば、じかに）または間に介在層を有することによって間接的に配置される層を指す。本明細書で使用される「隣接する」という用語は、２つの層が接触して配置され、互いに直接接触していることを意味する。
本開示において、層／領域が別の層または基板の「上に（ｏｎ）」と記載される場合、層／領域は互いに直接接触するか、またはその層間および領域間に１つ（またはそれ以上）の層もしくはフィーチャを有し得ることを理解されたい。さらに、「上に（ｏｎ）」という用語は、層／デバイスの互いに対する相対位置を表し、上下の相対位置は見る人に対するデバイスの向きに依存するため、必ずしも「最上部に」を意味するわけではない。さらに、「上」、「下」、「上方」、「下方」、「より上」、およびこれらの用語の変形の使用は便宜上なされており、他に特定しない限り構成要素の特定の向きを必要としない。これを念頭に置き、本明細書で使用されるとき、「より低い」、「中間の」、または「底部」という用語は、基板層に比較的近いフィーチャ（例えば、エピタキシャル層）を指し、一方、「最上部（ｔｏｐ）」または「上部（ｕｐｐｅｒ）」という用語は、基板層から比較的最も遠い特定のフィーチャ（例えば、エピタキシャル層）を指す。
本実施形態は、半導体超接合（ｓｕｐｅｒ－ｊｕｎｃｔｉｏｎ：ＳＪ）デバイスとも呼ばれる垂直半導体電荷平衡（ＣＢ）デバイスの設計および製造方法を対象とする。さらに、開示された設計および方法は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、ダイオードなどの様々なＣＢデバイスのみならず、中電圧（例えば２ｋＶ～１０ｋＶ）および高電圧（例えば１０ｋＶ以上または１０ｋＶ～２０ｋＶ）電力変換関連用途に有用であり得る他のデバイスの製造にも有用である。さらに、開示された設計および方法は、炭化ケイ素（ＳｉＣ）ＣＢデバイス、窒化ガリウムＣＢデバイス、ダイヤモンドＣＢデバイス、窒化アルミニウムＣＢデバイス、窒化ホウ素ＣＢデバイスなどのワイドバンドギャップＣＢデバイスの製造のみならず、１つまたはそれ以上のワイドバンドギャップ半導体材料を使用して製造される他のＣＢデバイスにも有用である。
以下に説明するように、開示されたＣＢデバイスは、エピタキシャル成長工程およびドーパント注入工程を繰り返し実施した多層ドリフト領域を含む。本明細書で使用される「多層」という用語、および特定の数の層への言及（例えば、「２層」、「３層」、「４層」）は、ＣＢデバイスのエピタキシャル（エピ）層の数を指す。開示された多層ドリフト領域設計は、第１の導電型を有する電荷平衡（ＣＢ）層（例えば、ｎ型ＣＢ層）を含む。さらに、これらのＣＢ層のそれぞれは、ＣＢデバイスのアクティブ領域内の電界を再形成するＣＢ層の残りの部分とは反対の導電型を有するドーピングされた別個の埋め込み注入領域である複数の電荷平衡（ＣＢ）領域を含む。これらのＣＢ領域は、ＣＢデバイスの下部エピ層内（例えば、上部／デバイスエピ層と基板層との間に配置されるＣＢ層内）に配置され、デバイス端末と接触していないという点で、本明細書では「埋め込まれた（ｂｕｒｉｅｄ）」と記載される。以下に説明するように、開示されたＣＢデバイスの実施形態では、これらのＣＢ層設計により、比較的簡単な製造プロセスを維持しながら、低伝導損失と高ブロッキング電圧とが可能になる。
さらに、以下で説明するように、開示されたＣＢデバイスは、ＣＢ領域と同じ導電型の接続領域を含み、接続領域は概して、ＣＢ層のＣＢ領域と、デバイスの上面（例えば、基板層から最も遠い）にまたはその近くに配置されたＣＢ領域と同じ導電型の高濃度ドープ領域（例えば、上部領域、第２導電性領域、ウェル領域、本体接触面領域、接合バリア領域、本体領域、または終端領域）との間に電気的接続（例えば、垂直接続）を提供する。ＣＢ領域を接続する狭くて深い接続領域を介して、高速スイッチング速度と高いブロッキング電圧を実現できる。本実施形態では、接続領域は、ドープされた材料の２つの意図的に不整合な注入によって形成され得る。そのため、ＣＢデバイスがオフ状態からオン状態に移行すると、キャリアは接続領域を介して高濃度ドープ領域からＣＢ領域に直接流れ得る。逆に、オン状態からオフ状態への移行中、キャリアは接続領域を介してＣＢ領域から高濃度ドープ領域に直接流れ得る。結果として、開示されたＣＢデバイスのスイッチング性能は、キャリアの再結合生成速度に依存せず、それにより、同じ電流／電圧定格を有するフローティングＣＢ領域を備えたＣＢデバイスと比較して、実質的に漏れ電流を増加させることなく、スイッチング速度の増加、スイッチングおよび動的オン抵抗損失の低減を提供する。以下の説明はＭＯＳＦＥＴに関するものであるが、開示された設計および方法は、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、ダイオード（例えば、接合障壁ショットキー（ＪＢＳ）ダイオード、マージＰｉＮショットキー（ＭＰＳ）ダイオードなど）、および中電圧（例えば、２ｋＶ～１０ｋＶ）および高電圧（例えば、１０ｋＶ以上または１０ｋＶ～２０ｋＶ）の電力変換関連のアプリケーションに役立つその他のＣＢデバイスにも適用できる。
図１は、いくつかの電荷平衡（ＣＢ）層１６上に配置されたデバイス層１４を含むドリフト領域１２を有するＣＢ ＭＯＳＦＥＴデバイス８の実施形態の斜視図である。デバイス８の特定の構成要素、および以下で説明する他のデバイスをより明確に示すために、一般的に理解されている特定の設計要素（例えば、上部メタライゼーション、パッシベーション、エッジ終端など）は省略され得ることを理解されたい。
以下で説明するように、図１に示すＣＢ ＭＯＳＦＥＴデバイス８のドリフト領域１２は、ＣＢ ＭＯＳＦＥＴデバイス８のデバイス層１４およびＣＢ層１６を形成する第１の導電型（例えば、ｎ型エピ層１８）を有するいくつかのエピタキシャル層１８を含む。さらに、特定の実施形態では、各エピ層１８はそれぞれ同じであっても異なっていてもよいドーパント濃度を有する。図示された実施形態は３つのエピ層１８（例えば、１８Ａ、１８Ｂ、および１８Ｃ）を含むが、ＣＢ ＭＯＳＦＥＴデバイス８は、特定の所望の電圧定格を有するＣＢ ＭＯＳＦＥＴデバイス８を生産するために任意の適切な数のエピ層１８（例えば２、４、５、６、またはそれ以上）を含み得る。いくつかの実施形態では、エピ層１８は、炭化ケイ素、窒化ガリウム、ダイヤモンド、窒化アルミニウム、および／または窒化ホウ素などの１つまたは複数のワイドバンドギャップ半導体材料から形成されてもよい。エピ層１８は、エピタキシャル過成長の繰り返しサイクルを使用して製造されてもよい。図示のように、第１エピ層１８Ａは基板層３０の上に隣接して配置され、第２エピ層１８Ｂは第１エピ層１８Ａの上に隣接して配置され、第３エピ層１８Ｃはエピ層１８Ｂの上に隣接して配置される。
図示されたＣＢ ＭＯＳＦＥＴデバイス８のデバイス層１４の上面１０は、第２導電型を有するウェル領域２０（例えば、ｐ型ウェル領域２０）を含み、第１導電型を有するソース領域２２（例えば、ｎ型ソース領域２２）に隣接して配置される。デバイス層１４に隣接して誘電体層２４（ゲート絶縁層またはゲート誘電体層とも呼ばれる）が配置され、誘電体層２４に隣接してゲート電極２６が配置される。さらに、基板層３０（例えば、半導体基板層、ワイドバンドギャップ基板層）上に複数のＣＢ層１８が配置され、基板層３０に隣接してＣＢ ＭＯＳＦＥＴデバイス８の底部１１上にドレイン接触面３２が配置される。
さらに、図１に示すように、デバイス層１４の上面１０に隣接してソース接触面２８が配置され、ソース接触面２８は、デバイス層１４のソース領域２２とウェル領域２０の両方の一部に配置される。明確にするために、ソース接触面２８の下に配置されたＣＢ ＭＯＳＦＥＴデバイス８のソース領域２２（例えば、ｎ型ソース領域２２）の部分は、本明細書ではより具体的にＣＢ ＭＯＳＦＥＴデバイス８のソース接触面領域３４と呼ばれ得る。同様に、ＣＢ ＭＯＳＦＥＴデバイス８のウェル領域２０の一部（例えば、ｐ型ウェル領域）は、本明細書ではより具体的にＣＢ ＭＯＳＦＥＴデバイス８の本体領域３６（例えば、ｐ＋本体領域３６）と呼ばれ得る。加えて、ソース接触面２８の下に隣接して配置される（例えば、覆われ、直接電気的に接続される）本体領域３６の部分は、本明細書ではより具体的にＣＢ ＭＯＳＦＥＴデバイス８の本体接触面領域３８（例えばｐ＋本体接触面領域３８）と呼ばれ得る。
オン状態動作中に、適切なゲート電圧（例えば、ＣＢ ＭＯＳＦＥＴデバイス８の閾値電圧（ＶＴＨ）以上）によってチャネル層４０に反転層が形成されるとともに、キャリアの蓄積によって接合型電界効果トランジスタ（ＪＦＥＴ）領域４２において導電性パスが強化され、これにより、ドレイン接触面３２（例えば、ドレイン電極、ドレイン端子）からソース接触面２８（例えば、ソース電極、ソース端子）に電流が流れ得る。チャネル領域３４は、概して、ゲート電極２６および誘電体層２４の下に配置されたウェル領域２０の上部として定義され得る。
オン状態抵抗（Ｒｄｓ（ｏｎ））および結果として生じるオン状態伝導損失を低減するために、ＣＢ ＭＯＳＦＥＴデバイス８は、それぞれが複数のＣＢ領域４６を含む２つのＣＢ層１６Ａおよび１６Ｂを含む。複数のＣＢ領域４６は、２０１５年６月２６日に出願され、「炭化ケイ素超接合パワーデバイスのための活性領域設計」と題された米国特許第９，７３５，２３７号明細書に記載された特徴のいずれかを含み得、この出願の開示はあらゆる目的で全体として本明細書に参照される。他の実施形態では、デバイス層１４は、本アプローチの効果を損なうことなく、他の移植された特徴（例えば、他のデバイス構造／タイプに特有の特徴）を含み得ることが理解され得る。
ＣＢ領域４６は、ＣＢ層１６Ａおよび１６Ｂの残りの部分４８に対して反対にドープされる。言い換えると、ｎ型ＣＢ層１６（例えば、ｎ型ＳｉＣエピタキシャル層１８）を有するＣＢデバイス１０の場合、ＣＢ領域４６はｐ型であり、ｐ型エピ層１８を有するＣＢデバイス１０の場合、ＣＢ領域４６はｎ型である。さらに、特定の実施形態では、ＣＢ層１６ＡのＣＢ領域４６のドーパント濃度とＣＢ層１６ＢのＣＢ領域４６のドーパント濃度とは同じであっても異なっていてもよい。ＣＢ領域４６およびＣＢ層１６Ａおよび１６Ｂの残りの部分４８はそれぞれ、実質的に空乏化し、逆バイアス下ではイオン化ドーパントから同様の量（例えば、実質的に等しい量）の（例えば、デバイス活性領域に対して正規化された、ｃｍ２当たりの）有効電荷を一般に提供するように一般的に設計される。例示の電荷平衡構造により、ｐ型半導体部分とｎ型半導体部分とは両方とも公称ブロッキング条件下において完全に空乏化されるので、ＣＢ ＭＯＳＦＥＴデバイス８は高い降伏電圧と低いオン状態抵抗とを達成することができる。
図示されるように、ＣＢ ＭＯＳＦＥＴデバイス８のＣＢ領域４６は、（例えば、垂直に接続されずに）分離され、エピ層１８Ｃおよび１８Ｂの厚さ全体を貫通しない。例えば、図１に示されたＣＢ ＭＯＳＦＥＴデバイス８の実施形態の断面図である図２は、エピ層１８Ａ～１８ＣおよびＣＢ領域４６の寸法を示している。特に、エピ層１８Ａ、１８Ｂ、および１８Ｃは、特定の実施形態では、それぞれ同じまたは異なる厚さ７０Ａ、７０Ｂ、および７０Ｃを有する。さらに、図示されたＣＢ ＭＯＳＦＥＴデバイス８のＣＢ層１６Ａおよび１６ＢのＣＢ領域４６は、特定の厚さ７２を有する。いくつかの実施形態では、ＣＢ領域４６の厚さ７２は、異なるＣＢ層１６では異なっていてもよいことを理解されたい。ＣＢ領域４６の厚さ７２は、それぞれ、ＣＢ層１６Ａおよび１６Ｂの厚さ７０Ａおよび７０Ｂよりも薄く、したがって、ＣＢ領域４６は、エピ層１８Ａおよび１８Ｂを垂直に通って接続されていない（すなわち、厚さ７０Ａおよび７０Ｂ全体を通って延びていない）。この特徴は、電荷平衡領域が連続している他のＣＢデバイス設計（例えば、エピ層１８Ａおよび１８Ｂの厚さ全体を貫通する連続した垂直ピラー）とは対照的であることが理解され得る。連続的な垂直電荷平衡ピラーを含むＣＢデバイスは、低い伝導損失と高いブロッキング電圧を提供できる。しかしながら、エピ層１８Ａおよび１８Ｂの厚さ７０Ａおよび７０Ｂを貫通する連続した垂直電荷平衡ピラーを製造することは、ドーパントの拡散係数が低い特定の半導体材料にとっては困難な場合がある。例えば、エピ層１８Ａおよび１８Ｂが、シリコン（Ｓｉ）と比較してドーパントの拡散係数が低いＳｉＣから製造される実施形態では、そのような電荷平衡ピラーの製造は困難な場合がある。
例えば、図示されたＣＢ ＭＯＳＦＥＴデバイス８を製造するために、エピタキシャル成長技術（例えば、エピタキシャルＳｉＣ成長技術）を使用して基板層３０の最上部に第１のエピ層１８Ａを形成してもよいし、イオン注入を使用して第１のエピ層１８Ａ中にＣＢ領域４６を形成して第１のＣＢ層１６Ａを生成してもよい。さらに、エピタキシャル成長技術を使用して第１のエピ層１８Ａの最上部に第２のエピ層１８Ｂを形成してもよいし、イオン注入を使用して第２のエピ層１８Ｂ中にＣＢ領域４６を形成して第２のＣＢ層１６Ｂを生成してもよい。エピタキシャル成長工程／イオン注入工程を複数回（例えば、２、３、４、５、またはそれ以上）繰り返して、任意の適切な数のＣＢ層１６を備えたＣＢ ＭＯＳＦＥＴデバイス８を生成できることに留意されたい。さらに、エピタキシャル成長技術を使用して第２のエピ層１８Ｂの最上部に最終エピ層１８Ｃを形成してもよいし、ＣＢ ＭＯＳＦＥＴデバイス８のデバイス層１４を形成する特定のフィーチャを適切に注入してもよい。
さらに、寸法に関して、各ＣＢ領域４６は、特定の幅７４および特定の間隔７６を有していてもよい。特定の実施形態では、ＣＢ領域４６の寸法（例えば、厚さ７２、幅７４、および／または間隔７６）は、異なるＣＢ層１６で異なっていてもよい。異なる実施形態では、ＣＢ領域４６は、異なる断面形状（例えば、注入エネルギー／線量によって定義される）を有していてもよい。一部の実施形態では、ＣＢ領域４６の形状は、Ｚ軸に沿って実質的に変化しない場合がある。
さらに、エピ層１８のドーピング、ＣＢ領域４６のドーピング、エピ層１８の厚さ７０、ＣＢ領域４６の厚さ７２、ＣＢ領域４６の幅７４、および、ＣＢ領域４６間の間隔７６は、ＣＢ ＭＯＳＦＥＴデバイス８の所望の電気的性能（例えば、所望のブロッキング電圧）を可能にするために、異なる実施形態に対して変更され得る。開示されているＣＢ ＭＯＳＦＥＴデバイス８は、同時係属中であって、あらゆる目的のためにその開示全体が参照により本明細書に組み込まれる、２０１５年６月２６日に提出され「炭化ケイ素超接合パワーデバイス用の活性領域設計」と題された米国出願第１４／７５２，４４６号明細書で議論されているように、エピ層１８のドーピング、ＣＢ領域４６のドーピング、エピ層１８の厚さ７０、ＣＢ領域４６の厚さ７２、ＣＢ領域４６の幅７４、およびＣＢ領域４６間の間隔７６の異なる値を組み込んで、ＣＢ ＭＯＳＦＥＴデバイス８の所望のブロッキング電圧およびドリフト領域１２の特定のオン抵抗の所望の低減を達成することができる。
例えば、いくつかの実施形態において、特定のセルパラメータ（例えば、エピ層１８の厚さ７０およびドーピング）は、約１キロボルト（ｋＶ）～１０ｋＶ、１ｋＶ～５ｋＶ、またはその他の適切な範囲のＣＢ ＭＯＳＦＥＴデバイス８のブロッキング電圧を提供するように選択され得る。特定の実施形態では、ＣＢ ＭＯＳＦＥＴデバイス８のドリフト領域１２の特定のオン抵抗は、非ＳＪ／ＣＢデバイス（例えば、ＣＢ領域４６のない半導体パワーデバイス）のドリフト領域の特定のオン抵抗より約４０％～５０％低くてもよい。さらに、いくつかの実施形態では、ＣＢ領域４６および／またはエピ層１８のドーパント濃度は、約５ｘ１０１５ｃｍ－３～約５ｘ１０１８ｃｍ－３、約２ｘ１０１６ｃｍ－３～約１ｘ１０１８ｃｍ－３、または約５ｘ１０１６ｃｍ－３～約５ｘ１０１７ｃｍ－３であり得る。さらに、いくつかの実施形態では、ＣＢ領域４６のドーピング濃度をＣＢ ＭＯＳＦＥＴデバイス８の単位セル面積に正規化することによって計算され得るＣＢ領域４６の有効シートドーパント濃度は、約１．１ｘ１０１３ｃｍ－２以下であり得る。さらに、いくつかの実施形態では、ＣＢ領域４６間の間隔７６は、約０．２５マイクロメートル（μｍ）～約１０μｍ、約０．５μｍ～約８μｍ、約０．７５μｍ～約６μｍ、または約１μｍ～約３μｍであり得る。
上述のように、ＣＢ ＭＯＳＦＥＴデバイス８は、スイッチング損失を低減し、スイッチング速度を向上させる機能も含み得る。例えば、図３に示すＣＢデバイス８０（例えば、ＣＢ ＭＯＳＦＥＴデバイス）の実施形態は、エピ層１８のそれぞれに注入されるＣＢ領域４６（エピ層１８とは反対の導電型）と同じ導電型を有する接続領域１００を含む。接続領域は、様々なＣＢ領域４６を接続する狭くて深い接続領域１００（例えば、バス／接続部）を形成する、２つまたはそれ以上の意図的に不整合で重複する注入領域を含み得る。特定の実施形態では、ＣＢデバイス８０は、エピ層１８Ａ～１８Ｃの一部に注入される、連続した垂直ピラーまたは連続した垂直ブロックの形態の任意の適切な数の接続領域１００を含み得る。特に、開示された接続領域１００は、接続領域１００およびＣＢ領域４６と同じ導電型の１つまたはそれ以上の高濃度ドープ領域１０２（例えば、上部領域、第２導電性領域、ウェル領域２０、本体領域３６、本体接触面領域３８、または接合バリア領域）に隣接して配置される。１つまたはそれ以上の高濃度ドープ領域１０２は、ＣＢデバイス８０のデバイス層１４の上面１０（例えば、ウェル領域２０、本体領域３６、本体接触面領域３８、接合障壁領域）に隣接して配置（例えば、上に配置、中に配置、注入など）されてもよい。さらに、開示された接続領域１００は、デバイス層１４に配置された少なくとも１つの高濃度ドープ領域１０２を、ＣＢ層１６の複数のＣＢ領域４６の少なくとも１つに接続し得る。特に、開示された接続領域１００は、１つまたはそれ以上の高濃度ドープ領域１０２から（例えば、デバイス層１４の上面１０付近の１つまたはそれ以上のフィーチャから）ＣＢ層１６の少なくとも１つのＣＢ領域４６まで垂直に延在し得る。例えば、接続領域１００は、高濃度ドープ領域１０２と少なくとも１つのＣＢ領域４６とに隣接していてもよい。いくつかの実施形態では、接続領域１００は、高濃度ドープ領域１０２および少なくとも１つのＣＢ領域４６と重複し得る。
いくつかの実施形態では、１つまたはそれ以上の接続領域１００は、最も深いＣＢ領域４６（すなわち、基板３０に最も近く、デバイス層１４から最も遠いＣＢ領域４６）に達する深さ１０４（例えば、垂直寸法、厚さ）を有し得る。さらに、１つまたは複数の接続領域１００の深さ１０４は、接続領域１００が最も深いＣＢ領域４６まで延在して接触し（例えば、隣接して配置され）、最も深いＣＢ領域４６の厚さ７２の一部を貫通（例えば重なる）して延在し、または最も深いＣＢ領域４６の厚さ７２全体を貫通する（例えば、重なる）ように延在し得る。例えば、深さ１０４は、ｎ－１個のエピ層１８の厚さ７０の合計以上であってもよく、ここでｎは、ＣＢデバイス８０内のエピ層１８の総数である。
例えば、図３に示す実施形態では、接続領域１００の深さ１０４は、ＣＢ層１６Ａおよび１６Ｂ（すなわち、下側の２つのエピ層１８Ａおよび１８Ｂ）の厚さ７０Ｂおよび７０Ｃの合計よりも大きい。特に、図示された実施形態では、接続領域１００は、この場合はウェル領域２０である高濃度ドープ領域１０２から延びている（例えば、隣接して接触している）。接続領域１００は、第３のエピ層１８Ｃ（すなわち、第３のエピ層１８Ｃの厚さ７０Ｃ）を貫通し、第２のエピ層１８Ｂ（すなわち、第２エピ層１８Ｂの厚さ７０Ｂおよび第２のＣＢ層１６ＢのＣＢ領域４６の厚さ７２）を貫通し、および第１のエピ層１８Ａの厚さ７０Ｃの一部を通って（すなわち、第１のＣＢ層１６ＡのＣＢ領域４６の厚さ７２を通って）延在する。しかし、他の実施形態では、深さ１０４は、接続領域１００がそれぞれ第２のエピ層１８Ｂの厚さ７０Ｂおよび第３のエピ層１８Ｃの厚さ７０Ｃのみを貫通して（すなわち、接続領域１００が底部ＣＢ層１６ＡのＣＢ領域４６を貫通して延在しない）延在するようなものであってもよいし、または、接続領域１００が底部ＣＢ層１６ＡのＣＢ領域４６の厚さ７２の一部のみを通って延在するようなものであってもよいことを理解されたい。
１つまたはそれ以上の接続領域１００は、高エネルギーイオン注入を使用してドーパント（例えば、ホウ素、アルミニウム、窒素、リン）をＣＢデバイス８０のエピ層１８に導入することにより製造され得る。単一の接続領域は、複数の不整合および／または重複する注入領域を含み得る。いくつかの実施形態では、ドーパントは、所望の深さ１０４を達成するべく、約５００ｋｅＶ～約６０ＭｅＶの注入加速エネルギーで注入され得る。さらに、特定の実施形態では、１つまたはそれ以上の接続領域１００は、高阻止能マスクまたは高ブロッキングマスク（例えば、シリコン・オン・インシュレータ（ＳＯＩ）、ポリシリコン、厚い酸化シリコン、プラチナ、モリブデン、金などの高Ｚ金属など）を伴う高エネルギーイオン注入を使用して形成されてもよい。特に、高阻止能マスクは、エピタキシャル成長後に上部エピ層１８Ｃの上部表面１０に配置されてもよく、高阻止能マスクは、上部エピ層１８Ｃの上部表面１０の残りを覆いつつ、１つまたはそれ以上の接続領域１００のための開口部を有してもよい。単一の接続領域１００が複数の注入領域を含む場合、このプロセスは各注入について複数回繰り返されてもよい。そのような実施形態では、ブロッキングマスクを除去し、新しいブロッキングマスクをわずかに異なる場所に付着してもよい。いくつかの実施形態では、既存のブロッキングマスクを除去することなく、既存のブロッキングマスクの最上部に新しいブロッキングマスクを追加してもよい。いくつかの実施形態では、ブロッキングマスクは、新たな注入位置にわずかにずらされてもよい。さらに、異なる実施形態では、１つまたはそれ以上の接続領域１００は、高濃度ドープ領域１０２（例えば、ウェル領域２０）より先にまたは後に形成されてもよい。いくつかの実施形態では、１つまたはそれ以上の接続領域１００は、適切な深さ１０４を達成するために、より低いエネルギーのインプラントが使用され得るように、エピ成長工程の間に少なくとも部分的に注入され得る（例えば、エピ層１８ＢにＣＢ領域４６が形成される前または後に、次のエピ層１８Ｃのエピ成長の前に注入される）。結果として得られる接続領域は、ブロッキングマスクの最小開口フィーチャサイズよりも狭い幅を有し得る。
ＣＢ領域４６を１つまたはそれ以上の高濃度ドープ領域１０２、この場合ウェル領域２０に接続する１つまたはそれ以上の接続領域１００は、概してスイッチング損失を減少させ、ＣＢデバイス８０の最大スイッチング速度を増加させる。特に、ウェル領域２０からのキャリアは、オフ状態（例えば、ブロッキング状態）からオン状態（例えば、伝導状態）へのＣＢデバイス８０の遷移中に、１つまたはそれ以上の接続領域１００を介してＣＢ領域４６に直接流れてもよく、同様に、ＣＢデバイス８０のオン状態からオフ状態への遷移中に、ＣＢ領域４６からのキャリアが１つまたはそれ以上の接続領域１００を介してウェル領域２０に直接流れてもよい。さらに、その場ドーピング、中性子照射などを使用してエピ層１８に点欠陥／再結合中心を導入するなど、キャリアの再結合生成速度を増加させる他の技術とは対照的に、１つまたはそれ以上の接続領域１００は、ＣＢデバイス８０の漏れ電流を実質的に増加させることなく、ＣＢデバイス８０のスイッチング損失を減少させ、ＣＢデバイス８０のスイッチング速度を増加させることができる。
いくつかの実施形態では、１つまたはそれ以上の接続領域１００を有するＣＢデバイス８０のスイッチング速度は、１つまたはそれ以上の接続領域１００がない場合のＣＢデバイスのスイッチング速度よりも約１０～約２０００倍、約２５～約１０００倍、約５０～約７５０倍、約７５～約５００倍、または約１００～約２５０倍大きくてもよい。特定の実施形態では、１つまたはそれ以上の接続領域１００を含むＣＢデバイス８０のスイッチング速度は、少なくとも１キロヘルツ（ｋＨｚ）であり得る。いくつかの実施形態では、ＣＢ ＭＯＳＦＥＴデバイス８のスイッチング速度は、約７５ｋＨｚ～約１５０ｋＨｚ、約８５ｋＨｚ～約１２５ｋＨｚ、または約９５ｋＨｚ～約１０５ｋＨｚであってもよい。開示された接続領域１００なしでフローティングＣＢ領域を利用するＣＢデバイスは、約１ｋＨｚ未満、約７５０Ｈｚ未満、約５００Ｈｚ未満、または約２５０Ｈｚ未満のスイッチング速度を有し得る。したがって、１つまたはそれ以上の接続領域１００を有する開示されたＣＢデバイス８０は、開示された接続領域１００なしでフローティングＣＢ領域を利用するＣＢデバイスよりも著しく速いスイッチング速度を有し得る。
上述のように、１つまたはそれ以上の高濃度ドープ領域１０２（例えば、上部領域）は、デバイス層１４の上部表面１０に隣接して配置され得る。いくつかの実施形態では、１つまたはそれ以上の高濃度ドープ領域１０２は、ウェル領域２０（例えば、ｐ型ウェル領域２０）であるか、それを含み得る。特定の実施形態では、１つまたはそれ以上の高濃度ドープ領域１０２は、本体領域３６（例えば、ｐ＋本体領域３６）、本体接触面領域３８（例えば、ｐ＋本体接触面領域３８）、および／または接合バリア領域（例えば、接合バリアショットキー（ｊｕｎｃｔｉｏｎ ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ：ＪＢＳ）またはマージＰｉＮショットキー（ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ：ＭＰＳ）ダイオードの接合バリア領域）を含み得る。すなわち、１つまたは複数の接続領域１００は、ウェル領域２０、本体領域３６、および／または本体接触面領域３８の少なくとも一部に隣接して配置され、および／またはそれを通って延在（例えば重なる）し得る。いくつかの実施形態では、１つまたはそれ以上の高濃度ドープ領域１０２は、約２×１０１６ｃｍ－３～約５×１０２０ｃｍ－３、約５×１０１６ｃｍ－３～約１×１０１９ｃｍ－３、または約１×１０１７ｃｍ－３～約５ｘ１０１８ｃｍ－３のドーパント濃度を有し得る。いくつかの実施形態では、高濃度ドープ領域１０２は、概して、ＣＢ領域４６および／または接続領域１００のドーピング濃度よりも少なくとも５０％大きい（例えば、約５０％～２００％またはそれ以上）ドーピング濃度を有し得る。特定の実施形態では、高濃度ドープ領域１０２は、概して、少なくとも１×１０１３ｃｍ－２／領域（例えば、ＣＢ領域４６および／または接続領域１００）の厚さであるドーピング濃度を有し得る。いくつかの実施形態では、高濃度ドープ領域１０２は、概して、ＣＢ領域４６および／または接続領域１００のドーピング濃度よりも約１桁～６桁高いドーピング濃度を有し得る。
図示のように、接続領域１００は幅１１０も含む。一般に、より狭い接続領域１００（すなわち、より狭い幅１１０）は、デバイスブロッキング電圧に大きな影響を与えることなく、デバイス８０がより高いスイッチング速度を達成できるようにするのに役立つ。しかし、製造上の制約により、注入領域の寸法が制限される可能性があるため、最小実行可能幅よりも小さい幅１１０を有する注入領域は達成できないが、２つの意図的に不整合で重複する注入領域で接続領域１００を形成することにより、重なりの幅が形成される単一の注入領域の最小幅よりも小さい幅を有する接続領域、またはそのような注入をパターン化するために使用されるブロッキングマスクフィーチャにより、より狭い接続領域が可能になる。接続領域１００の幅１１０およびドーパント濃度は、ＣＢ領域４６を有するＣＢ層１６（例えば、下部エピ層１８Ａおよび１８Ｂ）内の電荷平衡を維持するとともに、ＣＢデバイス８０の所望の電気的性能（例えば、所望のブロッキング電圧）を可能にするように選択され得る。例えば、いくつかの実施形態では、幅１１０は約１μｍ～約１０μｍの間であり得る。図９～図１１に関して以下でより詳細に議論されるように、各注入領域は、約２μｍ幅～約７μｍ幅であり得る。注入領域間の重なりは、約０．５μｍ～約４μｍの間であり得る。さらに、接続領域１００のドーパント濃度は、約１×１０１６ｃｍ－３～約１×１０１７ｃｍ－３、約１×１０１６ｃｍ－３～約４×１０１６ｃｍ－３、または約４×１０１６ｃｍ－３～約１×１０１７ｃｍ－３であり得る。いくつかの実施形態では、接続領域１００のドーパント濃度は、ＣＢ領域４６のドーパント濃度以下であり得る。接続領域のドーパント濃度（例えば、注入領域間の重なり）は、ＣＢ層１８のドーパント濃度の約０．５倍からＣＢ層１８のドーパント濃度の約１．２倍の範囲であり得る。
いくつかの実施形態では、ＣＢ領域４６は、接続領域１００と完全にまたは部分的に重複し得る。例えば、図示されるように、ＣＢ領域４６は、ＣＢ領域４６が接続領域１００の幅１１０を通って延在するように、接続領域１００と完全に重複し得る。いくつかの実施形態では、図４のＣＢデバイス１２０の実施形態によって示されるように、ＣＢ領域４６は、接続領域１００の幅１１０を部分的にのみ通って延在し得る。例えば、ＣＢ領域４６は、接続領域１００の幅１１０よりも短い距離１４０だけ接続領域１００と重複し得る。いくつかの実施形態では、距離１４０は０．１μｍ以上であってもよい。特定の実施形態では、距離１４０は、幅１１０の半分未満であってもよい。
図３および図４にそれぞれ示すＣＢデバイス８０および１２０の実施形態は１つの接続領域１００を含むが、ＣＢデバイス８０および１２０は任意の適切な数の接続領域１００を含み得ることに留意されたい。
図５は、ＣＢ領域４６および接続領域１００を含むＣＢデバイス１９０の一実施形態のドリフト領域１２の断面図を示す。特に、図示の実施形態では、多層ドリフト領域１２は３つのエピ層１８Ａ、１８Ｂ、および１８Ｃを含み、ＣＢ領域４６は下部エピ層１８Ａおよび１８Ｂ（すなわち、ＣＢ層１６Ａおよび１６Ｂ）内に形成される。さらに、図示の実施形態では、接続領域１００は、２つの特定のＣＢ領域４６Ａおよび４６Ｂを高濃度ドープ領域１０２に接続する。さらに、図５は、逆バイアス条件下でＣＢデバイス１９０のドリフト領域１２に存在する電界を示す等電位線２００を含む。電界の強さは、線が互いに近い場合に強く、等電位線２００の間隔が広い場合に弱くなるものとして表される。図５に見られるように、図示の実施形態では、等電位線２００間の間隔は、接続領域１００からの距離が増加しても実質的に変化しない。したがって、接続領域１００は、ドリフト領域１２内の電界の強さを実質的に変更または変更しない。したがって、接続領域１００は、電界分布を実質的に変化させることなく、結果としてＣＢデバイス１９０のブロッキング電圧を低下させることなく、高濃度ドープ領域１０２からＣＢ領域４６にキャリアを供給することにより、ＣＢデバイス１９０のスイッチング速度を増加させ得る。
図６は、セグメント化された接続領域１００を含むＣＢデバイス２２０の実施形態を示している。図示のように、接続領域１００は、高濃度ドープ領域１０２から第２のＣＢ層１６ＢのＣＢ領域４６まで延在する第１の接続セグメント２２２を含み得る。さらに、接続領域１００は、第２のＣＢ層１６ＢのＣＢ領域４６から第１のＣＢ層１６ＡのＣＢ領域４６まで延在する第２の接続セグメント２２４を含み得る。図示のように、第１の接続セグメント２２２と第２の接続セグメント２２４とは隣接していない（例えば、互い違いになっており、垂直に整列していない）。特に、第２の接続セグメント２２４は、第１の接続セグメント２２２から距離２２６だけ離間している。接続領域１００は、２つ、３つ、４つ、５つ、またはそれ以上など、任意の適切な数の接続セグメントを含んでもよく、接続セグメントは、異なるＣＢ層１６で隣接していても隣接していなくてもよいことに留意されたい。さらに、いくつかの実施形態では、接続領域１００は、同じＣＢ層１６内の複数のＣＢ領域４６を通って延在する接続セグメントを含み得る。例えば、図７に示すように、接続領域１００は、高濃度ドープ領域１０２から第２のＣＢ層１６Ｂの第１のＣＢ領域２４２まで延在する第１の接続セグメント２４０を含み得る。さらに、接続領域１００は、第２のＣＢ層１６Ｂの第１のＣＢ領域２４２から、および第２のＣＢ層１６Ｂの第２のＣＢ領域２４６から、それぞれ、第１のＣＢ層１６Ａ内の第３のＣＢ領域２４８および第４のＣＢ領域２５０に延在する第２の接続セグメント２４４を含み得る。さらに、図示のように、いくつかの実施形態では、第１の接続セグメント２４０と第２の接続セグメント２４４とは隣接していなくてもよい。特定の実施形態では、第１の接続セグメント２４０と第２の接続セグメント２４４とは隣接していてもよい（例えば、少なくとも部分的に互いに重なり合っていてもよい）。
前述のように、より高いアスペクト比を有する（例えば、より狭い）接続セグメント２４０、２４４は、デバイス２２０がより高いスイッチング速度を達成できるようにするのに役立つ。しかし、製造上の制約（マスキング技術など）により、注入領域が最小幅よりも狭くなる場合がある。プロセスにより制限された幅よりも効果的に狭い接続セグメント２４０、２４４を達成するために、接続セグメント２４０、２４４は、２つの不整合の重複する注入領域を含み得る。２つの注入領域間の重なりは、最小注入領域の幅よりも狭くなり得る接続領域を形成する。高濃度にドープされた接続領域は、注入領域が重ならない低濃度ドープ領域が両側に接していてもよい。図８～図１０は、接続領域またはセグメントが、複数の不整合の重なり合う注入領域からどのように形成されるかを示している。
図８は、エピ層が第２の導電型の第１の注入領域３０４を含むＣＢデバイス３００の実施形態の側断面図である。図示されるように、エピ層１８の上面３０８に第１のブロッキングマスク３０６が付着される。第１のブロッキングマスク３０６は、幅３１０の開口部３０８を含む。イオン注入プロセスを使用して、エピ層１８の一部をドープし、領域３０４を形成する。具体的には、イオンはエピ層１８に向かって加速される。イオンは、ブロッキングマスク３０６の下のエピ層１８の部分には侵入しないが、開口部３０８がある場合、イオンはブロッキングマスク３０６の開口部を通って進み、エピ層１８に注入される。イオンがエピ層１８に注入されると、エピ層１８の局所領域がドープされ、第１の注入領域３０４が形成される。第１の注入領域３０４は、第１のブロッキングマスク３０６の開口部３０８の幅３１０にほぼ等しくてもよい幅３１２を有する。いくつかの実施形態では、第１の注入領域３０４は、約２μｍ幅～約７μｍ幅の幅３１２を有し得る。例えば、第１の注入領域３０４の幅３１２は、約２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、４．５μｍ、５．０μｍ、５．５μｍ、６．０μｍ、６．５μｍ、または７．０μｍであり得る。次に、第１のブロッキングマスク３０６が除去される。
図９は、第１の注入領域３０４と重なる第２の注入領域３５０を有する図８のＣＢデバイス３００の側断面図である。図示されるように、第１のブロッキングマスクが除去されると、エピ層１８の上面３０８に第２のブロッキングマスク３５２が付着される。第２のブロッキングマスク３５２は、幅３５６を有する開口部３５４を有する。第２のブロッキングマスク３５２の開口部３５４の幅３５６は、第１のブロッキングマスクの開口部の幅と同じでも異なっていてもよい。第２のブロッキングマスク３５２の開口部３５４は、第１のブロッキングマスクの開口部不整合であるが、重なっていてもよい。イオン注入プロセスを使用してエピ層１８をドープし、幅３５８を有する第２の領域３５０を形成する。いくつかの実施形態では、第２の注入領域３５０は、約２μｍ幅～約７μｍ幅の幅３５８を有し得る。例えば、第１の注入領域３０４の幅３１２は、約２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、４．５μｍ、５．０μｍ、５．５μｍ、６．０μｍ、６．５μｍ、または７．０μｍであってもよい。さらに、第１の注入領域３０４および第２の注入領域３５０は、幅３６２だけ互いに重なり、接続領域３６４を形成する。幅３６２は、約０．５μｍ～約４μｍの範囲であり得る。例えば、幅３６２は、約０．５μｍ、１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、または４．０μｍであってもよい。接続領域３６４の幅３６２は、第１および第２のブロッキングマスクの最小開口幅３１０、３５６未満であり得るため、接続領域３６４は、単一の注入で作られた接続領域よりも狭い幅３６２を有し、ＣＢデバイス３００は、より速いスイッチング速度に到達し得る。第２の注入領域３５０が形成されると、第２のブロッキングマスク３５２が除去され得る。
図１０は、接続領域３６４を形成する重複する第１の注入領域３０４および第２の注入領域３５０を有する図９のＣＢデバイス３００の側断面図である。図示されるように、接続領域３６４は幅３６２を有し、ドープ領域の内部部分を通って延在する。接続領域３６４は、第２の導電型である。接続領域３６４の両側には低濃度ドープ領域３６６がある。接続領域３６４のドーパント濃度は、ＣＢ層のドーパント濃度の約０．５倍からＣＢ領域のドーパント濃度の約１．４倍の範囲であり得る。例えば、接続領域３６４は、約０．５×１０１６ｃｍ－３～５×１０１６ｃｍ－３のドーパント濃度を有し得る。したがって、最小注入領域幅よりも小さい幅３６２を有する接続領域３６４を生成することにより、接続領域は、そうでない場合に可能であろう幅よりも狭くなり、より高いスイッチング速度を有するＣＢデバイス３００をもたらす。
エピ領域１８のドーパント濃度は、Ｎ１（第１のタイプの導電性）と呼ばれる。接続領域３６４における第２のタイプの導電性ドーパントの濃度は、Ｎ２と呼ばれる。低濃度ドープ領域３６６が第１の導電型または第２の導電型であるかどうかは、Ｎ１とＮ２との比に依存する。具体的には、Ｎ２／２がＮ１よりも大きい場合、低濃度ドープ領域３６６は第２の導電型である。しかし、Ｎ２／２がＮ１よりも小さい場合、低濃度ドープ領域３６６は第１の導電型である。これは、不整合のインプラントの両方が同じドーピングプロファイル／濃度を持っていることを前提としている。
図１１は、低濃度ドープ領域が第２の導電型であるＣＢデバイス４００の一実施形態のドリフト領域１２の断面図である。本実施形態では、Ｎ２／２はＮ１よりも大きい。多層ドリフト領域１２は、３つのエピ層１８Ａ、１８Ｂ、および１８Ｃを含む。ＣＢ領域４６は、下部エピ層１８Ａおよび１８Ｂ（すなわち、ＣＢ層１６Ａおよび１６Ｂ）に形成される。さらに、図示の実施形態では、接続領域１００は、２つの特定のＣＢ領域４６を高濃度ドープ領域１０２に接続する。等電位線２００は、逆バイアス条件下でＣＢデバイス４００のドリフト領域１２に存在する電界を示す。電界の強さは、線が互いに近い場合に強くなり、等電位線２００が互いに間隔を空けた場合に弱くなる。図示の実施形態では、等電位線２００間の間隔は、接続領域１００の追加によって実質的に変化しない。したがって、接続領域１００は、ドリフト領域１２内の電界の強さを実質的に変更または変更しない。したがって、接続領域１００および第２の導電型の隣接する低濃度ドープ領域は、電界分布を実質的に変化させることなく、結果としてＣＢデバイス４００のブロッキング電圧を下げることなく、キャリアを高濃度ドープ領域１０２からＣＢ領域４６に提供することにより、ＣＢデバイス４００のスイッチング速度を高めることができる。
図１２は、接続領域１００の低濃度ドープ領域が第１の導電型であるＣＢデバイス４００の実施形態のドリフト領域１２の断面図である。この実施形態では、Ｎ２／２はＮ１よりも小さい。等電位線２００は、図１１に示すように、Ｎ２／２がＮ１よりも大きく、低濃度ドープ領域が第２の導電型である実施形態と比較して、比較的不変である。図１１の等電位線２００と同様に、等電位線２００間の間隔は、接続領域１００を追加しても実質的に変化しない。したがって、接続領域１００は、ドリフト領域１２内の電界の強さを実質的に変更または変更しない。したがって、接続領域１００および隣接する第１導電型の低濃度ドープ領域は、電界分布を実質的に変化させることなく、結果としてＣＢデバイス４００のブロッキング電圧を下げることなくキャリアを高濃度ドープ領域１０２からＣＢ領域４６に供給することにより、ＣＢデバイス４００のスイッチング速度を高めることができる。
図１３は、複数の意図的に不整合で重複する注入領域を含み、かつ両側に低濃度ドープ領域が接する狭い接続領域を形成するＣＢデバイスに１つまたはそれ以上の接続領域を生成するプロセス５００のフローチャートである。ブロック５０２では、第１のブロッキングマスクがエピ層の上面に付着される。ブロッキングマスクは、所望の第１の注入領域の幅と位置とに対応する第１の開口部を含む。第１の開口部は、約２μｍ幅～約７μｍ幅の間であり得る。例えば、第１の開口部の幅は、約２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、４．５μｍ、５．０μｍ、５．５μｍ、６．０μｍ、６．５μｍ、または７．０μｍであり得る。
ブロック５０４では、第１のイオン注入プロセスを使用して、エピ層の一部をドープし、第２の導電型の第１の注入領域を形成する。具体的には、第１のブロッキングマスクに向かってイオンが加速される。ブロッキングマスクは多くのイオンをブロックするが、第１の開口部がある場合、イオンは第１の開口部を通ってエピ層に進む。イオンがエピ層に侵入すると、エピ層の局所領域がドープされ、第１の注入領域が形成される。第１の注入領域は、第１のブロッキングマスクの開口部の幅にほぼ等しい幅を有する。例えば、いくつかの実施形態において、第１の注入領域は、約２μｍ幅～約７μｍ幅の幅を有し得る。すなわち、第１の注入領域の幅は、約２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、４．５μｍ、５．０μｍ、５．５μｍ、６．０μｍ、６．５μｍ、または７．０μｍであり得る。次に、第１のブロッキングマスクが除去される（ブロック５０６）。
ブロック５０８では、エピ層の上面に第２のブロッキングマスクが付着される。ブロッキングマスクは、所望の第２の注入領域の幅および位置に対応する第２の開口部を含み、第２の開口部は、第１の注入領域と不整合であり、第１の注入領域と重なり得る。第２の開口は、第１の開口部と同じサイズであっても、第１の開口部とは異なるサイズであってもよい。例えば、第２の開口部は、約２μｍ幅～約７μｍ幅の間であり得る。つまり、第２の開口部の幅は、約２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、４．５μｍ、５．０μｍ、５．５μｍ、６．０μｍ、６．５μｍ、または７．０μｍであり得る。
ブロック５１０では、エピ層の一部をドーピングするために第２のイオン注入プロセスが使用され、第２の導電型の第２の注入領域が形成される。第１のイオン注入プロセスと同様に、第２のブロッキングマスクに向かってイオンが加速される。ブロッキングマスクは多くのイオンをブロックするが、第２の開口部を通過してエピ層に到達し、エピ層の局所領域をドープするイオンは、第２の注入領域を形成する。第２の注入領域は、第２のブロッキングマスクの開口部の幅にほぼ等しい幅を有する。例えば、いくつかの実施形態において、第２の注入領域は、約２μｍ幅～約７μｍ幅の間の幅を有し得る。すなわち、第２の注入領域の幅は、約２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、４．５μｍ、５．０μｍ、５．５μｍ、６．０μｍ、６．５μｍ、または７．０μｍであり得る。
第１の注入領域および第２の注入領域は互いに重なり、接続領域を通って延在する接続領域を形成する。接続領域の幅は、約０．５μｍ～約４μｍの範囲であり得る。例えば、接続領域の幅は、約０．５μｍ、１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、または４．０μｍであり得る。接続領域の幅は第１のブロッキングマスクおよび第２のブロッキングマスクの最小開口幅よりも小さいため、接続領域は単一の注入領域で生成された接続領域よりも狭い幅を持ち、ＣＢデバイスがより速いスイッチング速度に到達できるようにする。第２の注入領域が形成されると、第２のブロッキングマスクが除去される（ブロック５１２）。
本発明の技術的効果には、スイッチング損失を低減し、ＣＢデバイスのスイッチング速度を高めるＣＢデバイス設計が含まれる。特に、開示されたＣＢデバイスは、２つの不整合で重複する注入領域で作られた接続領域を含む。結果として得られる接続領域は、２つの注入領域の重なりによって形成される。接続領域の両側には、第１の注入領域および第２の注入領域が重ならない第１の低濃度ドープ領域および第２の低濃度ドープ領域が接している。２つの不整合で重複する注入領域を使用することにより、接続領域は、ブロッキングマスク（例えば、結果の接続領域よりも大きい開口を持つハードマスク）を使用した１回の注入で作られた同様の接続領域より狭くなり得る。結果として、開示されたＣＢデバイスは、単一の注入領域を有する接続領域を有する既存のＣＢデバイスと比較して、スイッチング速度の増加およびスイッチング損失の減少を可能にする。
本明細書は、最良の形態を含む本発明を開示するため、および任意の当業者が本発明を実施することを可能にするために例を使用しており、これには、任意のデバイスまたはシステムを製造および使用すること、ならびに任意の組み込まれた方法を実施することが含まれる。本発明の特許性のある範囲は特許請求の範囲によって定義され、当業者が思い付く他の例を含み得る。そのような他の例は、それらが請求項の文字通りの言語と異ならない構造要素を有する場合、またはそれらが請求項の文字通りの言語とは実質的に異ならない同等の構造要素を含む場合、請求項の範囲内にあることが意図される。

Claims (22)

  1. 半導体デバイスの製造方法であって、
    半導体層の上面に第１のブロッキングマスクを付着することであって、前記第１のブロッキングマスクが１つまたはそれ以上のフィーチャの第１のセットを含む、付着することと、
    イオン注入により半導体層に第１の注入を実行して第１の注入領域を形成することと、
    第２のブロッキングマスクを付着することであって、前記第２のブロッキングマスクが１つまたはそれ以上のフィーチャの第２のセットを含み、前記１つまたはそれ以上のフィーチャの第２のセットが前記１つまたはそれ以上のフィーチャの第１のセットと重複する、付着することと、
    イオン注入により前記半導体層に第２の注入を実行して第２の注入領域を形成することであって、前記第１および第２の注入領域は互いに重なり合う、形成することと、
    を含み、
    前記第１および第２の注入領域は結合して、所定の深さだけ前記半導体層内に延びる接続領域を形成する、
    半導体デバイスの製造方法。
  2. 前記所定の深さは、前記半導体層の厚さに等しい、請求項１に記載の半導体デバイスの製造方法。
  3. 前記半導体層の上面に第１のブロッキングマスクを付着することであって、前記第１のブロッキングマスクは１つまたはそれ以上のフィーチャの第１のセットを含む、付着することと、
    前記第１の注入が実行された後、前記半導体層の前記上面から前記第１のブロッキングマスクを除去することと、
    を含む、請求項１に記載の半導体デバイスの製造方法。
  4. 前記半導体層の前記上面に第２のブロッキングマスクを付着することであって、前記第２のブロッキングマスクは１つまたはそれ以上のフィーチャの第２のセットを含む、付着することと、
    前記第２の注入が実行された後、前記半導体層の前記上面から前記第２のブロッキングマスクを除去することと、
    を含む、請求項３に記載の半導体デバイスの製造方法。
  5. 前記１つまたはそれ以上のフィーチャの前記第１および第２のセットの各フィーチャが５ミクロン未満の幅を有する、請求項４に記載の半導体デバイスの製造方法。
  6. イオン注入後に前記半導体層の前記上面から前記第１および第２のブロッキングマスクを除去することを含む、請求項１に記載の半導体デバイスの製造方法。
  7. 前記第１の注入領域は第２導電型であり、前記第２の注入領域は前記第２導電型である、請求項１に記載の半導体デバイスの製造方法。
  8. 前記接続領域は第１導電型であり、前記第１および第２の注入領域は第２導電型である、請求項１に記載の半導体デバイスの製造方法。
  9. 前記半導体デバイスは、炭化ケイ素（ＳｉＣ）半導体デバイスを含む、請求項１に記載の半導体デバイスの製造方法。
  10. 電荷平衡（ＣＢ）デバイスであって、
    上面に第２の導電型の上部領域を含む、第１の導電型のデバイス層と、
    前記デバイス層に隣接して配置され、前記第２の導電型の第１の複数のＣＢ領域を含む、前記第１の導電型の第１のＣＢ層と、
    第１の注入領域と第２の注入領域とが互いに重なり合う接続領域を含む第１の接続領域と、
    前記接続領域に隣接する第１の注入によって形成された前記第１の注入領域と、
    前記接続領域に隣接する第２の注入によって形成された、前記第１の注入領域の反対側の前記第２の注入領域と、
    を備え、
    前記第１の接続領域は、前記デバイス層の前記上部領域から、前記第１のＣＢ層の前記第１の複数のＣＢ領域のうちの少なくとも第１のＣＢ領域まで延在し、
    前記第１の注入領域は第２の導電型であり、前記第２の注入領域は第１の導電型である、
    電荷平衡（ＣＢ）デバイス。
  11. 前記接続領域は第２の導電型であり、前記第１および第２の注入領域は第２の導電型である、請求項１０に記載のＣＢデバイス。
  12. 前記接続領域は、０．５μｍ～４μｍの幅を有する、請求項１０に記載のＣＢデバイス。
  13. 前記接続領域のドーパント濃度は、０．５×１０１６ｃｍ－３～５×１０１６ｃｍ－３である、請求項１２に記載のＣＢデバイス。
  14. 前記デバイス層の前記上部領域から前記第１の複数のＣＢ領域の少なくとも第２のＣＢ領域まで延在する第２の接続領域を備える、請求項１０に記載のＣＢデバイス。
  15. 前記デバイス層および前記ＣＢ層は、炭化ケイ素（ＳｉＣ）から製造される、請求項１０に記載のＣＢデバイス。
  16. 前記ＣＢデバイスは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、またはダイオードである、請求項１０に記載のＣＢデバイス。
  17. 電荷平衡（ＣＢ）デバイスであって、
    少なくとも１つの電荷平衡（ＣＢ）層を形成するための第２の導電型の複数の電荷平衡（ＣＢ）領域を含む第１の導電型の少なくとも１つのエピタキシャル（エピ）層であって、各々の前記複数のＣＢ領域は、前記少なくとも１つのＣＢ層の厚さ未満である、エピタキシャル層と、
    前記少なくとも１つのＣＢ層に隣接して配置されてデバイス層を形成する前記第１の導電型の上部エピタキシャル層であって、前記デバイス層は前記第２の導電型の上部領域を含む、上部エピタキシャル層と、
    第１の注入領域と第２の注入領域とが互いに重なり合う接続領域と、
    前記接続領域に隣接して前記第１の注入領域によって形成される第１の領域と、
    前記第１の領域の反対側で、前記接続領域に隣接して前記第２の注入領域によって形成される第２の領域と、
    を備え、
    前記接続領域は、前記デバイス層の前記上部領域から、前記少なくとも１つのＣＢ層の前記複数のＣＢ領域のうちの少なくとも１つまで延在し、
    前記第１および第２の注入領域は、高エネルギーイオン注入を使用して前記少なくとも１つのエピ層に１つまたはそれ以上のドーパントを導入することにより形成される、
    電荷平衡（ＣＢ）デバイス。
  18. 前記接続領域は、０．５μｍ～４μｍの間の幅、および０．５ｘ１０１６ｃｍ－３～５ｘ１０１６ｃｍ－３の間のドーパント濃度を有する、請求項１７に記載のＣＢデバイス。
  19. 前記第１の注入領域は第２の導電型であり、前記第２の注入領域は第２の導電型である、請求項１７に記載のＣＢデバイス。
  20. 前記デバイス層および前記ＣＢ層は、炭化ケイ素（ＳｉＣ）から製造される、請求項１７に記載のＣＢデバイス。
  21. 前記ＣＢデバイスは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、またはダイオードである、請求項１７に記載のＣＢデバイス。
  22. 前記第１および第２の注入領域は、５００ｋｅＶ～８５ＭｅＶの間の注入加速エネルギーで注入されたドーパントを導入することにより形成される、請求項１７に記載のＣＢデバイス。
JP2020515948A 2017-09-21 2018-07-20 高速スイッチング能力を備えた電荷平衡型半導体パワーデバイスのシステムおよび方法 Active JP7257390B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762561592P 2017-09-21 2017-09-21
US62/561,592 2017-09-21
US15/953,037 2018-04-13
US15/953,037 US10600649B2 (en) 2017-09-21 2018-04-13 Systems and method for charge balanced semiconductor power devices with fast switching capability
PCT/US2018/043051 WO2019060032A1 (en) 2017-09-21 2018-07-20 SYSTEMS AND METHOD FOR BALANCED CHARGE SEMICONDUCTOR POWER DEVICES WITH FAST SWITCH CAPACITY

Publications (2)

Publication Number Publication Date
JP2020534693A JP2020534693A (ja) 2020-11-26
JP7257390B2 true JP7257390B2 (ja) 2023-04-13

Family

ID=65721112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020515948A Active JP7257390B2 (ja) 2017-09-21 2018-07-20 高速スイッチング能力を備えた電荷平衡型半導体パワーデバイスのシステムおよび方法

Country Status (6)

Country Link
US (1) US10600649B2 (ja)
EP (1) EP3685433A4 (ja)
JP (1) JP7257390B2 (ja)
CN (1) CN111133567B (ja)
TW (1) TWI798254B (ja)
WO (1) WO2019060032A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937869B2 (en) * 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
US11233157B2 (en) * 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101082A (ja) 1998-09-02 2000-04-07 Siemens Ag 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法
US20080303082A1 (en) 2007-06-05 2008-12-11 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance
JP2010219277A (ja) 2009-03-17 2010-09-30 Mitsubishi Electric Corp 電力用半導体装置の製造方法
US20130256846A1 (en) 2011-04-20 2013-10-03 Richtek Technology Corporation Semiconductor Overlapped PN Structure and Manufacturing Method Thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437099B (en) * 1997-09-26 2001-05-28 Matsushita Electronics Corp Non-volatile semiconductor memory device and the manufacturing method thereof
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
KR100297705B1 (ko) 1999-03-29 2001-10-29 김덕중 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자
DE19943143B4 (de) 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
DE10306597B4 (de) 2003-02-17 2005-11-17 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US20080014693A1 (en) 2006-07-12 2008-01-17 General Electric Company Silicon carbide vertical mosfet design for fast switching applications
EP2530721A4 (en) 2010-01-29 2017-11-29 Fuji Electric Co., Ltd. Semiconductor device
US8278709B2 (en) 2010-10-05 2012-10-02 Himax Technologies Limited High voltage metal-oxide-semiconductor transistor with stable threshold voltage and related manufacturing method
US8698245B2 (en) 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
JP2012169384A (ja) 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
US8785279B2 (en) * 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
KR101779237B1 (ko) 2013-06-04 2017-09-19 매그나칩 반도체 유한회사 반도체 전력소자 및 이를 제조하는 방법
US10199459B2 (en) * 2013-07-19 2019-02-05 Great Wall Semiconductor Corporation Superjunction with surrounding lightly doped drain region
KR101514537B1 (ko) * 2013-08-09 2015-04-22 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9831330B2 (en) 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
US9881997B2 (en) * 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9735237B2 (en) 2015-06-26 2017-08-15 General Electric Company Active area designs for silicon carbide super-junction power devices
US10243039B2 (en) 2016-03-22 2019-03-26 General Electric Company Super-junction semiconductor power devices with fast switching capability
JP6809071B2 (ja) * 2016-09-14 2021-01-06 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101082A (ja) 1998-09-02 2000-04-07 Siemens Ag 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法
US20080303082A1 (en) 2007-06-05 2008-12-11 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance
JP2010219277A (ja) 2009-03-17 2010-09-30 Mitsubishi Electric Corp 電力用半導体装置の製造方法
US20130256846A1 (en) 2011-04-20 2013-10-03 Richtek Technology Corporation Semiconductor Overlapped PN Structure and Manufacturing Method Thereof

Also Published As

Publication number Publication date
US20190088479A1 (en) 2019-03-21
TWI798254B (zh) 2023-04-11
TW201923974A (zh) 2019-06-16
JP2020534693A (ja) 2020-11-26
WO2019060032A1 (en) 2019-03-28
US10600649B2 (en) 2020-03-24
EP3685433A1 (en) 2020-07-29
EP3685433A4 (en) 2021-06-16
CN111133567A (zh) 2020-05-08
CN111133567B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
EP3433880B1 (en) Superjunction power semiconductor devices with fast switching capability
KR20190072631A (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US20160380059A1 (en) Active area designs for silicon carbide super-junction power devices
JP2003101022A (ja) 電力用半導体素子
US20210043765A1 (en) Silicon carbide semiconductor device and manufacturing method of same
WO2020123685A1 (en) Techniques for fabricating planar charge balanced (cb) metal-oxide-semiconductor field-effect transistor (mosfet) devices
US11764257B2 (en) Systems and methods for junction termination of wide band gap super-junction power devices
JP7257390B2 (ja) 高速スイッチング能力を備えた電荷平衡型半導体パワーデバイスのシステムおよび方法
JP7317952B2 (ja) ユニポーラ荷電平衡半導体パワー・デバイスのためのシステムおよび方法
US20240096936A1 (en) Systems and methods for pillar extension in termination areas of wide band gap super-junction power devices
US20240038836A1 (en) Systems and methods for fabricating cross-pillar superjunction structures for semiconductor power conversion devices
US20210288180A1 (en) Techniques for fabricating charge balanced (cb) trench-metal-oxide-semiconductor field-effect transistor (mosfet) devices
CN113491013A (zh) 用于集成二极管场效应晶体管半导体器件的系统和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230403

R150 Certificate of patent or registration of utility model

Ref document number: 7257390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150