KR100297705B1 - 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자 - Google Patents

낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자 Download PDF

Info

Publication number
KR100297705B1
KR100297705B1 KR1019990010799A KR19990010799A KR100297705B1 KR 100297705 B1 KR100297705 B1 KR 100297705B1 KR 1019990010799 A KR1019990010799 A KR 1019990010799A KR 19990010799 A KR19990010799 A KR 19990010799A KR 100297705 B1 KR100297705 B1 KR 100297705B1
Authority
KR
South Korea
Prior art keywords
region
drift layer
power semiconductor
semiconductor device
conductivity type
Prior art date
Application number
KR1019990010799A
Other languages
English (en)
Other versions
KR20000061628A (ko
Inventor
윤종만
김태훈
장호철
최영철
Original Assignee
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 김덕중
Priority to KR1019990010799A priority Critical patent/KR100297705B1/ko
Priority to US09/533,824 priority patent/US6344676B1/en
Priority to JP2000087379A priority patent/JP2000294784A/ja
Publication of KR20000061628A publication Critical patent/KR20000061628A/ko
Application granted granted Critical
Publication of KR100297705B1 publication Critical patent/KR100297705B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

본 발명은 낮은 온저항 및 높은 항복전압을 갖는 전력용 반도체 소자에 관한 것이다. 본 발명에 의한 전력용 반도체 소자는 특히 고전력 모스트랜지스터 또는 절연게이트 바이폴라트랜지스터에 적용된다. 본 발명에 의한 전력용 반도체 소자는 스트라이프 구조를 갖는 단위셀들을 가지며, 단위셀 사이에는 드리프트 영역과 같은 도전형이며 고농도로 도핑된 고농도 드리프트층을 구비하며, 단위셀의 바디영역들의 양쪽모서리가 프레임영역과 연결되는 것을 특징으로 한다. 본 발명에 의하여, 바디영역의 모서리에 구형 또는 원통형 구조의 공핍영역이 형성되는 것을 방지하여, 소자의 항복전압을 향상시킬 수 있다.

Description

낮은 온저항과 높은 항복전압을 갖는 전력용 반도체 소자{Power semiconductor device having low on-resistance and high breakdown volatage}
본 발명은 전력용 반도체 소자에 관한 것으로서, 더욱 상세하게는 낮은 온저항 및 높은 항복전압을 갖는 고전력 모스트랜지스터 및 절연게이트 바이폴라트랜지스터에 관한 것이다.
고전력 모스 트랜지스터는 높은 항복전압, 낮은 온-저항 및 빠른 스위칭 속도의 특성들을 만족하여야 한다. 이들 중 온-저항(On-resistance)은 크게 채널저항, JFET 저항, 축적(accumlation)저항 및 드리프트 저항성분으로 이루어진다. 특히, 드리프트 저항성분은 항복전압과 직접적인 상관관계를 갖는다.
도 1은 종래의 다각형 구조의 단위셀을 갖는 고전력 모스트랜지스터를 도시한 평면도이다. 도 1을 참조하면, 고전력 모스트랜지스터가 높은 항복전압과 낮은 온-저항의 특성을 갖도록 하기 위하여, 육각형(Hexagonal) 모양의 단위셀들을 등간격으로 배치하고 있다.
도 2는 도 1의 A-A'의 절단면을 따라 도시한 단면도이다. 도 2를 참조하여, 고전력 모스트랜지스터의 구성을 설명한다. 제 1도전형의 드레인 영역(200)의 한쪽면위에 제1 도전형의 드리프트층(220)이 형성되어 있다. 또한, 드리프트층(220)의 표면에 제2 도전형의 바디영역(230)이 하나이상 형성되어 있다. 또한, 바디영역(230) 내에 제1 도전형의 소스영역(240)이 형성되어 있다. 또한, 바디영역(230)내의 소스영역(240) 사이에 고농도 바디영역(232)이 형성되어 있다.또한, 소자 동작시 채널이 형성될 소정의 바디영역(230)의 표면위 및바디영역(230)들 사이의 드리프트층 표면위에 게이트절연막(250)을 개재하여 게이트전극(252)이 형성되어 있다.
종래의 고전력 모스트랜지스터는 단위셀들을 다각형구조로 형성함으로써 단위면적당 채널의 밀도를 높게 할 수 있기 때문에, 다른 구조들에 비해 온저항을 감소할 수 있다. 하지만, 오프상태에서 소스와 드레인사이에 고전압이 인가될 때, 공핍영역의 확장형태가 구(spherical)형태를 갖기 때문에 항복전압이 낮아지는 문제점이 있다. 소자의 항복전압을 증가시키기 위하여 원자재의 비저항 및 두께를 크게 하면, 소자의 온-저항이 커지게 되는 문제점이 있다.
고전력 모스트랜지스터에 존재하는 커패시턴스 성분중에서 스위칭 속도를 결정하는 것은 Cgd 즉, 게이트 및 드레인전극사이의 커패시턴스이다. Cgd는 게이트전극이 바디영역들사이의 드리프트층을 덮고 있는 면적에 의해 결정된다. 게이트전극이 드리프트층을 덮고 있는 면적이 넓을수록 Cgd는 증가하고, 그 결과 소자의 스위칭 속도가 느려진다. 일반적으로, 고전력 모스트랜지스터가 다각형의 단위셀들로 이루어지는 경우, 게이트전극이 바디영역들 사이의 드리프트층을 덮고 있는 면적이 넓어진다. 따라서, 종래의 고전력 모스트랜지스터는 Cgd가 크기때문에 소자의 스위칭 속도가 느려지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 높은 항복전압, 낮은 온-저항 및 빠른 스위칭 속도를 갖는 고전력 모스트랜지스터를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 높은 항복전압, 낮은 온-저항및 빠른 스위칭 속도를 갖는 절연게이트 바이폴라트랜지스터를 제공하는 데 있다.
도 1은 종래의 다각형 구조의 단위셀들을 갖는 고전력 모스트랜지스터를 도시한 레이아웃도이다.
도 2는 도 1의 A-A'의 절단면을 따라 도시한 고전력 모스트랜지스터의 단면도이다.
도 3은 본 발명에 의한 스트라이프구조의 단위셀들을 갖는 고전력 모스트랜지스터를 도시한 레이아웃도이다.
도 4는 본 발명의 바디영역 패턴 및 프레임 영역 패턴을 도시한 레이아웃도이다.
도 5는 도 3의 B-B'의 절단면을 따라 도시한 고전력 모스트랜지스터의 단면도이다.
도 6은 바디영역들의 이격거리가 넓은 고전력 모스트랜지스터의 공핍영역을 도시한 단면도이다.
도 7은 바디영역들의 이격거리가 좁은 고전력 모스트랜지스터의 공핍영역을 도시한 단면도이다.
상기의 기술적 과제를 달성하기 위하여 본 발명의 전력용 반도체 소자는, 드레인영역, 드리프트층, 바디영역, 소스영역, 게이트절연막 및 게이트전극을 구비한다. 이때, 드레인영역은 제1 도전형이며,드리프트층은 상기 드레인영역위에 형성되어 있으며, 제1 도전형이다. 또한, 바디영역은 상기 드리프트층의 표면아래에 형성되어 있으며, 하나이상의 스트라이프 형태로 이루어져 있으며, 각각의 양쪽 모서리는 프레임영역과 연결되어 있으며, 제2 도전형이다. 소스영역은 상기 바디영역내에 형성되어 있으며, 상기 바디영역의 깊이보다 얕게 형성되어 있다. 게이트전극은 상기 소스영역의 모서리 및 인접한 상기 바디영역의 모서리의 사이 및 상기 바디영역들의 사이에 형성되어 있되, 게이트절연막을 개재하여 상기 드리프트층위에 형성되어 있다.
이때, 게이트전극아래에 형성되어 있는 상기 드리프트층의 표면아래에 고농도 드리프트층을 더 구비하되, 상기 고농도 드리프트층은 상기 드리프트층보다 고농도로 도핑되어 있는 것이 바람직하다. 또한, 상기 바디영역들 사이의 이격거리는 상기 바디영역들 사이의 공핍영역이 평면구조를 가질수 있을 만큼 좁은 것이 바람직하다. 또한, 상기 바디영역의 모퉁이영역의 곡률반경은 200㎛이상인 것이 바람직하다. 또한, 상기 전력용 반도체 소자는 고전력 모스트랜지스터인 것이 바람직하다.
본 발명에 의하여 전력용 반도체 소자는 낮은 온저항, 높은 항복전압 및 빠른 스위칭 속도를 가질 수 있다.
고전력 모스트랜지스터에 존재하는 접합의 구조에 따른 항복전압의 변화를 살펴본다. 먼저, 무한대의 평면 구조를 갖는 접합의 이상적인 항복전압 BVpp는 수학식 1에 의해 결정된다.
여기서, Na는 드리프트층의 도핑농도이다.
따라서, 평면구조의 공핍영역을 갖는 접합의 이상적인 항복전압 BVpp는 도핑농도에 의해서만 결정됨을 알 수 있다.
또한, 펀치스로우 형태의 항복전압 BVpt는 수학식 2에 의해 결정된다.
여기서, Wp는 드리프트층의 두께이며, εs는 유전상수이다. 따라서, BVpt는 드리프트층의 농도 및 두께에 의해 결정되므로, 접합 구조의 형태에 따라 항복전압이 변하게 되는 것이다.
다음, 구형(spherical type)으로 이루어지는 공핍영역을 갖는 접합의 항복전압을 살펴본다. 단위셀의 구조가 다각형인 전력 모스트랜지스터에 고전압이 인가되면, 공핍영역의 확장형태는 구형(spherical type)이 된다. 전계는 곡률반경이 가장 작은 부위에 집중되므로, 원자재의 성질뿐만아니라 접합깊이에 따라 항복전압이 변화한다. 실제로 구형구조에서의 항복전압 BVsp는 수학식 3과 같다.
여기서, rj는 접합의 깊이이며, Wc는 임계공핍층 두께(Critical depletion depth) 이다.
따라서, 구형구조에서의 항복전압 BVsp는 이상적인 항복전압 BVpp보다 훨씬 낮음을 알 수 있다.
다음, 원통형(clynderical type)으로 이루어지는 공핍영역을 갖는 접합의 항복전압을 살펴본다. 단위셀이 선형구조인 경우에는, 단위셀이 형성되는 바디영역도 선형구조를 갖는다. 이때, 인접한 바디영역사이의 거리가 멀면 공핍영역이 원통형으로 확장하게 된다. 이러한 원통형구조에서의 항복전압 BVcyl은 수학식 4로 나타난다.
수학식 1, 수학식 2, 수학식 3 및 수학식 4를 참조하면, 원통형구조에서의 항복전압 BVcyl은 구형구조의 항복전압 BVsp보다 높지만, 이상적인 항복전압 BVpp보다 낮음을 알 수 있다. 결국, 소자내의 접합이 구형과 원통형 구조의 공핍영역을 갖는다면, 평면구조의 공핍영역에 대한 이상적인 항복전압보다 훨씬 낮은 항복전압을 갖게 된다. 이러한 구조적인 원인에 의해 낮아진 항복전압을 보완하기 위하여드리프트층의 비저항 및 두께의 증가가 필요하다. 하지만, 일반적으로 드리프트층의 비저항 및 두께를 증가하면 온-저항이 증가되는 문제점이 발생한다.
따라서, 본 발명은 소자의 항복전압을 이상적인 항복전압 BVpp에 가깝게 하기 위하여, 소자내에 구형 및 원통형 구조의 공핍영역이 형성되지 않도록 바디영역을 형성하는 방법을 제공한다.
제1 실시예
이하, 도 3 및 내지 도 7를 참조하여, 본 발명에 의한 고전력 모스트랜지스터의 구성 및 작용을 상세히 설명한다.
도 3는 본 발명에 의한 고전력 모스트랜지스터의 일부를 도시한 레이아웃도이다. 참조부호 330은 바디(body)영역 및 프레임(frame)영역 패턴을, 참조부호 340은 소스영역 패턴을, 참조부호 370은 게이트전극 패턴을, 참조부호 380은 소스콘택 및 고농도 바디영역 패턴을 각각 나타낸다.
도 4는 도 3의 바디영역 및 프레임영역 패턴(330)을 도시한 레이아웃도이다. 바디영역 패턴(331)은 스트라이프 형태로 이루어져 있으며, 바디영역 패턴(331)의 모서리영역(332)은 프레임영역(334)과 연결된다. 그 결과, 바디영역 패턴(331)들은 프레임영역(334)을 통하여 서로 연결되어 있다.
도 5는 도 3의 B-B'의 절단면을 따라 도시한 확대 단면도이다.
도 5를 참조하면, 본 발명에 의한 고전력 모스트랜지스터는 드레인영역(410), 드리프트층(420), 바디영역(430), 소스영역(440), 고농도 드리프트층(450), 게이트절연막(460), 게이트전극(470) 및 드레인전극(400)을 구비한다.
드레인영역(410)은 제1 도전형의 반도체 기판으로 형성되어 있으며, 고농도로 도핑되어 있다. 제1 도전형은 N형인 것이 바람직하다.
드리프트층(420)은 드레인영역(410)의 한쪽표면위에 형성되어 있다. 또한, 드리프트층(420)은 제1 도전형이며, 드레인영역(410)보다 저농도로 도핑되는 것이 바람직하다.
바디영역(430)은 드리프트층(420)의 표면아래에 하나이상 형성되어 있으며, 인접한 바디영역(430)들은 a만큼 이격되어 있다. 또한, 바디영역(430)은 제2 도전형이며, 저농도로 도핑되어 있다. 제2 도전형은 P형인 것이 바람직하다. 또한, 바디영역(430)은 스트라이프 형태로 이루어져 있으며, 스트라이프의 양쪽 모서리(edge)는 프레임영역과 연결되어 있다(도4 참조). 그 결과, 각각의 바디영역(430)들은 프레임영역을 통하여 모두 연결된다. 종래의 다각형 구조의 단위셀은 모퉁이 영역에 전계가 집중되어 항복전압이 감소한다. 하지만, 본 발명은 스트라이프 형태를 갖는 바디영역(430)의 모퉁이(corner)들이 네가티브 곡선(negative curvature)을 갖게 된다. 따라서, 바디영역(430)의 모퉁이부근에서 전계가 집중되지 않게 되어, 항복전압이 감소되는 것을 방지할 수 있다.
또한, 바디영역(430)내의 소스영역(440)들 사이에 고농도 바디영역(432)를 더 구비하는 것이 바람직하다. 고농도 바디영역(432)은 바디영역(430)과 같은 도전형이며 바디영역(430)보다 더 고농도로 도핑되어 있다. 고농도 바디영역(432)의 깊이는 바디영역(430)보다 더 깊이 형성되어 있는 것이 바람직하다.
또한, 바디영역(430)의 모퉁이영역에서 구형구조가 형성되지 않도록 하기 위하여, 바디영역(430)의 모퉁이영역의 곡률반경을 200㎛이상으로 형성하는 것이 바람직하다. 바디영역(430)들 사이의 간격(a)은 공핍영역이 평면구조를 이룰 수 있을 정도로 좁게 형성하는 것이 바람직하다.
소스영역(440)은 바디영역(430)의 표면아래에 형성되어 있으며, 바디영역(430)의 모서리로부터 일정거리가 이격되어 형성되어 있다. 소스영역(440)은 제1 도전형이며, 바디영역(430)의 깊이보다 작다. 소스영역(440)은 드리프트층(420)보다 고농도로 도핑되는 것이 바람직하다. 소스영역(440)의 모서리 및 바디영역(430)의 모서리 사이의 영역은 소자동작시에 채널영역으로 사용된다.
고농도 드리프트층(450)은 바디영역(430)들 사이의 드리프트층(420)의 표면아래에 형성된다. 즉, 게이트전극(470)아래의 드리프트층(420)에 형성된다. 고농도 드리프트층(450)은 드리프트층(420)과 같은 도전형이며, 드리프트층(420)보다 고농도로 도핑되어 있다. 고농도 드리프트층(450)의 깊이는 바디영역(430)의 깊이보다 작거나 같은 것이 바람직하다. 고농도 드리프트층(450)은 온-저항을 이루는 저항성분들중에서 JFET 저항성분을 감소시키기 위한 것이다.
게이트전극(470)은 게이트절연막(460)을 개재하여 고농도 드리프트층(450) 및 채널이 형성되는 영역위에 형성되어 있다.
드레인전극(400)은 드리프트층(420)이 형성된 드레인영역(410) 표면의 반대표면위에 형성된다.
바디영역(430)들의 이격거리(a)는 공핍영역이 평면구조를 이룰수 있을 만큼 좁은 것이 바람직하다. 도 6는 바디영역들의 이격거리(b)가 넓은 고전력 모스트랜지스터를 도시한 단면도이다. 공핍영역(510)이 바디영역들의 접합부근에 형성되어 있다. 바디영역들의 이격거리(b)가 넓기 때문에, 바디영역의 모서리에 형성되는 공핍영역(520)은 원통형 구조를 이룬다. 도 6의 화살표는 전계의 방향을 도시한다. 도 6에서 보는 바와 같이, 바디영역의 모서리에 전계가 집중되므로, 원통형 구조의 공핍영역은 평면 구조의 공핍영역보다 낮은 항복전압을 갖게 된다. 도 7은 바디영역들의 이격거리(c)가 좁은 고전력 모스트랜지스터를 도시한 단면도이다. 바디영역들의 이격거리(c)가 좁기 때문에, 바디영역의 모서리에 형성되는 공핍영역(620)은 평면구조를 이룬다. 따라서, 전계가 바디영역의 모서리에 집중되지 않으며, 그 결과, 항복전압은 이상적인 항복전압에 근사하게 된다. 본 발명의 고전력 모스트랜지스터는 공핍영역이 평면구조를 이룰만큼 바디영역들의 이격거리를 좁게 형성하는 것이 바람직하다.
바디영역들의 이격거리가 좁을수록 게이트전극의 면적이 작아진다. 게이트전극 및 드레인전극사이의 커패시턴스 Cgd는 게이트전극의 면적에 비례한다. 따라서, 본 발명에 의한 고전력 모스트랜지스터는 바디영역들의 이격거리를 좁게 형성함으로써, 게이트면적이 작아지고 Cgd를 감소할 수 있다. 그 결과, 소자의 스위칭속도를 향상시킬 수 있다.
하지만, 바디영역들 사이의 간격이 좁아짐에 따라, JFET 영역의 저항성분이 증가하게 된다. JFET 영역의 저항을 감소시키기 위하여, 드리프트층 표면아래에 있는 바디영역들사이에 드리프트층의 도핑농도보다 더 고농도로 도핑된 고농도 드리프트층을 더 구비하는 것이 바람직하다.
제2 실시예
이하, 본 발명에 의한 절연게이트 바이폴라트랜지스터의 구조를 상세히 설명한다. 다만, 제1 실시예와 중복되는 부분은 설명을 생략한다.
본 발명에 의한 절연게이트 바이폴라트랜지스터는 콜렉터영역, 콜렉터전극,드리프트층, 베이스영역, 에미터영역, 게이트절연막 및 게이트전극을 구비한다.
콜렉터영역은 제1 도전형의 반도체 기판으로 형성되어 있으며, 고농도로 도핑되어 있다. 제1 도전형은 P형인 것이 바람직하다.
드리프트층은 콜렉터영역의 한쪽표면위에 형성되어 있다. 또한, 드리프트층은 제2 도전형이며, 콜렉터영역보다 저농도로 도핑되는 것이 바람직하다.
베이스영역은 드리프트층의 표면아래에 하나이상 형성되어 있으며, 인접한 베이스영역들은 일정거리 이격되어 있다. 또한, 베이스영역은 제1 도전형이며, 저농도로 도핑되어 있다. 또한, 베이스영역은 스트라이프 형태로 이루어져 있으며, 스트라이프의 양쪽 모서리(edge)는 프레임영역과 연결되어 있다. 그 결과, 각각의 베이스영역들은 프레임영역을 통하여 모두 연결된다. 종래의 다각형 구조의 단위셀은 모퉁이에 전계가 집중되어 항복전압이 감소한다. 하지만, 본 발명은 스트라이프 형태를 갖는 베이스영역의 모퉁이(corner)들이 네가티브 곡선(negative curvature)을 갖게 된다. 따라서, 베이스영역의 모퉁이부근에서 전계가 집중되지 않게 되어, 항복전압이 감소되는 것을 방지할 수 있다.
본 발명에 의한 고전력 모스트랜지스터는, 바디영역을 스트라이프형태로 형성하고 스트라이프의 양쪽 모서리를 프레임영역과 연결함으로써, 바디영역의 모서리 및 모퉁이에서 전계가 집중되는 것을 방지하고, 그 결과 이상적인 항복전압에 근사한 항복전압을 가질 수 있다. 또한, 바디영역들의 이격거리를 좁게 형성함으로써, 바디영역의 공핍영역을 평면구조로 형성하게 되어 소자의 항복전압을 증가시킬 수 있다. 또한, 바디영역들의 이격거리를 좁게 형성함으로써, 게이트전극의 면적이 작아지게 되어 게이트전극 및 드레인전극사이의 커패시턴스가 감소하게 된다. 그 결과, 소자의 스위칭속도를 향상시킬 수 있다. 드리프트층의 표면에 고농도 드리프트층을 더 구비함으로써, JFET 저항성분을 감소시킬 수 있으며, 그 결과 소자의 온-저항을 감소시킬 수 있다.

Claims (12)

  1. 제1 도전형의 드레인영역;
    상기 드레인영역위에 형성되는 제1 도전형의 드리프트층;
    상기 드리프트층의 표면아래에 형성되어 있으며, 하나이상의 스트라이프 형태로 이루어져 있으며, 각각의 양쪽 모서리는 프레임영역과 연결되어 있는 제2 도전형의 바디영역;
    상기 바디영역내에 형성되어 있으며, 상기 바디영역의 깊이보다 얕게 형성되어 있는 제1 도전형의 소스영역;
    상기 소스영역위에 형성되어 있는 소스전극;
    상기 드리프트층이 형성된 상기 드레인영역의 표면의 반대편 표면에 형성되어 있는 드레인전극;
    상기 소스영역의 모서리 및 인접한 상기 바디영역의 모서리의 사이 및 상기 바디영역들의 사이에 형성되어 있되, 게이트절연막을 개재하여 상기 드리프트층위에 형성되어 있는 게이트전극을 구비하는 것을 특징으로 하는 전력용 반도체 소자.
  2. 제1항에 있어서, 상기 게이트전극아래에 형성되어 있는 상기 드리프트층의 표면아래에 고농도 드리프트층을 더 구비하되, 상기 고농도 드리프트층은 상기 드리프트층보다 고농도로 도핑되어 있는 것을 특징으로 하는 전력용 반도체 소자.
  3. 제1항에 있어서, 상기 바디영역들 사이의 이격거리는 상기 바디영역들 사이의 공핍영역이 평면구조를 가질수 있을 만큼 좁은 것을 특징으로 하는 전력용 반도체 소자.
  4. 제1항에 있어서, 상기 바디영역의 모퉁이영역의 곡률반경은 200㎛이상인 것을 특징으로 하는 전력용 반도체 소자.
  5. 제1항에 있어서, 제1 도전형은 N형인 것을 특징으로 하는 전력용 반도체 소자.
  6. 제1항에 있어서, 상기 전력용 반도체 소자는 고전력 모스트랜지스터인 것을특징으로 하는 전력용 반도체 소자.
  7. 제1 도전형의 콜렉터영역;
    상기 콜렉터영역위에 형성되는 제2 도전형의 드리프트층;
    상기 드리프트층의 표면아래에 형성되어 있으며, 하나이상의 스트라이프 형태로 이루어져 있으며, 각각의 양쪽 모서리는 프레임영역과 연결되어 있는 제1 도전형의 베이스영역;
    상기 베이스영역내에 형성되어 있으며, 상기 베이스영역의 깊이보다 얕게 형성되어 있는 제2 도전형의 에미터영역;
    상기 에미터영역의 모서리 및 인접한 상기 베이스영역의 모서리의 사이 및 상기 베이스영역들의 사이에 형성되어 있되, 게이트절연막을 개재하여 상기 드리프트층위에 형성되어 있는 게이트전극을 구비하는 것을 특징으로 하는 전력용 반도체 소자.
  8. 제7항에 있어서, 상기 게이트전극아래에 형성되어 있는 상기 드리프트층의 표면아래에 고농도 드리프트층을 더 구비하되, 상기 고농도 드리프트층은 상기 드리프트층보다 고농도로 도핑되어 있는 것을 특징으로 하는 전력용 반도체 소자.
  9. 제7항에 있어서, 상기 베이스영역들 사이의 이격거리는 상기 베이스영역들사이의 공핍영역이 평면구조를 가질수 있을 만큼 좁은 것을 특징으로 하는 전력용 반도체 소자.
  10. 제7항에 있어서, 상기 베이스영역의 모퉁이의 곡률반경이 200㎛이상인 것을 특징으로 하는 전력용 반도체 소자.
  11. 제7항에 있어서, 제1 도전형은 P형인 것을 특징으로 하는 전력용 반도체 소자.
  12. 제7항에 있어서, 상기 전력용 반도체소자는 절연게이트 바이폴라트랜지스터인 것을 특징으로 하는 전력용 반도체 소자.
KR1019990010799A 1999-03-29 1999-03-29 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자 KR100297705B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990010799A KR100297705B1 (ko) 1999-03-29 1999-03-29 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자
US09/533,824 US6344676B1 (en) 1999-03-29 2000-03-24 Power semiconductor device having low on-resistance and high breakdown voltage
JP2000087379A JP2000294784A (ja) 1999-03-29 2000-03-27 電力用半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990010799A KR100297705B1 (ko) 1999-03-29 1999-03-29 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자

Publications (2)

Publication Number Publication Date
KR20000061628A KR20000061628A (ko) 2000-10-25
KR100297705B1 true KR100297705B1 (ko) 2001-10-29

Family

ID=19578072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010799A KR100297705B1 (ko) 1999-03-29 1999-03-29 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자

Country Status (3)

Country Link
US (1) US6344676B1 (ko)
JP (1) JP2000294784A (ko)
KR (1) KR100297705B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976646B1 (ko) 2008-03-06 2010-08-18 주식회사 케이이씨 전력용 반도체 소자 및 그 제조 방법
KR101106535B1 (ko) * 2011-04-15 2012-01-20 페어차일드코리아반도체 주식회사 전력용 반도체 소자 및 그 제조방법
KR101873850B1 (ko) 2015-08-18 2018-07-04 인피니언 테크놀로지스 오스트리아 아게 보디 영역과 드리프트 영역 사이의 수직 ｐｎ 접합을 포함하는 반도체 디바이스

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070485B2 (ja) 2001-05-09 2008-04-02 株式会社東芝 半導体装置
KR100595784B1 (ko) * 2004-09-09 2006-07-03 라이톤 세미컨덕터 코퍼레이션 향상된 견고성을 갖는 전력 반도체 소자
LT1799196T (lt) 2004-10-08 2016-09-12 Forward Pharma A/S Kontroliuojamo atpalaidavimo farmacinė kompozicija, apimanti fumaro rūgšties esterį
KR100621556B1 (ko) * 2005-02-22 2006-09-19 (주)쎄미하우 전력용 반도체 소자
KR100669858B1 (ko) * 2005-05-13 2007-01-16 삼성전자주식회사 고전압 반도체 장치 및 그 제조 방법
WO2011013380A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Manufacturing method of semiconductor apparatus and semiconductor apparatus
JP5739813B2 (ja) * 2009-09-15 2015-06-24 株式会社東芝 半導体装置
JP5665567B2 (ja) 2011-01-26 2015-02-04 株式会社東芝 半導体素子
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP2015073122A (ja) * 2014-12-08 2015-04-16 株式会社東芝 半導体素子
JP2017076803A (ja) * 2016-11-11 2017-04-20 株式会社東芝 半導体素子
US10600649B2 (en) 2017-09-21 2020-03-24 General Electric Company Systems and method for charge balanced semiconductor power devices with fast switching capability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132684A (en) 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
US4055884A (en) 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
US5191396B1 (en) 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4705759B1 (en) 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
EP0865085A1 (en) * 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976646B1 (ko) 2008-03-06 2010-08-18 주식회사 케이이씨 전력용 반도체 소자 및 그 제조 방법
KR101106535B1 (ko) * 2011-04-15 2012-01-20 페어차일드코리아반도체 주식회사 전력용 반도체 소자 및 그 제조방법
KR101873850B1 (ko) 2015-08-18 2018-07-04 인피니언 테크놀로지스 오스트리아 아게 보디 영역과 드리프트 영역 사이의 수직 ｐｎ 접합을 포함하는 반도체 디바이스

Also Published As

Publication number Publication date
US6344676B1 (en) 2002-02-05
JP2000294784A (ja) 2000-10-20
KR20000061628A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
KR100297705B1 (ko) 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자
US5434435A (en) Trench gate lateral MOSFET
US4532534A (en) MOSFET with perimeter channel
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
US6359308B1 (en) Cellular trench-gate field-effect transistors
EP1286399B1 (en) LDMOS field-effect transistors
EP0633611B1 (en) Semiconductor device comprising an insulated-gate bipolar field-effect device
US5838042A (en) DMOS device structure, and related manufacturing process
US6008520A (en) Trench MOSFET with heavily doped delta layer to provide low on- resistance
US7645661B2 (en) Semiconductor device
US4769685A (en) Recessed-gate junction-MOS field effect transistor
US6049109A (en) Silicon on Insulator semiconductor device with increased withstand voltage
US8344448B2 (en) Semiconductor device having an edge termination structure and method of manufacture thereof
US7276405B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same
US6051862A (en) MOS-technology power device integrated structure
JPH07142729A (ja) ラテラルｍｏｓｆｅｔ
EP1051757B1 (en) Lateral thin-film silicon-on-insulator (soi) device having multiple zones in the drift region
JP2002368215A (ja) 半導体装置
US5883412A (en) Low gate resistance high-speed MOS-technology integrated structure
CA1121516A (en) Power metal-oxide-semiconductor-field-effect- transistor
KR100701712B1 (ko) 수평 박막 ｓｏｉ 디바이스
GB2165090A (en) Improving the field distribution in high voltage semiconductor devices
KR100904785B1 (ko) 박형층 실리콘 온 인슐레이터(ｓｏｉ) 디바이스
KR950012769A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 18

EXPY Expiration of term