JP2022501813A

JP2022501813A - 一体化されたキャパシタを備える積層型センサ

Info

Publication number: JP2022501813A
Application number: JP2021514357A
Authority: JP
Inventors: マローン，ニール，アール．; キルコイン，ショーン，ピー．; ハリス，ミッキー
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 2018-11-27
Filing date: 2019-10-24
Publication date: 2022-01-06
Anticipated expiration: 2039-10-24
Also published as: JP7224444B2; IL282248B; IL282248A; US10879291B2; US20200168651A1; EP3888129A1; WO2020112279A1

Abstract

三次元（３D）スタック（図１）が提供され、キャパシタ層１４０及び集積回路（IC）層１６０を含む。キャパシタ層１４０は、キャパシタ１４３と、対応するキャパシタ１４３とそれぞれ通信するキャパシタ層コネクタ１４４とを含む。IC層１６０は、キャパシタ層１４０に対して垂直に積層され、検出器１２０とハイブリダイズされる。IC層１６０は、対応するキャパシタ層コネクタ１４４とそれぞれ通信するIC層コネクタ１６５を含む。

Description

本出願は、２０１８年１１月２７日に出願された米国特許出願第１６/２０１６３３号の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。本開示は、焦点面アレイモジュール（FPA）に関し、より詳細には、FPAモジュールに使用するための一体化されたキャパシタを備えた３次元積層センサに関する。

FPAモジュールは、典型的には、リードアウト集積回路（ROIC）と、センサチップアセンブリ（SCA）を作製するためにROICにハイブリダイズした検出器とを含む。SCAは、ペデスタル（pedestal）上に取り付けられる。ケーブル及びキャパシタを備えたマザーボードもまた、ペデスタルに取り付けられ、SCAを取り囲んでいる。SCAは、ワイヤボンドによってマザーボードに電気的に接続されている。

より詳細には、FPAモジュールは、上方表面と、上方表面の中央領域に形成された凹部とを有する比較的厚い基板を含むことができる。凹部は、底部表面と、底部表面から上方表面まで垂直に上方に延びている側壁とを特徴とすることができる。集積回路（IC）層は、凹部内の底部表面上に位置し、基板の上方表面の上方に配置された上部IC層表面を有する。IC層の側壁は凹部の側壁から離れ、それにより凹部の幅がIC層の幅を超える。検出器層が、IC層の上方に配置され、IC層の下方表面に配列されたコネクタ及びIC層の上方表面に配列された対応するコネクタの手段により、IC層と通信する。IC層の動作を支持するためのキャパシタが、凹部の外側の基板の上方表面に動作可能に配置される。キャパシタから曲線−直線状に、凹部の側壁とIC層の側壁との間の空間を横切って延びるワイヤボンドによって、キャパシタがIC層に接続される。

キャパシタは、典型的に長いリード線キャパシタであり、高価であり得る。キャパシタは、また、通常、手動で取り付けられ、ワイヤボンドは、取り扱いによって生じる損傷を受けやすい。キャパシタのための空間を提供するためには、基板のサイズを大きくしなければならず、FPAモジュールの全体のサイズは、対応して大きくしなければならない。これは、結果として、物理的に大きな全体サイズ及び実質的に増加した熱負荷モジュールとなる。さらに、場合によっては、キャパシタ−ワイヤボンドのインダクタンスを補償するために、FPAモジュールに追加のキャパシタが設置される。これらの追加のキャパシタは、本明細書で開示した問題を悪化させる可能性がある。

一実施形態によれば、三次元（３D）スタック又は積層体が設けられ、キャパシタ層及び集積回路（IC）層を含む。キャパシタ層は、キャパシタと、対応するキャパシタとそれぞれ通信するキャパシタ層コネクタを含む。IC層は、キャパシタ層に対して垂直に積層され、検出器とハイブリダイズされる。IC層は、対応するキャパシタ層コネクタとそれぞれ通信するIC層コネクタを含む。

別の実施形態によれば、三次元（３D）積層センサが設けられ、検出器層、キャパシタ層及び集積回路層を含む。検出器層は、電磁（EM）信号を受容する第１の上方表面と、第１の下方表面と、第１の下方表面に沿って配列された第１コネクタとを含む。キャパシタ層は、第２の上方表面と、キャパシタ層内に懸架されるキャパシタと、対応するキャパシタとそれぞれ通信し、第２の上方表面に沿って配列される第２コネクタとを含む。IC層は、第３の上方表面と、第２の下方表面と、第３コネクタであって、対応する第１コネクタとそれぞれ通信し、第３の上方表面と第４のコネクタに沿って配列され、対応する第２コネクタと通信し、第２の下方表面に沿って配列される、第３の上方表面と、第２の下方表面とを含む。

もう１つの実施形態によれば、三次元（３D）積層焦点面（フォーカルプレーン）アレイモジュールが提供され、検出器層、キャパシタ層及び集積回路層を含む。検出器層は検出器アレイを含み、キャパシタ層はキャパシタを含む。IC層は、キャパシタ層と検出器層との間に垂直に積層される。検出器層及びIC層の各々は、互いにハイブリダイズされ、検出器アレイとIC層との間の通信を可能にする。キャパシタ層及びIC層の各々は、互いにハイブリダイズされて、キャパシタとIC層との間の通信を可能にする。

さらに別の実施形態によれば、三次元（３D）積層焦点面（スタックドフォーカルプレーン）アレイモジュールを組み立てる方法が提供される。この方法は、検出器アレイを含む検出器層を形成するステップと、キャパシタを含むキャパシタ層を形成するステップと、キャパシタ層と検出器層との間に集積回路層を垂直に積層するステップとを含む。この方法は、検出器アレイとIC層との間の通信を可能にするために、検出器層とIC層との各々を互いにハイブリダイズさせるステップと、キャパシタ層とIC層との間の通信を可能にするために、キャパシタ層とIC層との各々を互いにハイブリダイズさせるステップとをさらに含む。

追加の特徴及び利点は、本発明の技術によって実現される。本発明の他の実施形態及び態様は、本明細書に詳細に記載されており、請求項に係る発明の一部とみなされる。利点及び特徴を有する本発明のより良い理解については、説明及び図面を参照されたい。

本開示をより完全に理解するために、添付の図面及び詳細な説明に関連して、以下の図面の簡単な説明を参照する。ここで、同様の参照番号は同様の部材を表す。

実施形態に従った三次元積層センサの側面図である。図１の２−２線に沿った取った、図１の三次元積層センサの検出器層の構成要素の断面図である。図１の３−３線に沿って取った、図１の三次元積層センサのキャパシタ層の構成要素の断面図である。図１の４−４線に沿って取った、図１の三次元積層センサの集積回路層の構成要素の断面図である。三次元（３Ｄ）積層焦点面アレイ（FPA）モジュールを組み立てる方法を示すフロー図である。

以下に説明するように、３次元（３D）積層読出集積回路（ROIC）ウエハが、バイパスキャパシタウエハ層を伴って提供される。３D積層ROICウエハは、市販のキャパシタを含み、キャパシタの調達を必要としない。また、３D積層ROICウエハの構造は、ワイヤボンディングを含まず、その検出ウィンドウにキャパシタ干渉を示さない。３D積層ウエハは、信頼性を向上させ、信号品質を向上させる。

図１〜図４を参照すると、３D積層センサ１０１が設けられ、サイズ、熱重量、及びフットプリントが小さいFPAモジュールとして構成される。３D積層センサ１０１は、検出器層１２０、キャパシタ層１４０及びIC層１６０を含む。IC層１６０は、検出器層１２０とキャパシタ層１４０との間に垂直に積層される。以下に説明するように、検出器層１２０の下方表面とIC層１６０の上方表面とは、それぞれが互いにハイブリダイズ又は交雑（hybridized）し、キャパシタ層１４０の上方表面とIC層１６０の下方表面とは、それぞれが互いにハイブリダイズする。従って、検出器層１２０はIC層１６０と通信し、キャパシタ層１４０はIC層１６０と通信する。３D積層センサ１０１は、さらに、検出器層１２０とIC層１６０との間に垂直方向に介在する１つ以上の接着剤１８１の第１層と、IC層１６０とキャパシタ層１４０との間に垂直方向に介在する１つ以上の接着剤１８２の第２層とを含むことができる。

図１及び図２に示すように、検出器１２０は、検出器本体１２１と、入射電磁波（EM）信号を受容する第１の上方表面（主面）１２２と、第１の上方表面１２２の反対側の第１の下方表面（主面）１２３と、第１コネクタ１２４とを含む。検出器層１２０は、支持要素１２６内に懸架された検出器素子１２５のアレイを備えた検出器アレイとして提供され得る。支持要素１２６は、例えば誘電体材料から形成され得る。コネクタ又はパッドのアレイとして提供され得る第１コネクタ１２４は、第１の下方表面１２３に沿って配列される。

図１及び図３に示すように、キャパシタ層１４０は、キャパシタ層本体１４１、第２の上方表面（主面）１４２、キャパシタ１４３及び第２コネクタ１４４を含む。キャパシタ１４３は、キャパシタ層本体１４１の支持構造１４５内に懸架され、例えば、誘電体材料から形成することができる。第２コネクタ１４４は、コネクタ又はパッドのアレイとして提供することができ、それぞれ、対応するキャパシタ１４３と通信し、第２の上方表面１４２に沿って配列される。

キャパシタ１４３は、市販のCOTSキャパシタとして提供することができる。いずれの場合においても、各キャパシタ１４３の上方表面１４３０は、第２の上方表面１４２と実質的に同一平面上にあることができる。ある場合には、キャパシタ１４３の各々は、他のすべてのキャパシタ１４３と実質的に同じサイズ及び形状である。

図１及び図４に示すように、IC層１６０は、IC層本体１６１、第３の上方表面（主面）１６２、第２の下方表面（主面）１６３、第３コネクタ１６４及び第４コネクタ１６５を含む。第３コネクタ１６４は、コネクタ又はパッドのアレイとして提供することができ、それぞれ、接着剤１８１の第１層内の対応する第１コネクタ１２４と通信し、第３の上方表面１６２に沿って配列される。第４コネクタ１６５は、コネクタ又はパッドのアレイとして提供され、接着剤１８２の第２層内の対応する第２コネクタ１４４とそれぞれ通信し、第２の下方表面１６３に沿って配列される。

実施形態に従えば、IC層本体１６１は、誘電体から形成され得る誘電体層１６５と、ROIC １６６とを含むことができる。ROIC １６６は、誘電体層１６５の下に配置され、第２下方表面１６３及び接触ビア１６７に沿って延在する。コンタクトビア１６７は、第２の下方表面１６３から第３の上方表面１６２まで、ROIC １６６及び誘電体層１６５を介して延在し、それぞれ、対応する第３コネクタ１６４及び第４コネクタ１６５と通信する。

検出器層１２０、キャパシタ層１４０及びIC層１６０は、検出器層１２０とキャパシタ層１４０との間に垂直に介在するIC層と共に垂直に積層される。場合によっては、検出器層１２０は、検出器層の側壁１２７（図２参照）を含むことができ、キャパシタ層１４０は、キャパシタ層の側壁１４６（図３参照）を含むことができる。IC層１６０は、IC層の側壁１６８（図４参照）を含むことができ、IC層の側壁１６８は、検出器層の側壁１２７及びキャパシタ層の側壁１４６と互いに実質的に同一平面上にある。いくつかの場合において、検出器層１２０、キャパシタ層１４０及びIC層１６０のそれぞれのフットプリントFP （図２、３及び４を参照）又は幅W（図１を参照）は、検出器層１２０、キャパシタ層１４０及びIC層１６０に実質的に共通である。

図２、図３及び図４に示すように、検出器層１２０が検出器素子１２５のアレイを含む程度に、検出器素子１２５のアレイは、検出器フットプリントDFPを有するフォーメイション（formation）内に配置することができる。検出器フットプリントDFPは、フットプリントFPよりも１つ以上の次元で小さくすることができる。さらに、キャパシタ層１４０のキャパシタ１４３及びIC層１６０のコンタクトビア１６７は、検出器フットプリントDFP内に包含されるそれぞれのフォーメイション内に配置することができる。

実施形態に従えば、図１に示すように、コネクタ−コンポーネント接続及びコネクタ−コネクタ接続は、完全な整合を必要としない。すなわち、第２コネクタ１４４は、それぞれ、対応するキャパシタ１４３と通信し、整列し、或いは部分的に整列しない。第３コネクタ１６４は、対応する第１コネクタ１２４及び対応するコンタクトビア１６７と通信し、整列し、或いは部分的に整列しない。第４コネクタ１６５は、それぞれ、対応する第２コネクタ１４４と通信し、整合し、或いは部分的に整合しない。

さらなる実施形態に従って、図５を参照して、三次元（３D）積層（stacked）焦点面アレイ（FPA）モジュールを組み立てる方法が提供される。この方法は、検出器アレイ（５０１）を含む検出器層を形成するステップと、キャパシタ（５０２）を含むキャパシタ層を形成するステップと、キャパシタ層と検出器層（５０３）との間に集積回路（IC）層を垂直に積層するステップとを含む。この方法はさらに、検出器アレイとIC層（５０４）との間の通信を可能にするために、検出器層とIC層とのそれぞれを互いにハイブリダイズさせるステップと、キャパシタとIC層との間の通信を可能にするために、キャパシタ層とIC層とのそれぞれを互いにハイブリダイズさせるステップとを含む。

本発明の技術的効果及び利点は、FPA設計の全体コストの低下、FPA設計のスケジュール時間の短縮、信頼性及び歩留りの向上である。さらに、本発明は、個別のキャパシタの調達を必要とせず、ワイヤボンドとキャパシタとの間の接続における接触労力の必要性を排除する。

特許請求の範囲に記載した機能要素に加え全ての手段又はステップの対応する構造、材料、行為等は、特許請求の範囲に規定された他の構成要件との結合において当該機能を発揮する任意の構造、材料又は行為を含むものである。本発明の説明は、説明及び説明の目的で提示されてきたが、開示された形態の本発明を網羅的に又は限定することを意図したものではない。本発明の範囲及び精神から逸脱することなく、当業者には多くの修正及び変形が明らかであろう。実施形態は、本発明の原理及び実際の用途を最もよく説明し、当業者が、意図される特定の用途に適した種々の修正を施した種々の実施形態について本発明を理解することを可能にするために選択され、説明された。

本発明の好ましい実施形態を説明してきたが、当業者は、現在及び将来とも、以下の請求項の範囲内にある種々の改善及び強化を行うことができることが理解されるであろう。これらの請求項は、最初に記載された発明に対する適切な保護を維持すると解釈されるべきである。

Claims

３次元（３D）積層体であって：
キャパシタと、対応する前記キャパシタとそれぞれ通信するキャパシタ層コネクタとを含むキャパシタ層；及び
前記キャパシタ層に対して垂直に積層され、検出器とハイブリダイズされた集積回路（IC）層；
を含み、
前記IC層は、対応する前記キャパシタ層コネクタとそれぞれ通信するIC層コネクタを備える、
３D積層体。
前記キャパシタ層及び前記IC層は、それぞれ、同一平面側壁を含む、請求項１に記載の３D積層体。
前記キャパシタの各々の上方表面は、前記キャパシタ層の上方表面と同一平面である、請求項１に記載の３D積層体。
前記キャパシタの各々は実質的に同じサイズ及び形状である、請求項１に記載の３D積層体。
前記IC層は、
誘電体層；
当該IC層の下方表面に沿って延在する読出集積回路（ROIC）；及び
前記IC層コネクタとそれぞれ通信するコンタクトビア；
を含む、請求項１に記載の３D積層体。
前記キャパシタ層コネクタは、対応するキャパシタに対してそれぞれ通信し、整合し或いは不整合であり、前記IC層コネクタは、対応するキャパシタ層コネクタに対してそれぞれ通信し、整合し、或いは不整合である、請求項１に記載の３D積層体。
前記IC層と前記キャパシタ層との間に垂直に介在された１つ以上の接着剤をさらに備える、請求項１に記載の３D積層体。
３次元（３D）積層体であって：
電磁（EM）信号を受容する第１の上方表面と、第１の下方表面と、前記第１の下方表面に沿って配列された第１コネクタとを含む検出器層；
第２の上方表面を含むキャパシタ層であり、当該キャパシタ層内に懸架されたキャパシタと、対応するキャパシタとそれぞれ通信し、前記第２の上方表面に沿って配列された第２コネクタとを備えるキャパシタ層；及び
第３の上方表面と、第２の下方表面と、対応する前記第１コネクタとそれぞれ通信し前記第３の上方表面に沿って配列された第３コネクタと、対応する前記第２コネクタとそれぞれ通信し前記第２の下方表面に沿って配列された第４コネクタとを含む集積回路（IC）層；
を含む３D積層体。
前記検出器層、前記キャパシタ層及び前記IC層は、垂直に積層され、それぞれ同一平面側壁を備える、請求項８に記載の３D積層体。
前記検出器層は検出器アレイを備える、請求項８に記載の３D積層体。
前記キャパシタの各々の上方表面は前記第２の上方表面と同一平面上であり、前記キャパシタの各々は実質的に同じサイズ及び形状である、請求項８に記載の３D積層体。
前記IC層は、
誘電体層；
前記第２の下方表面に沿って延在する読出集積回路（ROIC）；及び
前記第３コネクタ及び前記第４コネクタとそれぞれ通信するコンタクトビア；
を含む、請求項８に記載の３D積層体。
前記第２コネクタは、対応するキャパシタに対してそれぞれ通信し、整合され、或いは不整合であり、前記第３コネクタは、対応する第１コネクタに対してそれぞれ通信し、整合され、或いは不整合であり、前記第４コネクタは、対応する第２コネクタに対してそれぞれ通信し、整合し、或いは不整合である、請求項８に記載の３D積層体。
前記検出器層と前記IC層との間及び前記IC層と前記キャパシタ層との間に垂直に介在された１つ以上の接着剤をさらに備える、請求項８に記載の３D積層体。
三次元（３D）積層焦点面アレイ（FPA）モジュールであって：
検出器アレイを含む検出器層；
キャパシタを含むキャパシタ層；
前記キャパシタ層と前記検出器層との間に垂直に積層された集積回路（IC）層；
を含み、
前記検出器アレイと前記IC層との間の通信を可能にするために、前記検出器層及び前記IC層の各々が互いにハイブリダイズされており、
前記キャパシタと前記IC層との間の通信を可能にするために、前記キャパシタ層及び前記IC層の各々が互いにハイブリダイズされている、
３D積層FPAモジュール。
前記検出器層、前記キャパシタ層及び前記IC層は、それぞれ、同一平面側壁を含む、請求項１５に記載の３D積層FPAモジュール。
前記キャパシタの各々の上方表面は前記キャパシタ層の上方表面と同一平面であり、前記キャパシタの各々は実質的に同じサイズ及び形状である、請求項１５に記載の３D積層FPAモジュール。
前記IC層は、
誘電体層；
当該IC層の下方表面に沿って延在する読出集積回路（ROIC）；及び
前記検出器層及び前記キャパシタ層とそれぞれ通信するコンタクトビア；
を含む、請求項１５に記載の３D積層FPAモジュール。
三次元（３D）積層焦点面アレイ（FPA）モジュールを組み立てる方法であって：
検出器アレイを含む検出器層を形成するステップ；
キャパシタを含むキャパシタ層を形成するステップ；
前記キャパシタ層と前記検出器層との間に集積回路（IC）層を垂直に積層するステップ；
を含み、さらに、
前記検出器アレイと前記IC層との間の通信を可能にするために、前記検出器層及び前記IC層の各々を互いにハイブリダイズさせるステップ；及び
前記キャパシタと前記IC層との間の通信を可能にするために、前記キャパシタ層及び前記IC層の各々を互いにハイブリダイズさせるステップ；
を含む方法。
前記のハイブリダイズさせるステップが、整合又は不整合でハイブリダイズさせるステップを含む、請求項１９に記載の方法。