TW201911486A - 具有環形中介件之半導體器件總成 - Google Patents

具有環形中介件之半導體器件總成 Download PDF

Info

Publication number
TW201911486A
TW201911486A TW107120163A TW107120163A TW201911486A TW 201911486 A TW201911486 A TW 201911486A TW 107120163 A TW107120163 A TW 107120163A TW 107120163 A TW107120163 A TW 107120163A TW 201911486 A TW201911486 A TW 201911486A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
circuit elements
ring
interposer
shaped
Prior art date
Application number
TW107120163A
Other languages
English (en)
Other versions
TWI664700B (zh
Inventor
湯瑪士 H 金斯利
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201911486A publication Critical patent/TW201911486A/zh
Application granted granted Critical
Publication of TWI664700B publication Critical patent/TWI664700B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明提供一種半導體器件封裝。該封裝可包含：位於一基板上之一半導體晶粒堆疊，該基板包含複數個電接觸件；及一環形中介件，其安置於該基板上方且圍繞該半導體晶粒堆疊。該環形中介件可包含各電耦合至該複數個電接觸件之至少一對應者之複數個電路元件。該封裝可進一步包含安置於該環形中介件及該半導體晶粒堆疊上方之一蓋子。

Description

具有環形中介件之半導體器件總成
本發明大體上係關於半導體器件，且更特定言之係關於具有環形中介件之半導體器件。
經封裝半導體晶粒(包含記憶體晶片、微處理器晶片及成像器晶片)通常包含安裝於一基板上且包封於一塑膠保護性覆蓋層中或藉由一導熱蓋子覆蓋之一半導體晶粒。該晶粒包含功能特徵，諸如記憶體單元、處理器電路及/或成像器器件，以及電連接至該等功能特徵之接合墊。該等接合墊可電連接至在該保護性覆蓋層外部之終端以容許該晶粒連接至更高層級電路。
半導體製造者不斷減小晶粒封裝之尺寸以適於電子器件之空間約束，同時亦增加各封裝之功能容量以滿足操作參數。一種用於增加一半導體封裝之功能容量而實質上不增加由此覆蓋之表面積(即，該封裝之「佔用面積」)之方法係在一單個封裝中使多個半導體晶粒垂直堆疊於彼此頂部上。此等垂直堆疊之封裝中之晶粒可藉由使用矽通孔(TSV)使個別晶粒之接合墊與相鄰晶粒之接合墊電耦合而互連。
在垂直堆疊之封裝中，藉由一小區域中之諸多晶粒產生之熱量連同晶粒堆疊之高度可使熱管理具挑戰性。用於具有產生熱之晶粒堆疊之半導體封裝之熱管理之一方法已提供附接至晶粒堆疊(用於較佳熱傳導)及基板(用於較佳機械穩定性及晶粒保護)兩者之一熱傳導蓋子。此等蓋子可為單一式蓋子(例如，具有對晶粒堆疊提供之一凹部)或多部分蓋子(例如，具有圍繞晶粒堆疊且將一平坦上部蓋子連接至基板之一環形下部蓋子)。環形下部蓋子製造起來可能很昂貴，且對封裝器件之熱管理貢獻很小(例如，因為大部分熱量係在晶粒堆疊中產生且垂直地傳導至上部蓋子)。然而，環形下部蓋子佔半導體封裝之總體積之很大一部分。因此，需要具有更佳熱管理解決方案及更有效空間使用之半導體封裝。
相關申請案之交叉參考
本申請案含有與Thomas H. Kinsley之標題為「SEMICONDUCTOR DEVICE ASSEMBLIES WITH ELECTRICALLY FUNCTIONAL HEAT TRANSFER STRUCTURES」之一美國專利申請案有關之標的。其之揭示內容以引用的方式併入本文中之該相關申請案係讓與給Micron Technology公司且於2017年2月24日以美國申請案第15/442,392號申請。
本申請案含有與Thomas H. Kinsley之標題為「SEMICONDUCTOR DEVICE ASSEMBLIES WITH LIDS INCLUDING CIRCUIT ELEMENTS」之一同時申請之美國專利申請案有關之標的。其之揭示內容以引用的方式併入本文中之該相關申請案係讓與給Micron Technology公司且藉由代理人檔案號碼10829-9223.US00所識別。
在以下描述中，論述數種特定細節以提供本發明之實施例之一透徹及可行描述。然而，熟習相關技術者將認知可在不具有該等特定細節之一或多者之情況下實踐本發明。在其他例項中，未展示或未詳細描述通常與半導體器件相關聯之熟知結構或操作，以避免模糊本技術之其他態樣。一般而言，應理解，除本文中所揭示之該等特定實施例以外之各種其他器件、系統及方法可在本發明之範疇內。
如上文所論述，不斷設計對於更佳熱管理解決方案及更有效空間使用之需求愈來愈大之半導體器件。因此，根據本發明之半導體器件之若干實施例可提供具有環形中介件之半導體器件封裝，該等環形中介件提供超出習知環形下部蓋子可用之額外功能性(例如，藉由對諸如電容器、電阻器等之電路元件提供額外空間)。
本發明之若干實施例係關於包括環形中介件之半導體器件。在一項實施例中，一半導體器件封裝包含：位於一基板上方之一半導體晶粒堆疊，該基板包含複數個電接觸件；及一環形中介件，其安置於該基板上方且圍繞該半導體晶粒堆疊。該環形中介件可包含各電耦合至該複數個電接觸件之至少一對應者之複數個電路元件。該封裝可進一步包含安置於該環形中介件及該半導體晶粒堆疊上方之一蓋子。取決於該半導體晶粒堆疊之高度及電路元件之所要數量，可包含額外環形中介件。
下文描述具有環形中介件之半導體器件總成之若干實施例之特定細節。術語「半導體器件」大體上係指包含半導體材料之一固態器件。例如，一半導體器件可包含一半導體基板、晶圓或自一晶圓或基板單體化之晶粒。貫穿本發明，半導體器件通常在半導體晶粒之背景內容中進行描述；然而，半導體器件並不限於半導體晶粒。
術語「半導體器件封裝」可係指其中一或多個半導體器件併入至一共同封裝中之一配置。一半導體封裝可包含部分或完全囊封至少一半導體器件之一外殼或罩殼。一半導體器件封裝亦可包含承載一或多個半導體器件且附接至該罩殼或以其他方式併入至該罩殼中之一中介件基板。術語「半導體器件總成」可係指一或多個半導體器件、半導體器件封裝及/或基板(例如，中介件、支撐件或其他合適基板)之一總成。例如，可以離散封裝形式、條帶或矩陣形式及/或晶圓面板形式製造半導體器件總成。如本文中所使用，術語「垂直」、「橫向」、「上部」及「下部」可係指鑒於圖中所展示之定向之半導體器件或器件總成中之特徵之相對方向或位置。例如，「上部」及「最上方」可分別係指相較於另一特徵或相同特徵之部分，某一特徵較靠近或最靠近一頁之頂部定位。然而，此等術語應被廣義地解釋為包含具有其他定向之半導體器件，諸如其中頂部/底部、上方/下方、上面/下面、上/下及左/右可取決於定向而互換之反轉或傾斜定向。
圖1A至圖1E繪示經組態以具有一習知兩部分蓋子之一半導體器件總成100之部分平面視圖及截面視圖。圖1A繪示半導體器件總成100之封裝基板110之一平面視圖。半導體器件總成100包含在周邊安置於封裝基板110上之複數個電路元件120。電路元件120可包含表面安裝之離散電路元件，諸如電容器、電阻器、電感器及類似者。半導體器件總成100進一步包含安置於封裝基板110之上表面之一中間區域上方(即，在周邊安置之電路元件120之間)之一半導體晶粒堆疊130。電路元件120及半導體晶粒堆疊130兩者皆自封裝基板之該上表面向上延伸，因此需要可容納此等突出特徵之一蓋子。
圖1B繪示在一下部蓋子140安置於封裝基板110上方之後之半導體器件總成100之一部分平面視圖。下部蓋子140包含在其之一下表面中之用以容納電路元件120之凹部150 (在圖1B中用虛線繪示)，且進一步包含半導體晶粒堆疊130延伸穿過之一開口160。
圖1C繪示在一上部蓋子170安置於下部蓋子140及半導體晶粒堆疊130上方之後之半導體器件總成100之一平面視圖。圖1C包含繪示沿著其分別展示圖1D及圖1E之截面之線D-D及E-E。如參考圖1D可見，下部蓋子140具有與半導體晶粒堆疊130之一上表面近似共面之一上表面，使得上部蓋子170可機械接觸下部蓋子140之該上表面及半導體晶粒堆疊130之該上表面兩者。如參考圖1D及圖1E兩者進一步可見，凹部150准許下部蓋子140容納自封裝基板110之一上表面向上延伸之電路元件120。如亦可見，半導體器件總成100包含用於提供至半導體器件總成100之半導體晶粒堆疊130及其他電路元件120之電連接能力之複數個封裝接觸件180 (例如，焊球)。
如相較於半導體晶粒堆疊130，給定藉由半導體器件總成100之電路元件120產生之熱量之相對較低量，半導體器件總成100之習知設計中之下部蓋子140並不提供顯著熱管理益處，尤其鑒於其提高之製造成本(例如，歸因於製造具有凹部之一環形金屬蓋子之複雜性)。因此，本發明之實施例提供經組態以支撐一上部蓋子同時對電耦合至一封裝基板之額外電路元件提供空間之一或多個環形中介件。
例如，圖2A至圖2E繪示根據本發明之一實施例組態之一半導體器件總成200之部分平面視圖及截面視圖。圖2A繪示半導體器件總成200之封裝基板210之一平面視圖。半導體器件總成200包含在周邊安置於封裝基板210上之第一複數個電路元件220。第一複數個電路元件220可包含表面安裝之離散電路元件，諸如電容器、電阻器、電感器及類似者。半導體器件總成200進一步包含安置於封裝基板210之上表面之一中間區域上方(即，在周邊安置之第一複數個電路元件220之間)之一半導體晶粒堆疊230。第一複數個電路元件220及半導體晶粒堆疊230兩者皆自封裝基板之該上表面向上延伸。封裝基板210亦包含在周邊圍繞半導體晶粒堆疊230安置之第一複數個電接觸件225。第一複數個電接觸件225經組態以提供至定位於一環形中介件上之額外電路元件之電連接能力，如下文參考圖2B更詳細描述。
參考圖2B，繪示根據本發明之一態樣之在一環形中介件240安置於封裝基板210上方之後之半導體器件總成200的一部分平面視圖。環形中介件240包含半導體晶粒堆疊230延伸穿過之一開口260。環形中介件240進一步包含其上安裝第二複數個電路元件255之一基板。在圖2B中所繪示之特定實施例中，第二複數個電路元件255自環形中介件240之基板之上表面向上延伸。在其他實施例中，第二複數個電路元件255可安裝於其之一下表面上，嵌入於基板內或其等之某一組合。環形中介件240進一步包含在其之基板之一下表面上之第二複數個電接觸件250 (在圖2B中用虛線繪示)，其等經組態以電耦合至封裝基板210上之第一複數個電接觸件225。
圖2C繪示根據本發明之一態樣之在一上部蓋子270安置於環形中介件240及半導體晶粒堆疊230上方之後之半導體器件總成200的一平面視圖。上部蓋子270可包含對應於第二複數個電路元件255之凹部275。圖2C包含繪示沿著其分別展示圖2D及圖2E之截面之線D-D及E-E。如參考圖2D可見，環形中介件240具有與半導體晶粒堆疊230之一上表面近似共面之一上表面，使得上部蓋子270可機械接觸環形中介件240之該上表面及半導體晶粒堆疊230之該上表面兩者。如參考圖2D及圖2E兩者進一步可見，凹部275准許上部蓋子270容納自環形中介件240之一上表面向上延伸之第二複數個電路元件255。半導體器件總成200進一步包含用於提供至半導體器件總成200之半導體晶粒堆疊230及第一複數個電路元件220及第二複數個電路元件255之電連接能力之複數個封裝接觸件280 (例如，焊球)。
分別地，封裝基板210之第一複數個電接觸件225及環形中介件240之第二複數個電接觸件250可依熟習技術者已知之各種方式之任一者電耦合。例如，圖2E繪示電耦合第一複數個電接觸件225及第二複數個電接觸件250之各自者之複數個焊料接合件290。在其他實施例中，可使用其他互連技術，例如，包含銅至銅接合、丸狀物及墊、緊配合、機械等。儘管為清楚起見在圖2D或圖2E中未繪示，然半導體器件總成200亦可包含介於環形中介件240與封裝基板210之間及/或介於環形中介件240與蓋子270之間的一填充材料(例如，底填充、模製材料或類似者)。
儘管在圖2A至圖2E中繪示之前述實施例中，上部蓋子270係繪示為具有容納環形中介件240上之向上突出電路元件255之凹部275，然在其他實施例中，一半導體器件總成可包含經組態以與具有無凹部之一平坦下表面之一上部蓋子介接之一環形蓋子。在此方面，環形中介件及其上之複數個電路元件可經組態使得其上之至少最高電路元件之上表面與半導體晶粒堆疊之上表面共面，使得一平坦蓋子可與最上方晶粒及環形中介件上之至少一些電路元件接觸。替代性地，環形中介件之電路元件可提供於其之基板內，或自其之一下表面向下延伸，使得環形中介件之上表面不具有向上突出元件，藉此准許具有無凹部之一平坦下表面之一蓋子機械接觸環形中介件之一上表面。
例如，圖3A至圖3D繪示根據本發明之一實施例組態之一半導體器件總成300之部分平面視圖及截面視圖，其中提供具有內部安置之電路元件之一環形中介件。圖3A繪示根據本發明之一態樣之一半導體器件總成300之一部分平面視圖。半導體器件總成300係在一環形中介件340安置於封裝基板310上方之後但在增加一上部蓋子之前進行繪示。環形中介件340包含一半導體晶粒堆疊330延伸穿過之一開口360。環形中介件340進一步包含其中(例如，在其之上表面下面，或在其之下表面上方)安置第二複數個電路元件355之一基板。環形中介件340進一步包含在其之基板之一下表面上之第二複數個電接觸件350 (在圖3A中用虛線繪示)，其等經組態以電耦合至封裝基板310上之第一複數個電接觸件325。
圖3B繪示根據本發明之一態樣之在一上部蓋子370安置於環形中介件340及半導體晶粒堆疊330上方之後之半導體器件總成300的一平面視圖。圖3B包含繪示沿著其分別展示圖3C及圖3D之截面之線C-C及D-D。如參考圖3C可見，環形中介件340具有與半導體晶粒堆疊330之一上表面近似共面之一上表面，使得上部蓋子370儘管具有實質上無凹部之一平坦下表面仍可機械接觸環形中介件340之該上表面及半導體晶粒堆疊330之該上表面兩者。
半導體器件總成300進一步包含封裝基板310上之第一複數個電接觸件325及環形中介件340上之第二複數個電接觸件350。第一複數個電接觸件325及第二複數個電接觸件350之各自者可依熟習技術者已知之各種方式之任一者電耦合。例如，圖3D繪示電耦合第一複數個電接觸件325及第二複數個電接觸件350之各自者之複數個焊料接合件390。在其他實施例中，可使用其他互連技術，例如，包含銅至銅接合、丸狀物及墊、緊配合、機械等。儘管為清楚起見在圖3C或圖3D中未繪示，然半導體器件總成300亦可包含介於環形中介件340與封裝基板310之間及/或介於環形中介件340與蓋子370之間的一填充材料(例如，底填充、模製材料或類似者)。半導體器件總成300進一步包含複數個封裝接觸件380 (例如，焊球)，用於提供至半導體器件總成300之半導體晶粒堆疊330及第一複數個電路元件320及第二複數個電路元件355之電連接能力。
儘管在圖2A至圖3D中所繪示之前述例示性實施例中，繪示具有一單個環形中介件之半導體器件總成，然本發明之其他實施例可提供具有多個環形中介件之半導體器件總成。例如，圖4繪示根據本發明之一態樣之一半導體器件總成400之一截面視圖，其中提供多個環形中介件。半導體器件總成400包含一封裝基板410，一半導體晶粒堆疊430安置於封裝基板410之一上表面上。自封裝基板410之一上表面向上延伸之複數個電路元件420在周邊圍繞半導體晶粒堆疊430安置。封裝基板410亦包含在周邊圍繞半導體晶粒堆疊430配置之複數個電接觸件(在圖4之截面視圖中未繪示)，其等經組態以提供至安置於第一環形中介件440及第二環形中介件445上之電路元件422及424之電連接能力。
第一環形中介件440及第二環形中介件445各包含半導體晶粒堆疊430延伸穿過之一開口，且各包含安置於其上且電耦合至封裝基板上之複數個電接觸件之複數個電路元件422及424。在此方面，第一環形中介件440可包含穿透電接觸件(例如，通孔及引線，未展示)，用於提供封裝基板410之一些電接觸件與第二環形中介件445之複數個電路元件424之間的電連接能力。半導體器件總成400進一步包含一蓋子470，其具有與半導體晶粒堆疊430中之最上方晶粒以及與該最上方晶粒共面之電路元件424接觸之一平坦下表面。半導體器件總成400進一步包含複數個封裝接觸件480 (例如，焊球)，用於提供至半導體器件總成400之半導體晶粒堆疊430及第一複數個電路元件420、第二複數個電路元件422及第三複數個電路元件424之電連接能力。
參考圖5，以截面繪示根據本發明之一實施例之具有多個環形中介件之又另一半導體器件總成500。半導體器件總成500包含一封裝基板510，一半導體晶粒堆疊530安置於封裝基板510之一上表面上。安置於封裝基板510之一上層內之第一複數個電路元件520在周邊圍繞半導體晶粒堆疊530安置。封裝基板510亦包含在周邊圍繞半導體晶粒堆疊530配置之第一複數個電接觸件525，其等經組態以提供至安置於第一環形中介件540及第二環形中介件545上之電路元件522及524之電連接能力。
第一環形中介件540及第二環形中介件545各包含半導體晶粒堆疊530延伸穿過之一開口，且各包含安置於其中且電耦合至封裝基板510上之複數個電接觸件525之複數個電路元件522及524。在此方面，第一環形中介件540可包含對應於封裝基板510上之第一複數個電接觸件525之第二複數個電接觸件550，一些第二複數個電接觸件550提供至第一環形中介件540上之第二複數個電路元件522之電連接能力，且其他第二複數個電接觸件550耦合至第三複數個電接觸件527，其等提供至第二環形中介件545上之第三複數個電路元件524之電連接能力(例如，透過第二環形中介件545上之第四複數個電接觸件552)。第一複數個電接觸件525及第二複數個電接觸件550及第三複數個電接觸件527及第四複數個電接觸件552之各自者可依熟習技術者已知之各種方式之任一者電耦合。例如，圖5繪示電耦合第一複數個電接觸件525及第二複數個電接觸件550之各自者之第一複數個焊料接合件590及電耦合第三複數個電接觸件527及第四複數個電接觸件552之各自者之第二複數個焊料接合件592。在其他實施例中，可使用其他互連技術，例如，包含銅至銅接合、丸狀物及墊、緊配合、機械等。
半導體器件總成500進一步包含複數個封裝接觸件580 (例如，焊球)，其等用於提供至半導體器件總成500之半導體晶粒堆疊530及第一複數個電路元件520、第二複數個電路元件522及第三複數個電路元件524之電連接能力。半導體器件總成500進一步包含一蓋子570，其具有與半導體晶粒堆疊530中之最上方晶粒以及與該最上方晶粒共面之第二環形中介件545之上表面接觸之一平坦下表面。
儘管在前述例示性實施例中繪示具有一或兩個環形中介件之半導體器件總成，然在其他實施例中，可提供具有任何數目個環形中介件(例如，一個、兩個、三個、四個、五個、八個、十個、十六個等)之半導體器件總成。此外，儘管前面圖中所繪示之實例性實施例展示其中在周邊圍繞一半導體晶粒堆疊提供電路元件及封裝基板電接觸件之半導體器件總成，然在其他實施例中，電路元件及/或封裝基板電接觸件可位於一晶粒堆疊之少於所有側上(例如，位於一側上、位於兩個相對或相鄰側上、位於三側上等)。
上文參考圖2A至圖5所描述之經堆疊之半導體器件總成之任一者可併入至大量更大及/或更複雜系統之任一者中，該等系統之一代表性實例係圖6中示意性地展示之系統600。系統600可包含一半導體器件總成602、一電源604、一驅動器606、一處理器608及/或其他子系統或組件610。半導體器件總成602可包含大體上類似於上文參考圖2A至圖5所描述之半導體器件總成之特徵之特徵，且可因此包含一或多個環形中介件。所得系統600可執行廣泛多種功能之任一者，諸如記憶體儲存、資料處理及/或其他合適功能。因此，代表性系統600可包含(但不限於)：手持式器件(例如，行動電話、平板電腦、數位讀取器及數位音訊播放器)、電腦、車輛、電器及其他產品。系統600之組件可容納於一單個單元中或遍及多個互連單元分佈(例如，透過一通信網路)。系統600之組件亦可包含遠端器件及廣泛多種電腦可讀媒體之任一者。
從前述內容將瞭解，本發明之特定實施例在本文中針對圖解說明目的而描述，但可在不偏離本發明之範疇之情況下做出各種修改。因此，除了受隨附申請專利範圍限制之外，本發明不受限制。
100‧‧‧半導體器件總成
110‧‧‧封裝基板
120‧‧‧電路元件
130‧‧‧半導體晶粒堆疊
140‧‧‧下部蓋子
150‧‧‧凹部
160‧‧‧開口
170‧‧‧上部蓋子
180‧‧‧封裝接觸件
200‧‧‧半導體器件總成
210‧‧‧封裝基板
220‧‧‧第一複數個電路元件
225‧‧‧第一複數個電接觸件
230‧‧‧半導體晶粒堆疊
240‧‧‧環形中介件
250‧‧‧電接觸件
255‧‧‧第二複數個電路元件/向上突出電路元件
260‧‧‧開口
270‧‧‧上部蓋子/蓋子
275‧‧‧凹部
280‧‧‧封裝接觸件
290‧‧‧焊料接合件
300‧‧‧半導體器件總成
310‧‧‧封裝基板
320‧‧‧第一複數個電路元件
325‧‧‧第一複數個電接觸件
330‧‧‧半導體晶粒堆疊
340‧‧‧環形中介件
350‧‧‧第二複數個電接觸件
355‧‧‧第二複數個電路元件
360‧‧‧開口
370‧‧‧上部蓋子/蓋子
380‧‧‧封裝接觸件
390‧‧‧焊料接合件
400‧‧‧半導體器件總成
410‧‧‧封裝基板
420‧‧‧電路元件/第一複數個電路元件
422‧‧‧電路元件/第二複數個電路元件
424‧‧‧電路元件/第三複數個電路元件
430‧‧‧半導體晶粒堆疊
440‧‧‧第一環形中介件
445‧‧‧第二環形中介件
470‧‧‧蓋子
480‧‧‧封裝接觸件
500‧‧‧半導體器件總成
510‧‧‧封裝基板
520‧‧‧第一複數個電路元件
522‧‧‧電路元件/第二複數個電路元件
524‧‧‧電路元件/第三複數個電路元件
525‧‧‧第一複數個電接觸件
527‧‧‧第三複數個電接觸件
530‧‧‧半導體晶粒堆疊
540‧‧‧第一環形中介件
545‧‧‧第二環形中介件
550‧‧‧第二複數個電接觸件
552‧‧‧第四複數個電接觸件
570‧‧‧蓋子
580‧‧‧封裝接觸件
590‧‧‧第一複數個焊料接合件
592‧‧‧第二複數個焊料接合件
600‧‧‧系統
602‧‧‧半導體器件總成
604‧‧‧電源
606‧‧‧驅動器
608‧‧‧處理器
610‧‧‧子系統或組件
圖1A至圖1E係包含一個兩件式蓋子之一半導體器件總成之簡化部分平面視圖及截面視圖。
圖2A至圖2E係根據本發明之一實施例之包含一環形中介件之一半導體器件總成之簡化部分平面視圖及截面視圖。
圖3A至圖3D係根據本發明之一實施例之包含一環形中介件之一半導體器件總成之簡化部分平面視圖及截面視圖。
圖4係根據本發明之一實施例之包含多個環形中介件之一半導體器件總成之一簡化截面視圖。
圖5係根據本發明之一實施例之包含多個環形中介件之一半導體器件總成之一簡化截面視圖。
圖6係展示包含根據本發明之一實施例組態之一半導體器件總成之一系統的一示意圖。

Claims (23)

  1. 一種半導體器件封裝，其包括： 一半導體晶粒堆疊，其位於一基板上； 該基板包含複數個電接觸件； 一環形中介件，其安置於該基板上方且圍繞該半導體晶粒堆疊，該環形中介件包含各電耦合至該複數個電接觸件之至少一對應者之複數個電路元件；及 一蓋子，其安置於該環形中介件及該半導體晶粒堆疊上方。
  2. 如請求項1之半導體器件封裝，其中該複數個電路元件自該環形中介件之一上表面向上延伸。
  3. 如請求項2之半導體器件封裝，其中該蓋子包含在其之一下表面中之用以容納該複數個電路元件之凹部。
  4. 如請求項3之半導體器件封裝，其中該等凹部之至少一者容納該複數個電路元件之一者以上。
  5. 如請求項1之半導體器件封裝，其中該複數個電路元件定位於該環形中介件之一基板內。
  6. 如請求項1之半導體器件封裝，其中該蓋子具有無凹部之一實質上平坦下表面。
  7. 如請求項1之半導體器件封裝，其中該複數個電路元件各經由該環形中介件之一下表面上之一或多個焊料連接件電耦合至該複數個電接觸件之至少該對應者。
  8. 如請求項1之半導體器件封裝，其中該複數個電路元件係第一複數個電路元件，且其中該基板進一步包含第二複數個電路元件。
  9. 如請求項8之半導體器件封裝，其中該第二複數個電路元件自該基板之一上表面向上延伸。
  10. 如請求項9之半導體器件封裝，其中該環形中介件之一下表面與該第二複數個電路元件之至少一者接觸。
  11. 如請求項8之半導體器件封裝，其中該第二複數個電路元件在周邊圍繞該半導體晶粒堆疊安置。
  12. 如請求項1之半導體器件封裝，其中該環形中介件係一第一環形中介件，且進一步包括安置於該第一環形中介件上方且圍繞該半導體晶粒堆疊之一第二環形中介件，該第二環形中介件包含各電耦合至該複數個電接觸件之至少一對應者之第二複數個電路元件。
  13. 如請求項1之半導體器件封裝，其進一步包括介於該環形中介件與該基板及該蓋子之至少一者之間的一填充材料。
  14. 一種半導體器件總成，其包括： 一基板，其具有其上具有複數個電接觸件之一上表面； 一半導體晶粒堆疊，其安置於該基板之該上表面上，該半導體晶粒堆疊在該基板之該上表面上延伸達一第一高度； 第一複數個電路元件，其等在該半導體晶粒堆疊周邊安置於該基板之該上表面上，該複數個電路元件在該基板之該上表面上延伸達小於該第一高度之一第二高度； 一環形中介件，其安置於該複數個電路元件上方，該環形中介件包含該半導體晶粒堆疊延伸穿過之一開口，該環形中介件進一步包含第二複數個電路元件，該第二複數個電路元件之各者電耦合至該複數個電接觸件之至少一者；及 一蓋子，其安置於該半導體晶粒堆疊及該環形中介件兩者上方。
  15. 如請求項14之半導體器件總成，其中該第二複數個電路元件自該環形中介件之一上表面向上延伸。
  16. 如請求項15之半導體器件總成，其中該蓋子包含在其之一下表面中之用以容納該第二複數個電路元件之凹部。
  17. 如請求項16之半導體器件總成，其中該等凹部之至少一者容納該第二複數個電路元件之一者以上。
  18. 如請求項14之半導體器件總成，其中該第二複數個電路元件定位於該環形中介件之一基板內。
  19. 如請求項14之半導體器件總成，其中該蓋子具有無凹部之一實質上平坦下表面。
  20. 如請求項14之半導體器件總成，其中該第二複數個電路元件各經由該環形中介件之一下表面上之一或多個焊料連接件電耦合至該複數個電接觸件之至少該對應者。
  21. 如請求項14之半導體器件總成，其中該第一複數個電路元件及該第二複數個電路元件在周邊圍繞該半導體晶粒堆疊安置。
  22. 如請求項14之半導體器件總成，其中該環形中介件係一第一環形中介件，且進一步包括安置於該第一環形中介件上方且圍繞該半導體晶粒堆疊之一第二環形中介件，該第二環形中介件包含各電耦合至該複數個電接觸件之至少一對應者之第三複數個電路元件。
  23. 如請求項14之半導體器件總成，其進一步包括介於該環形中介件與該基板及該蓋子之至少一者之間的一填充材料。
TW107120163A 2017-06-13 2018-06-12 具有環形中介件之半導體器件總成 TWI664700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/621,939 US10096576B1 (en) 2017-06-13 2017-06-13 Semiconductor device assemblies with annular interposers
US15/621,939 2017-06-13

Publications (2)

Publication Number Publication Date
TW201911486A true TW201911486A (zh) 2019-03-16
TWI664700B TWI664700B (zh) 2019-07-01

Family

ID=63685389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120163A TWI664700B (zh) 2017-06-13 2018-06-12 具有環形中介件之半導體器件總成

Country Status (4)

Country Link
US (3) US10096576B1 (zh)
CN (1) CN110692132B (zh)
TW (1) TWI664700B (zh)
WO (1) WO2018231496A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2002009229A (ja) 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
JP2006073651A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
KR100914552B1 (ko) * 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US8546929B2 (en) * 2006-04-19 2013-10-01 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
KR20090006980A (ko) 2007-07-13 2009-01-16 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
US8247893B2 (en) * 2007-12-27 2012-08-21 Stats Chippac Ltd. Mountable integrated circuit package system with intra-stack encapsulation
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US7750454B2 (en) * 2008-03-27 2010-07-06 Stats Chippac Ltd. Stacked integrated circuit package system
US7928562B2 (en) 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US7964951B2 (en) 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP5543125B2 (ja) 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
KR101069499B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US8283776B2 (en) * 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
KR101652831B1 (ko) 2010-06-11 2016-08-31 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
JP5573645B2 (ja) 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US8618619B1 (en) * 2011-01-28 2013-12-31 Amkor Technology, Inc. Top port with interposer MEMS microphone package and method
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US8718550B2 (en) * 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
US9153520B2 (en) 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
CN104350593B (zh) 2012-06-25 2017-12-05 英特尔公司 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
US10032692B2 (en) 2013-03-12 2018-07-24 Nvidia Corporation Semiconductor package structure
KR20150018099A (ko) 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 적층 반도체 장치
US9018040B2 (en) * 2013-09-30 2015-04-28 International Business Machines Corporation Power distribution for 3D semiconductor package
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR101627244B1 (ko) * 2013-12-24 2016-06-03 삼성전기주식회사 반도체 패키지
JP6335513B2 (ja) 2014-01-10 2018-05-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
KR101403554B1 (ko) 2014-04-04 2014-06-09 (주)디에이치씨 열 방출 효율이 우수한 방열 유닛 탑재형 인쇄회로기판 및 그 적층 패키지
US9406626B2 (en) 2014-05-16 2016-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method fabricating the same
US9691746B2 (en) 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
JP2016100552A (ja) 2014-11-26 2016-05-30 ローム株式会社 半導体装置
US9875997B2 (en) 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
US9543274B2 (en) 2015-01-26 2017-01-10 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods
US10242957B2 (en) 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9780079B2 (en) * 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
US9768149B2 (en) 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements

Also Published As

Publication number Publication date
US20200303350A1 (en) 2020-09-24
TWI664700B (zh) 2019-07-01
CN110692132B (zh) 2023-04-04
CN110692132A (zh) 2020-01-14
US10679970B2 (en) 2020-06-09
WO2018231496A1 (en) 2018-12-20
US10096576B1 (en) 2018-10-09
US20180358329A1 (en) 2018-12-13
US11257792B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
TWI664700B (zh) 具有環形中介件之半導體器件總成
US9461029B2 (en) Semiconductor packages and methods for fabricating the same
KR102534732B1 (ko) 반도체 패키지
TWI680543B (zh) 具有底部填充控制腔之半導體裝置總成
JP5066302B2 (ja) 半導体装置
US10950568B2 (en) Semiconductor device assembly with surface-mount die support structures
US20100155919A1 (en) High-density multifunctional PoP-type multi-chip package structure
TWI683404B (zh) 具有延伸穿過下方之中介層的散熱器之半導體晶粒總成及相關技術
CN115513190A (zh) 包含半导体裸片的多个瓦片式堆叠的半导体装置组合件
TW201933581A (zh) 具有封裝階段可組態性之半導體裝置
US20140291830A1 (en) Semiconductor packages having package-on-package structures
US11282792B2 (en) Semiconductor package having dummy pads and method of manufacturing semiconductor package having dummy pads
US10950580B2 (en) Semiconductor device assemblies with lids including circuit elements
TWI695486B (zh) 包含不同半導體晶粒之多重堆疊的半導體裝置總成及其製作方法
US10453820B2 (en) Semiconductor assemblies using edge stacking and methods of manufacturing the same
US8816509B2 (en) Semiconductor package including underfill layers
US20220173044A1 (en) Semiconductor package having dummy pads and method of manufacturing semiconductor package having dummy pads