JP6845627B2 - ボールグリッドアレイパッケージの積層を含む３次元電子モジュール - Google Patents

ボールグリッドアレイパッケージの積層を含む３次元電子モジュール Download PDF

Info

Publication number
JP6845627B2
JP6845627B2 JP2016125327A JP2016125327A JP6845627B2 JP 6845627 B2 JP6845627 B2 JP 6845627B2 JP 2016125327 A JP2016125327 A JP 2016125327A JP 2016125327 A JP2016125327 A JP 2016125327A JP 6845627 B2 JP6845627 B2 JP 6845627B2
Authority
JP
Japan
Prior art keywords
package
electronic module
dimensional electronic
flexible
packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016125327A
Other languages
English (en)
Other versions
JP2017011274A (ja
Inventor
クリスチャン・バル
Original Assignee
スリーディー プラス
スリーディー プラス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スリーディー プラス, スリーディー プラス filed Critical スリーディー プラス
Publication of JP2017011274A publication Critical patent/JP2017011274A/ja
Application granted granted Critical
Publication of JP6845627B2 publication Critical patent/JP6845627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

高周波数で動作する素子（メモリ、プロセッサ等）が市場に出現した結果、非カプセル化チップ（ベアチップ）が使用されるようになり、新たな性能問題が生じている。ベアチップのプローブ試験は、周波数が約１ＧＨｚを超えると極めて煩雑になる。第１の問題は、これらの素子を３次元電子モジュールに積層する場合、特定のチップは最大周波数で動作可能であるのに対し、他のものは動作可能でない点である。その結果、複数のチップを含むモジュールは最大周波数で動作可能でなくなる。
この問題を回避する一方法は、カプセル化チップ、すなわち自身が完全に試験済みであるパッケージに配置されたチップを用いるものである。具体的には、１個のパッケージは、チップのパッドよりも広い間隔で配置されたハンダボールの形式をなす出力端を含んでいる。例えば、
チップパッドの間隔：５０〜１００μｍ、
チップをカプセル化するボールグリッドアレイパッケージの間隔：４００〜８００μｍである。
従って試験ソケットを用いてパッケージをこのように試験することができる。
この観点から、これらのパッケージに適し、且つ高周波数で動作可能な積層技術を見出す必要がある。
従って、これらの種類パッケージを積層する新規の技術を提案する。より具体的には、本発明の主題は、
− ２個の電気的に試験済の電子パッケージ、すなわち各々が当該パッケージの２個の側面を接合する、主面と称する１個の面上に少なくとも１個のカプセル化チップおよび出力ボールを含む２個の電気的に試験済の電子パッケージと、
− 互いに機械的に接続され、且つ当該２個のパッケージの間に配置された２個の柔軟回路、すなわち各々が１個のパッケージに関連付けられ、且つ
・１個の面上に、当該関連付けられたパッケージのボールと接触する第１の電気的相互接続パッド、
・自身の終端に、当該関連付けられたパッケージの側面に重ねて折り畳まれた部分、
・当該折り畳まれた部分の反対側の面上に第２の電気的相互接続パッドを含む２個の柔軟回路とを含む３次元電子モジュールである。
本発明の一特徴によれば、２個の柔軟回路は、当該２個の柔軟回路の間に挟まれた硬質印刷回路基板により、機械的および電気的に相互接続されている。
硬質回路は、当該硬質回路に潜在的に埋め込まれた受動および／または能動素子を含んでいてよい。
３次元モジュールは、好適には、柔軟回路の折り目に沿って２個の柔軟回路の間のモジュールの境界に配置されたエポキシ樹脂のビードを含んでいる。
２個のパッケージのうち少なくとも１個は、チップの表面が視認可能になるまで薄化される。従ってパッケージは有利な特徴として、チップの可視面上に配置されたラジエータを含んでいる。
本発明の別の特徴によれば、２個の柔軟回路のうち少なくとも１個が他方の終端で、パッケージの第１の側面とは反対側の別の側面に重ねて折り畳まれ、柔軟回路は当該他方の終端に受動および／または能動素子を含んでいる。用語「能動素子」はベアまたはカプセル化チップを指す。
受動および／または能動素子は典型的には１ＧＨｚよりも高い周波数で動作する。
本発明はまた、３次元電子積層にも関し、上述のような複数の３次元電子モジュールを含み、当該モジュールは主面とは反対側の面により互いに接着されていることを特徴とする。
本発明の別の主題は、上述のような相互接続印刷回路基板、および当該相互接続印刷回路基板に載置され、且つ柔軟回路の第２の電気的相互接続パッドと接触する電気的相互接続ボールを介して電気的に接続された３次元電子モジュールまたは積層を含む３次元電子装置である。
本発明の他の特徴および利点は、添付の図面を参照しながら、非限定的な例に基づく以下の詳細説明を精査することにより明らかになろう。
本発明による３次元電子モジュールの第１の例を模式的に示す。 パッケージおよび柔軟（または「フレックス」）回路が関連付けられた、本発明による３次元電子モジュールの要素の例の分解図を模式的に示す。 本発明による３次元電子モジュールの第２の例を、ラジエータを備えた薄化済パッケージと共に模式的に示す。 ２個のフレックス回路に載置されている受動および／または能動素子を備えた３次元電子モジュールの第３の例を模式的に示す。 硬質回路（または「コア」回路）に一体化されている受動および／または能動素子を備えた３次元電子モジュールの第３の例を模式的に示す。 「コア」回路の表面に載置されている受動および／または能動素子を備えた３次元電子モジュールの第３の例を模式的に示す。 ３次元電子モジュールの積層の一例を、一部が２個の隣接するモジュールに共有される複数のラジエータを備えた薄化済パッケージと共に、フレックス回路に載置された能動および／または受動素子が有る状態で模式的に示す。 ３次元電子モジュールの積層の一例を、一部が２個の隣接するモジュールに共有される複数のラジエータを備えた薄化済パッケージと共に、フレックス回路に載置された能動および／または受動素子が無い状態で模式的に示す。
各図面を通じて同一要素は同一参照番号により識別される。
以下の説明において、「高い」、「低い」、「前面」、「後面」および「側面」の用語は記述する図面の向きに関して用いられる。モジュール、積層または素子が他の向きに応じて配置されている限り、方向に関する用語は限定的ではなく例示的に示される。
本発明による３次元電子モジュールの第１の例について図１、２を参照しながら記述する。２個のボールグリッドアレイ（ＢＧＡ）パッケージが、２個の隣接する柔軟またはフレックス印刷回路基板（ＰＣＢ）を含む基板の両面に載置されている。
ボールグリッドアレイ（ＢＧＡ）パッケージ１０は各々、エポキシ樹脂１２にカプセル化された少なくとも１個のチップ１１を含み、各チップ１１は、主面１５と称するパッケージの単一の面上に配置されたパッケージの出力ボール１３に接続されている。長さＬｂ、幅Ｉｂおよび厚さｅｂのパッケージ１０は従って、共に寸法がＬｂ×Ｉｂである主面１５および外面１４と称する反対側の面、および寸法がＩｂ×ｅｂである側面１６を有している。以下の寸法が典型的である。
− ６ｍｍ≦Ｌｂ≦９ｍｍ、
− ６ｍｍ≦Ｉｂ≦１４ｍｍ、
− ０．８ｍｍ≦ｅｂ≦１．４ｍｍ
積層を意図されたこれらのパッケージ１０は、製造業者により試験ソケットおよび適当な検査器を用いて電気的に試験され、次いで試験済パッケージとして販売される。このような試験済パッケージの製造業者のうち、Ｍｉｃｒｏｎ、Ｘｉｌｉｎｘ、Ｓａｍｓｕｎｇ、Ｆｒｅｅｓｃａｌｅ、Ｉｎｆｉｎｅｏｎ、ＳＴＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ等が挙げられる。本発明による３次元モジュールはこのような試験済パッケージを含んでいる。
２個の試験済パッケージが以下でＰＣＢと称する基板の対向する２面に載置される。より具体的には、ＰＣＢは２個の柔軟回路２０を含んでいる。長さＬｆ（Ｌｆ＝Ｌｆ１＋Ｌｆ２）、幅Ｉｆおよび厚さｅｆの各柔軟回路２０もまた、パッケージのボール１３のように分散された第１の相互接続パッド２２を備えた主面２１、寸法がＬｆ×Ｉｆである反対側の面２３、および寸法がＬｆ×ｅｆである側面を有している。以下が得られる。
Ｌｆ≧Ｌｂ＋ｅｂおよびＩｆ＝Ｉｂ
以下の寸法が典型的である。
− ７ｍｍ≦Ｌｆ≦１１ｍｍ、
− ６ｍｍ≦Ｉｆ≦１４ｍｍ、
− ０．８ｍｍ≦ｅｂ≦１．４ｍｍ
フレックス回路２０は一般に多層化されていて、折り畳み等の相当な変形を許すべく一般にポリイミド製であり、すなわち内部にガラス繊維を含んでいない。ポリイミドはまた、繊維で強化されていないエポキシ樹脂で代替可能である。フレックス回路２０は、当該フレックス回路の主面２１に配置された（且つパッケージの出力ボール１３と接触させる）第１の電気的相互接続パッド２２と、当該フレックス回路の部分２６の反対側の面２３（パッケージの側面に重ねて折り畳まれるべく意図された）に配置された寸法がＬｆ２×Ｉｆである第２の電気的相互接続パッド２４との間で信号を誘導すべく意図された電気トラックを含み、図２では視認不可な面２３にあるこれらの第２の相互接続パッド２４を破線で示している。典型的には、
Ｌｆ１＝Ｌｂ且つＬｆ２≧ｅｂである。
各パッケージ１０は従って、以下のようにフレックス回路２０に載置されている。すなわち、
− パッケージの出力ボール１３およびフレックス回路の主部分２７の第１の相互接続パッド２２（折り畳まれない）を機械的および電気的に接触させ（例えば従来の有鉛または無鉛ハンダを用いるハンダ付けにより）、従ってフレックス回路の部分２６が主部分２７から突出する、
− 第２の相互接続パッド２４がパッケージの前記側面１６と同じ高さになるよう当該フレックス回路を９０°折り曲げることにより、パッケージの側面１６を当該フレックス回路の（突出）部分２６と機械的に接触させる。
充填樹脂１７（例えばエポキシ樹脂）を従来方式でボール１３の間に挿入する。
これらの部分２６は、パッケージの側面に接着される。この接着は、側面１６に接着される部分２６を完全に平坦に保てるようにするツールまたはジグを用いて実行される。接着剤３０は、パッケージの側面１６と折り畳まれた柔軟部分２６との間のレベル調整器の役割を果たす。これはパッケージングに極めて重要であり、特に、ＢＧＡパッケージは一般に、「反り」としても知られる湾曲を示し、当該湾曲はパッケージの寸法に応じて５０〜１５０μｍに達し得る。当該湾曲は従って、ボール２５の共平面性、従ってハンダ付け性能に弊害をもたらす。
２対のパッケージ／フレックス回路がこのように得られ、これら自身が、最終的に図１に示すように２個のパッケージ１０およびＰＣＢを用いて３次元モジュールを形成すべくフレックス回路（接着剤は図示せず）の反対側の面２３を接着することにより組み立てられる。ハンダボール２５が、当該３次元モジュールがユーザの印刷回路基板（またはＰＣＢ）に載置可能なように第２の相互接続パッド２４に配置される。
各パッケージ１０は図３に示すように薄化することができる。薄化の後でチップ１１の背面が視認可能になる。薄化済パッケージの外面１４は、チップ１１により生じた熱を逃がすために、例えば金属のラジエータ４０を収納可能である。ラジエータ４０は次いで、自身の断面を介してコールドプレートに接続される。ラジエータとチップ１１の背面との間の熱接続４１は、一般に熱接着剤を用いるか、または最適にはハンダを用いて実現される。後者の場合、外面１４は、例えばニッケルと金の化学堆積を介して金属化される。この方式では、フレックス回路の部分２６の長さＬｆ２が伸びてため、第２の相互接続パッド２４または間隔の数を増やすことができる。３次元モジュールは、図３に示すように各パッケージ１０上にラジエータ４０を含んでいても、または以下の３次元モジュールの場合で分かるように、１個のパッケージ上に単一のラジエータを含んでいて別の３次元モジュールの別のパッケージと共有されてもよい。この場合、図５ａ、５ｂのモジュール１００について分かるように、長さＬｆ２はフレックス回路毎に異なっている。
図１〜３に示すように、パッケージ／フレックス回路のペアは直接組み立てられても、または図４、５に示すように、接地および電源面を含む長さＬｃ、幅Ｉｃおよび厚さｅｃの「コア」回路と称する中央硬質印刷回路基板５０を介して組み立てられてもよく、当該回路は寸法がＬｃ×Ｉｃの面を介して２個のフレックス回路２０の部分２７に機械的および電気的に接続されている。換言すれば、ＰＣＢは２個のフレックス回路２０だけを含んでいても、または２個のフレックス回路２０の間に「コア」回路５０を含んでいてもよい。実際には、「コア」回路５０が両者の間に挟まれた２個のフレックス回路２０を含むＰＣＢ回路は、各パッケージ１０がＰＣＢ回路のいずれかの側に載置されてパッケージから突出する２個のフレックス回路の部分２６がパッケージの側面１６に重ねて折り畳まれる前に製造される。
図４ｂに、能動および／または受動素子６０を一体化すると共に、特にコンデンサを分離する一般に多層化された「コア」回路５０を２個のフレックス回路２０の間のＰＣＢに含む、本発明による３次元モジュールの一例を示す。図４ｂにおいて、素子６０を一体化している層は、一方では２個の層５１の間に、他方では３個の層５１の間にある。これらのコンデンサは、パッケージ１０のチップ１１のなるべく近くに配置されていて、最小のインダクタンスで電力を送ることができる。能動および受動素子６０は「コア」回路５０の厚さの範囲内に配置されており、他のレベルが次いで、ＰＣＢを製造する場合と同様に当該素子に接着される。金属化された貫通孔１５０は、相互接続を実現すべく「コア」および２個のフレックス回路（またはフレックス）の全て（図に示すように）または一部を通過する。
図４ｃに見られる一代替案によれば、能動および／または受動素子６０、特にコンデンサは、複数の層５１を含む「コア」回路５０の表面に載置されていてよく、これらの素子６０は一般に極めて小型（４０２、すなわち１ｍｍ×０．５ｍｍ型）の素子であるため、金属化された貫通孔が「コア」回路５０を通過するのに充分なスペースを残すことができる。素子６０は、表面載置技術を用いてＰＣＢに載置され、次いで、フレックス２０を接着できるように接着剤を受容する平坦面を設けるべくこれらの素子６０の上に樹脂１５１が堆積される。コンデンサ（ｅ２）の現在の厚さは０．６ｍｍであり、特定のサプライヤは既に０．４ｍｍ未満の厚さを提案している。載置される素子６０の厚さは従って０．７ｍｍとなって、（ｅ３）の場合０．５ｍｍまで減少する。全体の厚さ（ｅ４）を１．５ｍｍ〜１．７ｍｍとすることは充分可能である。
図４ａに、各パッケージ１０の２個の対向する側面１６に重ねて折り畳まれたフレックス回路２０を備えたモジュールを示す。主な利点は機能の分離によるものである。すなわち、
− パッケージの側面１６に重ねて折り畳まれ（図の最下部）、外部接続部（ボール２５）を支持するフレックス。
− パッケージの側面１６に重ねて折り畳まれたフレックス、当該側面は先行する面の反対側（図の最上部）にあり、それらの面２３に能動および／または受動素子６０（コンデンサ、抵抗等）および／または「バッファ」型能動回路が載置されていることで「コア」回路５０が不要となる。
潜在的に、２個のフレックス回路２０のうち一方だけが素子６０を自身の上部の折り畳まれた部分に含んでいる。
受動および／または能動素子（「コア」回路に一体化または載置されているか、あるいはフレックスに載置されている）を用いる上述の方式により、３次元モジュールを、ＲＤＩＭＭ（レジスタードデュアルインラインメモリモジュール）またはＬＲＤＩＭＭ（負荷軽減デュアルインラインメモリモジュール）のいずれにせよ、ＤＩＭＭ（デュアルインラインメモリモジュール）のように電気的に自律化させることができる。
好適には、３次元モジュール１００のＰＣＢが２個のフレックス回路２０の間に配置された「コア」回路５０を含んでいる場合、シリカ充填エポキシ樹脂のビード７０が、付随するパッケージ１０の側面１６に重ねて折り畳まれた際に各フレックス回路２０により、形成された屈曲部の間に各々導入される。当該ビード７０は従って、幅Ｉｆにわたり広がるため、ボール２５を「フレックス」回路の相互接続パッド２４にハンダ付けするステップの実行中に、溶けたハンダが入り込むのを防ぐことができる。フレックス回路がパッケージの両方の側面に重ねて折り畳まれている場合、２個のビード７０は図４ａ、５ａに示すように配置される。
このように得られた複数の３次元モジュール１００を積層することができる。これらは典型的には、接着剤またはエポキシ樹脂１００１を用いて接着される。図５ａ、５ｂに、３個のモジュール１００の、従って合計６個のパッケージ１０を含む積層１０００を示すが、各パッケージの熱抵抗は重ね合わされたパッケージの場合のように層には依存しないため、これに限定されない。実際、各パッケージ１０は、隣接パッケージに影響を受けないため、同一の熱抵抗を有している。
これらの図において、パッケージ１０は薄化されていて、ラジエータ４０を備えており、一部のラジエータは、特に積層１０００の全厚を増やさないように隣接するモジュール１００の２個のパッケージ１０で共有されている。図５ａにおいて、フレックス回路２０は、一方に接続部（ボール２５）を、他方に受動および／または能動素子６０を備えた各パッケージ側面１６に重ねて折り畳まれているため、「コア」回路５０は不要である。図５ｂにおいて、フレックス回路２０は、接続部（ボール２５）を備えた単一のパッケージ側面１６に重ねて折り畳まれていて、受動および／または能動素子は「コア」回路５０に一体化されている。しかし、上述の３次元モジュールのいずれも積層されて、熱接着剤を用いて、またはハンダ付けにより互いに接着されていてよい、薄化済パッケージを備えるが側面１６に対向する受動要素は無い３次元モジュールが、受動要素等を備えた非薄化済パッケージを備えた３次元モジュールに積層されていてよい。当該積層１０００は無論、各フレックス回路の第２の相互接続パッド２４およびこれらのパッドに配置されたハンダボール２５を介してユーザの相互接続回路（図示せず）に機械的および電気的に接続されるべく意図されている。
現在知られている他の全ての技術に対する当該３次元積層技術の主な利点は極めて多い。すなわち、
− モジュールの側面上にルーティングが無い、
− レベル間相互接続用のポリマー貫通孔（ＴＰＶ）または金型貫通孔（ＴＭＶ）が無い、
− ジグを用いて接着された構造によるボールの共平面性、
− 本質的に、積層されるパッケージの数に制限が無い、
− ユーザの相互接続ＰＣＢにおける容量性分離を、
・鋳造無し、
・モジュール面を金属化無し、
・レーザーエッチング無しに一体化可能であること。
一つの短所として、３次元モジュールの高さＨが、６〜９ｍｍの間で変動する標準ＢＧＡパッケージの長さＬｂに依存することに加え、折り畳まれたフレックスおよびボールの厚さｅｆが、片側に重ねて折り畳んだ場合に約７００〜８００μｍであることが挙げられる。
当該積層方法は特に、メモリパッケージの積層に有利である。
１０ パッケージ
１１ チップ
１２ エポキシ樹脂
１３ 出力ボール
１４ 外面
１５ 主面
１６ 側面
１７ 充填樹脂
２０ フレックス回路
２１ 主面
２２、２４ 相互接続パッド
２３ 反対側の面
２５ ボール
２６、２７ フレックス回路の部分
３０ 接着剤
４０ ラジエータ
４１ 熱接続
５０ 「コア」回路
５１ 層
６０ 能動／受動素子
７０ ビード
１００ ３次元モジュール
１５０ 貫通孔
１５１ 樹脂
１０００ 積層
１００１ エポキシ樹脂

Claims (9)

  1. − ２個の電気的に試験済の電子パッケージ（１０）であって、各々が前記パッケージの２個の側面（１６）を接合する、主面（１５）と称する１個の面上に少なくとも１個のカプセル化チップ（１１）および出力ボール（１３）を含む２個の電気的に試験済の電子パッケージ（１０）と、
    − 互いに機械的に接続され、且つ前記２個のパッケージの間に配置された２個の柔軟回路（２０）であって、各々が１個のパッケージ（１０）に関連付けられ、且つ
    ・１個の面（２１）上に、前記関連付けられたパッケージの前記出力ボール（１３）と接触する第１の電気的相互接続パッド（２２）、
    ・自身の終端に、前記関連付けられたパッケージの側面（１６）に重ねて折り畳まれた部分（２６）、
    ・前記折り畳まれた部分（２６）の反対側の面上に第２の電気的相互接続パッド（２４）を含む２個の柔軟回路（２０）とを含む３次元電子モジュール（１００）。
  2. 前記２個の柔軟回路（２０）が、前記２個の柔軟回路の間に配置された硬質印刷回路基板（５０）により、機械的および電気的に相互接続されていることを特徴とする、請求項１に記載の３次元電子モジュール。
  3. 前記硬質印刷回路基板（５０）が、受動および／または能動素子（６０）を含むことを特徴とする、請求項２に記載の３次元電子モジュール。
  4. 前記柔軟回路の折り目に沿って前記２個の柔軟回路（２０）の間の境界に配置されたエポキシ樹脂のビード（７０）を含むことを特徴とする、請求項１〜３のいずれか１項に記載の３次元電子モジュール。
  5. 少なくとも１個のパッケージ（１０）が、前記チップ（１１）の面が視認可能になるまで薄化され、且つ前記チップの前記面上に配置されたラジエータ（４０）を含むことを特徴とする、請求項１〜４のいずれか１項に記載の３次元電子モジュール。
  6. 少なくとも１個の柔軟回路（２０）が自身の他方の終端に、前記２個の側面（１６）のうちの第１の側面の反対側のパッケージの側面（１６）に重ねて折り畳まれ、前記柔軟回路が前記他方の終端に受動および／または能動素子（６０）を含むことを特徴とする、請求項１〜５のいずれか１項に記載の３次元電子モジュール。
  7. １ＧＨｚよりも高い周波数で動作する受動および／または能動素子（６０）を含むことを特徴とする、請求項１〜６のいずれか１項に記載の３次元電子モジュール。
  8. 請求項１〜７のいずれか１項に記載の複数の３次元電子モジュールの積層（１００）を含み、前記モジュールが主面（１５）とは反対側の面（１４）により互いに接着されていることを特徴とする、３次元電子積層（１０００）。
  9. 相互接続印刷回路基板および請求項１〜７のいずれか１項に記載の３次元電子モジュール（１００）または請求項８に記載の積層（１０００）を含み、相互接続印刷回路基板に載置され、且つ前記柔軟回路の前記第２の電気的相互接続パッド（２４）と接触させる相互接続ボール（２５）を介して相互接続回路に電気的に接続されている３次元電子装置。
JP2016125327A 2015-06-25 2016-06-24 ボールグリッドアレイパッケージの積層を含む３次元電子モジュール Active JP6845627B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1555857A FR3038130B1 (fr) 2015-06-25 2015-06-25 Module electronique 3d comportant un empilement de boitiers a billes
FR1555857 2015-06-25

Publications (2)

Publication Number Publication Date
JP2017011274A JP2017011274A (ja) 2017-01-12
JP6845627B2 true JP6845627B2 (ja) 2021-03-17

Family

ID=54199819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016125327A Active JP6845627B2 (ja) 2015-06-25 2016-06-24 ボールグリッドアレイパッケージの積層を含む３次元電子モジュール

Country Status (5)

Country Link
US (1) US10064278B2 (ja)
EP (1) EP3109899B1 (ja)
JP (1) JP6845627B2 (ja)
FR (1) FR3038130B1 (ja)
TW (1) TWI708336B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU190135U1 (ru) * 2019-04-16 2019-06-21 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Многокристальный модуль памяти

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116022A (ja) * 1994-08-22 1996-05-07 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH05198708A (ja) * 1992-01-23 1993-08-06 Hitachi Ltd 半導体集積回路装置
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
JPH08279586A (ja) * 1995-04-07 1996-10-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US6590282B1 (en) * 2002-04-12 2003-07-08 Industrial Technology Research Institute Stacked semiconductor package formed on a substrate and method for fabrication
WO2005104324A2 (en) * 2004-04-15 2005-11-03 Smith Gary W Folded, fully buffered memory module
US20070211711A1 (en) * 2006-03-08 2007-09-13 Clayton James E Thin multichip flex-module
KR101174056B1 (ko) * 2007-09-19 2012-08-13 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
US20090166065A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
US8278141B2 (en) * 2008-06-11 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with internal stacking module
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
JP6112796B2 (ja) * 2012-07-17 2017-04-12 オリンパス株式会社 半導体装置実装構造体

Also Published As

Publication number Publication date
TWI708336B (zh) 2020-10-21
US10064278B2 (en) 2018-08-28
US20160381799A1 (en) 2016-12-29
JP2017011274A (ja) 2017-01-12
FR3038130B1 (fr) 2017-08-11
FR3038130A1 (fr) 2016-12-30
EP3109899B1 (fr) 2020-03-25
EP3109899A1 (fr) 2016-12-28
TW201709440A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US6774473B1 (en) Semiconductor chip module
KR100645861B1 (ko) 캐리어 기반형 전자 모듈
TWI550789B (zh) 可堆疊微電子封裝結構
US6900529B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6545868B1 (en) Electronic module having canopy-type carriers
KR101904409B1 (ko) 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법
KR102154039B1 (ko) 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
KR20060069229A (ko) 다단구성 반도체모듈
US8836102B2 (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
JP2009252893A (ja) 半導体装置
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
JP4074040B2 (ja) 半導体モジュール
KR20080027586A (ko) 반도체 다이 모듈 및 반도체 패키지와 반도체 패키지 제조방법
US20040264148A1 (en) Method and system for fan fold packaging
JP6845627B2 (ja) ボールグリッドアレイパッケージの積層を含む３次元電子モジュール
US20120080801A1 (en) Semiconductor device and electronic component module using the same
US20030043650A1 (en) Multilayered memory device
US20080272496A1 (en) Planar interconnect structure for hybrid circuits
KR101046251B1 (ko) 적층형 반도체 패키지
KR102146131B1 (ko) 패키지 적층 소자
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR100374517B1 (ko) 전력증폭기 모듈의 구조 및 그 실장방법
JP3834052B2 (ja) 実装体
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210226

R150 Certificate of patent or registration of utility model

Ref document number: 6845627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250