JP2022188578A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2022188578A
JP2022188578A JP2021096729A JP2021096729A JP2022188578A JP 2022188578 A JP2022188578 A JP 2022188578A JP 2021096729 A JP2021096729 A JP 2021096729A JP 2021096729 A JP2021096729 A JP 2021096729A JP 2022188578 A JP2022188578 A JP 2022188578A
Authority
JP
Japan
Prior art keywords
conductive
layer portion
inner layer
conductive portion
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021096729A
Other languages
English (en)
Other versions
JP2022188578A5 (ja
JP7465242B2 (ja
Inventor
謙一郎 ▲高▼木
Kenichiro Takagi
彰 徳舛
Akira Tokumasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Soken Inc filed Critical Denso Corp
Priority to JP2021096729A priority Critical patent/JP7465242B2/ja
Priority to PCT/JP2022/021598 priority patent/WO2022259882A1/ja
Priority to CN202280041299.8A priority patent/CN117501432A/zh
Publication of JP2022188578A publication Critical patent/JP2022188578A/ja
Publication of JP2022188578A5 publication Critical patent/JP2022188578A5/ja
Priority to US18/528,856 priority patent/US20240120264A1/en
Application granted granted Critical
Publication of JP7465242B2 publication Critical patent/JP7465242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inverter Devices (AREA)
  • Geometry (AREA)

Abstract

【課題】材料や製造のコストアップを抑えつつも、沿面距離に頼らずに放電を抑制する。【解決手段】第１導電部Ａは、第１表層部Ａ１と、基板４９の内部において第１表層部Ａ１とは異なる層を構成する第１内層部Ａ２～Ａ４とを有する。第２導電部Ｂは、第１表層部Ａ１と沿面距離Ｇをおいて対峙する第２表層部Ｂ１と、基板４９の内部において第２表層部Ｂ１とは異なる層を構成する第２内層部Ｂ２～Ｂ４とを有する。電子機器４０には、次に示す第１突出構成と第２突出構成との２つの突出構造のうちの少なくともいずれか一方の突出構成が設けられている。第１突出構成は、第１内層部Ａ２～Ａ４が、第１表層部Ａ１よりも第２導電部側Ｄｂに突出する導電突出部ρを有する構成である。第２突出構成は、第２内層部Ｂ２～Ｂ４が、第２表層部Ｂ１よりも第１導電部側Ｄａに突出する導電突出部を有する構成である。【選択図】図３

Description

本発明は、絶縁体の基板とそれに搭載されている回路とを有する電子機器に関する。
このような電子機器の中には、回路が、所定の第１導電部を有する共に、その隣に第１導電部とは異なる電位になる第２導電部を有するものがある。この場合には、第１導電部と第２導電部との間に、放電を防止するための沿面距離を確保する必要がある。しかしながら、基板の縮小化等の目的からは、このような沿面距離はなるべく小さく抑えたい。
そのため、電子機器の中には、沿面距離に頼らずに放電を抑制するために、第１導電部及び第２導電部のうちの少なくとも一方を絶縁体の樹脂により封止しているものがある。そして、このような技術を示す文献としては、次の特許文献１がある。
特開２０２０－７７７４４号公報
上記の技術によれば、封止樹脂により放電空間を埋めることにより、沿面距離に頼らずに放電を抑制することができる。そのため、基板面積を小さくすることができる。
しかしながら、このように封止樹脂により導電体を封止する場合、封止樹脂が必要となるため、まず、材料費の面でコストアップに繋がる。さらに、製造工程において、流動状態の封止樹脂を溜めておくための凹部が必要となる。そのため、この凹部を設ける製造費の面でもコストアップに繋がる。さらに、この凹部に封止樹脂を流し込んでから固化させる工程が必要になる。そのため、この工程を行う製造費の面でもコストアップに繋がる。さらに、基板材料とは異なる樹脂で導電体を封止するため、経年劣化による樹脂剥離による絶縁性低下が懸念される。
本発明は上記事情に鑑みてなされたものであり、材料や製造のコストアップを抑え、且つ経年劣化による絶縁性低下の懸念を抑えつつも、沿面距離に頼らずに放電を抑制することを主たる目的とする。
本発明の電子機器は、絶縁体の基板と、前記基板に搭載されている回路とを有する。前記回路は、所定の積層方向に複数の層を有する第１導電部と、前記第１導電部よりも前記積層方向に交差する方向側において前記積層方向に複数の層を有し、前記第１導電部とは異なる電位になる第２導電部とを有する。
前記第１導電部は、前記積層方向の端の層を構成する第１表層部と、前記基板の内部において前記第１表層部とは異なる層を構成する第１内層部とを有する。前記第２導電部は、前記積層方向の端の層を構成すると共に前記第１表層部と沿面距離をおいて対峙する第２表層部と、前記基板の内部において前記第２表層部とは異なる層を構成する第２内層部とを有する。
前記電子機器には、次に示す第１突出構成と第２突出構成との２つの突出構成のうちの少なくともいずれか一方の突出構成が設けられている。前記第１突出構成は、前記積層方向に見た平面視で、前記第１内層部が、前記第１表層部よりも前記第２導電部側に突出する導電突出部を有する構成である。そして、前記第２突出構成は、前記平面視で、前記第２内層部が、前記第２表層部よりも前記第１導電部側に突出する導電突出部を有する構成である。
本発明によれば、第１内層部及び第２内層部のうちの少なくとも一方が、他方に向けて突出する導電突出部を有する。その導電突出部により、第１表層部と第２表層部との間の電気力線を積層方向に分散させて、放電を抑制できること、すなわち放電開始電圧を高くできることを本発明者等は見出した。そのため、本発明によれば、沿面距離に頼らずに、導電突出部により放電を抑制できる。
しかも、この構成によれば、封止樹脂等を用いることなく、回路構成のみで放電を抑制できるので、材料や製造のコストアップについても抑えることができる。しかも、導電体を封止樹脂等で封止する必要がないので、経年劣化による樹脂剥離による絶縁性低下の懸念もない。
以上、本発明によれば、材料や製造のコストアップを抑え、且つ経年劣化による絶縁性低下の懸念を抑えつつも、沿面距離に頼らずに放電を抑制できる。
第１実施形態の電子機器及びその周辺を示す回路図 電子機器を示す平面図 図２のIII－III線の断面を示す正面断面図 比較例の電子機器とその電気力線とを示す正面断面図 本実施形態の電子機器とその電気力線とを示す正面断面図 導電突出部の突出長と放電開始電圧等との関係を示すグラフ 変更例１の電子機器を示す正面断面図 変更例２の電子機器を示す正面断面図 変更例３の電子機器を示す平面図 変更例４の電子機器を示す平面図 変更例５の電子機器を示す平面図 変更例６の電子機器を示す平面図 変更例７の電子機器を示す正面断面図 変更例８の電子機器を示す正面断面図 変更例９の電子機器を示す正面断面図
以下に本発明の実施形態について図面を参照しつつ説明する。ただし、本発明は以下の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更して実施できる。
［第１実施形態］
図１は、本実施形態の電子機器であるスイッチ駆動装置４０及びその周辺を示す回路図である。車両には、メインバッテリ１０とインバータ３０とスイッチ駆動装置４０と３相コイル５０とが搭載されている。以下では、電気的に接続されていることを、単に「接続」されているという。
メインバッテリ１０は、複数のセル電池１１の直列接続体を有する。各セル電池１１は、リチウムイオン電池等である。メインバッテリ１０の正極には、正極配線３０ｐが接続され、メインバッテリ１０の負極には、負極配線３０ｎが接続されている。正極配線３０ｐと負極配線３０ｎとは、平滑コンデンサ２０を介して接続されている。以下では、正極配線３０ｐの電位を「正極電位Ｖｐ」といい、負極配線３０ｎの電位を「負極電位Ｖｎ」という。
インバータ３０は、３つの上スイッチ３１～３３と３つの下スイッチ３４～３６とからなる計６つのスイッチ３１～３６を有する。３つの上スイッチ３１～３３は、Ｕ相上スイッチ３１とＶ相上スイッチ３２とＷ相上スイッチ３３とからなる。他方、３つの下スイッチ３４～３６は、Ｕ相下スイッチ３４とＶ相下スイッチ３５とＷ相下スイッチ３６とからなる。
これら６つの各スイッチ３１～３６は、ＩＧＢＴやＭＯＳＦＥＴやバイポーラトランジスタ等の半導体スイッチ（図ではＩＧＢＴ）であり、正極端子（図ではコレクタ端子）と、負極端子（図ではエミッタ端子）と、制御端子（図ではゲート端子）とを有する。
３つの各上スイッチ３１～３３の正極端子には、正極配線３０ｐが接続されている。そして、３つの各下スイッチ３４～３６の負極端子とには、負極配線３０ｎが接続されている。
３相コイル５０は、Ｕ相コイル５１とＶ相コイル５２とＷ相コイル５３との３つのコイル５１～５３を有する。これらの３つのコイル５１～５３は、本実施形態ではスター結線されている。つまり、Ｕ相コイル５１の一端とＶ相コイル５２の一端とＷ相コイル５３の一端とが中性点Ｃで互いに接続されている。ただし、これに代えて、例えばデルタ結線等がなされていてもよい。
Ｕ相コイル５１における中性点Ｃとは反対側の端は、Ｕ相配線３０ｕを介して、Ｕ相上スイッチ３１の負極端子とＵ相下スイッチ３４の正極端子とに接続されている。Ｖ相コイル５２における中性点Ｃとは反対側の端は、Ｖ相配線３０ｖを介して、Ｖ相上スイッチ３２の負極端子とＶ相下スイッチ３５の正極端子とに接続されている。Ｗ相コイル５３における中性点Ｃとは反対側の端は、Ｗ相配線３０ｗを介して、Ｗ相上スイッチ３３の負極端子とＷ相下スイッチ３６の正極端子とに接続されている。
以下では、Ｕ相配線３０ｕの電位を「Ｕ相電位Ｖｕ」といい、Ｖ相配線３０ｖの電位を「Ｖ相電位Ｖｖ」といい、Ｗ相配線３０ｗの電位を「Ｗ相電位Ｖｗ」という。
スイッチ駆動装置４０は、３つの上駆動回路４１～４３と３つの下駆動回路４４～４６とからなる計６つの駆動回路４１～４６を有する。３つの上駆動回路４１～４３は、Ｕ相上駆動回路４１とＶ相上駆動回路４２とＷ相上駆動回路４３とからなる。他方、３つの下駆動回路４４～４６は、Ｕ相下駆動回路４４とＶ相下駆動回路４５とＷ相下駆動回路４６とからなる。
６つの各駆動回路４１～４６は、それぞれ、負極側の端子である基準電位端子と、正極側の端子である出力端子とを有する。Ｕ相上駆動回路４１は、基準電位端子がＵ相配線３０ｕに接続され、出力端子がＵ相上スイッチ３１の制御端子に接続されている。Ｖ相上駆動回路４２は、基準電位端子がＶ相配線３０ｖに接続され、出力端子がＶ相上スイッチ３２の制御端子に接続されている。Ｗ相上駆動回路４３は、基準電位端子がＷ相配線３０ｗに接続され、出力端子がＷ相上スイッチ３３の制御端子に接続されている。以上より、Ｕ相上駆動回路４１の基準電位はＵ相電位Ｖｕであり、Ｖ相上駆動回路４２の基準電位はＶ相電位Ｖｖであり、Ｗ相上駆動回路４３の基準電位は、Ｗ相電位Ｖｗである。
Ｕ相下駆動回路４４は、基準電位端子が負極配線３０ｎに接続され、出力端子がＵ相下スイッチ３４の制御端子に接続されている。Ｖ相下駆動回路４５は、基準電位端子が負極配線３０ｎに接続され、出力端子がＶ相下スイッチ３５の制御端子に接続されている。Ｗ相下駆動回路４６は、基準電位端子が負極配線３０ｎに接続され、出力端子がＷ相下スイッチ３６の制御端子に接続されている。以上より、３つの各下駆動回路４４～４６の基準電位は、いずれも負極電位Ｖｎである。
スイッチ駆動装置４０は、これら６つの駆動回路４１～４６を制御する制御回路４８を有する。制御回路４８は、補機バッテリ１９から給電される。制御回路４８は、６つの駆動回路４１～４６を介して、６つのスイッチ３１～３６をそれぞれＤＵＴＹ制御することにより、３相コイル５０に３相交流電流が流れるように制御する。そのようなＤＵＴＹ制御自体については、公知のものでよいため、その詳細な説明は省略する。
そのＤＵＴＹ制御では、Ｕ相上スイッチ３１をＯＮにするタイミングでＵ相下スイッチ３４をＯＦＦにし、Ｕ相上スイッチ３１をＯＦＦにするタイミングでＵ相下スイッチ３４をＯＮにする。以下では、Ｕ相上スイッチ３１がＯＮでＵ相下スイッチ３４がＯＦＦの状態を「Ｕ相ＯＮ状態」といい、「Ｕ相上スイッチ３１がＯＦＦでＵ相下スイッチ３４がＯＮの状態を「Ｕ相ＯＦＦ状態」という。
同様に、Ｖ相上スイッチ３２がＯＮでＶ相下スイッチ３５がＯＦＦの状態を「Ｖ相ＯＮ状態」といい、Ｖ相上スイッチ３２がＯＦＦでＶ相下スイッチ３５がＯＮの状態を「Ｖ相ＯＦＦ状態」という。同様に、Ｗ相上スイッチ３３がＯＮでＷ相下スイッチ３６がＯＦＦの状態を「Ｗ相ＯＮ状態」といい、Ｗ相上スイッチ３３がＯＦＦでＷ相下スイッチ３６がＯＮの状態を「Ｗ相ＯＦＦ状態」という。
前述の回路構成より、Ｕ相電位Ｖｕは、Ｕ相ＯＮ状態の時には正極電位Ｖｐになり、Ｕ相ＯＦＦ状態の時には負極電位Ｖｎになる。同様に、Ｖ相電位Ｖｖは、Ｖ相ＯＮ状態の時には正極電位Ｖｐになり、Ｖ相ＯＦＦ状態の時には負極電位Ｖｎになる。同様に、Ｗ相電位Ｖｗは、Ｗ相ＯＮ状態の時には正極電位Ｖｐになり、Ｗ相ＯＦＦ状態の時には負極電位Ｖｎになる。
そして、Ｕ相ＯＮ状態からＵ相ＯＦＦ状態に切り替わるタイミングと、Ｖ相ＯＮ状態からＶ相ＯＦＦ状態に切り替わるタイミングと、Ｗ相ＯＮ状態からＷ相ＯＦＦ状態に切り替わるタイミングとは、互いに異なる。そのため、３つの各上駆動回路４１～４３の基準電位（Ｖｕ，Ｖｖ，Ｖｗ）は、他の２つ各上駆動回路の基準電位とそれぞれ一部の期間において異なる電位になる。
他方、制御回路４８の負極側の端子である基準電位端子は、車両のボディに接続されている。以下では、そのボディの電位を「グランド電位Ｖｇ」という。よって、制御回路４８の基準電位はグランド電位Ｖｇである。このグランド電位Ｖｇよりも、正極電位Ｖｐの方が高く、負極電位Ｖｎの方が低い。それらのことから、この制御回路４８の基準電位（Ｖｇ）は、６つの駆動回路４１～４６のいずれの基準電位（Ｖｕ，Ｖｖ，Ｖｗ，Ｖｎ）とも異なっている。そのため、この制御回路４８は、カプラやトランス等の絶縁素子４８ｉを介して、６つの各駆動回路４１～４６と接続されている。
図２は、スイッチ駆動装置４０を示す平面図である。６つの各駆動回路４１～４６及び制御回路４８は、ガラスエポキシ樹脂等の絶縁体の基板４９に搭載されている。以下では、図に合わせて、基板４９の厚さ方向を「上下Ｚ」といい、上下Ｚに直交する所定の方向を「左右Ｘ」といい、それら上下Ｚ及び左右Ｘの両方に直交する方向を「前後Ｙ」という。ただし、本実施形態は、以下で言う、上下Ｚと左右Ｘと前後Ｙとを、互いに直交し合う任意の３方向にして実施できる。
この図２は、スイッチ駆動装置４０を上から下にみた平面図である。以下では、このように上から下に見た平面視を、単に「平面視」という。３つの上駆動回路４１～４３は、左右Ｘに並設されている。具体的には、Ｕ相上駆動回路４１の右にＶ相上駆動回路４２が設けられ、そのＶ相上駆動回路４２の右にＷ相駆動回路が設けられている。そして、Ｕ相上駆動回路４１の前にＵ相下駆動回路４４が設けられ、Ｖ相上駆動回路４２の前にＶ相下駆動回路４５が設けられ、Ｗ相上駆動回路４３の前にＷ相下駆動回路４６が設けられている。制御回路４８は、平面視で６つの駆動回路４１～４６を前後Ｙ及び左右Ｘから取り囲むように設置されている。
６つの各駆動回路４１～４６は、平面視でそれぞれ自身の外縁部が自身の基準電位（Ｖｕ，Ｖｖ，Ｖｗ，Ｖｎ）になっている。そして、制御回路４８は、平面視で自身の内縁部、すなわち、６つの各駆動回路４１～４６と対峙する部分が、自身の基準電位（Ｖｇ）になっている。
以上のことから、制御回路４８（Ｖｇ）と６つの各駆動回路４１～４６（Ｖｕ，Ｖｖ，Ｖｗ，Ｗｎ）との間と、３つの上駆動回路４１～４３（Ｖｕ，Ｖｖ，Ｖｗ）と３つの下駆動回路４４～４６（Ｖｎ）との間と、３つの上駆動回路４１～４３（Ｖｕ，Ｖｖ，Ｖｗ）どうしの間とには、沿面距離Ｇが確保されている。その沿面距離Ｇは、４ｍｍ程度である。
なお、３つの下駆動回路４４～４６（Ｖｎ）どうしの間には、沿面距離Ｇが確保されていない。３つの各下駆動回路４４～４６は、いずれも基準電位が負極電位Ｖｎであり、基準電位が互いに等しいからである。
以下では、このように平面視で回路どうしが沿面距離Ｇの間隔で対峙している区間を「対峙区間」という。より具体的には、この対峙区間は、沿面距離Ｇに直交する方向の長さ区間である。
図３は、図２のIII－III線の断面を示す断面図である。以下では、沿面距離Ｇをおいて対峙している２つの互いに電位の異なる導電体の一方を「第１導電部Ａ」といい、他方を「第２導電部Ｂ」という。よって、この図３の場合には、第１導電部Ａは、Ｕ相上駆動回路４１の外縁部にある導電体であり、第２導電部Ｂは、制御回路４８の内縁部に導電体である。
また以下では、第１導電部Ａの電位を「第１電位Ｖａ」といい、第２導電部Ｂの電位を「第２電位Ｖｂ」という。よって、この図３の場合には、第１電位ＶａはＵ相電位Ｖｕであり、第２電位Ｖｂはグランド電位Ｖｇである。また以下では、第１導電部Ａから第２導電部Ｂに向かう方向を「第２方向Ｄｂ」といい、第２導電部Ｂから第１導電部Ａに向かう方向を「第１方向Ｄａ」という。よって、この図３の場合には、第２方向Ｄｂは左方向であり、第１方向Ｄａは右方向である。
第１導電部Ａ及び第２導電部Ｂは、それぞれ上下Ｚに複数の層を有しており、それらの上下Ｚの層どうしは互いに接続されている。なお、それらの接続は、例えば、スルーホールにより行われていてもよいし、ビルドアップにより行われていてもよい。
以下では、第１導電部Ａにおける最も上の層を「第１表層部Ａ１」といい、第１導電部Ａにおける上から２番目の以降の層を「第１内層部Ａ２～Ａ４」という。そして、第２導電部Ｂにおける最も上の層を「第２表層部Ｂ１」といい、第２導電部Ｂにおける上から２番目の以降の層を「第２内層部Ｂ２～Ｂ４」という。第１表層部Ａ１及び第２表層部Ｂ１は、基板４９の上面に設置されており、第１内層部Ａ２～Ａ４及び第２内層部Ｂ２～Ｂ４は、基板４９の内部に設置されている。なお、図３では、第１内層部Ａ２～Ａ４として、上から２層目（Ａ２）、３層目（Ａ３）、４層目（Ａ４）のみを示しているが、第１内層部Ａ２～Ａ４は何層であってもよい。同様に、第２内層部Ｂ２～Ｂ４も何層であってもよい。
各第１内層部Ａ２～Ａ４は、第１表層部Ａ１よりも第２方向Ｄｂに突出する導電突出部ρを有する。以下では、導電突出部ρにおける第１表層部Ａ１よりも第２方向Ｄｂに突出している長さを「突出長ρＬ」という。本実施形態では、各第１内層部Ａ２～Ａ４が有する導電突出部ρの突出長ρＬは、互いに同じである。その突出長ρＬは５０μｍ以上であり、かつ、沿面距離Ｇの１割以下である。つまり、ここでは、沿面距離Ｇは前述のとおり４ｍｍ程度であるので、突出長ρＬは、５０μｍ～４００μｍ程度である。
以下では、このように、第１内層部Ａ２～Ａ４が導電突出部ρを有する構成を「第１突出構成」という。
なお、この図３では、前述の通り、第１導電部ＡがＵ相上駆動回路４１の外縁部であり、第２導電部Ｂが制御回路４８の内縁部であるが、それ以外の対峙区間においても、第１導電部Ａ及び第２導電部Ｂを適宜該当するものに置き換えて、同様である。つまり、Ｕ相上駆動回路４１の外縁部（Ｖｕ）と、Ｖ相上駆動回路４２の外縁部（Ｖｖ）と、Ｗ相上駆動回路４３の外縁部（Ｖｗ）と、３つの下駆動回路４４～４６の外縁部（Ｖｎ）と、制御回路４８の内縁部（Ｖｇ）との計５つ（Ｖｕ，Ｖｖ，Ｖｗ，Ｖｎ，Ｖｇ）のうちから、任意の２つを選んだ組合せにおいても、この図３に示す場合と同様である。ただし、Ｕ相上駆動回路４１の外縁部（Ｖｕ）と、Ｗ相上駆動回路４３の外縁部（Ｖｗ）とは、対峙していないので除く。それらの任意の組合せでは、２つのうちのいずれか一方が第１導電部Ａとなり、他方が第２導電部Ｂとなる。つまり、例えば、Ｖ相上駆動回路４２が第１導電部ＡでＷ相上駆動回路４３が第２導電部Ｂである組合せや、また例えば、Ｖ相上駆動回路４２が第１導電部ＡでＶ相下駆動回路４５が第２導電部Ｂである組合せにおいても、図３に示す場合と同様である。
そして、図２に示すように、いずれの組合せにおいても、全対峙区間に第１突出構成が設けられている。つまり、例えば、Ｕ相上駆動回路４１の外縁部を第１導電部Ａとし、制御回路４８の内縁部を第２導電部Ｂとした場合、Ｕ相上駆動回路４１の外縁部と制御回路４８の内縁部との全対峙区間に第１突出構成が設けられている。つまり、Ｕ相上駆動回路４１の左辺及び後辺と、制御回路４８の内縁部との全対峙区間に、導電突出部ρが設けられている。
以上に示した第１突出構成における導電突出部ρの機能について、以下に説明する。
図４は、本実施形態の状態から仮に導電突出部ρをなくした場合の比較例を示す正面断面図である。以下では、第１表層部Ａ１の上面における第２方向Ｄｂ側のエッジを「第１エッジＡｅ」といい、第２表層部Ｂ１の上面における第１方向Ｄａ側のエッジを「第２エッジＢｅ」という。
第１表層部Ａ１では第１エッジＡｅに電界集中が発生することにより、第１エッジＡｅから電気力線Ｌｅが第２方向Ｄｂに対して上側に斜めをなす方向で放出されて、放物線を描くようにして第２エッジＢｅに到達する。
なぜなら、電気力線Ｌｅは、等電位線Ｌｖに対して直角をなす方向に放出される。その点、例えば第１表層部Ａ１の上面では、等電位線Ｌｖが第１表層部Ａ１の上面に沿って延び、第１表層部Ａ１の第２方向Ｄｂ側の端面では、等電位線Ｌｖが上下Ｚに延びている。そのため、第１エッジＡｅでは、それらの中間方向に直交する方向に電気力線Ｌｅが放出される。つまり、第１エッジＡｅでは、第２方向Ｄｂに対して上側に斜めをなす方向に電気力線Ｌｅが放出される。それにより、前述の通り、第１エッジＡｅから電気力線Ｌｅが放物線を描くようにして第２エッジＢｅに到達する。そして、これらのエッジＡｅ，Ｂｅでは、電界集中により電気力線Ｌｅが密になっていることから、これらのエッジＡｅ，Ｂｅ間で放電が開始されることになる。
その点、本実施形態では、図５に示すように、第１内層部Ａ２～Ａ４が導電突出部ρを有する。そのことから、第１表層部Ａ１の第２方向Ｄｂ側では、等電位線Ｌｖが上下Ｚに延びるのではなく、上下Ｚに対して第２方向Ｄｂ側に斜めをなす方向に延びている。そのことから、比較例に比べて、第１エッジＡｅにおける等電位線Ｌｖと直交する方向の角度、つまり電気力線Ｌｅの放出角度が上昇する。
そのことから、電気力線Ｌｅが比較例の場合に比べて上下Ｚに分散し易くなる。つまり、所定量の電気力線Ｌｅの上下幅Ｗが、比較例での当該上下幅Ｗよりも大きくなる。それにより、電気力線Ｌｅの密度が低下して、放電が発生し難くなる。つまり、放電開始電圧が高くなる。
図６は、本発明者等が実際に行ったシミュレーション結果を示すグラフである。図６は、横軸に導電突出部ρの突出長ρＬを示し、縦軸に放電開始電圧と第１エッジＡｅの電界強度とを示している。この図６からは、突出長ρＬを長くするに従い第１エッジＡｅでの電界強度が小さくなっていき、それに伴い、放電開始電圧が大きくなっていくこと、すなわち放電が発生し難くなっていくことが確認できる。
より詳しくは、突出長ρＬが概ね５０μｍになるまでは、突出長ρＬを長くするほど放電開始電圧が高くなることが確認され、それ以降は略横ばいであることが確認された。そのことから、本実施形態では、前述の通り、突出長ρＬを５０μｍ以上にして、導電突出部ρによる効果を最大限得られるようにしている。
以下に本実施形態の効果をまとめる。
第１内層部Ａ２～Ａ４が、第１表層部Ａ１よりも第２方向Ｄｂに突出する導電突出部ρを有する。その導電突出部ρにより、第１表層部Ａ１から第２表層部Ｂ１への電気力線Ｌｅの方向を変えて、当該電気力線Ｌｅを上下Ｚに分散させることができる。それにより、沿面距離Ｇに頼らずに、導電突出部ρにより放電を抑制できる、すなわち、放電開始電圧を高くできる。そのため、例えば、沿面距離Ｇは従来のままで放電開始電圧を高くすることや、放電開始電圧は従来のままで沿面距離Ｇを小さくすることができる。
しかも、この第１突出構成によれば、封止樹脂等を用いることなく、回路構成のみで放電を抑制できるので、材料や製造のコストアップについても抑えることができる。しかも、導電体を封止樹脂等で封止する必要がないので、経年劣化による樹脂剥離による絶縁性低下の懸念もない。
しかも本実施形態によれば、前述の通り、いずれの組合せにおいても、全対峙区間に第１突出構成が設けられている。そのため、対峙区間の一部の区間にのみ第１突出構成が設けられる場合に比べて、より強固に放電を抑制できる。
しかも本実施形態によれば、第１表層部Ａ１に最も隣接する上から２層目の第１内層部Ａ２が導電突出部ρを有する。その上から２層目（Ａ２）は、第１表層部Ａ１の電気力線Ｌｅに最も影響を及ぼすので、効率的に放電を抑制できる。
しかも本実施形態では、導電突出部ρの突出長ρＬを５０μｍ以上にしている。なぜなら前述のシミュレーション解析の通り、突出長ρＬが概ね５０μｍになるまでは、突出長ρＬを長くするほど放電開始電圧が高くなるからである。そのため、導電突出部ρによる効果を最大限得ることができる。
しかも本実施形態では、導電突出部ρの突出長ρＬを、沿面距離Ｇの１割以下にしている。そのため、第１内層部Ａ２～Ａ４と第２表層部Ｂ１との間で放電が発生し易くなるといった心配もない。
［他の実施形態］
以上に示した実施形態は、例えば次のように変更して実施できる。
第１実施形態では、第１内層部Ａ２～Ａ４に導電突出部ρを設けている。これに加えて、図７に示す変更例１のように、第２内層部Ｂ２～Ｂ４に、第２表層部Ｂ１よりも第１方向Ｄａに突出する導電突出部ρを設けてもよい。以下では、このように第２内層部Ｂ２～Ｂ４が導電突出部ρを有する構成を「第２突出構成」という。
つまり、この図７に示す変更例１のように、所定の対峙区間において、第１突出構成と第２突出構成との両方の突出構成が設けられていてもよい。また、図８に示す変更例２のように、所定の対峙区間において、第１突出構成が設けられずに、第２突出構成のみが設けられていてもよい。
なお、これらの場合には、いずれの組合せにおいても、全対峙区間に第１突出構成及び第２突出構成のうちの少なくともいずれか一方の突出構成が設けられていることが好ましい。より強固に放電を抑制できるからである。
ただし、これに代えて、一部の対峙区間にのみ、少なくともいずれか一方の突出構成を設けるようにしてもよい。具体的には、例えば、図９に示す変更例３のように、放電が発生し易い部分がピンポイントで分かっている場合等には、その部分にのみ、導電突出部ρを設けるようにしてもよい。
また例えば、図１０に示す変更例４のように、制御回路４８の内縁部と６つの各駆動回路４１～４６の外縁部との間の対峙区間において特に放電が発生し易い場合等には、当該組合せの対峙区間にのみ、導電突出部ρを設けるようにしてもよい。また例えば、図１１に示す変更例５のように、前後Ｙに対峙する対峙区間において特に放電が発生し易い場合等には、当該対峙区間にのみ、導電突出部ρを設けるようにしてもよい。また例えば、図１２に示す変更例６のように、導電突出部ρの設置面積を抑えたい場合等には、沿面距離Ｇの長さ方向に直交する方向に沿って導電突出部ρを断続的に設置してもよい。
ただし、これらの場合のいずれの組合せにおいても、全対峙区間のうちの半分以上の区間において、第１突出構成及び第２突出構成のうちの少なくともいずれか一方の突出構成を有することが好ましい。半分以上であれば、充分に放電を抑制し易くなるからである。
第１実施形態では、２層目以降の各第１内層部Ａ２～Ａ４に導電突出部ρが設けられている。これに代えて、図１３に示す比較例７のように、第１表層部Ａ１に最も隣接する層である上から２層目の第１内層部Ａ２にのみ、導電突出部ρを設けてもよい。前述の通り、上から２層目は、第１表層部Ａ１と第２表層部Ｂ１との間の電気力線Ｌｅに最も影響を及ぼすので、この比較例７によれば、より小さい導電突出部ρの総設置面積でより効率的に放電を抑制できる。
また、これと同様に、第２突出構成において、第２表層部Ｂ１に最も隣接する層である上から２層目の第２内層部Ｂ２にのみ、導電突出部ρを設けてもよい。
第１実施形態では、第１内層部Ａ２～Ａ４の各層における導電突出部ρの突出長ρＬが、互いに同じになっている。これに代えて、図１４に示す比較例８のように、突出長ρＬが互いに異なっていてもよい。つまり、例えば、第１突出構成は、上から２層目の第１内層部Ａ２が、所定の突出長ρＬの導電突出部ρを有し、上から３層目の第１内層部Ａ３が、２層目とは異なる突出長ρＬの導電突出部ρを有する等の構成であってもよい。これと同様に、第２突出構成において、第２内層部Ｂ２～Ｂ４の各層における導電突出部ρの突出長ρＬが、互いに異なっていてもよい。
第１実施形態では、第１内層部Ａ２～Ａ４から第２方向Ｄｂに突出する導電突出部ρが設けられている。これに代えて、図１５に示す比較例９のように、基板４９の内部における第１内層部Ａ２～Ａ４よりも第２方向Ｄｂに、第１内層部Ａ２～Ａ４及び第２内層部Ｂ２～Ｂ４のいずれからも絶縁された導電体の浮遊導電部φを設けてもよい。以下では、このように、基板４９の内部における第１内層部Ａ２～Ａ４よりも第２方向Ｄｂに浮遊導電部φを有する構成を、「第１浮遊構成」という。つまり、図１５に示す変更例９のように、スイッチ駆動装置４０が、第１浮遊構成を有していてもよい。
さらに、図１５に示す変更例９の状態から、さらに基板４９の内部における第２内層部Ｂ２～Ｂ４よりも第１方向Ｄａに、第１内層部Ａ２～Ａ４及び第２内層部Ｂ２～Ｂ４のいずれからも絶縁された浮遊導電部φを設けてもよい。以下では、このように、基板４９の内部における第２内層部Ｂ２～Ｂ４よりも第１方向Ｄａに浮遊導電部φを有する構成を、「第２浮遊構成」という。つまり、スイッチ駆動装置４０が、第１浮遊構成に加えて第２浮遊構成を有していてもよい。
さらに、スイッチ駆動装置４０が、第１浮遊構成を有さずに、第２浮遊構成のみを有していてもよい。なお、本発明者は、このような浮遊導電部φによっても、放電開始電圧を上昇させることができることを、シミュレーション解析により確認した。
以下では、第１実施形態及び変更例１～８並びに例示したそれらの変更形態を「第１実施形態等」といい、変更例９及び例示したその変更形態を「変更例９等」という。第１実施形態等及び変更例９等は、さらに次のように変更して実施できる。
第１実施形態等では、上面での放電に対して第１突出構成や第２突出構成を設けている。これに加えて又は代えて、下面での放電に対して第１突出構成や第２突出構成を設けてもよい。また、変更例９等では、上面での放電に対して第１浮遊構成や第２浮遊構成を設けている。これに加えて又は代えて、下面での放電に対して第１浮遊構成や第２浮遊構成を設けてもよい。
変更例９等では、第１突出構成に代えて第１浮遊構成を設けたり、第２突出構成に代えて第２浮遊構成を設けたりしている。これに代えて、第１突出構成に加えて第１浮遊構成を設けたり、第２突出構成に加えて第２浮遊構成を設けたりしてもよい。
第１実施形態等や変更例９等では、第１表層部Ａ１及び第２表層部Ｂ１は、基板４９の上面に設置されているが、基板４９の内部やその他の絶縁体の内側に設置されていてもよい。具体的には、例えば第１表層部Ａ１及び第２表層部Ｂ１が、基板４９の表面に設置さると共に、それら第１表層部Ａ１及び第２表層部Ｂ１が、基板４９の材料とは異なる絶縁体材料（ソルダレジスト等）で被覆されている場合を例示する。これらの場合であっても、第１表層部Ａ１と第２表層部Ｂ１との間では、放物線上に延びる電気力線Ｌｅの大部分が基板４９の外（空気等の気体）を通過することになるので、第１内層部Ａ２～Ａ４と第２内層部Ｂ２～Ｂ４との間に比べて、放電が発生し易くなる。そのため、これらの場合であっても、突出構成や浮遊構成により放電を抑制するメリットは有る。
第１実施形態等や変更例９等では、実施の対象となる電子機器が、スイッチ駆動装置４０である。これに代えて、実施の対象となる電子機器を、第１導電部Ａとそれとは異なる電位になる第２導電部Ｂとを有する任意の電子機器にしてもよい。
３０…インバータ、４０…スイッチ駆動装置、４１～４６…駆動回路、４８…制御回路、４９…基板、Ａ…第１導電部、Ａ１…第１表層部、Ａ２～Ａ４…第１内層部、Ｂ…第２導電部、Ｂ１…第２表層部、Ｂ２～Ｂ４…第２内層部、Ｄａ…第１方向、Ｄｂ…第２方向、Ｇ…沿面距離、ρ…導電突出部。

Claims (11)

  1. 絶縁体の基板（４９）と、前記基板に搭載されている回路（４１～４６，４８）とを有し、
    前記回路は、所定の積層方向（Ｚ）に複数の層を有する第１導電部（Ａ）と、前記第１導電部よりも前記積層方向に交差する方向（Ｄｂ）側において前記積層方向に複数の層を有し、前記第１導電部とは異なる電位になる第２導電部（Ｂ）とを有し、
    前記第１導電部は、前記積層方向の端の層を構成する第１表層部（Ａ１）と、前記基板の内部において前記第１表層部とは異なる層を構成する第１内層部（Ａ２～Ａ４）とを有し、
    前記第２導電部は、前記積層方向の端の層を構成すると共に前記第１表層部と沿面距離（Ｇ）をおいて対峙する第２表層部（Ｂ１）と、前記基板の内部において前記第２表層部とは異なる層を構成する第２内層部（Ｂ２～Ｂ４）とを有する、電子機器（４０）において、
    前記積層方向に見た平面視で、前記第１内層部が、前記第１表層部よりも前記第２導電部側（Ｄｂ）に突出する導電突出部（ρ）を有する第１突出構成と、
    前記平面視で、前記第２内層部が、前記第２表層部よりも前記第１導電部側（Ｄａ）に突出する導電突出部（ρ）を有する第２突出構成と、
    の２つの突出構成のうちの少なくともいずれか一方の突出構成が設けられている、電子機器。
  2. 前記第１表層部と前記第２表層部とが前記沿面距離の間隔で対峙している対峙区間の全部のうちの半分以上の区間において、前記２つの突出構成のうちの少なくともいずれか一方の突出構成が設けられている、請求項１に記載の電子機器。
  3. 前記対峙区間の全部において、前記２つの突出構成のうちの少なくともいずれか一方の突出構成が設けられている、請求項２に記載の電子機器。
  4. 前記第１突出構成は、前記第１表層部に最も隣接する層の前記第１内層部（Ａ２）が、前記導電突出部を有する構成であり、
    前記第２突出構成は、前記第２表層部に最も隣接する層の前記第２内層部（Ｂ２）が、前記導電突出部を有する構成である、
    請求項１～３のいずれか１項に記載の電子機器。
  5. 前記回路は、インバータ（３０）のスイッチ（３１～３６）を駆動する駆動回路（４１～４６）と、前記駆動回路を制御する制御回路（４８）とを含み、
    前記第１導電部は、前記駆動回路の一部であり、前記第２導電部は、前記制御回路の一部である、請求項１～４のいずれか１項に記載の電子機器。
  6. 前記回路は、インバータ（３０）の複数のスイッチ（３１～３６）を駆動する複数の駆動回路（４１～４６）を含み、
    前記第１導電部は、所定の前記駆動回路の一部であり、前記第２導電部は、前記所定の駆動回路とは別の前記駆動回路の一部である、請求項１～４のいずれか１項に記載の電子機器。
  7. 前記第１突出構成は、前記平面視で前記導電突出部が、前記第１表層部よりも前記第２導電部側に５０μｍ以上突出する構成であり、
    前記第２突出構成は、前記平面視で前記導電突出部が、前記第２表層部よりも前記第１導電部側に５０μｍ以上突出する構成である、
    請求項１～６のいずれか１項に記載の電子機器。
  8. 前記第１突出構成は、前記平面視で前記導電突出部が、前記第１表層部よりも前記第２導電部側に前記沿面距離の１割以下の範囲内で突出する構成であり、
    前記第２突出構成は、前記平面視で前記導電突出部が、前記第２表層部よりも前記第１導電部側に前記沿面距離の１割以下の範囲内で突出する構成である、
    請求項１～７のいずれか１項に記載の電子機器。
  9. 前記第１突出構成は、所定の層の前記第１内層部（Ａ２）が、前記第１表層部よりも前記第２導電部側に所定の第１突出長だけ突出する前記導電突出部を有し、当該所定の層とは異なる層の前記第１内層部（Ａ３）が、前記第１表層部よりも前記第２導電部側に前記第１突出長とは異なる突出長だけ突出する前記導電突出部を有する構成であり、
    前記第２突出構成は、所定の層の前記第２内層部（Ｂ２）が、前記第２表層部よりも前記第１導電部側に所定の第２突出長だけ突出する前記導電突出部を有し、当該所定の層とは異なる層の前記第２内層部（Ｂ３）が、前記第２表層部よりも前記第１導電部側に前記第２突出長とは異なる突出長だけ突出する前記導電突出部を有する構成である、
    請求項１～８のいずれか１項に記載の電子機器。
  10. 前記基板の内部における前記第１内層部よりも前記第２導電部側に、前記第１内層部及び前記第２内層部のいずれからも絶縁されている導電体の浮遊導電部（φ）を有する第１浮遊構成と、
    前記基板の内部における前記第２内層部よりも前記第１導電部側に、前記第１内層部及び前記第２内層部のいずれからも絶縁されている導電体の浮遊導電部を有する第２浮遊構成と、
    の２つの浮遊構成のうちの少なくともいずれか一方の浮遊構成が設けられている、請求項１～９のいずれか１項に記載の電子機器。
  11. 絶縁体の基板（４９）と、前記基板に搭載されている回路（４１～４６，４８）とを有し、
    前記回路は、所定の積層方向（Ｚ）に複数の層を有する第１導電部（Ａ）と、前記第１導電部よりも前記積層方向に交差する方向（Ｄｂ）側において前記積層方向に複数の層を有し、前記第１導電部とは異なる電位になる第２導電部（Ｂ）とを有し、
    前記第１導電部は、前記積層方向の端の層を構成する第１表層部（Ａ１）と、前記基板の内部において前記第１表層部とは異なる層を構成する第１内層部（Ａ２～Ａ４）とを有し、
    前記第２導電部は、前記積層方向の端の層を構成すると共に前記第１表層部と沿面距離（Ｇ）をおいて対峙する第２表層部（Ｂ１）と、前記基板の内部において前記第２表層部とは異なる層を構成する第２内層部（Ｂ２～Ｂ４）とを有する、電子機器（４０）において、
    前記基板の内部における前記第１内層部よりも前記第２導電部側に、前記第１内層部及び前記第２内層部のいずれからも絶縁されている導電体の浮遊導電部（φ）を有する第１浮遊構成と、
    前記基板の内部における前記第２内層部よりも前記第１導電部側に、前記第１内層部及び前記第２内層部のいずれからも絶縁されている導電体の浮遊導電部を有する第２浮遊構成と、
    の２つの浮遊構成のうちの少なくともいずれか一方の浮遊構成が設けられている、電子機器。
JP2021096729A 2021-06-09 2021-06-09 電子機器 Active JP7465242B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021096729A JP7465242B2 (ja) 2021-06-09 2021-06-09 電子機器
PCT/JP2022/021598 WO2022259882A1 (ja) 2021-06-09 2022-05-26 電子機器
CN202280041299.8A CN117501432A (zh) 2021-06-09 2022-05-26 电子设备
US18/528,856 US20240120264A1 (en) 2021-06-09 2023-12-05 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021096729A JP7465242B2 (ja) 2021-06-09 2021-06-09 電子機器

Publications (3)

Publication Number Publication Date
JP2022188578A true JP2022188578A (ja) 2022-12-21
JP2022188578A5 JP2022188578A5 (ja) 2023-04-26
JP7465242B2 JP7465242B2 (ja) 2024-04-10

Family

ID=84425993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021096729A Active JP7465242B2 (ja) 2021-06-09 2021-06-09 電子機器

Country Status (4)

Country Link
US (1) US20240120264A1 (ja)
JP (1) JP7465242B2 (ja)
CN (1) CN117501432A (ja)
WO (1) WO2022259882A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525254U (ja) * 1975-06-27 1977-01-14
WO2016195026A1 (ja) 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP7465242B2 (ja) 2024-04-10
WO2022259882A1 (ja) 2022-12-15
CN117501432A (zh) 2024-02-02
US20240120264A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
JP7457812B2 (ja) 半導体モジュール
JP4432913B2 (ja) 積層型ブスバーアセンブリ及びそのモールド装置
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
WO2017188368A1 (ja) 半導体装置及びパワーモジュール
WO2020217565A1 (ja) バスバーモジュール
JP2017168582A (ja) 半導体モジュール
WO2010125639A9 (ja) 電力用半導体装置
CN108695288B (zh) 半导体器件和功率转换器
WO2022259882A1 (ja) 電子機器
WO2012056873A1 (ja) バスバ間内蔵コンデンサ、電力機器及び電力変換装置
JP6811580B2 (ja) パワー半導体モジュール
CN114008775A (zh) 半导体装置及其制造方法
CN104052308A (zh) 驱动电路装置
WO2022264774A1 (ja) 電子機器
JP3788880B2 (ja) 半導体スタック
JP6756546B2 (ja) バスバーユニット
JP2011035277A (ja) ブスバーアセンブリ及びその製造方法
JP2000150724A (ja) 半導体装置
JP5151338B2 (ja) コンデンサ内蔵絶縁型半導体パワーモジュール
CN111033723B (zh) 功率半导体模块
JP6279186B1 (ja) 半導体装置および電力変換装置
JP6397804B2 (ja) 半導体装置、半導体装置の製造方法、および電力変換装置
WO2023248517A1 (ja) 複合部材
JP2005065414A (ja) インバータ装置
JP2006100481A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240329

R150 Certificate of patent or registration of utility model

Ref document number: 7465242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150