JP3788880B2

JP3788880B2 - 半導体スタック

Info

Publication number: JP3788880B2
Application number: JP03860099A
Authority: JP
Inventors: 良忠米田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-02-17
Filing date: 1999-02-17
Publication date: 2006-06-21
Anticipated expiration: 2019-02-17
Also published as: JP2000236677A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ等のスイッチング素子で構成される半導体スタックの低インダクタンス配線構造の改良に関するものであり、特に信頼度が高く保守性の良好な低インダクタンス配線構造を有する半導体スタックを提供するものである。
【０００２】
【従来の技術】
一般に、スイッチング素子を接続して構成されるインバータスタックにおいては、スイッチング素子にかかる過電圧を抑制するために、ＤＣ電源回路の電解コンデンサやスナバ回路とスイッチング素子とからなる閉回路のインダクタンスを極力小さくすることが配線上極めて重要な課題となっている。これによって、素子の過電圧抑制のため接続されるスナバ回路の省略やスナバ容量の低減が可能となり、インバータ装置の小型化やコストが可能となる大きな利点があるからである。
【０００３】
図６は、スイッチング素子１，２，２３及び２４を接続して構成された一般的な単相インバータ回路の電気的構成を表わしている（尚、図６は本発明の実施の形態１においても援用される）。ここでは、スイッチング素子１，２，２３，２４がＩＧＢＴより成る例が示されており、各スイッチング素子１，２，２３，２４はそれぞれ記号Ｇ１，Ｇ２，Ｇ３，Ｇ４で表わされる。尚、記号Ｃはコレクタ、Ｅはエミッタである。又、Ｐ，Ｎはそれぞれ直流入力のプラス端子（Ｐ端子），マイナス端子（Ｎ端子）であり、Ｌ１及びＬ２は出力端子（交流端子）である。また、２５はスナバコンデンサＣｓ、２６は電解コンデンサＣｅである。
【０００４】
このようなインバータ回路を構成するインバータスタックにおいては、例えばＣｓ→Ｇ１→Ｇ２→Ｃｓ，Ｃｓ→Ｇ３→Ｇ４→Ｃｓに至る閉回路や、Ｃｅ→Ｇ１→Ｇ２→Ｃｅ及びＣｅ→Ｇ３→Ｇ４→Ｃｅに至る閉回路の、インダクタンス低減が重要となる。
【０００５】
これを達成するためには、例えば特開平８−１９２４５号公報に示されるように、スタック内各部の配線導体として平板導体を使用し、これらを絶縁層を介して至近距離で対抗させて往復線路を形成するのが一般的である。
【０００６】
図７は、図６に示された単相インバータ回路の中で、ＩＧＢＴ（第１スイッチング素子に該当）Ｇ１，ＩＧＢＴ（第２スイッチング素子に該当）Ｇ２を含む一点鎖線内（以降、ハーフブリッジと称す）を構成する従来の低インダクタンス配線構造スタックの実施の形態を示す図であり、その内、（ａ）は上面図であり、（Ｂ）は上面図（ａ）に示されたＡ−Ａ部断面図である。
【０００７】
図７において、１及び２はそれぞれＩＧＢＴ素子Ｇ１及びＧ２であり、両素子Ｇ１，Ｇ２は共にヒートシンク２０上に取付け固定されている。又、３１，３３，３５及び３７は絶縁板、３２は交流導体、３４はＰ側導体、３６はＮ側導体、３２ａ，３２ｂは交流導体３２に接続された円筒状導体、３４ａ，３６ａもそれぞれＰ側導体３４，Ｎ側導体３６に接続された円筒状導体である。１２は、円筒状導体３２ａ，３６ａ，３４ａ，３２ｂをスイッチング素子Ｇ１，Ｇ２のエミッタ端子Ｅ及びコレクタ端子Ｃへ接続するための締め付けネジである。絶縁板３１，３３，３５，３７及び導体３２，３４，３６は積層されて接着等により固着一体化されるので、積層導体と呼ばれる。
【０００８】
なお、ここでＰ，Ｎ側端子及び交流端子３４，３６及び３２が図７の（ａ）の上下方向に突出しているが、これは、図７の（ａ）の左右方向には制御端子Ｇ１及びＧ２がつくため、この上のスペースが使用できないからである。
【０００９】
図７において、ハーフブリッジを構成する閉回路は、Ｐ側導体３４→円筒状導体３４ａ→スイッチング素子１（Ｇ１）のコレクタ端子Ｃ→スイッチング素子Ｇ１の内部→スイッチング素子Ｇ１のエミッタ端子Ｅ→円筒導体３２ａ→交流導体３２→円筒状導体３２ｂ→スイッチング素子２（Ｇ２）のコレクタ端子Ｃ→スイッチング素子Ｇ２の内部→スイッチング素子Ｇ２のエミッタ端子Ｅ→円筒状導体３６ａ→Ｎ側導体３６の経路で形成される。
【００１０】
このように、平板導体を絶縁層を介して積層することにより、配線の低インダクタンス化が達成されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、以上のように構成された従来の積層導体による配線構造においては、次のような問題点があった。
【００１２】
（１）積層部が全面において導体部３層、絶縁部４層となっているので、各積層部材の加工が複雑となり、部材コストが上昇する。
【００１３】
（２）スイッチング素子のエミッタ・コレクタ間（すなわち、積層導体の円筒状導体３２ａ−３２ｂ間）に存在する絶縁体の外部沿面距離が近年の高耐圧素子に対しては短く、絶縁性能上問題がある。
【００１４】
（３）全面積層導体構造においては、入出力端子（Ｐ，Ｎ側端子及び交流端子）の取り出し位置が積層導体の端面からでるため、ハーフブリッジスタックを２台あるいは３台接続して、単相ブリッジあるいは３相ブリッジ回路を構成しようとする場合、Ｐ側及びＮ側導体の外部接続が容易でない。そのため、単相ブリッジは単相ブリッジ用の、３相ブリッジでは３相ブリッジ用の、すなわち回路毎に一括して積層導体を製作する必要があった。
【００１５】
この発明は上記のような問題点を解消するためになされたものであり、その目的は、積層数が少なく、絶縁性に優れ、組立が容易で、且つ外部での接続が容易な半導体スタックを提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に係る発明は、第１及び第２スイッチング素子をヒートシンク上に取り付けた上で前記第１及び第２スイッチング素子を互いに直列接続してハーフブリッジを構成する半導体スタックであって、前記第１スイッチング素子の第１電極端子面及び第２電極端子面上と、前記第１スイッチング素子の前記第１電極端子面に隣り合った前記第２スイッチング素子の第１電極端子面上とに、底部絶縁体、交流導体及び内部絶縁体が順次に積層され、前記内部絶縁体の表面中で前記第１スイッチング素子側の部分上に第１フレクシブル絶縁体及びＰ側導体が順次に積層され、前記内部絶縁体の前記表面中で前記第２スイッチング素子側の部分上に第２フレクシブル絶縁体及びＮ側導体が順次に積層されており、前記第１フレクシブル絶縁体と、その下の前記内部絶縁体、前記交流導体及び前記底部絶縁体とを貫通して前記第１スイッチング素子の前記第１電極端子面と接触し、且つ前記交流導体とは絶縁された導体スペーサを介して、前記Ｐ側導体の一方の端部は前記第１スイッチング素子の第１電極端子に接続され、前記交流導体の一方の端部側の部分に設けられた第１凸部はその下の前記底部絶縁体を貫通して前記第１スイッチング素子の前記第２電極端子面と接触しており、前記交流導体の他方の端部に設けられた第２凸部はその下の前記底部絶縁体を貫通して前記第２スイッチング素子の前記第１電極端子面と接触しており、前記Ｎ側導体の一方の端部は前記内部絶縁体の端面を越えて前記第２スイッチング素子の第２電極端子面へ向けて延びており、前記第２スイッチング素子の前記第２電極端子面に接触したＮ側導体用導電スペーサを介して、前記Ｎ側導体の前記一方の端部は前記第２スイッチング素子の第２電極端子に接続されていると共に、前記Ｐ側導体と前記Ｎ側導体との間は、前記第１スイッチング素子の前記第１及び第２電極端子面に対して垂直方向に延びた前記第１フレクシブル絶縁体の一方の端部と、前記第２スイッチング素子の前記第１及び第２電極端子面に対して垂直方向に且つ前記第１フレクシブル絶縁体の前記一方の端部と平行に延びた前記第２フレクシブル絶縁体の一方の端部とによって、絶縁されていることを特徴とする。
【００１７】
請求項２に係る発明は、請求項１記載の半導体スタックであって、前記底部絶縁体の周辺端部は、その断面がＬ字型である側壁として構成されており、前記側壁で囲まれた前記底部絶縁体の表面上に前記交流導体が搭載されていることを特徴とする。
【００１８】
請求項３に係る発明は、請求項１又は２記載の半導体スタックであって、前記第１スイッチング素子の前記第１及び第２電極端子面間の溝部に嵌合するリブが前記底部絶縁体に形成されていることを特徴とする。
【００１９】
請求項４に係る発明は、請求項１乃至３の何れかに記載の半導体スタックであって、前記第１スイッチング素子の前記第１及び第２電極端子面間の溝部上方に位置する前記内部絶縁体の表面上に、前記内部絶縁体と一体的に、上方に突出したリブが形成されており、前記第１フレクシブル絶縁体及び前記Ｐ側導体は、前記内部絶縁体の前記リブの内側の前記内部絶縁体の前記表面上に順次に積層されていることを特徴とする。
【００２０】
請求項５に係る発明は、請求項１乃至４の何れかに記載の半導体スタックであって、前記第２スイッチング素子の前記第２電極端子面側の前記第２フレクシブル絶縁体の他方の端部は、前記内部絶縁体の前記端面を越えて前記Ｎ側導体の前記一方の端部と分離しつつ、前記第２スイッチング素子の前記第１及び第２電極端子面間の溝部に嵌め込まれていることを特徴とする。
【００２１】
請求項６に係る発明は、請求項１乃至５の何れかに記載の半導体スタックであって、少なくとも前記底部絶縁体、前記交流導体及び前記内部絶縁体は一体的に形成されていることを特徴とする。
【００２２】
請求項７に係る発明は、請求項１乃至６の何れかに記載の半導体スタックであって、前記交流導体の前記一方の端部は、前記第１スイッチング素子の前記第１及び第２電極端子面に対して垂直方向に折り曲げられて交流端子を形成しており、前記Ｐ側導体及び前記Ｎ側導体はそれぞれ、前記第１スイッチング素子の前記第１電極端子面と前記第２スイッチング素子の前記第１電極端子面間の略中央部より、前記第１フレクシブル絶縁体の前記一方の端部と前記第２フレクシブル絶縁体の前記一方の端部とを介して互いに平行となる様に垂直方向に折り曲げられ、更に前記第１フレクシブル絶縁体の前記一方の端部及び前記第２フレクシブル絶縁体の前記一方の端部から離れて断面形状がコの字型となる様に水平方向に向けて折り曲げられて、前記Ｐ側導体の他方の端部及び前記Ｎ側導体の他方の端部はそれぞれＰ及びＮ端子を形成していることを特徴とする。
【００２３】
【発明の実施の形態】
（実施の形態１）
以下、この発明の実施の形態１を図１〜図４に従って説明する。図１の（ａ）及び（ｂ）は、図６の回路図に一点鎖線で示されたハーフブリッジスタックの実施の形態であり、図１の（ａ）は上面図であり、図１の（ｂ）は（ａ）のＡ−Ａ線に関する縦断面図である。
【００２４】
図１において、１は例えば第１ＩＧＢＴＧ１より成る第１スイッチング素子、２は例えば第２ＩＧＢＴＧ２より成る第２スイッチング素子であり、両素子１，２はヒートシンク２０上に取り付けられた上で互いに直列接続されてハーフブリッジを成す。又、Ｓ１及びＳ２はそれぞれ第１，第２スイッチング素子１，２の第１及び第２主電極面であり、両面Ｓ１，Ｓ２は同一寸法（同一高さ）・同一形状を有する。即ち、第１主電極面Ｓ１は、第１スイッチング素子１のエミッタ端子（第２電極端子）Ｅに接続された凸状のエミッタ端子面（第２電極端子面）Ｓ１Ｅと、コレクタ端子（第１電極端子）Ｃに接続された、同一高さの凸状のコレクタ端子面（第１電極端子面）Ｓ１Ｃとを有する。同時に、第２主電極面Ｓ２は、上記面Ｓ１Ｃに隣り合って対面した、第２スイッチング素子２のコレクタ端子（第１電極端子）Ｃに接続されたコレクタ端子面（第１電極端子面）Ｓ２Ｃと、エミッタ端子（第２電極端子）Ｅに接続されたエミッタ端子面（第２電極端子面）Ｓ２Ｅとを有する。
【００２５】
又、３は上記端子面Ｓ１Ｅ，Ｓ１Ｃ，Ｓ２Ｃ上に搭載された底部絶縁体であり、４は底部絶縁体３の周辺端部を垂直方向に折り曲げて形成された側壁３ａによって囲まれた同部３の表面上に積層された交流導体であり、交流導体４の一方の端部は垂直方向に折り曲げられて外部に突出した交流端子Ｌを成しており、当該一方の端部側の近傍部分には、その下の底部絶縁体３を貫通してエミッタ端子面Ｓ１Ｅに接触した第１凸部４ａが形成されている。これに対して、交流導体４の他方の端部には、同じくその下の底部絶縁体３を貫通してコレクタ端子面Ｓ２Ｃに接触した第２凸部４ｂが形成されている。又、５は、側壁３ａで囲まれた交流導体４の表面上に積層された、且つ、その一方の端部（エミッタ端子面Ｓ１Ｅとコレクタ端子面Ｓ１Ｃ間の溝部上方に該当）には凸状のリブ５ａが設けられた、内部絶縁体である。
【００２６】
更に、６及び７は各々、断面形状がＬ字型になるように形成された第１及び第２フレクシブル絶縁体であり、それぞれは、両コレクタ端子面Ｓ１Ｃ，Ｓ２Ｃ間の略中央部から第１及び第２スイッチング素子１，２側に該当する、内部絶縁体５の表面内のそれぞれの部分上に積層されており、しかも、両絶縁体６，７の一方の端部は共に、上記中央部から上記端子面Ｓ１Ｅ，Ｓ１Ｃ，Ｓ２Ｃ，Ｓ２Ｅに対して垂直な方向に折り曲げられて重ね合わされている。しかも、第２フレクシブル絶縁体７の他方の端部７ｂは、内部絶縁体５の端面ないしは側壁３ａを超えて両端子面Ｓ２Ｃ，Ｓ２Ｅ間の溝部に嵌め込まれている。更に、８は第１フレクシブル絶縁体６の表面上に積層されたＰ側導体であり、その一方の端部はリブ５ａに近接しており、その他方の端部側は上記中央部付近で上記垂直方向に折り曲げられ、更に水平方向に折り曲げられて、その断面形状がコの字型になっており、その他方の端部はＰ端子を成す。又、９は第２フレクシブル絶縁体７の表面上に積層されたＮ側導体であり、その一方の端部は内部絶縁体５の端面を超えて、導電スペーサ９ａを介してエミッタ端子面Ｓ２Ｅに接触し、その他方の端部側は、上記中央部付近で上記垂直方向に折り曲げられ、更に水平方向に折り曲げられて、その断面形状がコの字型になっており、その他方の端部はＮ端子を成す。
【００２７】
又、１０は絶縁スペ−サであり、１１は導体スペーサであり、１２は締め付けネジであり、２０はヒートシンクである。
【００２８】
ここで、図２の（ａ）は図１の底部絶縁体３の上面図を、図２の（ｂ）は（ａ）のＡ−Ａ線に関する断面図を示している。図２中、３ａはこの発明の特徴となる、上述した側壁の部分を示しており、３ｂは両端子面Ｓ１Ｅ，Ｓ１Ｃ間の溝部に嵌合しうるように凸状に形成されたリブを示し、３Ｃ１〜３Ｃ３は、それぞれ第１凸部４ａ、導電スペーサ１１及び第２凸部４ｂと同一径の貫通穴を示している。
【００２９】
更に、図３は、図１に示された構成部材中、底部絶縁体３上に順次に積層組み立てられる各部材４〜１２の分解断面図である。図３において、交流導体４の一方の端部側近傍部４ａ及び他方の端部４ｂには、第１，第２スイッチング素子１，２のエミッタ及びコレクタ端子Ｅ，Ｃに接続される接触面を有する第１，第２凸部が形成されている。また、交流導体４は、第１凸部４ａに隣接する一方の端部において、上記垂直方向に折り曲げられて交流端子Ｌを形成している。加えて、図３においては内部絶縁体５の右側端にあたる一方の端部にも、上記のリブ５ａが形成されていると共に、各スペーサ１０，１１と略同一径の貫通穴５Ｃ１，５Ｃ２も形成されている。又、第１，第２フレクシブル絶縁体６及び７は例えば柔軟性に富む絶縁シートであり、平板導体（３，４，５）に沿って折り曲げ可能なものを両絶縁体６，７用に使用することができる。更に、Ｐ側導体８及びＮ側導体９は、図３に示すように、縦断面形状がコの字形状になるように加工されており、上面にあたる他方の端部にＰ及びＮ端子を形成している。そして、Ｎ側導体９の一方の端部に形成された部分９ａは、第２スイッチング素子２のエミッタ端子Ｅに接続されるＮ側導体用の導電スペーサである。
【００３０】
図１の半導体スタックは上記の各部材２〜１１を順次積層して組立ることができるが、底部絶縁体３、交流導体４、内部絶縁体５、絶縁スペーサ１０、及び導電スペーサ１１の５部材（少なくとも底部絶縁体３、交流導体４、内部絶縁体５の３部材）を予め固着により、あるいはモールド成形により、一体化しておくことが望ましい。図４は、これらの部材３，４，５，１０，１１を固着により一体化した例を示している。ここで、１３は絶縁性の優れた接着剤であり、例えば樹脂やゴム系材料が用いられる。この接着剤１３は、▲１▼上記各部材の固着とともに、▲２▼交流導体４と直流導体（Ｐ側導体８）に接続される導電スペーサ１１との間隙をも充填して絶縁性の強化を図るという、重要な役割を果たす。
【００３１】
図１の半導体スタックを組み立てるには、まず第１に、図４に示された上記の一体化された組立体を第１及び第２スイッチング素子１（Ｇ１）及び２（Ｇ２）の端子面Ｓ１Ｅ，Ｓ１Ｃ，Ｓ２Ｃの位置にあわせて両素子１，２の主端子面Ｓ１，Ｓ２上に搭載し、第１スイッチング素子１のエミッタ端子Ｅと第２スイッチング素子２のコレクタ端子Ｃとを共にネジ１２で締め付け固定する。
【００３２】
次に、第１フレクシブル絶縁体６を導体スペーサ１１に嵌め込んで置き、その上にＰ側導体８を載せて、両部材６，８を第２スイッチング素子２のコレクタ端子Ｃにネジ１２により固定する。
【００３３】
更に、第２フレクシブル絶縁体７を絶縁スペーサ１０に嵌め込んで置き、他方の端部７ｂを第２スイッチング素子２のコレクタ端子面Ｓ２Ｃとエミッタ端子面Ｓ２Ｅ間の溝部に嵌め込む。この部分７ｂは、後述するように、絶縁対策上重要な部分となる。次に、Ｎ側端子９を絶縁スペーサ１０に嵌め込んで第２フレクシブル絶縁体７の表面上に載せ、両部分７，９を第２スイッチング素子２のエミッタ端子Ｅにネジ１２により固定する。これにより、Ｐ側及びＮ側導体８，９の他方の端部側部分は、その途中に形成される垂直部によって第１，第２フレクシブル絶縁体６及び７を挟んで対向し、また、第１，第２フレクシブル絶縁体６，７の上部６ａ及び７ａは、絶縁を確保するために、Ｐ側及びＮ側端子面（Ｐ側及びＮ側導体８，９の他方の端部に該当）よりも上に突出した形状となる。
【００３４】
この発明による図１の半導体スタックにおいては、ハーフブリッジを構成する閉回路は、Ｐ側導体８→導電スペーサ１１→第１スイッチング素子１（Ｇ１）のコレクタ端子Ｃ→同素子１（Ｇ１）の内部→同素子１（Ｇ１）のエミッタ端子Ｅ→第１凸部４ａ→交流導体４の本体→第２凸部４ｂ→第２スイッチング素子２（Ｇ２）のコレクタ端子Ｃ→同素子２（Ｇ２）の内部→同素子２（Ｇ２）のエミッタ端子Ｅ→導電スペーサ９ｂ→Ｎ側導体９という経路で構成される。
【００３５】
ここで、図１の半導体スタックと従来例の図７のそれとを比較すれば、本スタックでは平板導体と絶縁体の積層総数は４層で済み、積層構造が従来例よりも著しく簡易化されており、従って、積層構造の部材コストを格段に低減できることは明らかである。特に、両スイッチング素子１，２のエミッタ端子面Ｓ１Ｅ，Ｓ２Ｅの上方部分が従来に比べて格段に簡素化されていることがわかる。
【００３６】
この発明では、スタックの組立性を改善するために、図４に示す様に、底部絶縁体３、交流導体４、内部絶縁体５、絶縁スペーサ１０及び導体スペーサ１１の５部材を予め固着又はモールド成形により一体化することを、提案している。これによって、スタックの組立は極めて容易になるのである。
【００３７】
また装置全体の絶縁性能を改善するために、本スタックでは、底部絶縁体３に側壁３ａとリブ３ｂとを形成している。ここで、側壁３ａは、▲１▼図４に示す５部材３〜５，１０，１１の組立を一体化するために極めて重要であり、接着剤１３の流れ止めとして作用するほか、▲２▼積層導体の端面ないしは交流導体４の端面の絶縁性を確実に確保せしめる作用を奏する。又、リブ３ｂは、第１スイッチング素子１のコレクタ端子面Ｓ１Ｃとエミッタ端子面Ｓ１Ｅ間の溝部に嵌合し、この間の沿面距離を広げる役割がある。高耐圧のスイッチング素子では耐圧が３ｋＶ〜４ｋＶのものも出現しているので、このような高耐圧のスイッチング素子のコレクタ・エミッタ間に従来の図７のような平坦面が存在するときには、スイッチング素子の端子間溝部の沿面距離が損なわれ、絶縁性が著しく劣化する場合も生じるが、本スタックによれば上記部材３ａ，３ｂの存在によって、このような問題点の発生を未然に防ぐことが可能である。以上の通り、内部絶縁体５に形成されたリブ５ａも同様に沿面距離を広げるという効果を奏する。
【００３８】
更に、この発明の特徴点は、独自の端子形状と端子配置とを設けた点にもある。即ち、交流導体４は第１スイッチング素子１のエミッタ端子面Ｓ１Ｅの近傍より垂直に折れ曲がって交流端子Ｌを形成しており、Ｐ側導体８及びＮ側導体９は、両スイッチング素子１，２のほぼ中央部から、第１，第２フレクシブル絶縁体６，７の一方の端部（垂直部分）を介して互いに対向するように垂直方向に折り曲げられ、更に水平方向に曲げられて断面形状がコの字型となって、それぞれの他方の端部がＰ及びＮ端子を形成しているのである。以上のように構成されているので、半導体スタックを２台あるいは３台組み合わせて容易に単相ブリッジ（単相インバータ）や３相ブリッジ（３相インバータ）の接続（複合化という応用面）を実現することが可能である。図５は３相ブリッジの例であり、図１に示したハーフブリッジユニット３台を並べて、Ｌ字状断面を有する外部直流導体２７，２８により、３台のユニットの各Ｐ側端子８を互いに接続すると共に各Ｎ側端子９を互いに接続している。尚、両導体２７，２８間には、絶縁体２９が挿入されている。
【００３９】
又、同様に図１の半導体スタックを複数台並べてそれぞれのＰ側，Ｎ側，交流端子をブスバで接続して並列接続することも容易にできる。これに対して、図７に例示した様な従来の構造では、このように複数台を組み合わせ接続することが困難であることは明白である。
【００４０】
この発明においては、第１，第２フレクシブル絶縁体６及び７も極めて有効に作用する。というのは、これらの部材６，７は、▲１▼Ｐ側、Ｎ側導体８，９に沿って折り曲げが可能である他、▲２▼第２スイッチング素子２のエミッタ・コレクタ間に溝部に第２フレクシブル絶縁体７の他方の端部７ｂが嵌め込まれることにより、第２スイッチング素子２のコレクタ端子ＣとＮ側導体９間の絶縁を強化できるからである。
【００４１】
（変形例）
（１）以上、実施の形態１においては、ハーフブリッジ構成のスタックについて述べたが、単相ブリッジや３相ブリッジ構成を一括した配線構造にも適用できることは言うまでもない。
【００４２】
（２）また、実施の形態１に示した各スイッチング素子の端子配置に限定されるものでもなく、各種形状のスイッチング素子に適用できるものである。
【００４３】
（３）又、第１，第２スイッチング素子としては、ＩＧＢＴＧ１，Ｇ２の他に、ＭＯＳＦＥＴやバイポーラトランジスタ等の他のトランジスタを用いても良い。
【００４４】
【発明の効果】
請求項１記載の発明によれば、各導体と各絶縁体との積層総数を４層とすることができるので、従来技術と較べて積層構造を簡素化して積層部分の部材のコストを格段に低減することができる。特に、第１及び第２スイッチング素子の各第２電極端子面上の構造を著しく簡素化することができる。
【００４５】
請求項２記載の発明によれば、底部絶縁体の側壁によって交流導体の端面の絶縁性を確実に確保することができるので、従来技術と較べて装置全体の絶縁性能を向上させることができる。
【００４６】
請求項３記載の発明によれば、底部絶縁体のリブによって第１スイッチング素子の第１電極端子と第２電極端子間の沿面距離を広げることができるので、従来技術と較べて装置全体の絶縁性能を向上させることができる。
【００４７】
請求項４記載の発明によれば、内部絶縁体のリブによって第１スイッチング素子の第１電極端子と第２電極端子間の沿面距離を広げることができるので、従来技術と較べて装置全体の絶縁性能を向上させることができる。
【００４８】
請求項５記載の発明によれば、第２スイッチング素子の第１電極端子と第２電極端子間の絶縁性を強化することができるので、従来技術と較べて装置全体の絶縁性能を向上させることができる。
【００４９】
請求項６記載の発明によれば、一体化により半導体スタックの組み立てを極めて容易にすることができる。
【００５０】
請求項７記載の発明によれば、半導体スタックの外部に同一構造の別の半導体スタックを組み合わせて、単相ブリッジや３相ブリッジ等の複合化（応用性の向上）を容易に達成することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体スタックの配線構造を示す図である。
【図２】この発明の構成部品となる底部絶縁体を示す図である。
【図３】図１に示された底部絶縁体を除く構成部材の分解断面図である。
【図４】図１に示された配線構造の部分組立断面図である。
【図５】この発明の応用例である３相ブリッジの接続例を示す図である。
【図６】この発明の説明に関連する単相インバータの主回路を示す図である。
【図７】従来の半導体装置の配線構造を示す図である。
【符号の説明】
１第１スイッチング素子、２第２スイッチング素子、３底部絶縁体、３ａ側壁、３ｂ，５ａリブ、４交流導体、４ａ第１凸部、４ｂ第２凸部、５内部絶縁体、６第１フレクシブル絶縁体、７第２フレクシブル絶縁体、７ｂ他方の端部、８Ｐ側導体、９Ｎ側導体、Ｌ交流端子、９ａ，１１
導電スペーサ、１０絶縁スペーサ、２０ヒートシンク。

Claims

第１及び第２スイッチング素子をヒートシンク上に取り付けた上で前記第１及び第２スイッチング素子を互いに直列接続してハーフブリッジを構成する半導体スタックであって、
前記第１スイッチング素子の第１電極端子面及び第２電極端子面上と、前記第１スイッチング素子の前記第１電極端子面に隣り合った前記第２スイッチング素子の第１電極端子面上とに、底部絶縁体、交流導体及び内部絶縁体が順次に積層され、
前記内部絶縁体の表面中で前記第１スイッチング素子側の部分上に第１フレクシブル絶縁体及びＰ側導体が順次に積層され、
前記内部絶縁体の前記表面中で前記第２スイッチング素子側の部分上に第２フレクシブル絶縁体及びＮ側導体が順次に積層されており、
前記第１フレクシブル絶縁体と、その下の前記内部絶縁体、前記交流導体及び前記底部絶縁体とを貫通して前記第１スイッチング素子の前記第１電極端子面と接触し、且つ前記交流導体とは絶縁された導体スペーサを介して、前記Ｐ側導体の一方の端部は前記第１スイッチング素子の第１電極端子に接続され、
前記交流導体の一方の端部側の部分に設けられた第１凸部はその下の前記底部絶縁体を貫通して前記第１スイッチング素子の前記第２電極端子面と接触しており、
前記交流導体の他方の端部に設けられた第２凸部はその下の前記底部絶縁体を貫通して前記第２スイッチング素子の前記第１電極端子面と接触しており、
前記Ｎ側導体の一方の端部は前記内部絶縁体の端面を越えて前記第２スイッチング素子の第２電極端子面へ向けて延びており、
前記第２スイッチング素子の前記第２電極端子面に接触したＮ側導体用導電スペーサを介して、前記Ｎ側導体の前記一方の端部は前記第２スイッチング素子の第２電極端子に接続されていると共に、
前記Ｐ側導体と前記Ｎ側導体との間は、前記第１スイッチング素子の前記第１及び第２電極端子面に対して垂直方向に延びた前記第１フレクシブル絶縁体の一方の端部と、前記第２スイッチング素子の前記第１及び第２電極端子面に対して垂直方向に且つ前記第１フレクシブル絶縁体の前記一方の端部と平行に延びた前記第２フレクシブル絶縁体の一方の端部とによって、絶縁されていることを特徴とする、
半導体スタック。
請求項１記載の半導体スタックであって、
前記底部絶縁体の周辺端部は、その断面がＬ字型である側壁として構成されており、
前記側壁で囲まれた前記底部絶縁体の表面上に前記交流導体が搭載されていることを特徴とする、
半導体スタック。
請求項１又は２記載の半導体スタックであって、
前記第１スイッチング素子の前記第１及び第２電極端子面間の溝部に嵌合するリブが前記底部絶縁体に形成されていることを特徴とする、
半導体スタック。
請求項１乃至３の何れかに記載の半導体スタックであって、
前記第１スイッチング素子の前記第１及び第２電極端子面間の溝部上方に位置する前記内部絶縁体の表面上に、前記内部絶縁体と一体的に、上方に突出したリブが形成されており、
前記第１フレクシブル絶縁体及び前記Ｐ側導体は、前記内部絶縁体の前記リブの内側の前記内部絶縁体の前記表面上に順次に積層されていることを特徴とする、
半導体スタック。
請求項１乃至４の何れかに記載の半導体スタックであって、
前記第２スイッチング素子の前記第２電極端子面側の前記第２フレクシブル絶縁体の他方の端部は、前記内部絶縁体の前記端面を越えて前記Ｎ側導体の前記一方の端部と分離しつつ、前記第２スイッチング素子の前記第１及び第２電極端子面間の溝部に嵌め込まれていることを特徴とする、
半導体スタック。
請求項１乃至５の何れかに記載の半導体スタックであって、
少なくとも前記底部絶縁体、前記交流導体及び前記内部絶縁体は一体的に形成されていることを特徴とする、
半導体スタック。
請求項１乃至６の何れかに記載の半導体スタックであって、
前記交流導体の前記一方の端部は、前記第１スイッチング素子の前記第１及び第２電極端子面に対して垂直方向に折り曲げられて交流端子を形成しており、
前記Ｐ側導体及び前記Ｎ側導体はそれぞれ、前記第１スイッチング素子の前記第１電極端子面と前記第２スイッチング素子の前記第１電極端子面間の略中央部より、前記第１フレクシブル絶縁体の前記一方の端部と前記第２フレクシブル絶縁体の前記一方の端部とを介して互いに平行となる様に垂直方向に折り曲げられ、
更に前記第１フレクシブル絶縁体の前記一方の端部及び前記第２フレクシブル絶縁体の前記一方の端部から離れて断面形状がコの字型となる様に水平方向に向けて折り曲げられて、前記Ｐ側導体の他方の端部及び前記Ｎ側導体の他方の端部はそれぞれＰ及びＮ端子を形成していることを特徴とする、
半導体スタック。