JP6824840B2

JP6824840B2 - ラミネートブスバー

Info

Publication number: JP6824840B2
Application number: JP2017135656A
Authority: JP
Inventors: 将司小川; 祐司松岡
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2017-07-11
Filing date: 2017-07-11
Publication date: 2021-02-03
Anticipated expiration: 2037-07-11
Also published as: JP2019021664A

Description

本発明の実施形態は、ラミネートブスバーに関する。

平板状の導体と、平板状の絶縁体と、を交互に積層させた平行平板状のラミネートブスバーが知られている（例えば、特許文献１参照）。ラミネートブスバーは、例えば、比較的高い電圧の電力を変換する電力変換装置などに用いられている。ラミネートブスバーは、配線の低インダクタンス化を実現するが、高電圧がかかる端子間に平行平板状のラミネートブスバーを適用した場合、ラミネート表面の沿面絶縁距離が不足する場合がある。この場合、平行平板状のラミネートブスバーを適用することができなくなり、配線でのインダクタンスが増加してしまう。

このように、配線の低インダクタンス化と素子にかかる電圧は、トレードオフの関係にある。このトレードオフの関係は、高電圧かつ高速動作の可能なＳｉＣ（シリコン・カーバイド）やＧａＮ（ガリウム・ナイトライド）デバイスの適用時において、電力変換装置全体の制約となりえる。このため、ラミネートブスバーでは、配線の低インダクタンス化と素子にかかる電圧とのトレードオフを改善することが望まれる。

特開２０１５−５５７３号公報

本発明の実施形態は、配線の低インダクタンス化と素子にかかる電圧とのトレードオフを改善したラミネートブスバーを提供する。

本発明の実施形態によれば、第１端子と第２端子とを有する半導体装置に取り付けられるラミネートブスバーであって、積層体と、第１接続部と、第１接続部と、を備えたラミネートブスバーが提供される。前記積層体は、第１絶縁層と、前記第１絶縁層の上に設けられた第１導電層と、前記第１導電層の上に設けられた第２絶縁層と、前記第２絶縁層の上に設けられた第２導電層と、前記第２導電層の上に設けられた第３絶縁層と、を有する。前記第１接続部は、前記積層体の一端側に寄せて配置され、前記第１端子と前記第１導電層とを電気的に接続するために用いられる。前記第２接続部は、前記積層体の前記一端に沿って前記第１接続部と並べて配置され、前記第２端子と前記第２導電層とを電気的に接続するために用いられる。前記積層体は、前記第１接続部と前記第２接続部との間に延在する延在部を有する。前記第１絶縁層及び前記第３絶縁層の少なくとも一方は、前記延在部に設けられ、上下方向に突出して前記第１接続部と前記第２接続部との間の沿面絶縁距離を長くする突出部を有する。前記積層体は、前記半導体装置に取り付けた時に、前記第１端子と重なる第１領域と、前記第２端子と重なる第２領域と、を有する。前記突出部の前記一端と反対側の端部は、前記第１領域及び前記第２領域よりも前記一端から離間している。

配線の低インダクタンス化と素子にかかる電圧とのトレードオフを改善したラミネートブスバーが提供される。

図１（ａ）及び図１（ｂ）は、第１の実施形態に係るラミネートブスバーを模式的に表す平面図及び断面図である。図２（ａ）〜図２（ｃ）は、第１の実施形態に係るラミネートブスバーの突出部の変形例を模式的に表す断面図である。第２の実施形態に係るラミネートブスバーを模式的に表す平面図である。第３の実施形態に係るラミネートブスバーを模式的に表す平面図である。第４の実施形態に係るラミネートブスバーを模式的に表す平面図である。図６（ａ）及び図６（ｂ）は、第４の実施形態に係るラミネートブスバーの変形例を模式的に表す平面図及び断面図である。第５の実施形態に係るラミネートブスバーを模式的に表す断面図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係るラミネートブスバーを模式的に表す平面図及び断面図である。
図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面を模式的に表す。
図１（ａ）及び図１（ｂ）に表したように、ラミネートブスバー１０は、積層体１２と、第１接続部２１と、第２接続部２２と、を備える。

ラミネートブスバー１０は、第１端子２ａと、第２端子２ｂと、を有する半導体装置２に取り付けて使用される。半導体装置２は、例えば、電力変換装置の一部を構成するスイッチング素子４ａ、４ｂを含む。スイッチング素子４ａの一方の主端子は、第１端子２ａに接続されている。スイッチング素子４ａの他方の主端子は、スイッチング素子４ｂの一方の主端子に接続されている。スイッチング素子４ｂの他方の主端子は、第２端子２ｂに接続されている。従って、各スイッチング素子４ａ、４ｂをオン状態にすることにより、第１端子２ａと第２端子２ｂとの間に電流が流れる。

第１端子２ａは、例えば、高電位端子である。第２端子２ｂは、例えば、低電位端子である。換言すれば、第１端子２ａは、Ｐ端子であり、第２端子２ｂは、Ｎ端子である。各スイッチング素子４ａ、４ｂは、例えば、ＳｉＣデバイス、ＧａＮデバイス、あるいはＩＧＢＴ（Insulated Gate Bipolar Transistor）などの高電圧素子である。半導体装置２の構成は、上記に限ることなく、第１端子２ａと第２端子２ｂとの間に比較的高い電圧（例えば、５００Ｖ以上）が印加される任意の構成でよい。

積層体１２は、第１絶縁層３１と、第１絶縁層３１の上に設けられた第１導電層４１と、第１導電層４１の上に設けられた第２絶縁層３２と、第２絶縁層３２の上に設けられた第２導電層４２と、第２導電層４２の上に設けられた第３絶縁層３３と、を有する。

積層体１２の各層３１〜３３、４１、４２は、それぞれ薄板状である。すなわち、ラミネートブスバー１０は、平行平板状のラミネートブスバーである。各絶縁層３１〜３３には、例えば、ポリプロピレンやポリエチレンテレフタレートなどの絶縁性材料が用いられる。各導電層４１、４２には、例えば、銅やアルミニウムなどの導電性材料が用いられる。各層３１〜３３、４１、４２の材料は、上記に限ることなく、それぞれ適切な絶縁性又は導電性を有する任意の材料でよい。

第１接続部２１は、積層体１２の一端１２ａ側に寄せて配置され、第１端子２ａと第１導電層４１とを電気的に接続するために用いられる。第２接続部２２は、積層体１２の一端１２ａに沿って第１接続部２１と並べて配置され、第２端子２ｂと第２導電層４２とを電気的に接続するために用いられる。

第１接続部２１は、例えば、第１導電層４１を上下に露出させるとともに、第１絶縁層３１側に曲げ、第１絶縁層３１の下面３１ａと略面一にした部分である。第２接続部２２は、例えば、第２導電層４２を上下に露出させるとともに、第１絶縁層３１側に曲げ、第１絶縁層３１の下面３１ａと略面一にした部分である。

積層体１２は、半導体装置２に取り付けた時に、第１端子２ａと重なる第１領域Ｒ１と、第２端子２ｂと重なる第２領域Ｒ２と、を有する。第１接続部２１は、第１領域Ｒ１に設けられる。第２接続部２２は、第２領域Ｒ２に設けられる。これにより、積層体１２を半導体装置２の上に載せることにより、第１接続部２１が、第１端子２ａと当接し、第２接続部２２が、第２端子２ｂと当接する。

ラミネートブスバー１０は、例えば、第１接続部２１を第１端子２ａに当接させ、第２接続部２２を第２端子２ｂに当接させた状態で、第１接続部２１と第１端子２ａとをネジ６ａでネジ止めし、第２接続部２２と第２端子２ｂとをネジ６ｂでネジ止めする。これにより、ラミネートブスバー１０が半導体装置２に取り付けられるとともに、第１導電層４１が第１端子２ａと電気的に接続され、第２導電層４２が第２端子２ｂと電気的に接続される。

ラミネートブスバー１０の半導体装置２への取付方法、及び各導電層４１、４２と各端子２ａ、２ｂとの電気的な接続方法は、上記に限ることなく、任意の方法でよい。

積層体１２は、第１接続部２１と第２接続部２２との間に延在する延在部１４を有する。延在部１４は、換言すれば、第１領域Ｒ１と第２領域Ｒ２との間の部分である。

第１絶縁層３１は、第１突出部５１（突出部）を有する。第１突出部５１は、延在部１４に設けられ、上下方向に突出する。第１突出部５１は、例えば、第１絶縁層３１から下方に向かって突出する。

第１突出部５１は、積層体１２の一端１２ａから一端１２ａと反対側に向かって延びる。第１突出部５１の一端１２ａと反対側の端部５１ａは、少なくとも第１接続部２１及び第２接続部２２よりも一端１２ａから離間している。これにより、第１突出部５１は、第１突出部５１を有しない場合と比べて、第１接続部２１と第２接続部２２との間の第１絶縁層３１に沿う沿面絶縁距離ＣＤ１を長くする。

第３絶縁層３３は、第２突出部５２（突出部）を有する。第２突出部５２は、延在部１４に設けられ、上下方向に突出する。第２突出部５２は、例えば、第３絶縁層３３から上方に向かって突出する。

第２突出部５２は、積層体１２の一端１２ａから一端１２ａと反対側に向かって延びる。第２突出部５２の一端１２ａと反対側の端部５２ａは、少なくとも第１接続部２１及び第２接続部２２よりも一端１２ａから離間している。これにより、第２突出部５２は、第２突出部５２を有しない場合と比べて、第１接続部２１と第２接続部２２との間の第３絶縁層３３に沿う沿面絶縁距離ＣＤ２を長くする。

第１突出部５１及び第２突出部５２は、絶縁性である。第１突出部５１は、例えば、第１絶縁層３１と一体に形成される。この場合、第１突出部５１の材料は、第１絶縁層３１の材料と実質的に同じである。第１突出部５１は、例えば、接着や溶着などで第１絶縁層３１に取り付けてもよい。この場合、第１突出部５１の材料は、第１絶縁層３１の材料と異なってもよい。第１突出部５１の材料は、適切な絶縁性を有する任意の材料でよい。同様に、第２突出部５２は、第３絶縁層３３と一体に形成してもよいし、接着や溶着などで第３絶縁層３３に取り付けてもよい。

このように、本実施形態に係るラミネートブスバー１０では、積層体１２が延在部１４を有する。これにより、例えば、第１接続部２１と第２接続部２２との間の部分を切り欠いて絶縁距離を確保する場合などと比べて、第１導電層４１と第２導電層４２との重なる面積を大きくし、配線の低インダクタンス化を図ることができる。そして、第１突出部５１を第１絶縁層３１に設け、第２突出部５２を第３絶縁層３３に設けることにより、沿面絶縁距離ＣＤ１、ＣＤ２を長くすることができ、半導体装置２にかかる電圧を高くすることができる。従って、ラミネートブスバー１０によれば、配線の低インダクタンス化と素子にかかる電圧とのトレードオフを改善することができる。

上記実施形態では、第１絶縁層３１に第１突出部５１を設け、第３絶縁層３３に第２突出部５２を設けている。例えば、図１（ｂ）に表したように、ラミネートブスバー１０を第１絶縁層３１側で半導体装置２に取り付ける場合、第１絶縁層３１側の沿面絶縁距離ＣＤ１の方が、第３絶縁層３３側の沿面絶縁距離ＣＤ２よりも短くなる傾向にある。この際、第３絶縁層３３側の沿面絶縁距離が十分に確保されている場合には、第１絶縁層３１側の第１突出部５１のみを設け、第２突出部５２は、省略してもよい。

このように、第１突出部５１及び第２突出部５２は、必ずしも両方設ける必要はなく、少なくとも沿面絶縁距離の足りない側にのみ設けられていればよい。すなわち、第１絶縁層３１と第３絶縁層３３との少なくとも一方が、突出部を有していればよい。但し、第１突出部５１と第２突出部５２との双方を設けることにより、より適切に沿面絶縁距離を確保することができ、半導体装置２により高い電圧をかけることができる。

第１端子２ａと第２端子２ｂとの間の距離Ｄ１は、例えば、１０ｍｍ程度である。この場合、沿面絶縁距離ＣＤ１、ＣＤ２は、例えば、１５ｍｍ以上であることが好ましい。これにより、半導体装置２に高い電圧を印加することが可能となる。また、沿面絶縁距離ＣＤ１、ＣＤ２は、例えば、３０ｍｍ以下であることが好ましい。これにより、例えば、第１突出部５１及び第２突出部５２が過度に大きくなって、ラミネートブスバー１０の取り付けの妨げになってしまうことなどを抑制することができる。

図２（ａ）〜図２（ｃ）は、第１の実施形態に係るラミネートブスバーの突出部の変形例を模式的に表す断面図である。
図２（ａ）〜図２（ｃ）では、ラミネートブスバー１０の第１突出部５１の部分を拡大して表している。また、図２（ａ）〜図２（ｃ）の断面は、図１（ｂ）の断面に相当している。

上記実施形態では、断面略矩形の第１突出部５１を示している。第１突出部５１の断面形状は、矩形状に限ることなく、図２（ａ）に表したように、略三角形状でもよいし、図２（ｂ）に表したように、略半円形状でもよい。あるいは、図２（ｃ）に表したように、第１突出部５１の断面形状は、複数の突起を組み合わせた形状でもよい。この場合には、他の形状に比べて、より沿面絶縁距離ＣＤ１を長くすることができる。

このように、第１突出部５１の断面形状は、沿面絶縁距離ＣＤ１を適切に確保することができる任意の形状でよい。また、図示は省略するが、同様に、第２突出部５２の断面形状は、沿面絶縁距離ＣＤ２を適切に確保することができる任意の形状でよい。第２突出部５２の断面形状は、第１突出部５１の断面形状と同じでもよいし、異なってもよい。

（第２の実施形態）
図３は、第２の実施形態に係るラミネートブスバーを模式的に表す平面図である。
なお、上記第１の実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。
図３に表したように、ラミネートブスバー１０ａでは、第２突出部５２の一端１２ａと反対側の端部５２ａが、第１領域Ｒ１及び第２領域Ｒ２よりも一端１２ａから離間している。同様に、第１突出部５１の一端１２ａと反対側の端部５１ａが、第１領域Ｒ１及び第２領域Ｒ２よりも一端１２ａから離間している。換言すれば、端部５１ａ、５２ａは、第１端子２ａの端部及び第２端子２ｂの端部よりも一端１２ａから離間している。

このように、第１突出部５１及び第２突出部５２を第１領域Ｒ１及び第２領域Ｒ２よりも長く延ばすことにより、第１突出部５１及び第２突出部５２が設けられていない部分を通る沿面絶縁距離ＣＤ３を長くすることができる。

これにより、例えば、半導体装置２にかかる電圧をより高くすることができる。従って、ラミネートブスバー１０ａによれば、配線の低インダクタンス化と素子にかかる電圧とのトレードオフをより改善することができる。

この例では、端部５１ａ及び端部５２ａのそれぞれが、第１領域Ｒ１及び第２領域Ｒ２よりも一端１２ａから離間している。これに限ることなく、端部５１ａ及び端部５２ａの一方のみを、第１領域Ｒ１及び第２領域Ｒ２よりも一端１２ａから離間させてもよい。

（第３の実施形態）
図４は、第３の実施形態に係るラミネートブスバーを模式的に表す平面図である。
図４に表したように、ラミネートブスバー１０ｂでは、第３絶縁層３３が、突起３３ａを有する。突起３３ａは、第３絶縁層３３の一端１２ａ側において延在部１４の部分に設けられている。同様に、第１絶縁層３１が、突起３１ａを有する。突起３１ａは、第１絶縁層３１の一端１２ａ側において延在部１４の部分に設けられている。

このように、ラミネートブスバー１０ｂでは、第１絶縁層３１及び第３絶縁層３３の延在部１４の部分が、延在部１４の両側の部分よりも一端１２ａ側に突出している。すなわち、ラミネートブスバー１０ｂでは、第１絶縁層３１及び第３絶縁層３３の延在部１４の部分が、第１領域Ｒ１の部分及び第２領域Ｒ２の部分よりも一端１２ａ側に突出している。

このように、第１絶縁層３１及び第３絶縁層３３の延在部１４の部分を突出させることにより、第１絶縁層３１及び第３絶縁層３３の側端部分を通る沿面絶縁距離ＣＤ４を長くすることができる。

これにより、例えば、半導体装置２にかかる電圧をより高くすることができる。従って、ラミネートブスバー１０ｂによれば、配線の低インダクタンス化と素子にかかる電圧とのトレードオフをより改善することができる。

この例では、略半球状の４つの突起３１ａ、３３ａを第１絶縁層３１及び第３絶縁層３３に設けている。突起３１ａ、３３ａの形状及び数は、上記に限ることなく、任意の形状及び数でよい。また、この例では、第１絶縁層３１及び第３絶縁層３３のそれぞれに突起３１ａ、３３ａを設けている。これに限ることなく、第１絶縁層３１及び第３絶縁層３３の一方のみに突起を設けてもよい。

（第４の実施形態）
図５は、第４の実施形態に係るラミネートブスバーを模式的に表す平面図である。
図５に表したように、ラミネートブスバー１０ｃでは、積層体１２の延在部１４が、一端１２ａから反対側に向かって凹んだ凹部１４ａを有する。ラミネートブスバー１０ｃでは、積層体１２の一端１２ａ側において、延在部１４の部分が、第１領域Ｒ１の部分及び第２領域Ｒ２の部分よりも凹んでいる。

ラミネートブスバー１０ｃにおいても、ラミネートブスバー１０ｂと同様に、第１絶縁層３１及び第３絶縁層３３の側端部分を通る沿面絶縁距離ＣＤ４を長くすることができる。従って、半導体装置２にかかる電圧をより高くすることができる。ラミネートブスバー１０ｃによれば、配線の低インダクタンス化と素子にかかる電圧とのトレードオフをより改善することができる。

この例では、略半球状の凹部１４ａを延在部１４に設けている。凹部１４ａの形状及び数は、上記に限ることなく、任意の形状及び数でよい。

図６（ａ）及び図６（ｂ）は、第４の実施形態に係るラミネートブスバーの変形例を模式的に表す平面図及び断面図である。
図６（ｂ）は、図６（ａ）のＢ１−Ｂ２線断面を模式的に表す。
図６（ａ）及び図６（ｂ）に表したように、ラミネートブスバー１０ｄでは、第１突出部５１及び第２突出部５２が、凹部１４ａの部分において凹部１４ａよりも一端１２ａ側に突出している。そして、第１突出部５１が、一端１２ａ側において第２突出部５２と連続している。

これにより、ラミネートブスバー１０ｄでは、凹部１４ａを設けた場合に、第１絶縁層３１及び第３絶縁層３３の側端部分を通る沿面絶縁距離ＣＤ４をより長くすることができる。従って、半導体装置２にかかる電圧をより高くすることができる。ラミネートブスバー１０ｄによれば、配線の低インダクタンス化と素子にかかる電圧とのトレードオフをより改善することができる。

（第５の実施形態）
図７は、第５の実施形態に係るラミネートブスバーを模式的に表す断面図である。
図７の断面は、図１（ｂ）の断面に相当している。
図７に表したように、ラミネートブスバー１０ｅでは、第１絶縁層３１が、一対の第１突出部５１を有し、第３絶縁層３３が、一対の第２突出部５２を有する。一対の第１突出部５１は、第１接続部２１と第２接続部２２との間の中央ＣＴを挟んで並べて設けられている。一対の第２突出部５２は、第１接続部２１と第２接続部２２との間の中央ＣＴを挟んで並べて設けられている。

このように、一対の第１突出部５１及び一対の第２突出部５２を設けた場合には、例えば、１つの第１突出部５１及び１つの第２突出部５２を設けた場合と比べて、沿面絶縁距離ＣＤ１、ＣＤ２をより長くすることができる。また、例えば、沿面絶縁距離ＣＤ１、ＣＤ２を同じとした場合には、１つの第１突出部５１及び１つの第２突出部５２を設けた場合と比べて、各突出部５１、５２の上下方向の長さ（突出量）を短くすることができる。

また、この例では、半導体装置２が、取付ネジ２ｃを有している。取付ネジ２ｃは、第１端子２ａと第２端子２ｂとの間の中央ＣＴに設けられている。取付ネジ２ｃは、半導体装置２の他の部材などへの取り付けにもちいられる。

このように、半導体装置２が取付ネジ２ｃを有する場合などに、第１絶縁層３１に一対の第１突出部５１を設ける。これにより、中央ＣＴに設けられた取付ネジ２ｃを避けることができる。取付ネジ２ｃを避けつつ、適切な沿面絶縁距離ＣＤ１を確保することができる。

第１突出部５１及び第２突出部５２の数は、２つに限ることなく、任意の数でよい。第２突出部５２の数は、第１突出部５１の数と同じでもよいし、異なってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…半導体装置、２ａ、２ｂ…端子、４ａ、４ｂ…スイッチング素子、１０、１０ａ〜１０ｅ…ラミネートブスバー、１２…積層体、１４…延在部、２１…第１接続部、２２…第２接続部、３１…第１絶縁層、３２…第２絶縁層、３３…第３絶縁層、４１…第１導電層、４２…第２導電層、５１…第１突出部、５２…第２突出部、Ｒ１…第１領域、Ｒ２…第２領域

Claims

第１端子と第２端子とを有する半導体装置に取り付けられるラミネートブスバーであって、
第１絶縁層と、前記第１絶縁層の上に設けられた第１導電層と、前記第１導電層の上に設けられた第２絶縁層と、前記第２絶縁層の上に設けられた第２導電層と、前記第２導電層の上に設けられた第３絶縁層と、を有する積層体と、
前記積層体の一端側に寄せて配置され、前記第１端子と前記第１導電層とを電気的に接続するための第１接続部と、
前記積層体の前記一端に沿って前記第１接続部と並べて配置され、前記第２端子と前記第２導電層とを電気的に接続するための第２接続部と、
を備え、
前記積層体は、前記第１接続部と前記第２接続部との間に延在する延在部を有し、
前記第１絶縁層及び前記第３絶縁層の少なくとも一方は、前記延在部に設けられ、上下方向に突出して前記第１接続部と前記第２接続部との間の沿面絶縁距離を長くする突出部を有し、
前記積層体は、前記半導体装置に取り付けた時に、前記第１端子と重なる第１領域と、前記第２端子と重なる第２領域と、を有し、
前記突出部の前記一端と反対側の端部は、前記第１領域及び前記第２領域よりも前記一端から離間しているラミネートブスバー。
第１端子と第２端子とを有する半導体装置に取り付けられるラミネートブスバーであって、
第１絶縁層と、前記第１絶縁層の上に設けられた第１導電層と、前記第１導電層の上に設けられた第２絶縁層と、前記第２絶縁層の上に設けられた第２導電層と、前記第２導電層の上に設けられた第３絶縁層と、を有する積層体と、
前記積層体の一端側に寄せて配置され、前記第１端子と前記第１導電層とを電気的に接続するための第１接続部と、
前記積層体の前記一端に沿って前記第１接続部と並べて配置され、前記第２端子と前記第２導電層とを電気的に接続するための第２接続部と、
を備え、
前記積層体は、前記第１接続部と前記第２接続部との間に延在する延在部を有し、
前記第１絶縁層及び前記第３絶縁層の少なくとも一方は、前記延在部に設けられ、上下方向に突出して前記第１接続部と前記第２接続部との間の沿面絶縁距離を長くする突出部を有し、
前記第１絶縁層及び前記第３絶縁層の前記少なくとも一方の前記延在部の部分は、前記延在部の両側の部分よりも前記一端側に突出しているラミネートブスバー。
第１端子と第２端子とを有する半導体装置に取り付けられるラミネートブスバーであって、
第１絶縁層と、前記第１絶縁層の上に設けられた第１導電層と、前記第１導電層の上に設けられた第２絶縁層と、前記第２絶縁層の上に設けられた第２導電層と、前記第２導電層の上に設けられた第３絶縁層と、を有する積層体と、
前記積層体の一端側に寄せて配置され、前記第１端子と前記第１導電層とを電気的に接続するための第１接続部と、
前記積層体の前記一端に沿って前記第１接続部と並べて配置され、前記第２端子と前記第２導電層とを電気的に接続するための第２接続部と、
を備え、
前記積層体は、前記第１接続部と前記第２接続部との間に延在する延在部を有し、
前記第１絶縁層及び前記第３絶縁層の少なくとも一方は、前記延在部に設けられ、上下方向に突出して前記第１接続部と前記第２接続部との間の沿面絶縁距離を長くする突出部を有し、
前記延在部は、前記一端から反対側に向かって凹んだ凹部を有するラミネートブスバー。
前記突出部は、前記第１絶縁層及び前記第３絶縁層のそれぞれに設けられ、
前記第１絶縁層の前記突出部及び前記第３絶縁層の前記突出部は、前記凹部の部分において前記凹部よりも前記一端側に突出し、
前記第１絶縁層の前記突出部は、前記一端側において前記第３絶縁層の前記突出部と連続している請求項３記載のラミネートブスバー。
前記第１絶縁層及び前記第３絶縁層の前記少なくとも一方は、前記第１接続部と前記第２接続部との間の中央を挟んで並べて設けられた一対の前記突出部を有する請求項１〜４のいずれか１つに記載のラミネートブスバー。