JP2022163580A - スイッチング素子の製造方法 - Google Patents

スイッチング素子の製造方法 Download PDF

Info

Publication number
JP2022163580A
JP2022163580A JP2021068593A JP2021068593A JP2022163580A JP 2022163580 A JP2022163580 A JP 2022163580A JP 2021068593 A JP2021068593 A JP 2021068593A JP 2021068593 A JP2021068593 A JP 2021068593A JP 2022163580 A JP2022163580 A JP 2022163580A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
trench
insulating film
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021068593A
Other languages
English (en)
Inventor
瑛二 籠島
Eiji Kagoshima
洋平 岩橋
Yohei Iwahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021068593A priority Critical patent/JP2022163580A/ja
Priority to US17/716,213 priority patent/US20220336603A1/en
Priority to CN202210372989.3A priority patent/CN115206803A/zh
Publication of JP2022163580A publication Critical patent/JP2022163580A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ゲート電極を覆う絶縁膜の耐圧を確保しつつ、その膜厚を低減することができる技術を提供する。【解決手段】 スイッチング素子(10)の製造方法は、半導体基板(12)の上面にトレンチ(22)を形成する工程と、トレンチの内面を覆うゲート絶縁膜(24)を形成する工程と、トレンチの内部にゲート電極(26)を形成する工程であって、ゲート電極の上面が半導体基板の上面よりも下側に位置するようにゲート電極を形成する工程と、ゲート電極の上面を酸化させることにより酸化膜(40)を形成する工程と、酸化膜の上面に気相成長によって層間絶縁膜(28)を形成する工程であって、層間絶縁膜の上面が半導体基板の上面よりも下側に位置するように層間絶縁膜を形成する前記工程と、層間絶縁膜の上面よりも上側に位置するトレンチの側面と半導体基板の上面で半導体基板に接する上部電極(70)を形成する工程、を備える。【選択図】図1

Description

本明細書に開示の技術は、スイッチング素子の製造方法に関する。
特許文献1に開示のスイッチング素子は、半導体基板と、半導体基板の上面に設けられたトレンチと、トレンチの内面を覆うゲート絶縁膜と、トレンチ内に配置されたゲート電極と、ゲート電極の上面を覆う層間絶縁膜を有している。このスイッチング素子の製造方法では、トレンチの内面にゲート絶縁膜を形成した後、ゲート電極の上面が半導体基板の上面よりも下側に位置するようにゲート電極を形成する。その後、半導体基板の上面とトレンチの内部にCVD技術を利用して絶縁層を堆積させる。その後、絶縁層をエッチングすることにより、トレンチ内部に埋め込まれた層間絶縁膜を形成する。
特開2005-209807号公報
特許文献1の製造方法では、層間絶縁膜の耐圧を確保するために、厚い層間絶縁膜を形成しなければならない。本明細書では、ゲート電極を覆う絶縁膜の耐圧を確保しつつ、その膜厚を低減することができる技術を提供する。
本明細書が開示するスイッチング素子(10)の製造方法は、半導体基板(12)の上面(12a)にトレンチ(22)を形成する工程と、前記トレンチの内面を覆うゲート絶縁膜(24)を形成する工程と、前記トレンチの内部にゲート電極(26)を形成する工程であって、前記ゲート電極の上面が前記半導体基板の前記上面よりも下側に位置するように前記ゲート電極を形成する前記工程と、前記ゲート電極の上面を酸化させることにより酸化膜(40)を形成する工程と、前記酸化膜の上面に気相成長によって層間絶縁膜(28)を形成する工程であって、前記層間絶縁膜の上面が前記半導体基板の前記上面よりも下側に位置するように前記層間絶縁膜を形成する前記工程と、前記層間絶縁膜の前記上面よりも上側に位置する前記トレンチの側面と前記半導体基板の前記上面で前記半導体基板に接する上部電極(70)を形成する工程、を備える。
なお、酸化膜の上面に気相成長によって層間絶縁膜を形成する工程は、気相成長の時間を調整することによって層間絶縁膜の上面を半導体基板の上面よりも下側に位置させてもよい。また、この工程では、気相成長によって半導体基板の上面よりも上側まで達する層間絶縁膜を形成し、その後、層間絶縁膜をエッチングすることによって層間絶縁膜の上面を半導体基板の上面よりも下側に位置させてもよい。
上記の製造方法では、ゲート電極を酸化させることにより酸化膜を形成する。これにより、ゲート電極の上面が酸化膜によって覆われる。その後、酸化膜の上面に層間絶縁膜を気相成長させることにより、ゲート電極を覆う二層の絶縁膜を形成する。ゲート電極を酸化させることによって形成される酸化膜は、気相成長によって形成される層間絶縁膜と比較して、水素等の不純物の含有量が低く、緻密性が高い。このため、この酸化膜は高い耐圧を有する。酸化膜によって耐圧が確保されるため、続く気相成長によって形成される層間絶縁膜の膜厚を薄くすることができる。このように、上記の製造方法では、ゲート電極を覆う絶縁膜の耐圧を確保しつつ、全体として絶縁膜の膜厚を低減することができる。したがって、層間絶縁膜の上部のトレンチの側面と上部電極との接触面積を広くすることができ、上部電極と半導体基板のコンタクト抵抗を低減することができる。
実施例1のスイッチング素子の斜視図。 図1の平面IIにおける断面図 図1の平面IIIにおける断面図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例1のスイッチング素子の製造工程を説明するための図。 実施例2のスイッチング素子の製造工程を説明するための図。
本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の製造方法では、前記半導体基板が、炭化シリコンによって構成されていてもよい。前記半導体基板が、n型のドリフト領域と、前記ドリフト領域上に配置されたp型のボディ領域と、前記ボディ領域上に配置されたn型のソース領域を有していてもよい。前記トレンチを形成する前記工程では、前記ソース領域と前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成してもよい。前記酸化膜を形成する前記工程では、前記酸化膜と前記ボディ領域との間の前記トレンチの側面に沿う距離Lが、前記ゲート電極を酸化させるときの酸化種の前記ゲート絶縁膜内への拡散距離をAとしたときに、L>2.7×Aの関係を満たすように、前記ゲート電極の前記上面を酸化させてもよい。
上記の製造方法では、ゲート電極を酸化させる際の酸化種(例えば、酸素)が、ボディ領域に到達し難い。すなわち、ゲート電極を酸化させるときに、ゲート絶縁膜に接する範囲のボディ領域(すなわち、チャネルが形成される領域)が酸化され難く、ボディ領域とゲート絶縁膜の界面に欠陥が生じ難い。このため、この製造方法によれば、安定したゲート閾値を有するスイッチング素子を製造することができる。
前記トレンチを形成する前記工程は、前記トレンチの側面と前記半導体基板の前記上面との境界部を曲面化する工程をさらに有してもよい。
上記の製造方法では、トレンチの側面から半導体基板の上面に跨って金属層等を成膜する際に、当該金属層の成膜性が向上し、製造されるスイッチング素子の信頼性が向上する。
(実施例1)
図1~図3は、実施例1のスイッチング素子10を示している。スイッチング素子10は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。スイッチング素子10は、半導体基板12を有している。半導体基板12は、炭化シリコン(SiC)によって構成されている。ただし、半導体基板12を構成する材料は特に限定されず、例えば、シリコン(Si)や窒化ガリウム(GaN)等の他の半導体材料であってもよい。以下では、半導体基板12の上面12aと平行な一方向をx方向といい、上面12aに平行でx方向に直交する方向をy方向といい、半導体基板12の厚み方向をz方向という。図2は図1のII-II線における断面図であり、図3は図1のIII-III線における断面図である。図2及び図3に示すように、半導体基板12の上面12a上には、ソース電極70が設けられている。図1では、ソース電極70の図示を省略している。
半導体基板12の上面12aには、複数のトレンチ22が設けられている。図1に示すように、複数のトレンチ22は、上面12aにおいて、互いに平行に伸びている。各トレンチ22は、y方向に直線状に長く伸びている。各トレンチ22は、x方向に間隔を空けて配列されている。各トレンチ22の内部には、ゲート絶縁膜24、ゲート電極26、酸化膜40、及び、層間絶縁膜28が配置されている。
ゲート絶縁膜24は、トレンチ22の内面を覆っている。ゲート絶縁膜24の上端は、半導体基板12の上面12aよりも下側に位置している。すなわち、ゲート絶縁膜24の上端は、トレンチ22の内部に位置している。ゲート絶縁膜24は、酸化シリコンによって構成されている。
ゲート電極26は、トレンチ22内に配置されている。ゲート電極26は、ゲート絶縁膜24によって半導体基板12から絶縁されている。ゲート電極26は、ポリシリコンによって構成されている。
酸化膜40は、ゲート電極26の上面を覆っている。酸化膜40は、酸化シリコンによって構成されている。詳細は後述するが、酸化膜40は、ゲート電極26を熱酸化させることによって形成される。酸化膜40は、水素含有量が比較的低い。
層間絶縁膜28は、酸化膜40の上面を覆っている。層間絶縁膜28は、酸化シリコンによって構成されている。詳細は後述するが、層間絶縁膜28は、酸化膜40の上面に、例えばシラン化合物を気相成長させることによって形成される。層間絶縁膜28は、酸化膜40よりも水素含有量が高い。
半導体基板12の下面12bには、ドレイン電極80が配置されている。ドレイン電極80は、半導体基板12の下面12bの略全域に接している。
図2及び図3に示すように、半導体基板12の上面12aには、ソース電極70が配置されている。ソース電極70は、上面12a上からトレンチ22内に跨って配置されている。ソース電極70は、半導体基板12の上面12a、層間絶縁膜28よりも上側のトレンチ22の側面、及び層間絶縁膜28の上面を覆っている。ソース電極70は、層間絶縁膜28及び酸化膜40によってゲート電極26から絶縁されている。ソース電極70は、ニッケルシリサイド層72、バリアメタル層74、及び、アルミニウム層76を有している。ソース電極70は、「上部電極」の一例である。
ニッケルシリサイド層72は、半導体基板12の上面12a上からトレンチ22内まで伸びている。ニッケルシリサイド層72は、ゲート絶縁膜24に対して上側で隣接する位置まで伸びており、トレンチ22の側面を覆っている。ニッケルシリサイド層72は、ニッケルとシリコンの化合物によって構成されている。
バリアメタル層74は、ニッケルシリサイド層72上からトレンチ22内まで伸びている。バリアメタル層74は、ニッケルシリサイド層72の表面、及び、層間絶縁膜28の上面を覆っている。バリアメタル層74は、例えば、チタンを含有する金属(例えば、チタン単体やチタンとアルミニウムの合金等)によって構成されている。
アルミニウム層76は、半導体基板12の上面12aの上部からトレンチ22内まで伸びている。アルミニウム層76は、バリアメタル層74の表面を覆っている。
図1~図3に示すように、半導体基板12の内部には、複数のソース領域30、ボディ領域32、ドリフト領域34、及び、ドレイン領域35が設けられている。
各ソース領域30は、n型領域である。図1及び図2に示すように、隣接する2つのトレンチ22に挟まれた範囲(以下、トレンチ間領域という。)のそれぞれに、複数のソース領域30が配置されている。図1に示すように、各トレンチ間領域において、複数のソース領域30が、y方向に間隔を空けて配置されている。図2に示すように、各ソース領域30は、半導体基板12の上面12aに露出する範囲に配置されており、ソース電極70にオーミック接触している。より詳細には、各ソース領域30は、ニッケルシリサイド層72に対してオーミック接触している。各ソース領域30は、ニッケルシリサイド層72の下側でゲート絶縁膜24に接している。
ボディ領域32は、p型領域である。図1及び図3に示すように、ボディ領域32は、複数のコンタクト領域32aと、メインボディ領域32bを有している。
各コンタクト領域32aは、p型不純物濃度が高いp型領域である。図1及び図3に示すように、各コンタクト領域32aは、トレンチ間領域に配置されている。各コンタクト領域32aは、半導体基板12の上面12aに露出する範囲に配置されている。図1に示すように、各トレンチ間領域において、複数のコンタクト領域32aが、y方向に間隔を空けて配置されている。ソース領域30とコンタクト領域32aが、y方向に交互に配置されている。図3に示すように、各コンタクト領域32aは、ソース電極70にオーミック接触している。より詳細には、各コンタクト領域32aは、ニッケルシリサイド層72に対してオーミック接触している。各コンタクト領域32aは、ニッケルシリサイド層72の下側でゲート絶縁膜24に接している。
メインボディ領域32bは、各コンタクト領域32aよりもp型不純物濃度が低いp型領域である。図1~図3に示すように、メインボディ領域32bは、各ソース領域30及び各コンタクト領域32aの下側に配置されている。メインボディ領域32bは、各ソース領域30及び各コンタクト領域32aに対して下側から接している。メインボディ領域32bは、各ソース領域30及び各コンタクト領域32aの下側の全域に分布している。図2及び図3に示すように、メインボディ領域32bは、各ソース領域30及び各コンタクト領域32aの下側で、ゲート絶縁膜24に接している。メインボディ領域32bの下端は、ゲート電極26の下端よりも上側に配置されている。
ドリフト領域34は、n型領域である。図1~図3に示すように、ドリフト領域34は、メインボディ領域32bの下側に配置されている。ドリフト領域34は、メインボディ領域32bに対して下側から接している。ドリフト領域34は、メインボディ領域32bによって各ソース領域30から分離されている。ドリフト領域34は、各トレンチ間領域から各トレンチ22よりも下側の領域まで分布している。ドリフト領域34は、メインボディ領域32bの下側でゲート絶縁膜24に接している。また、ドリフト領域34は、トレンチ22の底面のゲート絶縁膜24に接している。
ドレイン領域35は、ドリフト領域34よりもn型不純物濃度が高いn型領域である。図1~図3に示すように、ドレイン領域35は、ドリフト領域34の下側に配置されている。ドレイン領域35は、ドリフト領域34に対して下側から接している。ドレイン領域35は、半導体基板12の下面12bに露出している。ドレイン領域35は、ドレイン電極80にオーミック接触している。
次に、スイッチング素子10の動作について説明する。スイッチング素子10の使用時には、スイッチング素子10と負荷(例えば、モータ)と電源が直列に接続される。スイッチング素子10と負荷の直列回路に対して、電源電圧が印加される。ドレイン電極80側がソース電極70側よりも高電位となる向きで、電源電圧が印加される。ゲート電極26にオン電位(ゲート閾値よりも高い電位)を印加すると、ゲート絶縁膜24に接する範囲のボディ領域32(メインボディ領域32b)にチャネルが形成される。すると、ソース電極70から、ソース領域30、チャネル、ドリフト領域34、及びドレイン領域35を介してドレイン電極80に電子が流れ、スイッチング素子10がオンする。ゲート電極26の電位をオフ電位(ゲート閾値よりも低い電位)まで低下させると、チャネルが消失し、電子の流れが停止して、スイッチング素子10がオフする。
このスイッチング素子10では、ソース領域30が、半導体基板12の上面12aだけでなく、トレンチ22の側面においてもソース電極70にオーミック接触しているので、ソース領域30とソース電極70の接触面積を広く確保することができる。このため、ソース領域30とソース電極70のコンタクト抵抗が小さく、スイッチング素子10のオン抵抗が小さい。
次に、図4~図13を参照して、スイッチング素子10の製造方法について説明する。なお、図4~図13は、図2に対応する断面を示している。スイッチング素子10は、ドレイン領域35によって構成された半導体基板12(加工前の半導体基板12)から製造される。まず、図4に示すように、ドレイン領域35上にドリフト領域34をエピタキシャル成長させる。次に、半導体基板12内に、メインボディ領域32bとソース領域30を形成する。また、図示していないが、図3に対応する位置に、コンタクト領域32aを形成する。コンタクト領域32a、メインボディ領域32b、及び、ソース領域30は、例えば、エピタキシャル成長やイオン注入等によって形成することができる。
次に、図5に示すように、半導体基板12の上面12aを選択的にエッチングすることによって、複数のトレンチ22を形成する。ここでは、トレンチ22が、ソース領域30、コンタクト領域32a、及び、メインボディ領域32bを貫通して、ドリフト領域34に達するように、各トレンチ22を形成する。
次に、図6に示すように、半導体基板12の上面12aとトレンチ22の内面を覆うように、酸化シリコンによって構成された絶縁層90をCVD(Chemical Vapor Deposition)技術を利用して堆積させる。トレンチ22の内面を覆う絶縁層90が、ゲート絶縁膜24である。その後、絶縁層90の表面に、ポリシリコンを堆積させることにより、ゲート電極26を形成する。
次に、ゲート電極26をエッチングする。これにより、図7に示すように、半導体基板12の上面12aの上部のゲート電極26を除去する。また、トレンチ22内にゲート電極26を残存させる。ここでは、残存するゲート電極26の上面が、半導体基板12の上面12aよりも下側に位置するように、ゲート電極26をエッチングする。また、残存するゲート電極26の上面が、ソース領域30の下端よりも上側に位置するように、ゲート電極26をエッチングする。また、この工程では、後に説明するゲート電極26の上面を酸化させる工程(図8)において、酸化種(例えば、酸素)のゲート絶縁膜24内への拡散距離をAとしたときに、メインボディ領域32bと図8に示す工程で形成される酸化膜40との間のトレンチ22に沿う距離L(図8参照)が、L>2.7×Aの関係を満たすように、ゲート電極26をエッチングする。
次に、半導体基板12を加熱する。ここでは、例えば、酸素雰囲気下で800~900℃の温度で半導体基板12を熱処理する。これにより、ゲート電極26の上面が酸化し、図8に示すように、ゲート電極26の上面に酸化膜40を形成する。ゲート電極26は、熱処理によって、その上面から内部(下側)に向かって酸化が進行する。本実施例では、ゲート絶縁膜24が酸化シリコンにより構成されており、Aが約100nmである。このため、ここでの距離Lが約270nmよりも長くなるように、エッチング量(すなわち、エッチング後のメインボディ領域32bとゲート電極26との間の距離)を適切に設計する。本実施例では、酸素雰囲気下での熱処理を例に挙げたが、酸素プラズマ中に晒すことや、HPM洗浄などによってゲート電極表面に酸化膜40を形成してもよい。
次に、図9に示すように、絶縁層90の表面と酸化膜40の上面に、酸化シリコンによって構成された絶縁層92をCVD技術を利用して堆積させる。すなわち、トレンチ22の内部と半導体基板12の上面12aの上部に、絶縁層92を堆積させる。この工程では、絶縁層90と絶縁層92が一体化する。
次に、絶縁層90、92をエッチングする。これにより、図10に示すように、半導体基板12の上面12aの上部の絶縁層90、92を除去する。また、トレンチ22内に絶縁層92を残存させる。すなわち、絶縁層92が酸化膜40の上面を覆うように、絶縁層92を残存させる。トレンチ22内に残存する絶縁層92が層間絶縁膜28である。ここでは、層間絶縁膜28の上面が、半導体基板12の上面12aよりも下側に位置するように、絶縁層92をエッチングする。
次に、図11に示すように、半導体基板12の表面と層間絶縁膜28の上面に、ニッケル層42をスパッタリング等により堆積させる。ニッケル層42は、半導体基板12の上面12aとトレンチ22の内面(より詳細には、層間絶縁膜28の上面よりも上側のトレンチ22の内面)を覆うように形成する。
次に、半導体基板12を加熱する。ここでは、例えば、窒素雰囲気下で700℃の温度で半導体基板12を熱処理する。すると、ニッケル層42中のニッケルと、半導体基板12中のシリコンが反応する。その結果、図12に示すように、ニッケル層42と半導体基板12とが接触している範囲では、ニッケルシリサイド層72が形成される。ニッケル層42が半導体基板12と接触していない範囲(すなわち、層間絶縁膜28と接触している範囲)では、ニッケル層42はシリサイド化せず、そのまま残存する。
その後、シリサイド化しなかったニッケル層42をエッチングにより除去し、図13に示すように、層間絶縁膜28の上面とニッケルシリサイド層72の表面を覆うように、バリアメタル層74を堆積させる。
その後、バリアメタル層74の表面にアルミニウム層76を堆積させ、半導体基板12の下面12bにドレイン電極80を形成することで、図1~図3に示すスイッチング素子10が完成する。
以上に説明したように、この製造方法によれば、層間絶縁膜28よりも上側のトレンチ22の側面と、半導体基板12の上面12aにニッケルシリサイド層72が設けられたスイッチング素子10を製造することができる。したがって、ソース電極70をソース領域30及びコンタクト領域32aに低いコンタクト抵抗で接触させることができる。
また、この製造方法によれば、ゲート電極26の上面が、酸化膜40と層間絶縁膜28によって覆われる。すなわち、ゲート電極26とソース電極70との間が、二層の絶縁膜によって絶縁される。酸化膜40は、ゲート電極26を熱酸化させることにより形成されるため、気相成長によって形成される層間絶縁膜28よりも水素等の不純物の含有量が低く、緻密性が高い。このため、酸化膜40によって、ゲート-ソース間の耐圧を確保することができる。その結果、層間絶縁膜28の膜厚を薄くすることができる。このように、上述した製造方法では、ゲート電極26とソース電極70との間を絶縁する絶縁膜の耐圧を確保しつつ、全体として絶縁膜の膜厚(すなわち、酸化膜40の膜厚と層間絶縁膜28の膜厚の和)を低減することができる。したがって、層間絶縁膜28よりも上側のトレンチ22の側面とソース電極70との接触面積を広くすることができ、ソース電極70と半導体基板12のコンタクト抵抗を低減することができる。また、全体としての絶縁膜の膜厚が低減されるため、絶縁膜をトレンチ22内に埋め込む構成における設計の自由度が向上する。
また、上述したように、この製造方法では、メインボディ領域32bと酸化膜40との間のトレンチ22に沿う距離Lが、L>2.7×Aの関係を満たすようにゲート電極26を形成する。このため、後の熱処理における酸化種(例えば、酸素)が、ボディ領域32(すなわち、メインボディ領域32b)に到達し難い。すなわち、ゲート電極26を酸化させるときに、ゲート絶縁膜24に接する範囲のメインボディ領域32b(すなわち、チャネルが形成される領域)が酸化され難く、メインボディ領域32bとゲート絶縁膜24の界面に欠陥が生じ難い。このため、この製造方法によれば、安定したゲート閾値を有するスイッチング素子10を製造することができる。
(実施例2)
実施例2の製造方法では、実施例1において説明したトレンチ22を形成する工程(図5)の後に、トレンチ22の側面と半導体基板12の上面12aとの境界部22aを曲面化する工程を実施する。例えば、トレンチ22を形成した後、反応性イオンエッチング(RIE:Reactive ion etching)により境界部22aを曲面化することで、図13に示すように、半導体基板12の上面12aとトレンチ22の側面とを接続する曲面部22bを形成してもよい。また例えば、アルゴン雰囲気下で約1200℃の温度で半導体基板12を熱処理することによって、曲面部22bを形成してもよい。このように、曲面部22bを形成することにより、半導体基板12の上面12aからトレンチ22の内面に跨って金属層(例えば、ニッケル層42やバリアメタル層74等)を成膜する際に、金属層の成膜性が向上し、製造されるスイッチング素子10の信頼性が向上する。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10:スイッチング素子、12:半導体基板、12a:上面、12b:下面、22:トレンチ、22a:境界部、22b:曲面部、24:ゲート絶縁膜、26:ゲート電極、28:層間絶縁膜、30:ソース領域、32:ボディ領域、34:ドリフト領域、35:ドレイン領域、40:酸化膜、42:ニッケル層、70:ソース電極、72:ニッケルシリサイド層、74:バリアメタル層、76:アルミニウム層、80:ドレイン電極

Claims (3)

  1. スイッチング素子(10)の製造方法であって、
    半導体基板(12)の上面(12a)にトレンチ(22)を形成する工程と、
    前記トレンチの内面を覆うゲート絶縁膜(24)を形成する工程と、
    前記トレンチの内部にゲート電極(26)を形成する工程であって、前記ゲート電極の上面が前記半導体基板の前記上面よりも下側に位置するように前記ゲート電極を形成する前記工程と、
    前記ゲート電極の上面を酸化させることにより酸化膜(40)を形成する工程と、
    前記酸化膜の上面に気相成長によって層間絶縁膜(28)を形成する工程であって、前記層間絶縁膜の上面が前記半導体基板の前記上面よりも下側に位置するように前記層間絶縁膜を形成する前記工程と、
    前記層間絶縁膜の前記上面よりも上側に位置する前記トレンチの側面と前記半導体基板の前記上面で前記半導体基板に接する上部電極(70)を形成する工程、
    を備える、製造方法。
  2. 前記半導体基板が、炭化シリコンによって構成されており、
    前記半導体基板が、n型のドリフト領域(34)と、前記ドリフト領域上に配置されたp型のボディ領域(32)と、前記ボディ領域上に配置されたn型のソース領域(30)を有し、
    前記トレンチを形成する前記工程では、前記ソース領域と前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成し、
    前記酸化膜を形成する前記工程では、前記酸化膜と前記ボディ領域との間の前記トレンチの側面に沿う距離Lが、前記ゲート電極を酸化させるときの酸化種の前記ゲート絶縁膜内への拡散距離をAとしたときに、L>2.7×Aの関係を満たすように、前記ゲート電極の前記上面を酸化させる、請求項1の製造方法。
  3. 前記トレンチを形成する前記工程は、前記トレンチの側面と前記半導体基板の前記上面との境界部を曲面化する工程をさらに有する、請求項1又は2に記載の製造方法。
JP2021068593A 2021-04-14 2021-04-14 スイッチング素子の製造方法 Pending JP2022163580A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021068593A JP2022163580A (ja) 2021-04-14 2021-04-14 スイッチング素子の製造方法
US17/716,213 US20220336603A1 (en) 2021-04-14 2022-04-08 Method for manufacturing switching device
CN202210372989.3A CN115206803A (zh) 2021-04-14 2022-04-11 用于制造开关器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021068593A JP2022163580A (ja) 2021-04-14 2021-04-14 スイッチング素子の製造方法

Publications (1)

Publication Number Publication Date
JP2022163580A true JP2022163580A (ja) 2022-10-26

Family

ID=83574339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021068593A Pending JP2022163580A (ja) 2021-04-14 2021-04-14 スイッチング素子の製造方法

Country Status (3)

Country Link
US (1) US20220336603A1 (ja)
JP (1) JP2022163580A (ja)
CN (1) CN115206803A (ja)

Also Published As

Publication number Publication date
CN115206803A (zh) 2022-10-18
US20220336603A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
JP6193434B2 (ja) 半導体装置
KR101051850B1 (ko) 탄화규소 반도체장치 및 그 제조방법
JP5834179B2 (ja) 炭化珪素半導体装置の製造方法
JP5728954B2 (ja) 炭化珪素半導体装置の製造方法
US20140209999A1 (en) Semiconductor device
JP3573149B2 (ja) 炭化珪素半導体装置
US8076736B2 (en) Semiconductor device and method for manufacturing the same
JP2018110164A (ja) 半導体装置
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7472943B2 (ja) 炭化シリコン半導体装置及びその製造方法
JP2019186458A (ja) スイッチング素子とその製造方法
JP6242640B2 (ja) 半導体装置およびその製造方法
CN113013229A (zh) 一种碳化硅umosfet功率器件及其制备方法
WO2012105170A1 (ja) 半導体装置およびその製造方法
US8766277B2 (en) Semiconductor device and manufacturing method of the same
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP5059989B1 (ja) 半導体装置とその製造方法
JP2005347680A (ja) 半導体装置および半導体装置の製造方法
JP5033316B2 (ja) 半導体装置の製造方法
JP2022163580A (ja) スイッチング素子の製造方法
JP2022007318A (ja) 半導体装置およびその製造方法
WO2011027525A1 (ja) 半導体素子およびその製造方法
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023110900A (ja) ナノラミネート絶縁ゲート構造を有するワイドバンドギャップトランジスタ及びワイドバンドギャップトランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240401