JP2022144064A - 磁気メモリ - Google Patents

Abstract

【課題】磁壁の停止位置を精度良く制御することを可能にする。【解決手段】本実施形態による磁気メモリは、第１配線および第２配線と、絶縁体部と、前記第１配線に電気的に接続された第１部分と、前記第２配線に電気的に接続された第２部分と、前記第１部分と前記第２部分との間に配置された第３部分と、を含み、前記第１部分から前記第２部分に向かう第１方向に沿って延びかつ前記絶縁体部を取り囲む磁性部材であって、前記第１方向に沿い前記磁性部材の一部および前記絶縁体部の一部を含む断面において、前記第１部分の断面における曲率が前記第３部分の断面における曲率よりも小さく、前記第１部分の前記第１方向の長さが前記第３部分の前記第１方向の長さの半分の値よりも長い前記磁性部材と、前記第１配線および前記第２配線に電気的に接続された制御回路と、を備えている。【選択図】図１

Description

本発明の実施形態は、磁気メモリに関する。

磁性部材に電流を流すことにより磁性部材の磁壁を移動（シフト）させる磁気メモリが知られている。この磁気メモリは、磁壁位置の制御のために筒形状の磁性部材に縊れ部が設けられる。この磁気メモリにおいて、磁壁の停止位置を精度良く制御することが望まれる。

特開２０１９－００３９８９号公報 特開２０１９－１６０３７２号公報

本実施形態は、磁壁の停止位置を精度良く制御することのできる磁気メモリを提供する。

本実施形態による磁気メモリは、第１配線および第２配線と、絶縁体部と、前記第１配線に電気的に接続された第１部分と、前記第２配線に電気的に接続された第２部分と、前記第１部分と前記第２部分との間に配置された第３部分と、を含み、前記第１部分から前記第２部分に向かう第１方向に沿って延びかつ前記絶縁体部を取り囲む磁性部材であって、前記第１方向に沿い前記磁性部材の一部および前記絶縁体部の一部を含む断面において、前記第１部分の断面における曲率が前記第３部分の断面における曲率よりも小さく、前記第１部分の前記第１方向の長さが前記第３部分の前記第１方向の長さの半分の値よりも長い前記磁性部材と、前記第１配線および前記第２配線に電気的に接続された制御回路と、を備えている。

第１実施形態による磁気メモリの構成を示す断面図。 第１実施形態における磁性部材の形状を説明する断面図。 第１実施形態における磁性部材の形状を説明する断面図。 図４Ａ乃至４Ｄは、第１実施形態の磁気メモリのシフト動作を説明する図。 第１実施形態の第１変形例による磁気メモリの構成を示す断面図。 第１実施形態の第２変形例による磁気メモリの構成を示す断面図。 第２実施形態による磁気メモリの構成を示す断面図。 図８Ａ乃至８Ｄは第２実施形態の磁気メモリのシフト動作を説明する図。 第２実施形態の磁気メモリのシフト動作に用いられる電流波形図。 第３実施形態による磁気メモリの構成を示す斜視図。

以下、図面を参照して、本発明の実施形態について説明する。図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
第１実施形態による磁気メモリを図１に示す。この第１実施形態の磁気メモリは、メモリセル１０を備えている。このメモリセル１０は、磁性部材（磁気メモリライン）１２と、絶縁体部３５と、非磁性導電層１３と、磁気抵抗素子１４と、非磁性導電層１６と，スイッチング部１８と、ヨーク４０と、ビット線ＢＬと、ソース線ＳＬと、フィールドラインＦＬ_１，ＦＬ_２と、制御回路１００と、を備えている。

磁性部材１２は、第１端部１２ａおよび第２端部１２ｂを有し、第１端部１２ａから第２端部１２ｂに沿った第１方向（ｚ方向）に沿って延びた垂直磁性部材から構成され、筒状形状を有している。例えば、磁性部材１２は、ｚ方向に垂直な平面で切断した場合の断面における外側の形状が円、楕円、または多角形のいずれかとなるようにすることができる。なお、磁性部材１２は、垂直磁性部材から構成されているので、磁化容易軸はｚ方向に垂直な方向である。したがって、磁性部材１２は磁化方向が径方向になり、外向きの磁化方向または内向きの磁化方向を有する。磁性部材１２の中には絶縁体部３５が配置されている。すなわち、磁性部材１２は絶縁体部３５の外周を取り囲むように設けられている。

また、磁性部材１２は、ｚ方向に沿って配列された複数の領域１２ｃを備え、これらの領域１２ｃの間には、磁性部材１２の外表面に配列された縊れ部１２ｄが位置する。また、これらの領域１２ｃは、少なくとも１つの磁区を有する。磁性部材１２は、第１端部１２ａと第２端部１２ｂとの間に駆動電流（シフト電流）が供給されると、磁性部材１２の磁壁がｚ方向に沿って移動する。磁性部材１２は、第１端部１２ａが磁気抵抗素子１４に電気的に接続され、第２端部１２ｂがビット線ＢＬに電気的に接続される。ここで、本明細書では、「ＡがＢに電気的に接続される」とは、ＡとＢが直接に接続されてもよいし、導電体、抵抗変化部（磁気抵抗素子等を含む。）、スイッチング部（例えば、セレクタ、トランジスタ等。）等を介して間接的に接続されてもよいことを意味する。なお、図１では、第１端部１２ａと磁気抵抗素子１４との間に非磁性導電層１３が設けられている。

次に、磁性部材の最大長さおよび最小長さについて説明する。ｚ方向と垂直な磁性部材の所定の断面において、磁性部材の外周部分における２つの位置の間の距離を考える。この距離は、例えば、磁性部材の断面形状が円の場合には円の直径に相当し、楕円の場合には楕円の長径に相当し、多角形の場合には一つの対角線の長さに相当する。この距離が最大となる上記２つの位置を含みｚ方向に平行な断面に基づいて、ｚ方向に直交する方向における磁性部材の最大長さおよび最小長さが決定される。図２は、磁性部材１２の、上記のようにして決定したｚ方向に平行な断面を示す。この断面においては、領域１２ｃ１、縊れ部１２ｄ１、領域１２ｃ２、縊れ部１２ｄ２がｚ方向に沿って配置されている。領域１２ｃ１のｚ方向に平行な断面におけるｘ方向における領域１２ｃ１の端部１２ｃ１ａと端部１２ｃ１ｂとの間の長さが領域１２ｃ１における最大長さｄ１となり、縊れ部１２ｄ１のｚ方向に平行な断面におけるｘ方向における縊れ部１２ｄ１の端部１２ｄ１ａと端部１２ｄ１ｂとの間の長さが領域１２ｃ１または領域１２ｃ２の最小長さｄ２となり、領域１２ｃ２のｚ方向に平行な断面におけるｘ方向における領域１２ｃ２の端部１２ｃ２ａと端部１２ｃ２ｂとの間の長さが領域１２ｃ１における最大長さｄ３となり、縊れ部１２ｄ２のｚ方向に平行な断面におけるｘ方向における縊れ部１２ｄ２の端部１２ｄ２ａと端部１２ｄ２ｂとの間の長さが領域１２ｃ２の最小長さｄ４となり、以下の条件
ｄ１＞ｄ２，ｄ４、
ｄ３＞ｄ２，ｄ４、
を満たしている。

本願発明者達の知見によれば、第１端部１２ａおよび第２端部１２ｂにおいて磁気特性の劣化等により磁性部材１２の磁壁を移動させる駆動電流の閾値が高くなる。また、第１端部１２ａのｚ方向の長さが小さい場合は磁区領域を十分に確保することができず読み出し効率が低下する。

図３は、磁性部材１２の中心軸２０を含みｚ方向に平行な平面で磁性部材１２を切断した断面図である。この断面は上記のようにして決定したｚ方向に平行な断面に相当する。本実施形態では、磁性部材１２の第１端部１２ａの曲率を領域１２ｃの曲率よりも小さくするとともに第１端部１２ａのｚ方向の長さを大きくする。このため、第１端部１２ａのｚ方向の長さ、すなわち第１端部１２ａに最近接する縊れ部１２ｄから非磁性導電層１３までの長さをｌ_ｅｄｇｅとし、第１端部１２ａの膨らみの大きさ、すなわち第１端部１２ａの直径から第１端部１２ａに最近接する縊れ部１２ｄの直径を減算した値の半分をｄ_ｅｄｇｅとし、領域１２ｃのｚ方向の長さの半分をｌ_ｉｎとし、領域１２ｃの膨らみの大きさ、すなわち領域１２ｃの直径からこの領域１２ｃに最近接する縊れ部１２ｄの直径を減算した値の半分をｄ_ｉｎとしたとき、以下の条件を満たす。
ｌ_ｅｄｇｅ ＞ｌ_ｉｎ
ｄ_ｅｄｇｅ /ｌ_ｅｄｇｅ ＜ｄ_ｉｎ / l_ｉｎ

第１端部１２ａの外形を円弧に例えると、ｄ_ｅｄｇｅは弦の円弧までの長さに対応し、ｌ_ｅｄｇｅは、弦の長さに対応する。したがって、比ｄ_ｅｄｇｅ /ｌ_ｅｄｇｅは第１端部１２ａの曲率に対応する。最初の不等式は、第１端部１２ａの長さが領域１２ｃの長さの半分よりも長いことを示す。２番目の不等式は、第１端部１２ａの断面における第１端部１２ａの曲率が領域１２ｃの断面における領域１２ｃの曲率よりも小さいことを示す。また、ｄ_ｅｄｇｅは第１端部１２ａの最大直径と最小直径の差の半分の値を意味し、ｄ_ｉｎは領域１２ｃの最大直径と最小直径の差の半分の値を意味する。ここで、第１端部１２ａの最大直径および最小直径はそれぞれｚ方向に直交する方向における第１端部１２ａの最大長さおよび最小長さに相当し、領域１２ｃの最大直径および最小直径はそれぞれｚ方向に直交する方向における領域１２ｃの最大長さおよび最小長さに相当する。なお、磁性部材１２の中心軸はｚ方向に沿って延びかつ磁性部材１２の筒内に配置された図１に示す絶縁体部３５を貫通する。

なお、磁性体部１２の材料としては、コバルト、ニッケル以外にも、鉄、コバルト、白金、パラジウム、マグネシウム、および希土類元素から選択された元素を含む合金を用いることができる。

磁気抵抗素子１４は、磁性部材１２に書き込まれた情報を読み出すものであって、例えばＭＴＪ（Magnetic Tunnel Junction）素子が用いられる。以下、磁気抵抗素子１４がＭＴＪ素子であるとして説明する。ＭＴＪ素子１４は、磁化方向が可変のフリー層（磁化自由層）１４ａと、磁化方向が固定された固定層（磁化固定層）１４ｃと、フリー層１４ａと固定層１４ｃとの間に配置された非磁性絶縁層（トンネルバリア層）１４ｂと、を備えている。ＭＴＪ素子１４においては、フリー層１４ａは、非磁性導電層１３を介して磁性部材１２の第１端部１２ａに電気的に接続され、固定層１４ｃはソース線ＳＬに電気的に接続される。ソース線ＳＬはビット線であっても良い。ここで、「磁化方向が可変である」とは、後述する読み出し動作において、磁性部材１２からの漏れ磁場によって磁化方向が変化可能であることを意味し、「磁化方向が固定である」とは、磁性部材１２からの漏れ磁場によって磁化方向が変化しないことを意味する。

スイッチング部１８は、非磁性導電層１６とソース線ＳＬとの間に配置され、ソース線ＳＬに電気的に接続される。ソース線ＳＬは、図１においては、紙面に交差する方向に沿って延びている。ソース線ＳＬは、制御回路１００に接続され、制御される。

スイッチング部１８は例えば２端子スイッチ素子であってもよい。２端子間に印加する電圧が閾値以下の場合、スイッチング部１８は“高抵抗”状態、例えば電気的に非導通である。２端子間に印加する電圧が閾値を超える場合、スイッチング部１８は、“低抵抗”状態、例えば電気的に導通状態に変わる。スイッチング部１８は、オン状態において、保持電流値以上の電流が流れ続ける場合にオン状態を維持する。スイッチ素子は、電圧がどちらの極性でも、この機能を有していてもよい。スイッチング部には、例えば、Ｔｅ、ＳｅおよびＳからなる群より選択された少なくとも１種以上のカルコゲン元素を含む。または、上記カルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチ素子は他にも、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ａｓ、Ｐ、Ｓｂからなる群より選択された少なくとも１種以上の元素を含んでもよい。

また、ビット線ＢＬはｘ方向に沿って延び、磁性部材１２の第２端部１２ｂに電気的に接続される。本実施形態においては、ビット線ＢＬは、ヨーク４０の後述する第４部分４０ｄ_１、４０ｄ_２の直上に第４部分４０ｄ_１、４０ｄ_２と接するように配置されている。なお、ビット線ＢＬは、ヨーク４０の第４部分４０ｄ_１、４０ｄ_２の上方に設けられ第４部分４０ｄ_１、４０ｄ_２と接しなくてもよい。この場合も磁性部材１２の第２端部１２ｂに電気的に接続される。

ビット線ＢＬの下方、すなわち第４部分４０ｄ_１、４０ｄ_２の下方にフィールドラインＦＬ_１，ＦＬ_２が設けられている。これらのフィールドラインＦＬ_１，ＦＬ_２は、ｙ方向に沿って延びている。なお、フィールドラインＦＬ_１，ＦＬ_２は共有化されて１本のフィールドラインであってもよい。

ヨーク４０は、磁性体（例えば軟磁性体）で構成され、フィールドラインＦＬ_１、ＦＬ_２のそれぞれの一部分を囲むように設けられる。また、ヨーク４０は、第１部分４０ａ_１，４０ａ_２と、第２部分４０ｂと、第３部分４０ｃ_１，４０ｃ_２と、第４部分４０ｄ_１，４０ｄ_２と、第５部分４０ｅと、を備えている。第１部分４０ａ_１および第１部分４０ａ_２は、磁性部材１２を挟んで第２端部１２ｂの近傍に配置され、それぞれｘ方向に延び、更にビット線ＢＬの下面側に配置されている。すなわち、第１部分４０ａ_１および第１部分４０ａ_２は、それぞれの一端が磁性部材１２の第２端部１２ｂを挟んで対向するように配置される。

第２部分４０ｂは、第２端部１２ｂ近傍の磁性部材１２の筒上に設けられるとともに第５部分４０ｅに接続する。第５部分４０ｅは、第１部分４０ａ１と第１部分４０ａ２との間でかつ磁性部材１２の第２端部１２ｂの筒内に配置される。

第３部分４０ｃ_１はｚ方向に沿って延び一端が第１部分４０ａ_１の他端に接続する。第３部分４０ｃ_２はｚ方向に沿って延び一端が第１部分４０ａ_２の他端に接続する。第４部分４０ｄ_１はｘ方向に沿って延び一端が第３部分４０ｃ_１の他端に接続する。第４部分４０ｄ_２はｘ方向に沿って延び一端が第３部分４０ｃ_２の他端に接続する。第２部分４０ｂは、ｚ方向に沿って延び第４部分４０ｄ_１，４０ｄ_２のそれぞれの他端に接続する。

第１部分４０ａ_１、第３部分４０ｃ_１、第４部分４０ｄ_１、第２部分４０ｂ、および第５部分４０ｅの一部分は、フィールドラインＦＬ_１の一部分を取り囲み、第１部分４０ａ_２、第３部分４０ｃ_２、第４部分４０ｄ_２、第２部分４０ｂ、および第５部分４０ｅの一部分はフィールドラインＦＬ_２の一部分を取り囲む。すなわち、第１部分４０ａ_１、第３部分４０ｃ_１、第４部分４０ｄ_１、第２部分４０ｂ、および第５部分４０ｅの一部分は、第１磁気回路を構成し、図１に示す制御回路１００からフィールドラインＦＬ_１に供給される書き込み電流による誘導磁場を強めて磁性部材１２の第２端部１２ｂに伝える。また、第１部分４０ａ_２、第３部分４０ｃ_２、第４部分４０ｄ_２、第２部分４０ｂ、第５部分４０ｅの一部分は、第２磁気回路を構成し、上記制御回路１００からフィールドラインＦＬ_２に供給される書き込み電流による誘導磁場を強めて磁性部材１２の第２端部１２ｂに伝える。

（書き込み動作）
次に、本実施形態の磁気メモリの書き込み動作について説明する。

メモリセル１０への書き込みは、制御回路１００を用いて、２つのフィールドラインＦＬ_１とフィールドラインＦＬ_２に互いに逆方向の書き込み電流を流す。例えば、メモリセル１０に書き込みを行う場合は、まず、フィールドラインＦＬ_１と、フィールドラインＦＬ_２に互いに逆向きの書き込み電流を流す。このとき、フィールドラインＦＬ_１に図１において、手前から奥行き方向に書き込み電流を流し、フィールドラインＦＬ_２に図１において、奥から手前方向に書き込み電流を流すと、フィールドラインＦＬ_１の周りには時計方向の電流磁場が発生するとともにフィールドラインＦＬ_２の周りには反時計方向の電流磁場が発生し、これらの電流磁場により、それぞれのフィールドラインを取り囲んでいるヨーク４０にも磁場が誘導される。この書き込み電流により、隣り合うフィールドライン、例えばフィールドラインＦＬ_１とフィールドラインＦＬ_２との間の下方に位置するメモリセル１０の磁性部材１２の上部（第２端部１２ｂ）にはそれぞれ書き込み電流に対応した情報（磁化方向）が書き込まれる。このときの書き込まれる情報（磁化方向）は、ｘ－ｙ平面に沿った方向でかつ磁性部材１２の内周から外周に向かう方向の磁化方向となる。

これに対して、フィールドラインＦＬ_１とフィールドラインＦＬ_２に流す書き込み電流の向きを上述の説明とは逆方向にすると、メモリセル１０の磁性部材１２に書き込まれる情報（磁化方向）は、ｘ－ｙ平面に沿った方向でかつ磁性部材１２の外周から内周に向かう方向の磁化方向となる。

このような書き込み動作を行うことにより、磁性部材１２の上部（第２端部１２ｂ）に情報が書き込まれる。続いて、ビット線ＢＬと、ソース線ＳＬとの間に磁性部材１２の磁壁を移動させるシフト電流を制御回路１００によって流し、書き込まれた情報を下方に移動させて記憶領域に格納する（シフト動作）。なお、シフト電流の極性は、磁性部材１２の材料等に応じて決まる。

（読み出し動作）
次に読み出し動作について説明する。メモリセル１０から情報を読み出す場合、読み出したい情報がメモリセル１０の磁性部材１２の最下部、すなわちＭＴＪ素子１４に近い領域に位置しているときは、磁性部材１２の最下部に記憶された情報に対応してＭＴＪ素子１４のフリー層１４ａの磁化方向も変化しているので、制御回路１００を用いて、ビット線ＢＬとソース線ＳＬとの間に読み出し電流を流して、ＭＴＪ素子１４からの情報を読み出す。この読み出し情報は、ＭＴＪ素子１４の抵抗状態に対応する。ＭＴＪ素子１４の抵抗状態が高い場合は、例えば、ＭＴＪ素子１４のフリー層１４ａと固定層１４ｃの磁化方向が互いに異なっている状態（例えば、反平行状態）に対応し、ＭＴＪ素子１４の抵抗状態が低い場合はＭＴＪ素子１４のフリー層１４ａと固定層１４ｃの磁化方向が同じ状態（平行状態）に対応する。

読み出したい情報がメモリセル１０の磁性部材１２の最下部に存在しない場合は、制御回路１００を用いてビット線ＢＬとソース線ＳＬとの間にシフト電流を流し、読み出したい情報を磁性部材１２の最下部に位置するように移動させる。その後、上述した読み出し動作を行うことにより情報を読み出すことができる。

本実施形態においては、第１端部１２ａのｚ方向の長さが領域１２ｃのｚ方向の長さの半分に比べて長いので、図４（Ａ）、４（Ｂ）、４（Ｃ）に示すようにシフト電流Ｊ１を磁性部材１２に流して磁壁を第１端部１２ａにシフトさせた場合に、第１端部１２ａ内で磁壁１２ｅが停止する場合も生じる可能性がある。そこで、本実施形態では、図４（Ｄ）に示すように、シフト電流Ｊ１よりも小さい電流Ｊ２をビット線ＢＬとソース線ＳＬとの間に流し、磁性部材１２の最下部に磁壁１２ｅを到達させることが可能になる、なお、このとき、第１端部１２ａ以外の磁壁は停止した状態となる。

以上説明したように、本実施形態によれば、磁性部材１２の第１端部１２ａのｚ方向の長さを領域１２ｃのｚ方向の長さの半分よりも長くし、更に磁性部材１２をその中心軸を含みｚ方向に平行な面で切断した場合における第１端部１２ａの曲率が領域１２ｃの曲率よりも小さくなるように磁性部材１２が構成されているので、シフト電流の閾値が増加するのを抑制することが可能となり、シフトエラーの発生を抑制することができる。これにより、磁壁の停止位置を精度良く制御することができる。

また、本実施形態においては、第２端部１２ｂのｚ方向の長さを第１端部１２ａと同様に領域１２ｃのｚ方向の長さの半分よりも長くしているので、更にシフト電流の閾値が増加するのを抑制することができるとともに磁壁の停止位置を精度良く制御することができる。

なお、本実施形態における磁性部材１２の製造は周知のように、例えば陽極酸化処理法を用いて行われる。以下のように行われる。まず、シリコン基板上にソース線ＳＬを形成し、このソース線ＳＬ上にスイッチング部１８を形成し、このスイッチング部１８上に非磁性導電層１６を形成し、この非磁性導電層１６上に磁気抵抗素子１４を形成し、この磁気抵抗素子１４上に非磁性導電層１３を形成する（図１参照）。このとき、磁気抵抗素子１４、スイッチング部１８、およびソース線ＳＬは、例えば酸化シリコンからなる第１絶縁膜で覆われている。この第１絶縁膜をＣＭＰ（Chemical Mechanical Polishing）を用いて平坦化し、非磁性導電層１３の上面を露出させる。続いて、非磁性導電層１３の上面および絶縁膜の上面を覆うように、例えばアルミニウムからなる金属層（図示せず）を成膜する。

次に、金属層に陽極酸化処理を施す。この陽極酸化処理は、上記金属層または基板を陽極とし、電解質溶液（例えば、硫酸、シュウ酸、リン酸のいずれか若しくはこれらの混合物）の中で通電することにより行う。このとき、金属層（アルミニウム）が酸化されて金属イオンとなり、溶解する。この金属イオンは液中の酸素と結合して金属酸化物（酸化アルミニウム）となり、金属層の表面に残って成長していくことになる。この際、溶解と成長が同時に進むことで、金属層のアルミニウムの表面に酸化アルミニウムで囲まれた微細なホールが作製される。このホールの底面に磁気抵抗素子１４の上面が露出する。このホールの作製時においては、磁性部材１２の第１端部１２ａに対応する部分の形成には第１電圧を印加し、縊れ部１２ｄに対応する部分の形成には第１電圧よりも低い第２電圧を印加し、領域１２ｃに対応する部分の形成には第１電圧以上の第３電圧を印加する。この第２電圧が印加されている間は、図１に示すｘ方向、ｙ方向における寸法（径）が小さい部分（図示せず）が形成される。この小さい部分が図１に示す縊れ部１２ｄに対応する。また、第１電圧を印加する時間は第３電圧を印加する時間よりも長くする。これにより、第１端部１２ａに対応する部分のｚ方向の長さが領域１２ｃに対応する部分のｚ方向の長さよりも長くすることができる。なお、ホールが形成された領域近傍はアルミニウムから酸化アルミニウムに変化する。続いて、ホールの側面に磁性材料膜を形成することにより、磁性部材１２が形成される。

（第１変形例）
次に、第１実施形態の第１変形例による磁気メモリについて図５を参照して説明する。図５は、第１変形例の磁気メモリの書き込み部付近の断面図である。この第１変形例の磁気メモリは、図１に示す第１実施形態の磁気メモリの磁性部材１２の外側の表面に非磁性金属層３０を配置した構成を備えている。この非磁性金属層３０は、磁性部材１２にスピン軌道トルク（スピン軌道トルク（ＳＯＴ（Spin-Orbit-Torque））が発生可能な材料から構成される。非磁性金属層３０は、例えば、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、白金、または金等が用いられる。

この第１変形例の磁気メモリにおいて、ソース線ＳＬとビット線ＢＬとの間に磁壁をシフトさせるシフト電流を流すと、磁性体部１２および非磁性金属層３０にシフト電流が流れる。このため、磁性体部１２にはスピントランスファートルクによるシフト電流が流れる。更に、非磁性金属層３０にスピン流が生成され、スピン流により磁性体部１２のスピンにＳＯＴが作用し、磁壁をシフトさせる駆動電流を得ることができる。このため、非磁性金属層３０に発生するスピン流のアシストを受けるとともに、磁壁が磁性体部１２の第２端部１２ｂで渋滞することもなく磁壁が磁性体部１２の第２端部１２ｂを滑らかに通過する。したがって、シフト電流が増加するのを抑制することができる。なお、非磁性金属層３０は、第２端部１２ｂから第１端部１２ａまで磁性部材１２の側面に配置されている必要はなく、少なくとも第２端部１２ｂの側面に配置されていればよい。図５では非磁性金属層３０が磁性体部１２の外側に配置されているが、内側に配置されていてもよい。

また、この第１変形例においては、ヨーク４０の第５部分４０ｅに接続する第２端部１２ｂの直径は、第２端部１２ｂに最近接した縊れ部１２ｄ近傍以外の第２端部１２ｂの直径よりも大きくなっている。すなわち、第５部分４０ｅに向かうにつれて第２端部１２ｂの直径が増大する。

一般に磁壁は曲率の大きい箇所に移動する性質を有している。しかし、曲率がそれほど大きくない箇所では、磁性部材１２の断面積の小さい場所に移動する。この第１変形例においては、第２端部１２ｂの断面積は第１端部１２ａから第２端部１２ｂに向かう方向に沿って緩やかに増大しているので、書き込み電流をオフした場合に磁壁が第２端部１２ｂから外部に出ていくことを抑制することが可能になる。

この第１変形例の磁気メモリも第１実施形態と同様に、シフト電流の閾値が増加するのを抑制することが可能となり、シフトエラーが生じる抑制することができる。これにより、磁壁の停止位置を精度良く制御することができる。また、第１実施形態と同様に、第２端部１２ｂのｚ方向の長さは領域１２ｃのｚ方向の長さの半分よりも長い。このため、更にシフト電流の閾値が増加するのを抑制することができるとともに磁壁の停止位置を精度良く制御することができる。

（第２変形例）
次に、第１実施形態の第２変形例による磁気メモリについて図６を参照して説明する。図６は、第２変形例の磁気メモリの書き込み部付近の断面図である。この第２変形例の磁気メモリは、図５に示す第１変形例の磁気メモリにおいて、磁性部材１２の第２端部１２ｂの形状が異なっている。この第２変形例においては、ヨーク４０の第５部分４０ｅに接続する第２端部１２ｂの直径は、第２端部１２ｂに最近接した縊れ部１２ｄ近傍以外の第２端部１２ｂの直径よりも小さくなっている。すなわち、第５部分４０ｅに向かうにつれて第２端部１２ｂの直径が緩やかに減少する。言い換えると、最近接した縊れ部１２ｄ側における第２端部１２ｂの曲率は、第５部分４０ｅ側における第２端部１２ｂの曲率よりも大きくなっている。

この第２変形例においては、第１変形例に比べて、書き込み電流をオフした場合に磁壁が第２端部１２ｂから外部に出ていくことを抑制することが弱くなる。しかし、第２変形例のように第２端部１２ｂの断面積の変化が緩やかである場合は第２端部１２ｂの湾曲部に向かって磁壁が移動するため、磁壁が外部に出ることを抑制することができる。

この第２変形例の磁気メモリも第１実施形態と同様に、シフト電流の閾値が増加するのを抑制することが可能となり、シフトエラーが生じる抑制することができる。これにより、磁壁の停止位置を精度良く制御することができる。また、第１実施形態と同様に、第２端部１２ｂのｚ方向の長さは領域１２ｃのｚ方向の長さの半分よりも長い。このため、更にシフト電流の閾値が増加するのを抑制することができるとともに磁壁の停止位置を精度良く制御することができる。

（第２実施形態）
第２実施形態による磁気メモリについて図７乃至図９を参照して説明する。この第２実施形態の磁気メモリは、図７に示すように、図１に示す第１実施形態の磁気メモリにおいて、磁性部材１２を磁性部材１２Ａに置き換えた構成を有している。

この磁性部材１２Ａは、第１端部１２Ａａおよび第２端部１２Ａｂを有し、第１端部１２Ａａから第２端部１２Ａｂに沿った第１方向（ｚ方向）に沿って延びた垂直磁性部材から構成され、筒状形状を有している。例えば、磁性部材１２は、ｚ方向に垂直な平面で切断した場合の断面における外側の形状が円、楕円、または多角形のいずれかとなるようにすることができる。なお、磁性部材１２は、垂直磁性部材から構成されているので、磁化容易軸はｚ方向に垂直な方向である。したがって、磁性部材１２Ａは磁化方向が径方向になり、外向きの磁化方向または内向きの磁化方向を有する。磁性部材１２Ａは図１に示す第１実施形態の磁性部材と同様に、筒内に図示しない絶縁体部が設けられている。

また、磁性部材１２Ａは、ｚ方向に沿って配列された複数の領域１２Ａｃを備え、これらの領域１２Ａｃの間には、磁性部材１２Ａの外表面に配列された縊れ部１２Ａｄが位置する。また、これらの領域１２Ａｃは、少なくとも１つの磁区を有する。磁性部材１２Ａは、第１端部１２Ａａと第２端部１２Ａｂとの間に駆動電流（シフト電流）が供給されると、磁性部材１２Ａの磁壁がｚ方向（矢印に示す方向）に沿って移動する。磁性部材１２Ａは、第１端部１２Ａａが磁気抵抗素子１４に電気的に接続され、第２端部１２Ａｂがヨーク４０を介してビット線ＢＬに電気的に接続される。なお、図７では、第１端部１２ａと磁気抵抗素子１４との間に非磁性導電層１３が設けられている。

また、磁性部材１２Ａにおける領域１２Ａｃは、ｚ軸に垂直な平面で切断した断面の面積が第１端部１２Ａａから第２端部１２Ａｂに向かう方向に沿って緩やかに減少する構造を有している。領域１２Ａｄは、ｚ軸に垂直な平面で切断した断面の面積が第１端部１２Ａａから第２端部１２Ａｂに向かう方向に沿って急峻に増大する構造を有している。そして、領域１２Ａｃと領域１２Ａｄが接合する部では、互いの断面積が実質的に等しい構造を磁性部材１２Ａは有している。すなわち、本実施形態においては、領域１２Ａｄと第２端部１２Ａｂ側の領域１２Ａｃとの接合部の直径をｄ１とし、領域１２Ａｄと第１端部１２Ａａ側の領域１２Ａｃとの接合部（縊れ部）の直径をｄ２とすると、ｄ１＞ｄ２である。また、領域１２Ａｃのｚ方向の長さは領域１２Ａｄのｚ方向の長さよりも長い。
なお、一般的に第１実施形態と同様に、ｚ方向と垂直な磁性部材の所定の断面において、磁性部材の外周部分における２つの位置の間の距離を考えてもよい。この距離は、例えば、磁性部材の断面形状が円の場合には円の直径に相当し、楕円の場合には楕円の長径に相当し、多角形の場合には一つの対角線の長さに相当する。この距離が最大となる上記２つの位置を含みｚ方向に平行な断面に基づいて、ｚ方向に直交する方向における磁性部材の長さを定義することができる。直径ｄ１および直径ｄ２はそれぞれｚ方向に直交する方向における１２Ａｃの最大長さおよび最小長さに相当するとともに、領域１２Ａｄの最大長さおよび最小長さに相当する。

このように、本実施形態の磁気メモリにおいては、領域１２Ａｃは、ｚ軸に垂直な平面で切断した断面の面積が第１端部１２Ａａから第２端部１２Ａｂに向かう方向に沿って緩やかに減少する構造を有しているので、領域１２Ａｃの断面積の変化が急峻の場合に比べてシフト電流を低下させることができる。また、領域１２Ａｄは、ｚ軸に垂直な平面で切断した断面の面積が第１端部１２Ａａから第２端部１２Ａｂに向かう方向に沿って急峻に増大する構造を有しているので、領域１２Ａｄの断面積の変化が緩やかに変化する場合に比べて磁壁が断面積の小さい部分に留まりやすくなり、磁壁が誤ってシフトするのを抑制することができる。

本実施形態の磁気メモリにおいては、磁性部材１２Ａが上述の構造を有しているため、磁壁を移動させるシフト電流が増大するのを抑制することができるとともに、磁壁の位置制御を良好に行うことができる。すなわち、磁壁の停止位置を精度良く制御することができる。

次に、本実施形態の磁気メモリにおいける磁壁のシフト動作について図８Ａ乃至図８Ｄを参照して説明する。まず、図８Ａに示すように、シフト電流Ｉｃ１を磁性部材１２Ａに流す。このシフト電流Ｉｃ１は負の値を有する電流であり、磁壁１２Ａｅが領域１２Ａｄの傾斜を超えない電流である。ここで、正のシフト電流は、磁壁１２Ａｅを第２端部１２Ａｂから第１端部１２Ａａに向かう方向に移動させる電流である。この負のシフト電流Ｉｃ１を、図１に示す制御回路１００を用いて磁性部材１２Ａに供給することにより、図８Ｂに示すように、磁壁１２Ａｅが領域１２Ａｄの断面積が小さい箇所に位置するように揃えることができる。なお、図８Ｂに示す矢印は、シフト電流Ｉｃ１を磁性部材１２Ａに供給した場合の磁壁１２Ａｅの移動方向を示す。

続いて、図１に示す制御回路１００を用いて正のシフト電流Ｉｃ２を磁性部材１２Ａに供給する。このシフト電流Ｉｃ２を磁性部材１２Ａに供給する時間は、１ビットのデータ（情報）をシフトさせる時間である。すなわち、領域１２Ａｄから、この領域１２Ａｄに第１端部１２Ａａ方向に最も近い領域１２Ａｄに向かって移動させることが可能な時間である。正のシフト電流Ｉｃ２を磁性部材１２Ａに供給することにより、図８Ｃに示すように磁壁１２Ａｅは領域１２Ａｄから、この領域１２Ａｄに第１端部１２Ａａ方向に最も近い領域１２Ａｄに向かって移動するが、磁壁１２Ａｅの停止位置はばらついている状態となる場合もある。

このため、図８Ａに示すように磁性部材１２Ａに負の電流Ｉｃ１を供給し、磁壁１２Ａｅの停止位置を揃える。これにより、磁壁１２Ａｅは、図８Ｄに示すように、領域１２Ａｄに停止した状態となる。なお、図８Ｄに示す矢印は、シフト電流Ｉｃ１を磁性部材１２Ａに供給した場合の磁壁１２Ａｅの移動方向を示す。以上説明した動作を繰り返すことにより、データを第１端部１２Ａａの方向にシフトさせることができる。なお、電流Ｉｃ１の絶対値は電流Ｉｃ２の絶対値よりも小さいことが望ましいが、必ずしもこれに限られず、例えば同じであっても良い。

本実施形態においては、図８Ａに示す波形のシフト電流を用いてシフト動作を行ったが、図９に示す波形のシフト電流を用いてシフト動作を行ってもよい。この図９に示す波形のシフト電流は、シフト動作を行う前は、図１に示す制御回路１００を用いて磁性部材１２Ａに電流を供給せず、シフト動作開始とともに制御回路１００から磁性部材１２Ａに負のシフト電流Ｉｃ１を供給して磁壁１２Ａｅの位置を揃える。続いて、正のシフト電流Ｉｃ２を磁性部材１２Ａに供給し、磁壁を移動させた後、磁性部材１２Ａに供給する電流をゼロにする。

以上説明したように、第２実施形態によれば、磁壁の停止位置を精度良く制御することができる。

（第３実施形態）
第３実施形態による磁気メモリについて図１０を参照して説明する。図１０は、第３実施形態の磁気メモリを示す斜視図である。この第３実施形態の磁気メモリは４行４列のマトリクス状に配置されたメモリセル１０_１ｊ～１０_４４を備えている。各メモリセル１０_ｉｊ（ｉ，ｊ＝１，・・・，４）は、第１実施形態のメモリセルと同じ構造を有している。すなわち、各メモリセル１０_ｉｊ（ｉ，ｊ＝１，・・・，４）は、磁性部材１２_ｉｊと、磁気抵抗素子１４_ｉｊと、スイッチング部１８_ｉｊと、を備えている。各磁性部材１２_ｉｊ（ｉ，ｊ＝１，・・・，４）は、第１実施形態の磁性部材１２と同じ構造を有し、各磁気抵抗素子１４_ｉｊ（ｉ，ｊ＝１，・・・，４）は、第１実施形態の磁気抵抗素子１４と同じ構造を有し、各スイッチング部１８_ｉｊ（ｉ，ｊ＝１，・・・，４）は、第１実施形態のスイッチング部１８と同じ構造を有している。

各磁性部材１２_ｉｊ（ｉ，ｊ＝１，・・・，４）は、図１に示す第２端部１２ｂがビット線ＢＬ_ｊに電気的に接続され、図１に示す第１端部１２ａが磁気抵抗素子１４_ｉｊ、スイッチング部１８_ｉｊを介してソース線ＳＬ_ｉに電気的に接続される。ビット線ＢＬ_ｊ（ｊ＝１．２）はｘ方向に沿って延び、ソース線ＳＬ_ｉ（ｉ＝１，２）はｙ方向に沿って延びている。

また、メモリセル１０_１１、１０_２１のそれぞれの磁性部材１２_１１、１２_２１の第２端部の近傍にはフィールドラインＦＬ_１が配置され、メモリセル１０_１２、１０_２２のそれぞれの磁性部材１２_１２、１２_２２の第２端部の近傍にはフィールドラインＦＬ_２が配置されている。これらのソースＳＬ_ｉ（ｉ＝１，２）、ビット線ＢＬ_ｊ（ｊ＝１，２）、およびフィールドラインＦＬ_ｉ（ｉ＝１，２）は、制御回路１００に電気的に接続される。

このように構成された第３実施形態の磁気メモリも第１実施形態の磁気メモリと同様に、磁壁の停止位置を精度良く制御することができる。なお、第３実施形態においては、メモリセルは４行４列のマトリクス状に配列されたが、ｍ、ｎを自然数とするとき、ｍ行ｎ列のマトリクス状に配置してもよい。また、第３実施形態においては、メモリセルとして第１実施形態のメモリセルを用いてが、第１実施形態の第１変形例、第２変形例、第２実施形態のメモリセルを用いてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０，１０Ａ・・・メモリセル、１２，１２Ａ・・・磁性部材（磁気メモリライン）、１２ａ，１２Ａａ・・・第１端部、１２ｂ，１２Ａｂ・・・第２端部、１３・・・非磁性導電層、１２ｃ，１２ｃ_１，１２ｃ_２・・・領域、１２ｃ１ａ，１２ｃ２ａ・・・端部、１２ｃ１ｂ，１２ｃ２ｂ・・・端部、１２ｄ，１２ｄ_１，１２ｄ_２・・・縊れ部、１２ｄ１ａ、１２ｄ２ａ・・・端部、１２ｄ１ｂ、１２ｄ２ｂ・・・端部、１２ｅ・・・磁壁、１４・・・磁気抵抗素子（ＭＴＪ素子）、１４ａ・・・フリー層（磁化自由層）、１４ｂ・・・非磁性層、１４ｃ・・・固定層（磁化固定層）、１６・・・非磁性導電層、１８・・・スイッチング部、３０・・・非磁性金属層、３５・・・絶縁体部、４０・・・ヨーク、４０ａ_１，４０ａ_２・・・第１部分、４０ｂ・・・第２部分、４０ｃ_１，４０ｃ_２・・・第３部分、４０ｄ_１，４０ｄ_２・・・第４部分、４０ｅ・・・第５部分、ＳＬ，ＳＬ_１，ＳＬ_２・・・ソース線、ＢＬ，ＢＬ_１，ＢＬ_２・・・ビット線、ＦＬ_１，ＦＬ_２・・・フィールドライン

Claims (17)

1. 第１配線および第２配線と、
   絶縁体部と、
   前記第１配線に電気的に接続された第１部分と、前記第２配線に電気的に接続された第２部分と、前記第１部分と前記第２部分との間に配置された第３部分と、を含み、前記第１部分から前記第２部分に向かう第１方向に沿って延びかつ前記絶縁体部を取り囲む磁性部材であって、前記第１方向に沿い前記磁性部材の一部および前記絶縁体部の一部を含む断面において、前記第１部分の断面における曲率が前記第３部分の断面における曲率よりも小さく、前記第１部分の前記第１方向の長さが前記第３部分の前記第１方向の長さの半分の値よりも長い前記磁性部材と、
   前記第１配線および前記第２配線に電気的に接続された制御回路と、
   を備えた磁気メモリ。
2. 前記第１方向に直交する第２方向における前記第１部分の最大長さと最小長さとの差の半分をｄ_{ｅｄｇｅａ}とし、前記第２方向における前記第３部分の最大長さと最小長さとの差の半分をｄ_ｉｎａとし、前記第１部分の前記第１方向の長さをｌ_{ｅｄｇｅａ}とし、前記第３部分の前記第１方向の長さの半分をｌ_ｉｎａとしたとき、下記の条件
   ｄ_{ｅｄｇｅａ} /ｌ_{ｅｄｇｅａ} ＜ｄ_ｉｎａ / l_ｉｎａ
   を満たす請求項１記載の磁気メモリ。
3. 前記第２部分の前記第１方向における長さは前記第３部分の前記第１方向における長さの半分の値よりも長く、前記第２方向における前記第２部分の最大長さと最小長さとの差の半分をｄ_{ｅｄｇｅｂ}とし、前記第２部分の前記第１方向の長さをｌ_{ｅｄｇｅｂ}としたとき、下記の条件
   ｄ_{ｅｄｇｅｂ} /ｌ_{ｅｄｇｅｂ} ＜ｄ_ｉｎａ / l_ｉｎａ
   を満たす請求項２記載の磁気メモリ。
4. 前記磁性部材は、前記第１部分と前記第３部分との間に配置された第４部分と、前記第３部分と前記第２部分との間に配置された第５部分とを更に備え、前記第４部分および前記第５部分の前記第２方向におけるそれぞれの最小長さおよび最大長さが前記第３部分の最小長さおよび最大長さにそれぞれ実質的に等しい請求項３記載の磁気メモリ。
5. 前記磁性部材の前記第２部分は、第６部分と、前記第６部分よりも前記第１部分から遠い位置に配置された第７部分と、を有し、前記第７部分の前記第２方向における最大長さは前記第６部分の前記第２方向における最大長さよりも大きい請求項４記載の磁気メモリ。
6. 前記磁性部材において少なくとも前記第２部分の前記絶縁体部と反対側の面に非磁性金属層が更に配置された請求項１乃至５のいずれかに記載の磁気メモリ。
7. 前記第１配線と前記第１部分との間に配置された磁気抵抗素子を更に備えた請求項１乃至６のいずれかに記載の磁気メモリ。
8. 第３配線であって、前記第３配線に電流を流すことにより前記磁性部材に磁場を印加する前記第３配線を更に備え、
   前記制御回路は前記第３配線に電気的に接続されている請求項１乃至７のいずれかに記載の磁気メモリ。
9. 前記第３配線を取り囲む磁性体部を更に備えた請求項８記載の磁気メモリ。
10. 前記制御回路は、前記第１配線および前記第２配線を用いて前記磁性部材に第１電流を供給し、続いて前記第１電流よりも小さな第２電流を供給する請求項１乃至９のいずれかに記載の磁気メモリ。
11. 第１配線および第２配線と、
    絶縁体部と、
    前記第１配線に電気的に接続された第１部分と、前記第２配線に電気的に接続された第２部分と、前記第１部分と前記第２部分との間に配置された第３部分と、前記第３部分と前記第２部分との間に配置され前記第３部分に接続する第４部分とを含み、前記第１部分から前記第２部分に向かう第１方向に沿って延びかつ前記絶縁体部を取り囲む磁性部材であって、前記第３部分は前記第１部分側に位置する第１端部および前記第４部分側に位置する第２端部を含み、前記第１方向に直交する第２方向における前記第１端部の第１長さが前記第２方向における前記第２端部の第２長さよりも大きく、前記第４部分は前記第３部分側に位置する第３端部および前記第２部分側に位置する第４端部を含み、前記第２方向における前記第３端部の第３長さは前記第２方向における前記第４端部の前記第２方向における第４長さよりも小さく、前記第３部分の前記第１方向における長さは前記第４部分の前記第１方向における長さよりも大きい前記磁性部材と、
    前記第１配線および前記第２配線に電気的に接続された制御回路と、
    を備えた磁気メモリ。
12. 前記第１配線と前記第１部分との間に配置された磁気抵抗素子を更に備えた請求項１１記載の磁気メモリ。
13. 第３配線であって、前記第３配線に電流を流すことにより前記磁性部材に磁場を印加する前記第３配線を更に備え、
    前記制御回路は前記第３配線に電気的に接続されている請求項１１または１２に記載の磁気メモリ。
14. 前記第３配線を取り囲む磁性体部を更に備えた請求項１３記載の磁気メモリ。
15. 前記制御回路は、前記第１配線および前記第２配線を用いて前記磁性部材に第１電流を供給した後、前記第１電流よりも絶対値が大きく前記第１電流と逆方向の第２電流を供給する請求項１１乃至１４のいずれかに記載の磁気メモリ。
16. 前記制御回路は、前記第１配線および前記第２配線を用いて前記磁性部材に第１電流を供給した後、前記第１電流よりも絶対値が大きく前記第１電流と逆方向の第２電流を供給し、前記第２電流の供給が終わった後所定時間後に前記第１電流を供給する請求項１１乃至１４のいずれかに記載の磁気メモリ。
17. 前記第１配線は前記第１方向に交差する第２方向に沿って延び、前記第２配線は前記第１および第２方向に交差する第３方向に沿って延びた請求項１乃至１６のいずれかに記載の磁気メモリ。
    
    

Images