JP2022108830A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022108830A
JP2022108830A JP2021003999A JP2021003999A JP2022108830A JP 2022108830 A JP2022108830 A JP 2022108830A JP 2021003999 A JP2021003999 A JP 2021003999A JP 2021003999 A JP2021003999 A JP 2021003999A JP 2022108830 A JP2022108830 A JP 2022108830A
Authority
JP
Japan
Prior art keywords
semiconductor device
overcurrent
conductor
constricted portion
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021003999A
Other languages
English (en)
Other versions
JP7444084B2 (ja
Inventor
義孝 木村
Yoshitaka Kimura
寛之 益本
Hiroyuki Masumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021003999A priority Critical patent/JP7444084B2/ja
Priority to US17/372,226 priority patent/US20220223511A1/en
Priority to DE102021126908.3A priority patent/DE102021126908A1/de
Priority to CN202210017507.2A priority patent/CN114765163A/zh
Publication of JP2022108830A publication Critical patent/JP2022108830A/ja
Application granted granted Critical
Publication of JP7444084B2 publication Critical patent/JP7444084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Fuses (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】信頼性を確保することができる半導体装置を得る。【解決手段】絶縁基板３は回路パターン６，７，８を有する。半導体チップ１０が絶縁基板３の上に実装され、回路パターン６，７，８に接続されている。過電流遮断機構１５は、回路パターン６，７，８と同一の材料で構成され、回路パターン６，７，８に直列に接続され、過電流が流れると溶融し断線する。【選択図】図１

Description

本開示は、半導体装置に関する。
例えば大電流の制御に用いられる半導体装置において、過電流が流れたときに溶融し断線して半導体チップ等を保護する保護機構を設けることが提案されている（例えば、特許文献１参照）。
特開２００７－１２３６４４号公報
従来技術では保護機構の材料はニッケル又はアルミニウムであり、回路パターンの材料である銅と同じではない。このため、素子駆動時の温度サイクルにて両者が異なる変形をする可能性がある。従って、保護機構と回路パターンのはんだ接合部が劣化し、信頼性が低下するという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は信頼性を確保することができる半導体装置を得るものである。
本開示に係る半導体装置は、回路パターンを有する絶縁基板と、前記絶縁基板の上に実装され、前記回路パターンに接続された半導体チップと、前記回路パターンと同一の材料で構成され、前記回路パターンに直列に接続され、過電流が流れると溶融し断線する過電流遮断機構とを備えることを特徴とする。
本開示では、過電流遮断機構は回路パターンと同一の材料で構成される。このため、素子駆動時の温度サイクルにて両者が同様の変形をするため、過電流遮断機構と回路パターンの接合部が劣化せず、信頼性を確保することができる。
実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る過電流遮断機構を示す斜視図である。 実施の形態１に係る過電流遮断機構の製造工程を示す斜視図である。 実施の形態２に係る過電流遮断機構を示す斜視図である。 実施の形態２に係る過電流遮断機構を示す断面図である。 実施の形態３に係る過電流遮断機構を示す斜視図である。 実施の形態３に係る過電流遮断機構を示す断面図である。 実施の形態４に係る過電流遮断機構を示す斜視図である。 実施の形態４に係る過電流遮断機構を示す断面図である。 実施の形態４に係る過電流遮断機構の変形例を示す斜視図である。 実施の形態４に係る過電流遮断機構の変形例を示す断面図である。 実施の形態５に係る過電流遮断機構を示す斜視図である。 実施の形態５に係る過電流遮断機構を示す断面図である。
実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。金属製のベース板１の上にケース２が接合されている。ケース２内部においてベース板１の上に絶縁基板３が設けられている。絶縁基板３は、セラミック等の絶縁板４と、絶縁板４の下面の金属パターン５と、絶縁板４の上面の回路パターン６，７，８とを有する。金属パターン５はベース板１にはんだ９により接合されている。回路パターン６，７，８の材料は銅であり、例えばＣ１０２０、Ｃ１９２１等である。
半導体チップ１０が絶縁基板３の上に実装されている。半導体チップ１０の下面電極が回路パターン６にはんだ１１により接続されている。半導体チップ１０の上面電極はケース２の電極１２にワイヤ１３により接続されている。
回路パターン６の一端と回路パターン７の一端がワイヤ１４により接続されている。過電流遮断機構１５の一端が回路パターン７の他端にはんだ１６により接続され、過電流遮断機構１５の他端が回路パターン８の一端にはんだ１７により接続されている。これにより過電流遮断機構１５は回路パターン６，７，８に直列に接続されている。過電流遮断機構１５は回路パターン６，７，８と同一の材料で構成されている。
回路パターン８の他端はケース２の電極１８にワイヤ１９により接続されている。封止材２０がケース２の内部に充填され、絶縁基板３及び半導体チップ１０等を封止している。ケース２の上部がフタ２１により覆われている。
図２は、実施の形態１に係る過電流遮断機構を示す斜視図である。過電流遮断機構１５は、第１の導体部２２と、第２の導体部２３と、第１の導体部２２と第２の導体部２３の間に接続されたくびれ部２４とを有する。第１の導体部２２が回路パターン７にはんだ１６により接続されている。第２の導体部２３が回路パターン８にはんだ１７により接続されている。
過電流が流れると過電流遮断機構１５のくびれ部２４が溶融し断線する。これにより、回路パターン６，７，８に過電流が流れ続けることを防止し、半導体装置の破壊による周囲への影響を最小限に抑制することができる。例えば、通常運転時の電流値である定格電流値が２００Ａ相当の製品において、過電流遮断機構１５は５０ｋＡ以上の過電流を遮断する。
第１及び第２の導体部２２，２３の断面積Ｓはくびれ部２４の断面積Ｓ´よりも大きい（Ｓ＞Ｓ’）。第１及び第２の導体部２２，２３の長さＬはくびれ部２４の長さＬ´よりも大きい（Ｌ＞Ｌ’）。これにより、モーター駆動時などの通常運転時のくびれ部２４の温度上昇を抑えることができる。そして、電極温度が上昇することなく過電流遮断機構１５を内蔵することができる。また、くびれ部２４の長さＬ´を短くすることで、回路インダクタンスの悪化を低減し、通常運転時のくびれ部２４の温度上昇を抑えることができる。
また、第１及び第２の導体部２２，２３の厚みは０．５ｍｍ以上であることが好ましい。これにより、通常運転時の通電能力を損なうことなく、過電流遮断機構１５を実現することができる。
図３は、実施の形態１に係る過電流遮断機構の製造工程を示す斜視図である。１つの導電体２５を機械加工して過電流遮断機構１５のくびれ部２４と第１及び第２の導体部２２，２３を形成する。従って、過電流遮断機構１５は１つの導電体から構成されるため、過電流遮断機構１５内に異種接合部が無い。これにより、過電流遮断機構１５内の接合部での劣化がなく、長期信頼性が向上する。
以上説明したように、本実施の形態では、過電流遮断機構１５は回路パターン６，７，８と同一の材料で構成される。このため、素子駆動時の温度サイクルにて両者が同様の変形をするため、過電流遮断機構１５と回路パターン７，８の接合部が劣化せず、信頼性を確保することができる。
また、過電流遮断機構１５は回路パターン７，８に接続されている。このため、過電流遮断機構１５の自己発熱による熱は回路パターン７，８を介してベース板１側に放熱される。従って、通常運転時の温度上昇を抑えることができる。
実施の形態２．
図４は、実施の形態２に係る過電流遮断機構を示す斜視図である。図５は、実施の形態２に係る過電流遮断機構を示す断面図である。過電流遮断機構１５の第１及び第２の導体部２２，２３は、絶縁基板３の上面に対して直立した平行平板を構成している。これにより、絶縁基板３からくびれ部２４までの距離を確保することができる。従って、過電流が流れてくびれ部２４が破裂した際の衝撃を装置の外側に逃がしやすくなり、絶縁基板３の破損を抑制できる。さらに、半導体装置の絶縁性を確保できるため、半導体装置が取り付けられる装置内に電流が漏れるのを防ぐことができる。また、平行平板形状であるため、過電流遮断機構１５のインダクタンスの上昇を防ぐことができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図６は、実施の形態３に係る過電流遮断機構を示す斜視図である。図７は、実施の形態３に係る過電流遮断機構を示す断面図である。実施の形態２において平行平板となる第１及び第２の導体部２２，２３同士が接触すると、くびれ部２４に電流が流れず、遮断機能が損なわれる。そこで、本実施の形態では、平行平板となる第１及び第２の導体部２２，２３の間に絶縁物２６を挿入している。これにより、平行平板となる第１及び第２の導体部２２，２３同士が接触して遮断機能が損なわれるのを防ぐことができる。その他の構成及び効果は実施の形態２と同様である。
実施の形態４．
図８は、実施の形態４に係る過電流遮断機構を示す斜視図である。図９は、実施の形態４に係る過電流遮断機構を示す断面図である。過電流遮断機構１５の周りに筐体２７が設けられている。くびれ部２４が筐体２７の内部の空洞に配置され、くびれ部２４の少なくとも１面がエポキシ樹脂など硬い封止材２０から露出している。これにより、安定した遮断機構を得ることができる。
ただし、くびれ部２４が装置の最外周部に曝されていると、電流遮断時に周囲部品の損傷の懸念がある。そこで、本実施の形態では、封止材２０から露出したくびれ部２４がフタ２１により覆われている。これにより、電流遮断時に周囲部品の損傷がなく安全に電流を遮断することができる。
なお、筐体２７を設けなくても、樹脂硬化後に離型が可能なマスクをくびれ部２４に被せることでくびれ部２４を封止材２０から露出させることができる。または、封止材２０の高さをくびれ部２４以下にしてもよい。
図１０は、実施の形態４に係る過電流遮断機構の変形例を示す斜視図である。図１１は、実施の形態４に係る過電流遮断機構の変形例を示す断面図である。第１及び第２の導体部２２，２３が平行平板を構成せず、実施の形態１と同様の構造になっている。この場合でも、くびれ部２４が封止材２０から露出し、かつフタ２１により覆われていることで上記の効果を得ることができる。
実施の形態５．
図１２は、実施の形態５に係る過電流遮断機構を示す斜視図である。図１３は、実施の形態５に係る過電流遮断機構を示す断面図である。封止材２０から露出したくびれ部２４が、封止材２０とは異なる材料からなる絶縁材２８で覆われている。絶縁材２８により電流遮断時に周囲部品の損傷を防ぐことができる。この場合、装置上部のフタ２１は無くてもよい。
絶縁材２８として遮断時の放電抑制の効果のある材料を用いれば、遮断効果を向上させることができる。また、絶縁材２８として粘度が低く流動性が高い材料を用いれば、半導体装置の組立性を向上させることができる。絶縁材２８は、例えばシリコンゲルであり、低粘度のエポキシ材料でもよい。
なお、半導体チップ１０は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
３ 絶縁基板、６，７，８ 回路パターン、１０ 半導体チップ、１５ 過電流遮断機構、２０ 封止材、２１ フタ、２２ 第１の導体部、２３ 第２の導体部、２４ くびれ部、２６ 絶縁物、２８ 絶縁材

Claims (11)

  1. 回路パターンを有する絶縁基板と、
    前記絶縁基板の上に実装され、前記回路パターンに接続された半導体チップと、
    前記回路パターンと同一の材料で構成され、前記回路パターンに直列に接続され、過電流が流れると溶融し断線する過電流遮断機構とを備えることを特徴とする半導体装置。
  2. 前記過電流遮断機構は、第１の導体部と、第２の導体部と、前記第１の導体部と前記第２の導体部の間に接続されたくびれ部とを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１及び第２の導体部の断面積は前記くびれ部の断面積よりも大きいことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１及び第２の導体部の長さは前記くびれ部の長さよりも大きいことを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記第１及び第２の導体部の厚みは０．５ｍｍ以上であることを特徴とする請求項２～４の何れか１項に記載の半導体装置。
  6. 前記過電流遮断機構は１つの導電体から構成されることを特徴とする請求項２～５の何れか１項に記載の半導体装置。
  7. 前記第１及び第２の導体部は、前記絶縁基板の上面に対して直立した平行平板を構成することを特徴とする請求項２～６の何れか１項に記載の半導体装置。
  8. 前記平行平板となる前記第１及び第２の導体部の間に絶縁物が挿入されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記絶縁基板及び前記半導体チップを封止する封止材と、
    フタとを更に備え、
    前記くびれ部の少なくとも１面が、前記封止材から露出し、かつ前記フタにより覆われていることを特徴とする請求項２～８の何れか１項に記載の半導体装置。
  10. 前記絶縁基板及び前記半導体チップを封止する封止材を更に備え、
    前記くびれ部の少なくとも１面が、前記封止材から露出し、前記封止材とは異なる材料からなる絶縁材で覆われていることを特徴とする請求項２～８の何れか１項に記載の半導体装置。
  11. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～１０の何れか１項に記載の半導体装置。
JP2021003999A 2021-01-14 2021-01-14 半導体装置 Active JP7444084B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021003999A JP7444084B2 (ja) 2021-01-14 2021-01-14 半導体装置
US17/372,226 US20220223511A1 (en) 2021-01-14 2021-07-09 Semiconductor device
DE102021126908.3A DE102021126908A1 (de) 2021-01-14 2021-10-18 Halbleitervorrichtung
CN202210017507.2A CN114765163A (zh) 2021-01-14 2022-01-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021003999A JP7444084B2 (ja) 2021-01-14 2021-01-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2022108830A true JP2022108830A (ja) 2022-07-27
JP7444084B2 JP7444084B2 (ja) 2024-03-06

Family

ID=82116326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021003999A Active JP7444084B2 (ja) 2021-01-14 2021-01-14 半導体装置

Country Status (4)

Country Link
US (1) US20220223511A1 (ja)
JP (1) JP7444084B2 (ja)
CN (1) CN114765163A (ja)
DE (1) DE102021126908A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040798A (ja) * 2004-07-29 2006-02-09 Hitachi-Lg Data Storage Inc 回路基板及びそれを用いた電子機器
JP2008235502A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2012204576A (ja) * 2011-03-25 2012-10-22 Aisin Aw Co Ltd 半導体装置
JP2014175471A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2018193581A1 (ja) * 2017-04-20 2018-10-25 三菱電機株式会社 電力変換装置
WO2019043807A1 (ja) * 2017-08-30 2019-03-07 三菱電機株式会社 電力変換装置
JP2020022216A (ja) * 2018-07-30 2020-02-06 三菱電機株式会社 電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712610C1 (en) * 1994-08-19 2002-06-25 Sony Chemicals Corp Protective device
JP3466042B2 (ja) * 1997-03-19 2003-11-10 株式会社 沖情報システムズ プリント回路板及びヒューズ付プリント回路板の形成方法
US20030001589A1 (en) * 1999-12-20 2003-01-02 Stmicroelectronics, Inc. Redundant electric fuses
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
JP4234890B2 (ja) * 2000-08-11 2009-03-04 釜屋電機株式会社 チップ型ヒューズの溶断狭小部形成方法
JP3549497B2 (ja) * 2001-06-18 2004-08-04 松下電器産業株式会社 回路保護素子及び実装構造
JP4398221B2 (ja) * 2003-10-29 2010-01-13 釜屋電機株式会社 チップ型ヒューズの溶断狭小部の形成方法
EP1557881A1 (en) * 2004-01-23 2005-07-27 STMicroelectronics S.r.l. A lead-frame for electronic devices with extruded pads
JP2007123644A (ja) 2005-10-31 2007-05-17 Mitsubishi Electric Corp 電力半導体装置
JP2008118010A (ja) * 2006-11-07 2008-05-22 Fuji Electric Device Technology Co Ltd 半導体装置
US20100213569A1 (en) * 2009-02-20 2010-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits having fuses and systems thereof
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
KR101585216B1 (ko) * 2009-10-28 2016-01-13 삼성전자주식회사 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 그 제조방법
JP7055109B2 (ja) 2019-01-17 2022-04-15 三菱電機株式会社 半導体装置
JP7388833B2 (ja) 2019-06-27 2023-11-29 スタンレー電気株式会社 車両用灯具の制御装置、車両用灯具の制御方法、車両用灯具
JP6869309B2 (ja) 2019-10-23 2021-05-12 三菱電機株式会社 電力変換装置および電力変換装置一体型回転電機

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040798A (ja) * 2004-07-29 2006-02-09 Hitachi-Lg Data Storage Inc 回路基板及びそれを用いた電子機器
JP2008235502A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2012204576A (ja) * 2011-03-25 2012-10-22 Aisin Aw Co Ltd 半導体装置
JP2014175471A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2018193581A1 (ja) * 2017-04-20 2018-10-25 三菱電機株式会社 電力変換装置
WO2019043807A1 (ja) * 2017-08-30 2019-03-07 三菱電機株式会社 電力変換装置
JP2020022216A (ja) * 2018-07-30 2020-02-06 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
CN114765163A (zh) 2022-07-19
US20220223511A1 (en) 2022-07-14
DE102021126908A1 (de) 2022-07-14
JP7444084B2 (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
JP6300633B2 (ja) パワーモジュール
JP5656907B2 (ja) パワーモジュール
JP6824422B2 (ja) 電力変換装置
US3810063A (en) High voltage current limiting fuse including heat removing means
JP2003124437A (ja) 半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2007305757A (ja) 半導体装置
JP2018081980A (ja) 半導体装置
JP5781185B1 (ja) 樹脂封止型半導体装置
JP6895126B2 (ja) 半導体パッケージ
TWI695400B (zh) 具有溫度保險絲之暫態電壓抑制裝置
JP2022108830A (ja) 半導体装置
JP6797289B2 (ja) 電力変換装置
JP7209615B2 (ja) 半導体装置
JP7156155B2 (ja) 半導体モジュール
JP2017079217A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2001332664A (ja) 半導体装置およびその製造方法
JP6167825B2 (ja) 半導体装置
US11152327B2 (en) Semiconductor device with fuse portion comprising wires of different electrical resistance
JP2019046839A (ja) パワー半導体モジュール
US10847489B2 (en) Semiconductor device
JP2003234382A (ja) 半導体装置
JP2019021682A (ja) 半導体装置
US20240105645A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240205

R150 Certificate of patent or registration of utility model

Ref document number: 7444084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150