JP2022099858A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2022099858A
JP2022099858A JP2020213897A JP2020213897A JP2022099858A JP 2022099858 A JP2022099858 A JP 2022099858A JP 2020213897 A JP2020213897 A JP 2020213897A JP 2020213897 A JP2020213897 A JP 2020213897A JP 2022099858 A JP2022099858 A JP 2022099858A
Authority
JP
Japan
Prior art keywords
semiconductor device
joining
bonding material
diode element
joining material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020213897A
Other languages
English (en)
Inventor
靖 池田
Yasushi Ikeda
真人 中村
Masato Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2020213897A priority Critical patent/JP2022099858A/ja
Priority to CN202180071701.2A priority patent/CN116348996A/zh
Priority to PCT/JP2021/038131 priority patent/WO2022137754A1/ja
Priority to US18/033,543 priority patent/US20230402420A1/en
Priority to DE112021004402.8T priority patent/DE112021004402T5/de
Priority to TW110139824A priority patent/TWI835016B/zh
Publication of JP2022099858A publication Critical patent/JP2022099858A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の２次実装時に発生する半導体素子の割れを抑制する。【解決手段】電極１ｃを有する主面１ａおよび電極１ｄを有する裏面１ｂを備えたダイオード素子１と、ダイオード素子１と対向して配置された放熱ベース１２と、ダイオード素子１と対向して配置されたＣｕリード１１と、ダイオード素子１の裏面１ｂと放熱ベース１２とを接合する接合材６と、ダイオード素子１の主面１ａとＣｕリード１１とを接合する接合材５と、を有する半導体装置２０である。ダイオード素子１の裏面１ｂ側に設けられた接合材６は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだであり、ダイオード素子１の主面１ａ側に設けられた接合材５は、融点が２６０℃より高い高融点金属と、Ｓｎと上記高融点金属の化合物と、からなる。【選択図】図５

Description

本発明は、電力変換に関わる半導体装置およびその製造方法に関し、交流発電機の交流出力を直流出力に変換する車載用交流発電機（オルタネーター）やインバータに使用される半導体装置およびその製造方法に関する。
車載用交流発電機に用いられる半導体装置は、厳しい温度サイクルに耐えられるように、半導体素子と電極との熱膨張率の差で生じる熱応力を低減する構造を有している。またエンジン近傍に設置されることから半導体装置に対して１７５℃の耐熱温度が要求される。そのため、半導体素子の接合には、例えば、固相線が３００℃付近の高Ｐｂはんだ（例えば、９５重量％のＰｂと５重量％のＳｎとを含む固相線３００℃・液相線３１４℃のＰｂ－Ｓｎ合金）が接合に使用される。しかしながら、環境保護の観点から、環境負荷が大きいＰｂを排除した接合材料を使用した半導体装置の開発が要求されている。
Ｐｂはんだに変わる接合材料の一例が、特開２０１１－７７２２５号公報および特開２０１６－２５１９４号公報に開示されている。
特開２０１１－７７２２５号公報 特開２０１６－２５１９４号公報
Ｐｂはんだに変わる接合材料として融点が約３８０℃のＺｎ－Ａｌ系はんだが期待されている。Ｚｎ－Ａｌ系はんだは濡れ性が悪いことが欠点であったが、近年、特許文献１に記載されているように、合金系のはんだではなく、クラッド圧延を利用してＺｎとＡｌを積層した構造の接合材料が開発されており、該接合材料では接合性が改善されている。ただし、特許文献１に記載された接合材料の場合、半導体素子の上下ともにＺｎ－Ａｌ系はんだで接合すると、Ｚｎ－Ａｌ系はんだの熱膨張率（約３０ｐｐｍ/Ｋ）が半導体素子の熱膨張率（約３ｐｐｍ/Ｋ）に比べて大きいため、接合後の冷却時に熱膨張率の差によって発生する応力が半導体素子に付与され、半導体素子が割れる場合があった。そこで，特許文献２に記載された接合技術では，半導体素子の下面のみにＺｎ－Ａｌ系はんだを適用し、上面にＺｎ－Ａｌ系はんだより熱膨張率が小さい接合材料を適用することにより、半導体素子に付与される応力を低減し、半導体装置の組立時の半導体素子の割れを抑制している。
しかしながら，特許文献２に記載された接合技術では、半導体装置の組立時の半導体素子の割れは抑制できるものの、Ｚｎ－Ａｌ系はんだの熱膨張率が高いことに起因して、ユーザーでの２次実装時や信頼性試験時に起こる半導体素子の割れを十分に抑制することができない。すなわち、本願発明者は、特許文献２に記載された接合技術を採用した場合、半導体素子の両面を接合する半導体装置においてＺｎ－Ａｌ系はんだを半導体素子の下面側の接合に用いると、ユーザーで行われる２次実装および信頼性評価等で、半導体素子が該半導体素子に付与される応力に耐えられないことに気付いた。
本発明の目的は、半導体装置において２次実装時に発生する半導体素子の割れを抑制することが可能な技術を提供することにある。
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態における半導体装置は、接続用電極を有する主面と該主面の反対側の裏面とを備えた半導体素子と、前記半導体素子の前記裏面と対向して配置された第１部材と、前記半導体素子の前記主面と対向して配置された第２部材と、前記半導体素子の前記裏面と前記第１部材とを接合する第１接合材と、前記半導体素子の前記主面と前記第２部材とを接合する第２接合材と、を有する。さらに、前記第１接合材は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだであり、前記第２接合材は、融点が２６０℃より高い高融点金属と、Ｓｎと前記高融点金属の化合物と、からなる。
また、一実施の形態における半導体装置の製造方法は、接続用電極が設けられた主面と、該主面と反対側に位置する裏面と、を備えた半導体素子を有する半導体装置の製造方法である。前記半導体装置の製造方法は、（ａ）第１部材上に第１接合材を供給し、さらに前記第１接合材上に半導体素子を配置して、前記第１部材と前記半導体素子の前記裏面とを前記第１接合材を介して対向させる工程と、（ｂ）前記（ａ）工程の後、２６０℃より高い温度で前記第１接合材を溶融して前記半導体素子の前記裏面と前記第１部材とを前記第１接合材によって接合する工程と、を含む。さらに、前記半導体装置の製造方法は、（ｃ）前記（ｂ）工程の後、前記半導体素子の前記主面上に第２接合材を供給する工程と、（ｄ）前記（ｃ）工程の後、前記第２接合材上に第２部材を配置し、前記第２接合材を所定の温度で加熱して前記半導体素子の前記主面と前記第２部材とを前記第２接合材によって接合する工程と、を含む。そして、前記第１接合材は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだであり、前記第２接合材は、融点が２６０℃より高い高融点金属と、Ｓｎと前記高融点金属の化合物と、からなる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の２次実装時に発生する半導体素子の割れを抑制することができる。
本発明の実施の形態の半導体装置の第一例の構造を示す断面図である。 比較例の半導体装置の構造を示す断面図であり、（ａ）は第一例、（ｂ）は第二例である。 図１に示す半導体装置の第２接合材による接合状態の反応前と反応後を示す断面図である。 図３のＡ部の構造を示す拡大部分断面図である。 本発明の実施の形態の半導体装置の第二例の構造を示す断面図である。 比較例の半導体装置の第２接合材による接合部の構造を示す断面図である。 本発明の半導体装置における半導体素子の接合方法を示す断面図であり、（ａ）は一般的なはんだによる接合方法、（ｂ）は第２接合材による接合方法である。 本発明の半導体装置の印刷方法による第２接合材の接合状態を示す断面図である。 本発明の実施の形態の半導体装置の２次実装の構造を示す断面図である。 図１の半導体装置により実施された評価の結果を示す結果図である。 比較例の半導体装置により実施された評価の結果を示す結果図である。
以下、図面を参照して本発明の実施の形態について説明する。図面では、機能的に同じ要素は同じ番号で表示される場合もある。
本実施の形態の半導体装置は、例えば、交流発電機の交流出力を直流出力に変換する車載用交流発電機（オルタネーター）やインバータに使用される半導体装置である。
図１に示すように、半導体装置１０は、電極（接続用電極）１ｃが設けられた主面１ａと、主面１ａと反対側に位置する裏面１ｂと、を備えた半導体素子を有している。本実施の形態では、上記半導体素子がダイオード素子１の場合について説明する。したがって、ダイオード素子１は、その裏面１ｂにも電極（接続用電極）１ｄを備えている。さらに、半導体装置１０は、ダイオード素子１の裏面１ｂと対向して配置された導電性の支持部材（第１部材）２と、ダイオード素子１の主面１ａと対向して配置されたリード電極体（第２部材）３と、ダイオード素子１の裏面１ｂと支持部材２とを接合する接合材（第１接合材）６と、ダイオード素子１の主面１ａとリード電極体３とを接合する接合材（第２接合材）５と、を有している。そして、ダイオード素子１、接合材５，６、支持部材２の一部およびリード電極体３の一部は、封止用樹脂からなる封止部４によって封止されている。ただし、支持部材２の一部を除く部分およびリード電極体３の一部を除く部分は、外部接続用電極として封止部４から露出している。
ここで、接合材（第１接合材）６は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだである。一方、接合材（第２接合材）５は、融点が２６０℃より高い高融点金属７（図３参照）と、Ｓｎと高融点金属７の化合物（図３に示すＳｎ系化合物９）と、からなる接合材である。
すなわち、半導体装置１０においては、ダイオード素子１の裏面１ｂが鉛フリーはんだ（接合材６）からなる接合部６ａを介して導電性の支持部材２と電気的に接合され、一方、ダイオード素子１の主面１ａが、融点が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の化合物と、を含む接合材５からなる接合部５ａを介してリード電極体３と電気的に接合されている。
図１に示す半導体装置１０のように、ダイオード素子１の裏面１ｂ側のみを鉛はんだより硬く、かつＺｎ－Ａｌ系はんだよりも低熱膨張率の鉛フリーはんだ（接合材６）を用いて支持部材２と接合させることにより、ダイオード素子１に付与される応力を低減することができる。さらに、ダイオード素子１の主面１ａ側のリード電極体３への接合を、高融点金属７と、Ｓｎと高融点金属７の化合物と、からなる接合材５を用いて行うことにより、先に接合した鉛フリーはんだ（接合材６）の融点（例えば、３８０℃程度）より低い温度で接合材５の接合を行うことが可能になる。接合材５は、例えば、３００℃より低い温度で接合可能な接合材である。これにより、接合材５の凝固後、室温まで低下する温度幅が小さいため、ダイオード素子１に付与される応力を低減することができ、ダイオード素子１の割れを抑制することができる。
したがって、半導体装置１０では、図２の比較例に示すように接合部に応力緩衝材３０を挿入しなくてもダイオード素子１に生じる応力を緩和させることができる。具体的には、図２（ａ）に示す半導体装置２５は、ダイオード素子１の上部に配置された接合材５と下部に配置された接合材６のうち接合材６のみに応力緩衝材３０を挿入した構造であり、図２（ｂ）に示す半導体装置２６は、ダイオード素子１の上部に配置された接合材５と下部に配置された接合材６の両方に応力緩衝材３０を挿入した構造である。しかしながら、本実施の形態の半導体装置１０では、接合材５および接合材６の何れにも応力緩衝材３０を挿入する必要がなく、ダイオード素子１に付与される応力を低減することができる。
また、融点が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の化合物と、を含む接合材５を用いた接合では、図３に示すように、Ｓｎ系はんだ８と高融点金属７を供給した後（反応前）、所定の温度に加熱することで高融点金属７とＳｎ系はんだ８とを混合した接合材は反応して、高融点金属７と、Ｓｎと高融点金属７の反応物とになる（反応後）ことにより、２６０℃で溶融しなくなる。また、接合材５は、上述のように、３００℃より低い温度（例えば、２５０℃程度）で接合可能な接合材である。これにより、接合材５の凝固後、室温まで低下する温度幅が小さいことで、ダイオード素子１に付与される応力を低減することができる。その結果、ユーザー等で行われるはんだを用いた最高温度２６０℃の２次実装（後述する図９に示すプリント基板１６への実装）や信頼性試験にも耐えることができる。すなわち、半導体装置１０の２次実装時や信頼性試験時に発生するダイオード素子１の割れを抑制することができる。
次に、図５は、本実施の形態の半導体装置２０の構造を示すものである。半導体装置２０は、ダイオード素子１の主面１ａ側にＣｕリード（第２部材）１１が配置され、一方、ダイオード素子１の裏面１ｂ側に放熱ベース（第１部材）１２が配置された構造となっている。つまり、半導体装置２０においては、ダイオード素子１の裏面１ｂが鉛フリーはんだ（接合材６）からなる接合部６ａを介して導電性の放熱ベース１２と電気的に接合され、一方、ダイオード素子１の主面１ａが、融点が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の化合物と、を含む接合材５からなる接合部５ａを介してＣｕリード１１と電気的に接合されている。なお、放熱ベース１２は、放熱性に優れた材料からなる部材である。そして、Ｃｕリード１１には、例えば、Ｃｕ合金からなる引き出しリード１３が接合されており、この引き出しリード１３が半導体装置２０の外部引き出し用電極となっている。
なお、半導体装置２０では、ダイオード素子１の裏面１ｂ側に放熱ベース１２を配置することで、ダイオード素子１の裏面１ｂ側が放熱経路の主要部分となっている。図４に示すように、ダイオード素子１の主面１ａ側に配置された接合材５（図５参照）は、融点が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の反応物であるＳｎ系化合物９と、を含む接合材であるため、ボイド２１が形成され易い。ボイド２１は、熱を伝達する際に妨げとなるため、ボイド２１が形成され易い接合材５は、放熱側に用いないことが好ましい。そこで、半導体装置２０では、ダイオード素子１の裏面１ｂ側を放熱側とし、ダイオード素子１の裏面１ｂを鉛フリーはんだからなる接合材６を介して放熱ベース１２と接合させている。そして、放熱ベース１２は、Ｃｕリード１１が備える平面部のうち最も大きな平面部１１ａより面積が大きな平面部１２ａを備えている。これにより、ダイオード素子１から発せられる熱を、効率を高めつつ放熱ベース１２を介してダイオード素子１の下部側に伝達することができる。
すなわち、半導体装置２０では、ダイオード素子１の放熱側（裏面１ｂ側）が鉛フリーはんだからなる接合材６で接合され、ダイオード素子１の放熱側ではない側（主面１ａ側）が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の反応物であるＳｎ系化合物９と、からなる接合材５で接合されている。これにより、ダイオード素子１の放熱側（裏面１ｂ側）は、図４に示すような高融点金属７と、Ｓｎと高融点金属７の反応物であるＳｎ系化合物９と、からなる接合材で接合する時のようにボイド２１が多い接合とならないため、放熱性の確保に有利となる。なお、ダイオード素子１の上下両面を鉛フリーはんだで接合するとダイオード素子１の割れが発生するため、半導体装置２０では、ダイオード素子１の放熱側ではない側（主面１ａ側）は、３００℃より低い温度で高融点金属７とＳｎ系化合物９とを混合した接合材で接合している。
ここで、本実施の形態の接合材６である鉛フリーはんだは、該鉛フリーはんだの固相線温度が２７０℃から４００℃であるＳｎ－Ｓｂ－Ａｇ－Ｃｕ系鉛フリーはんだであり、かつ、上記鉛フリーはんだにおけるＳｂの割合が２５～４０ｍａｓｓ％である。このように、固相線温度が２７０℃から４００℃であるＳｎ－Ｓｂ－Ａｇ－Ｃｕ系鉛フリーはんだで、かつ、上記鉛フリーはんだにおけるＳｂの割合が２５～４０ｍａｓｓ％の鉛フリーはんだを用いることで、半導体装置１０および半導体装置２０を２次実装する際に、２次実装時の加熱温度２６０℃においても半導体装置１０や半導体装置２０の内部の接合部が溶融することが無い。これにより、該接合部での接合を維持することができる。
なお、高融点金属７は、Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかの金属、または上記Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかを主とする合金であることが好ましい。このように、高融点金属７として、Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかの金属、または上記Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかを主とする合金を採用することにより、接合時にＳｎと速やかに反応して２６０℃より高い融点の金属間化合物を形成することができる。
また、半導体装置１０および半導体装置２０において、接合材６による接合部６ａの厚さは、３０～１００μｍであることが好ましい。すなわち、鉛フリーはんだによる接合部６ａの厚さを３０～１００μｍにすることにより、ダイオード素子１に付与される応力を低減することができる。例えば、１００μｍよりはんだ厚さが厚いと放熱性が損なわれ、また、はんだ厚さが３０μｍより薄いとダイオード素子１に付与される応力が大きくなり、ダイオード素子１が割れる恐れがある。したがって、鉛フリーはんだによる接合部６ａの厚さを３０～１００μｍにすることが好ましい。
次に、半導体装置１０および半導体装置２０において、図１および図５に示すように、接合材５からなる接合部５ａは、電極（接続用電極）１ｃの全面に亘って配置されている。図３に示す高融点金属７とＳｎ系化合物９とを混合した接合材５を用いると、図６に示すように、接合材５は、ダイオード素子１の電極１ｃの全面に亘って濡れ広がらない。例えば、図７（ａ）に示す一般的なはんだ１５の場合、支持部材２上にはんだ１５を供給し、さらに、はんだ１５上にダイオード素子１を搭載した後、はんだ１５を所定の温度に加熱して溶融することで、はんだ１５はダイオード素子１の接合面全体に濡れ広がる。ところが、図７（ｂ）に示す高融点金属７とＳｎ系化合物９とを混合した接合材５の場合、接合材５を所定の接合温度に加熱しても、接合材５はダイオード素子１の接合面全体には濡れ広がらない。すなわち、接合材５は、濡れ広がり性が良くはない。この場合、図６に示すように、ダイオード素子１と、リード電極体３やＣｕリード１１などの第２部材と、の間に空間部１４が形成され、この空間部１４によりダイオード素子１と上記第２部材との間での通電や放熱が十分に行われない。
そこで、本実施の形態の半導体装置１０および半導体装置２０では、半導体装置１０，２０の組立ての際に、ダイオード素子１の主面１ａ上に接合材５を印刷によって供給している。これにより、接合材５からなる接合部５ａを電極１ｃの全面に亘って形成することができる。すなわち、ダイオード素子１と、リード電極体３またはＣｕリード１１などの第２部材との間において接合材５の接合面積を確保することができ、ダイオード素子１と上記第２部材とにおける通電性や放熱性を向上させることができる。
次に、本実施の形態の半導体装置の製造方法について説明する。ここでは、図１に示す半導体装置１０を取り上げて説明するが、図５に示す半導体装置２０についても同様である。
図１に示すように、まず、支持部材２上に接合材６を供給する。ここで、接合材６は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだである。この接合材６を供給した後、接合材６上にダイオード素子１を配置して、支持部材２とダイオード素子１の裏面１ｂとを接合材６を介して対向させる。その後、２６０℃より高い温度で接合材６を溶融してダイオード素子１の裏面１ｂと支持部材２とを接合材６によって接合する。
接合材６によってダイオード素子１を支持部材２に接合した後、ダイオード素子１の主面１ａ上に接合材５を供給する。ここで、接合材５は、図３に示すように、融点が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の化合物と、からなる接合材である。その後、接合材５上にリード電極体３を配置し、接合材５を所定の温度で加熱してダイオード素子１の主面１ａとリード電極体３とを接合材５によって接合する。
上述の接合方法によれば、先にダイオード素子１の下面（裏面１ｂ）側のみを鉛フリーはんだ（接合材６）で接合して室温まで冷却して凝固させ、その後、ダイオード素子１の上面（主面１ａ）側に、高融点金属７とＳｎ系化合物９とから成る接合材５を供給して、先に接合した鉛フリーはんだの融点より低い温度で接合することにより、ダイオード素子１に付与される応力を低減することができる。その結果、ダイオード素子１の割れの発生を抑制することができる。
なお、接合材５は、Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかの金属、または上記Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかを主とする合金の粉末と、Ｓｎ系合金の粉末と、を混合して形成されたペースト状の接合材である。高融点金属７として、Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかの金属、または上記Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかを主とする合金を用いることにより、接合時にＳｎと速やかに反応して２６０℃より高い融点の金属間化合物を形成することができる。
また、接合材５は、この接合材５に含まれる高融点金属７の重量割合が１０～４０％であることが好ましい。Ｃｕ、Ｎｉ、ＡｕおよびＡｇなどの高融点金属７と、Ｓｎ系化合物９とからなる接合材５において、高融点金属７の重量割合が１０～４０％であることにより、接合材５がダイオード素子１と接合する際に、接合材５の濡れ性を確保し易くすることができ、その結果、接合材５とダイオード素子１との接合強度を高めることができる。例えば、接合材５における高融点金属７の重量割合が１０％より少なくなると、Ｓｎと反応した時にＳｎが余ってしまうという現象が起こる。Ｓｎは、２６０℃より低い融点を有するため、ユーザーにおいて２６０℃で２次実装する際に接合が維持できなくなる恐れがある。一方、接合材５における高融点金属７の重量割合が４０％より高くなると、接合材５の十分な濡れ性を確保することができなくなる、または、ボイドが多く形成されるといった問題が生じる可能性がある。したがって、接合材５に含まれる高融点金属７の重量割合を１０～４０％とすることにより、接合材５の濡れ性を確保して接合材５とダイオード素子１との接合強度を高めることができる。
また、半導体装置１０の組立てにおいて、ダイオード素子１の主面１ａ上に接合材５を供給する際に、図８に示すように、印刷によって高融点金属７とＳｎ系はんだ８を供給することが好ましい。詳細には、ダイオード素子１の下面（裏面１ｂ）側が先に鉛フリーはんだ（接合材６）で接合されている状態であれば、ダイオード素子１の上面（主面１ａ）側に、高融点金属７とＳｎ系はんだ８の化合物（混合物でもあり、Ｓｎ系化合物９）とからなる図３に示す接合材５を印刷によって供給することが可能である。高融点金属７とＳｎ系はんだ８の化合物とからなる接合材５は、図６に示すように、ダイオード素子１の電極１ｃ全体に濡れ広がらない。そこで、図８に示すように、印刷用マスク３１と印刷用スキージ３２を用いた印刷によって予めダイオード素子１の電極サイズに高融点金属７とＳｎ系はんだ８を供給する。具体的には、ダイオード素子１の電極上に印刷用マスク３１を配置した状態で印刷用マスク３１上に高融点金属７とＳｎ系はんだ８を供給し、その後、印刷用スキージ３２を矢印Ｂから矢印Ｃへと移動させることでダイオード素子１の電極全体に亘って高融点金属７とＳｎ系はんだ８を供給することができる。その結果、接合時には所定の温度で加熱することで、ダイオード素子１の電極上の全体に亘って高融点金属７とＳｎ系はんだ８の化合物とからなる接合材５を形成することができ、接合材５による接合面積を確実に確保することができる。これにより、接合材５を介したダイオード素子１の通電性および放熱性を高めることができる。
また、半導体装置１０の組立てにおいて、接合材５によってダイオード素子１とリード電極体３とを接合する際には、接合材５を３００℃より低い温度で加熱してダイオード素子１の主面１aとリード電極体３とを接合材５によって接合することが好ましい。ここで、接合材５は３００℃より低い温度（例えば、２５０℃程度）で接合可能な接合材である。例えば、高融点金属７とＳｎ系はんだ８の化合物（混合物でもあり、Ｓｎ系化合物９）とからなる接合材５は、接合した温度において反応が促進されるため、接合温度が高い（例えば、３００℃を超える接合温度）と室温まで冷却される際に温度の低下幅が大きくなり、ダイオード素子１に付与される応力が大きくなる。その結果、ダイオード素子１が割れるという不具合が起こる。したがって、３００℃より低い温度で加熱して接合材５で接合することにより、ダイオード素子１の応力による割れを抑制することができる。
次に、本実施の形態の半導体装置の２次実装の構造について図９を用いて説明する。２次実装は、例えば、ユーザー等で行われるプリント基板等への実装である。ここでは、半導体装置２０がプリント基板１６に２次実装された構造について説明する。図９に示すように、半導体装置２０は、プリント基板１６上に実装されている。詳細には、プリント基板１６の端子部１６ａに、半導体装置２０の引き出しリード１３および放熱ベース１２がはんだ１７によって接合されている。２次実装時の加熱温度は、最高２６０℃である。
半導体装置２０の組立てで用いられる接合材６は、融点が２６０℃より高い鉛フリーはんだである。また、接合材５は、融点が２６０℃より高い高融点金属７と、Ｓｎと高融点金属７の化合物と、からなる接合材であり、接合材５の融点は２６０℃より遥かに高い温度である。したがって、半導体装置２０を２６０℃の温度で２次実装しても半導体装置２０の内部の接合部で不具合が発生することはない。
次に、図１０を用いて、図１に示す半導体装置１０に適用した実施例１～１４について実施した評価の結果について説明する。実施例１～１４では、接合材５および接合材６の種々の組合せについて、チップ割れ（ダイオード素子１の割れ）、２次実装および放熱性について評価し、評価結果を○×で表している。図１０において、半導体素子の下側接合部とは接合材６のことであり、半導体素子の上側接合部とは接合材５のことである。また、半導体素子上側の接合ピーク温度とは、チップ割れが発生しなかった接合における最も高い接合温度のことである。さらに、放熱性については、一定の電流を流した際の電圧の変化を測定し、電圧の変化量が設定された閾値より大きいか否かで放熱性の○×を判定している。
詳細に説明すると、Ｎｉメタライズを有するＣｕ製の支持部材２に各種半導体素子下側接合材（接合材６）を供給し、その上に厚さ０．５ｍｍのダイオード素子１を配置し、リフロー炉により１００％Ｈ２あるいはＮ2＋Ｈ2の還元雰囲気中で所望の温度まで加熱し、支持部材２とダイオード素子１とを接合する。そして、冷却後に、Ｃｕ製の支持部材２に接合されたダイオード素子１上に接合材５、さらに接合材５上にＮｉメタライズを有するＣｕ製のリード電極体３を積層し、Ｎ2＋Ｈ2の還元雰囲気中で図１０に示す接合ピーク温度にて接合した。接合後、接合部周辺を封止用樹脂で封止した。
このようにして組み立てた半導体装置１０について、電気特性を測定し、ダイオード素子１の割れの有無を評価した。評価は各実施例１～１４について５個ずつ半導体装置１０を評価し、ダイオード素子１に割れが無かった場合を○、１つでも割れがあった場合を×とした。評価の結果、図１０に示すように実施例１～１４の何れにおいてもダイオード素子１に割れは発生しなかった。また、ダイオード素子１に割れが無かったものを最高温度２６０℃でリフローし、２次実装耐性を確認し、電気特性に変動が無いか確認した。その結果、何れについても変動は確認されなかった。また、放熱性について確認し、従来の鉛はんだより放熱特性が良いものを○、悪いものを×と判定した。その結果、何れの実施例においても〇となった。
一方、図１１に示す比較例１～３のように、半導体素子（ダイオード素子１）の上下を何れも同一接合材を用いて接合した場合、比較例３では５個の半導体装置１０のうち、少なくとも1つ以上で半導体素子の割れが発生した。また、比較例１、２では半導体素子の割れを抑制し、２次実装にも耐えることができたが、放熱性が従来の鉛はんだを用いた場合に比べて悪くなり×となった。
以上のように本実施の形態の半導体装置およびその製造方法によれば、半導体装置の組立時に発生するダイオード素子１への応力を低減することができ、その結果、組立時および使用環境下におけるチップ割れ（ダイオード素子１の割れ）を抑制することができる。また、接合後には最高２６０℃の加熱温度での２次実装や信頼性試験等に対して接合を維持することができる。さらに、ダイオード素子１の片側（例えば、裏面１ｂ側）のみを鉛フリーはんだ（接合材６）で接合にすることにより、ダイオード素子１の放熱性を確保することができる。
以上、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
例えば、上記実施の形態では、半導体素子がダイオード素子の場合を説明したが、上記半導体素子は、ダイオード素子以外のトランジスタ素子等であってもよい。
１ ダイオード素子（半導体素子）
１ａ 主面
１ｂ 裏面
１ｃ，１ｄ 電極（接続用電極）
２ 支持部材（第１部材）
３ リード電極体（第２部材）
４ 封止部
５ 接合材（第２接合材）
５ａ 接合部
６ 接合材（第１接合材）
６ａ 接合部
７ 高融点金属
８ Ｓｎ系はんだ
９ Ｓｎ系化合物
１０ 半導体装置
１１ Ｃｕリード（第２部材）
１１ａ 平面部
１２ 放熱ベース（第１部材）
１２ａ 平面部
１３ 引き出しリード
１４ 空間部
１５ はんだ
１６ プリント基板
１６ａ 端子部
１７ はんだ
２０ 半導体装置
２１ ボイド
２５，２６ 半導体装置
３０ 応力緩衝材
３１ 印刷用マスク
３２ 印刷用スキージ

Claims (13)

  1. 接続用電極が設けられた主面と、該主面と反対側に位置する裏面と、を備えた半導体素子と、
    前記半導体素子の前記裏面と対向して配置された第１部材と、
    前記半導体素子の前記主面と対向して配置された第２部材と、
    前記半導体素子の前記裏面と前記第１部材とを接合する第１接合材と、
    前記半導体素子の前記主面と前記第２部材とを接合する第２接合材と、
    を有する半導体装置であって、
    前記第１接合材は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだであり、
    前記第２接合材は、融点が２６０℃より高い高融点金属と、Ｓｎと前記高融点金属の化合物と、からなる、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１部材は、前記第２部材が備える最も大きな平面部より面積が大きな平面部を備えている、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記鉛フリーはんだは、該鉛フリーはんだの固相線温度が２７０℃から４００℃であるＳｎ－Ｓｂ－Ａｇ－Ｃｕ系鉛フリーはんだであり、かつ、前記鉛フリーはんだにおけるＳｂの割合が２５～４０ｍａｓｓ％である、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第２接合材は、３００℃より低い温度で接合可能な接合材である、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記高融点金属は、Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかの金属、または前記Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかを主とする合金である、半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第１接合材による接合部の厚さは、３０～１００μｍである、半導体装置。
  7. 請求項５に記載の半導体装置において、
    前記第２接合材は、前記接続用電極の全面に亘って配置されている、半導体装置。
  8. 請求項５に記載の半導体装置において、
    前記半導体素子は、前記裏面に接続用電極が形成されたダイオード素子である、半導体装置。
  9. 接続用電極が設けられた主面と、該主面と反対側に位置する裏面と、を備えた半導体素子を有する半導体装置の製造方法であって、
    （ａ）第１部材上に第１接合材を供給し、さらに前記第１接合材上に半導体素子を配置して、前記第１部材と前記半導体素子の前記裏面とを前記第１接合材を介して対向させる工程と、
    （ｂ）前記（ａ）工程の後、２６０℃より高い温度で前記第１接合材を溶融して前記半導体素子の前記裏面と前記第１部材とを前記第１接合材によって接合する工程と、
    （ｃ）前記（ｂ）工程の後、前記半導体素子の前記主面上に第２接合材を供給する工程と、
    （ｄ）前記（ｃ）工程の後、前記第２接合材上に第２部材を配置し、前記第２接合材を所定の温度で加熱して前記半導体素子の前記主面と前記第２部材とを前記第２接合材によって接合する工程と、
    を含み、
    前記第１接合材は、融点が２６０℃より高く、熱膨張率がＺｎ－Ａｌ系はんだより小さい鉛フリーはんだであり、
    前記第２接合材は、融点が２６０℃より高い高融点金属と、Ｓｎと前記高融点金属の化合物と、からなる、半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記第２接合材は、Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかの金属、または前記Ｃｕ、Ｎｉ、ＡｕおよびＡｇのうちの何れかを主とする合金の粉末と、Ｓｎ系合金の粉末と、を混合して形成されたペースト状の接合材である、半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記第２接合材は、該第２接合材に含まれる前記高融点金属の重量割合が１０～４０％である、半導体装置の製造方法。
  12. 請求項１０に記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記半導体素子の前記主面上に前記第２接合材を印刷によって供給する、半導体装置の製造方法。
  13. 請求項９に記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記第２接合材を３００℃より低い温度で加熱して前記半導体素子の前記主面と前記第２部材とを前記第２接合材によって接合する、半導体装置の製造方法。
JP2020213897A 2020-12-23 2020-12-23 半導体装置およびその製造方法 Pending JP2022099858A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020213897A JP2022099858A (ja) 2020-12-23 2020-12-23 半導体装置およびその製造方法
CN202180071701.2A CN116348996A (zh) 2020-12-23 2021-10-14 半导体装置及其制造方法
PCT/JP2021/038131 WO2022137754A1 (ja) 2020-12-23 2021-10-14 半導体装置およびその製造方法
US18/033,543 US20230402420A1 (en) 2020-12-23 2021-10-14 Semiconductor device and method for manufacturing the same
DE112021004402.8T DE112021004402T5 (de) 2020-12-23 2021-10-14 Halbleitervorrichtung und verfahren zu deren herstellung
TW110139824A TWI835016B (zh) 2020-12-23 2021-10-27 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020213897A JP2022099858A (ja) 2020-12-23 2020-12-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022099858A true JP2022099858A (ja) 2022-07-05

Family

ID=82158930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020213897A Pending JP2022099858A (ja) 2020-12-23 2020-12-23 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US20230402420A1 (ja)
JP (1) JP2022099858A (ja)
CN (1) CN116348996A (ja)
DE (1) DE112021004402T5 (ja)
TW (1) TWI835016B (ja)
WO (1) WO2022137754A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP4609296B2 (ja) * 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP5449958B2 (ja) 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法
JP6027426B2 (ja) * 2012-12-18 2016-11-16 ニホンハンダ株式会社 ソルダペースト及びはんだ付け実装方法
JP2014003339A (ja) * 2013-10-07 2014-01-09 Hitachi Ltd 半導体装置と接続構造及びその製造方法
JP2016025194A (ja) 2014-07-18 2016-02-08 株式会社日立製作所 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP6429208B2 (ja) * 2014-11-21 2018-11-28 株式会社日立製作所 半導体装置および移動体
JP6440903B2 (ja) * 2016-04-21 2018-12-19 三菱電機株式会社 半導体装置およびその製造方法
WO2018199259A1 (ja) * 2017-04-27 2018-11-01 三菱電機株式会社 半導体装置及び電力変換装置並びに半導体装置の製造方法
JP6984568B2 (ja) * 2018-08-30 2021-12-22 Tdk株式会社 はんだ合金、はんだペースト、及び、電子部品モジュール

Also Published As

Publication number Publication date
CN116348996A (zh) 2023-06-27
WO2022137754A1 (ja) 2022-06-30
US20230402420A1 (en) 2023-12-14
TWI835016B (zh) 2024-03-11
TW202226385A (zh) 2022-07-01
DE112021004402T5 (de) 2023-06-07

Similar Documents

Publication Publication Date Title
JP6380539B2 (ja) 接合構造、接合材、及び接合方法
JP5545964B2 (ja) 熱電発電モジュール
JP4539980B2 (ja) 半導体装置およびその製造方法
JP6750263B2 (ja) 電力用半導体モジュール
KR20030070075A (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP6429208B2 (ja) 半導体装置および移動体
JP6267229B2 (ja) 鉛フリーはんだ箔および半導体装置
JP7006686B2 (ja) 半導体装置および半導体装置の製造方法
JP4635715B2 (ja) はんだ合金およびそれを用いた半導体装置
JP2005340268A (ja) トランジスタパッケージ
WO2022137754A1 (ja) 半導体装置およびその製造方法
JP6529632B1 (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
JP4432541B2 (ja) 電子機器
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
TW201907522A (zh) 用於晶粒附著的焊料及方法
JP2008034514A (ja) 半導体装置
JP2006041363A (ja) 樹脂封止型半導体装置
JP2022003668A (ja) 半導体モジュール及びその製造方法
JP2005286274A (ja) はんだ付け方法
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4026590B2 (ja) 半導体装置
JP4973109B2 (ja) 半導体装置の製造方法
WO2024029258A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230519