JP6984568B2 - はんだ合金、はんだペースト、及び、電子部品モジュール - Google Patents

はんだ合金、はんだペースト、及び、電子部品モジュール Download PDF

Info

Publication number
JP6984568B2
JP6984568B2 JP2018161718A JP2018161718A JP6984568B2 JP 6984568 B2 JP6984568 B2 JP 6984568B2 JP 2018161718 A JP2018161718 A JP 2018161718A JP 2018161718 A JP2018161718 A JP 2018161718A JP 6984568 B2 JP6984568 B2 JP 6984568B2
Authority
JP
Japan
Prior art keywords
mass
solder
solder alloy
electronic component
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018161718A
Other languages
English (en)
Other versions
JP2020032448A (ja
Inventor
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018161718A priority Critical patent/JP6984568B2/ja
Publication of JP2020032448A publication Critical patent/JP2020032448A/ja
Application granted granted Critical
Publication of JP6984568B2 publication Critical patent/JP6984568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、はんだ合金、はんだペースト、及び、電子部品モジュールに関する。
SiC半導体モジュールの進展にともない電子部品が置かれる雰囲気の温度が250℃程度の高温になる。そのような環境下では、作動温度は部品の接合材である従来のSn系はんだ合金の固相線温度以上となり、接合部が再溶融し、部品が欠落することがある。したがって、再溶融しない接合部をもつ耐熱信頼性の高い電子部品が求められている。
このような高温環境で使用される電子部品を配線等と接合するのに適し、使用可能なはんだ合金が特許文献1〜3に開示されている。
特許文献1はNiやCuに対する濡れ性に優れ、接合温度≦400℃、温度サイクル寿命と高温信頼性に優れる高温はんだ合金を開示している。特許文献2、3は溶融開始温度が280℃以上であり、はんだ継手を形成できるSn−Sb−Ag−Cu系高温鉛フリーはんだ合金を開示している。
特開2007−152385号公報 WO2014/024715号公報 WO2014/024271号公報
しかしながら、250℃の高温環境において、前記の先行技術は、Sn含有量が多く、あるいはSb含有量が不足になっており、他部品との接合において、Sn系の反応生成物が多くなり、はんだ合金としての破断強度が不足しており、部品を接合した際の固着強度の低下や接合部の再溶融を招来し、熱サイクル経過後に高い固着強度、すなわち耐熱信頼性を維持することが困難であった。
なお、クリープ現象を抑えるため、具体的には、300℃以上の固相線温度が必要であり、実装の都合上、他の部品の耐熱性から、固相線温度が450℃以下、好ましくは400℃以下であって、450℃以下、好ましくは400℃以下で接合されうる接合材料、特に、はんだ合金が求められる。
本発明は上記課題に鑑みてなされたものであり、250℃の高温環境での使用が可能で有り、300℃〜450℃の固相線温度を有し、破断強度が高く、かつ、熱サイクル経過後の固着強度、すなわち耐熱信頼性が高い、はんだ合金等を提供することを目的とする。
本発明に係るはんだ合金、はんだペーストおよび電子部品モジュールは、次の通りである。
(1)45質量%超かつ75質量%以下のSb、
15〜39質量%のSn、
0〜16質量%のAg、
0〜15質量%のCu、
0〜11質量%のBi、
0〜6質量%のIn、及び、不可避不純物からなり、
Sb及びSnの合計が80質量%以上を占める、はんだ合金。
(2)3〜15質量%のAg、及び、3〜10質量%のCuを含む、上記(1)記載の、はんだ合金。
(3)1〜10質量%のBiを含む、上記(2)記載のはんだ合金。
(4)1〜5質量%のInを含む、上記(2)または(3)記載の、はんだ合金。
(5)はんだ合金の粉末と、樹脂と、溶剤と、を含み、前記はんだ合金は、上記(1)〜(4)記載のはんだ合金である、はんだペースト。
(6)端子を有する電子部品と、配線部材と、前記端子と前記配線部材とを接合する接合部と、を備え、前記接合部は、上記(1)〜(4)のはんだ合金を含む、電子部品モジュール。
本発明によれば、300℃〜450℃の固相線温度を有し、250℃の高温環境での使用が可能で有り、破断強度が高い、かつ、他部品との接合において、Sn系の反応生成物の生成を抑制することができ、熱サイクル経過後の固着強度、すなわち耐熱信頼性が高い、はんだ合金等が提供される。
図1は、本発明の実施形態にかかる電子部品モジュールの概略断面図である。
以下の実施形態中で述べる温度、冷却速度等はこの発明の範囲内の好適例に過ぎない。従って、本発明は以下の実施形態のみに限定されるものではない。
(はんだ合金)
本発明の実施形態にかかるはんだ合金は、45質量%超かつ75質量%以下のSb、15質量%以上39質量%以下のSn、0〜16質量%のAg、0〜15質量%のCu、0〜11質量%のBi、0〜6質量%のIn、及び、不可避不純物からなり、Sb及びSnの合計が80質量%以上を占める。
このような組成のはんだ合金では300℃〜450℃以上、好ましくは300℃〜400℃の固相線温度をもつことが可能である。したがって、例えば、このようなはんだ合金を含む接合部を持つ電子部品モジュールを、200℃〜250℃程度の高温環境で動作させること可能となる。また、このような組成のはんだ合金を含む接合部は、破断強度が高く、また、熱サイクル経過後の固着強度が高く維持される。
特に、従来よりもSbの含有量を増やし、Snの含有量を減らすことにより、固相線温度が300℃〜450℃に上がると共に、配線部材及び/又は電子部品の端子との接合部におけるSn反応物の生成が抑制されて熱サイクル経過後の固着強度、すなわち耐熱信頼性が高く維持されることが考えられる。
本実施形態にかかるはんだ合金は、Sb、Sn及び不可避不純物の合計が100質量%である、すなわち、Sb、Sn、及び、不可避不純物のみからなることができる。
本実施形態にかかるはんだ合金における不可避不純物の例は、Ca、Fe、Si、Cd、Co、Pb、Zn、Al、As、Niである。不可避不純物の量は、それぞれ、0.1質量%以下であることができる。
はんだ合金におけるSb及びSn及び不可避不純物の合計が100質量%未満である場合、はんだ合金における残余の構成元素は、Ag、Cu、Bi、Inからなる群から選択される少なくとも一つ又は任意の組み合わせである。ただし、Sb及びSnの合計が80質量%以上を占める。
はんだ合金は、3〜15質量%のAg及び3〜10質量%のCuを両方含むことが好ましい。
前記の量のAg、Cuを同時に添加すると、本発明によるはんだ合金の固相線温度をさらに正確に調整することができ、得られるはんだ合金の固相線温度を300℃〜400℃に担保することができる。Ag、Cuの含有量が前記の量を外れる場合は、AgとSnとの金属間化合物(AgSn)または、CuとSnとの金属間化合物(CuSn)など融点が400℃以上の化合物が生成するため、300℃〜400℃の範囲内の固相線温度を有するはんだ合金が得られることを担保できない。また、所定量のAg、Cuの添加により、強度が比較的に低いSbとSnとの2元系金属間化合物がなくなるため、得られるはんだ合金は、金属材料としての破断強度も、接合部材としての固着強度および熱サイクル後の固着強度も高まる。
はんだ合金が、Ag及びCuを含んでいる場合、はんだ合金はさらに1〜10質量%のBiを含むことが好ましい。Biを前記の範囲内に含むことにより、Sn−Sb−Ag−Cu−Bi合金が形成され、この合金は、Sn−Sb−Ag−Cu合金に比べて、破断強度、固着強度および熱サイクル後の固着強度がともに高くなる。なお、はんだ合金は、Biを10質量%超に含む場合、Sn−Biのはんだ合金が生成するため、得られるはんだ合金の固相線温度が低下し、熱サイクル後の固着強度が低下してしまう。
また、はんだ合金が、Ag及びCuを含んでいる場合、又は、Ag,Cu,及びBiを含んでいる場合、はんだ合金はさらに1〜5質量%のInを含むことが好ましい。Inを前記の範囲に含むことにより、Sn−Sb−Ag−Cu−InまたはSn−Sb−Ag−Cu−In−Biが生成する。これらの合金はSn−Sb−Ag−Cu合金に比べて強度が高く、得られるはんだ合金は、金属材料としての破断強度も、接合部材としての固着強度および熱サイクル後の固着強度、すなわち耐熱信頼性も上がる。なお、Inの含有量が多すぎると、得られるはんだ合金の固相線温度が低下する傾向がある。
このようなはんだ合金を用いて、電子部品と配線部材とを接合する場合には、プリフォーム材、又は、はんだペーストをあらかじめ形成することができる。プリフォーム材をあらかじめ形成することが好ましい。
次に、本実施形態にかかるはんだ合金の製造方法の一例について説明する。まず、Sn、Sb、Cu、Ag、Bi及びIn各々を、例えばターボミル、ローラミル、遠心力粉砕機等の公知の粉砕機を用いて粉砕し、各金属材料の粉末を得る。
上記のように製造した各金属材料の粉末を、それらを混合する。その後、アルミナるつぼ中に入れ、前記各金属材料の粉末の入ったるつぼを溶解炉に入れ、金属材料の粉末を加熱溶融させる。加熱の温度は特に限定されないが、本実施形態において、前記各金属材料の中で、最も高い融点を持つ金属よりも高い温度に加熱、溶融する。溶融した金属材料を冷却し、はんだ合金を得る。冷却速度は、0.8〜50℃/秒であることができる。
本実施形態に係るはんだ合金は、プリフォーム材やはんだペーストとして好適に用いることができる。プリフォーム材の形状としては、はんだ箔、ワッシャ、リング、ペレット、ディスク、リボン、ワイヤー等が挙げられる。
(はんだ箔)
続いて、プリフォーム材の一例として後述の本発明の実施形態にかかる電子部品モジュールに用いられるはんだ箔を説明する。本実施形態にかかるはんだ箔は、上記のはんだ合金の薄い板である。はんだ箔の厚みは、例えば、100〜1000μmとすることができる。はんだ箔の平面形状は、接合対象となる電子部品及び配線部材の大きさに合わせて適宜設定できる。はんだ箔は、はんだ合金の圧延等により製造することができる。
(はんだペースト)
続いて、本発明の実施形態にかかるはんだペーストを説明する。本実施形態にかかるはんだペーストは、上記のはんだ合金の粉末と、樹脂と、溶剤と、を含む。樹脂及び溶剤は、いわゆるフラックスと呼ばれる。
はんだ合金の粉末の粒径は10〜50μmとすることができる。この粒径は、レーザー回折法における体積基準の粒度分布のD50である。
樹脂の例は、ロジン、及び、ロジン誘導体(例えば、重合ロジン、水素添加ロジン、フェノール変性ロジン、マレイン化ロジン、アクリル化ロジンである。樹脂の他の例は、アクリル樹脂、ポリエステル樹脂などの合成樹脂である。
溶剤の例は、グリコール、グリコールエステル、グリコールエーテル(カルビトール、セロソルブなど)である。
はんだペーストにおける各成分の比率は、ペースト塗布方法に応じて適宜設定できる。
はんだ合金の粉末は、溶融状態のはんだ合金を遠心噴霧アトマイスすること、及び、はんだ合金を粉砕することにより製造できる。遠心噴霧アトマイス法は、高速で回転する回転盤上に、溶融金属を連続供給し、回転盤の遠心力により溶融金属を周囲に噴霧させるものである。この噴霧された溶融金属を所定の雰囲気中で冷却して固化することにより、はんだ合金粉末が得られる。はんだ合金の粉末に、フラックスすなわち、樹脂及び溶剤を混合することにより、はんだペーストを得ることができる。
(電子部品と配線部材との接合)
リフローで電子部品と配線部材とを接合する方法は、電子部品と配線部材との接合部にはんだペーストを塗布し乾燥させる、または、当該接合部にはんだ箔を配置する工程、及び、はんだ箔又ははんだペーストを高温に曝す工程と、を備える。接合温度としては、400〜450℃が好適である。
(電子部品モジュール)
本発明の実施形態にかかる電子部品モジュールは、端子を有する電子部品と、配線部材と、端子と配線部材とを接合する接合部と、を備える。接合部は、上述のはんだ合金を含む。
電子部品の例は、トランジスタ、IC、ダイオード等の能動部品、コンデンサ、コイル、抵抗器等の受動部品である。能動部品においては、特に高温環境に曝されることの多いSiC半導体を含む部品が好適である。
電子部品は少なくとも1つ、通常は2以上の端子を有する。端子の材料の例はAg、Cu等の金属で有り、Ni/Auなどのメッキが表面になされていることができる。高温環境に好適で使用する観点から、端子の材料は耐酸化性の強いAu,Pdなどを含むことが好ましい。
配線部材の例は、配線パッドである。通常、配線パッドは、電気絶縁性の基板上に設けられる。配線パッドの端子の材料の例はCu等の金属で有り、Ni/Auなどのメッキが表面になされていることができる。
図1に、本発明の1実施形態にかかる電子部品モジュール100を示す。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。この電子部品モジュール100は、下部基板10、リードフレーム30、上部基板40、配線パッド(配線部材)50a,50b、積層セラミックコンデンサ60、接合部70、及びボンディングワイヤ80を主として備える。
下部基板10は、例えば、AlN基板とすることができる。リードフレーム30は、下部基板10の表面に固定されており、ダイパッド部30a、端子30b、及び、端子30cを備える。半導体チップ20は、ダイパッド部30a上に固定されている。半導体チップ20に設けられたパッド20a、20baが、それぞれ、ボンディングワイヤ80により、端子30b、及び、端子30cと接続されている。ボンディングワイヤ80は、例えば、Alワイヤとすることができる。
端子30b、30cは、途中から折り曲げられて上方に向かって伸び、その先端には、上部基板40が固定されている。上部基板40上には、一対の配線パッド50a,50bが設けられており、これらの配線パッド50a,50bはそれぞれ、図示しない配線部材により、端子30b、30cと接続されている。
積層セラミックコンデンサ60は、コンデンサチップ63、及び、外部電極(端子)64を有する。コンデンサチップ63は、厚み方向に離間して配置された多数の内部電極62と、内部電極62間を絶縁するセラミック層61を有する。
内部電極62の材料は、Ni,Cu,Pd等の金属材料であることができる。セラミック層61の材料は、チタン酸バリウム等のセラミックであることができる。
外部電極64は、コンデンサチップ63の両端にそれぞれ配置され、一部の内部電極62は一方側の外部電極64に電気的に接続され、残りの内部電極62は他方側の外部電極64に電気的に接続されている。コンデンサチップ63内において、一方側の外部電極64に接続された内部電極62と、他方側の外部電極64に接続された内部電極62とが積層方向に交互に配置されている。一方の外部電極64は配線パッド50aの上に、他方の外部電極64は配線パッド50bの上に配置されている。
接合部70は、フィレット形状を有し、配線パッド50a又は50bと、外部電極64の表面とにそれぞれ接合している。接合部70は、上述のはんだ合金から形成される。
(実施例1〜31及び比較例1〜11)
Sb粉末、Sn粉末、Ag粉末、Cu粉末、Bi粉末、及び、In粉末を用意した。次に、所定の量の粉末を混合してアルミナるつぼ中に入れ、るつぼを溶解炉に入れ、1200℃の温度に加熱溶融させた後(実施例5、6、8、9および比較例1,7,9,10は700℃)、溶融した金属材料を30℃/秒の冷却速度で冷却し、表1および表2に記載の各試料の組成を有するはんだ合金を得た。
(組成)
得られたはんだ合金の組成の測定は、蛍光X線分析装置EA1000VX(日立ハイテクサイエンス製)を用いて分析を行った。測定の結果を表1および表2に示している。
(固相線温度の測定)
得られたはんだ合金の固相線温度を示差走査熱量計(DSC7000:日立ハイテクサイエンス製)により測定した。
(破断強度の測定)
はんだ合金から直方体形状(3mm×2mm×1mm)の試験片を得た。試験片を、軸方向に2mm離れた2つの支持棒で下から支え、試験片の軸方向中央に上から荷重をかける、いわゆる、3点曲げ荷重試験を行った。試験片が破壊に至るまでの最大荷重を基に算出した曲げ応力の値を破断強度として求めた。測定は室温で行った。
(はんだ合金を用いた接合)
はんだ合金から、6×6×1mmの形状を有するはんだ箔を得た。Ni/Auめっき層を施した配線用Cuパッドを有するアルミナ基板と、Ni/Auめっき膜を施した外部電極(端子)を有するC5750形状のチップコンデンサとを用意した。はんだ箔をアルミナ基板のCuパッド上に載せ、さらにチップコンデンサの外部電極をはんだ箔の上に載せ、450℃及び5分の条件ではんだ箔を溶融させることによりCuパッドとチップコンデンサの外部電極との接合を行い、電子部品モジュールを得た。
(接合部の初期固着強度)
アルミナ基板に対して、チップコンデンサの側面中央を加圧棒で10mm/minの速度でアルミナ基板の表面に平行な方向に押圧し、破断時の押圧力(N)を初期の固着強度とした。実際の使用を考慮すると、固着強度は10N以上が必要である。
(熱サイクル負荷の付与)
電子部品モジュールに対して熱サイクル負荷を与えた。この熱サイクル負荷は、−55℃から200℃までの温度上昇(概ねリニアで所要15分)及び200℃から−55℃までの温度降下(概ねリニアで所要10分)からなるサイクルを3000回繰り返すことである。
(接合部の熱サイクル負荷後の固着強度)
熱サイクル負荷を与えた後、上述と同様の固着強度試験を行った。実際の使用を考慮すると、10N以上が必要であることとした。
Figure 0006984568
Figure 0006984568

合金組成が本発明の範囲内にある実施例1〜31のはんだ合金では、いずれも固相線温度が300℃以上、かつ、450℃以下を示した。また、固着強度の評価につき初期強度と、熱サイクル後強度は、10N以上であることを示した。また、破断強度は34MPa以上であった。
また、3〜15質量%のAg、及び、3〜10質量%のCuを含む実施例10,11,13〜31では、固相線温度が300〜400℃となった。
また、上記のAg及びCuに加え、Biを1〜10質量%含む実施例20〜26,及び実施例30では、破断強度が120MPa以上となり、初期の固着強度が100N以上となり、熱サイクル後の固着強度が30N以上となった。
また、上記のAg及びCuに加え、Inを1〜5質量%含む実施例28〜30では、破断強度が160MPa以上となり、初期の固着強度が140N以上となり、熱サイクル後の固着強度が50N以上となった。
なお、本発明の範囲内でない比較例1、2、4〜6,8では、固相線温度がいずれも300℃未満となり、比較例3、7、9〜11では、熱サイクル後強度は、10N未満となった。
60…積層セラミックコンデンサ(電子部品)、50a,50b…配線パッド(配線部材)、64…外部電極(端子)、70…接合部、100…電子部品モジュール。

Claims (5)

  1. 45質量%超かつ75質量%以下のSb、
    15〜39質量%のSn、
    3〜15質量%のAg、
    3〜10質量%のCu、
    1〜10質量%のBi、
    0〜6質量%のIn、及び、不可避不純物からなり、
    Sb及びSnの合計が80質量%以上を占める、はんだ合金。
  2. 1〜5質量%のInを含む、請求項に記載の、はんだ合金。
  3. 45質量%超かつ75質量%以下のSb、
    15〜39質量%のSn、
    3〜15質量%のAg、
    3〜10質量%のCu、
    0〜11質量%のBi、
    1〜5質量%のIn、及び、不可避不純物からなり、
    Sb及びSnの合計が80質量%以上を占める、はんだ合金。
  4. はんだ合金の粉末と、樹脂と、溶剤と、を含み、前記はんだ合金は、請求項1〜のいずれか1項に記載のはんだ合金である、はんだペースト。
  5. 端子を有する電子部品と、配線部材と、前記端子と前記配線部材とを接合する接合部と、を備え、前記接合部は、請求項1〜のいずれか1項に記載のはんだ合金を含む、電子部品モジュール。
JP2018161718A 2018-08-30 2018-08-30 はんだ合金、はんだペースト、及び、電子部品モジュール Active JP6984568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018161718A JP6984568B2 (ja) 2018-08-30 2018-08-30 はんだ合金、はんだペースト、及び、電子部品モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018161718A JP6984568B2 (ja) 2018-08-30 2018-08-30 はんだ合金、はんだペースト、及び、電子部品モジュール

Publications (2)

Publication Number Publication Date
JP2020032448A JP2020032448A (ja) 2020-03-05
JP6984568B2 true JP6984568B2 (ja) 2021-12-22

Family

ID=69666680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018161718A Active JP6984568B2 (ja) 2018-08-30 2018-08-30 はんだ合金、はんだペースト、及び、電子部品モジュール

Country Status (1)

Country Link
JP (1) JP6984568B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022099858A (ja) * 2020-12-23 2022-07-05 株式会社 日立パワーデバイス 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238051B2 (ja) * 1995-08-25 2001-12-10 京セラ株式会社 ろう材
JP2005138174A (ja) * 2003-11-10 2005-06-02 Sumitomo Metal Mining Co Ltd ろう材、これを用いた半導体装置の製造方法並びに半導体装置
JP2013076143A (ja) * 2011-09-30 2013-04-25 Energy Support Corp 磁器と金具との固着用合金及び配電機器
JP6780994B2 (ja) * 2016-09-22 2020-11-04 日本電波工業株式会社 はんだ材料及び電子部品

Also Published As

Publication number Publication date
JP2020032448A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
CN104937684B (zh) 无引线多层陶瓷电容器堆叠
US9095936B2 (en) Variable melting point solders
JP3226213B2 (ja) 半田材料及びそれを用いた電子部品
JP2016536467A (ja) 金属焼結フィルム組成物
TWI279281B (en) Lead-free solder alloy and preparation thereof
WO2006109573A1 (ja) 導電性フィラー、及びはんだ材料
KR102194027B1 (ko) 땜납 합금, 땜납 페이스트, 땜납 볼, 수지 내장 땜납 및 땜납 이음매
JPWO2006075459A1 (ja) はんだペースト、及び電子装置
JP4722751B2 (ja) 粉末はんだ材料および接合材料
JPH07509662A (ja) すずビスマス半田ペーストと,このペーストを利用して,高温特性の改良された接続を形成する方法
JP2005161318A (ja) 熱電変換モジュール
JP6002947B2 (ja) 金属フィラー、はんだペースト、及び接続構造体
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
JP6984568B2 (ja) はんだ合金、はんだペースト、及び、電子部品モジュール
JP3752064B2 (ja) 半田材料及びそれを用いた電子部品
JP3991788B2 (ja) はんだおよびそれを用いた実装品
JP2016087691A (ja) Pbフリーはんだ及び電子部品内蔵モジュール
JP2011251330A (ja) 高温鉛フリーはんだペースト
WO2021045131A1 (ja) はんだペースト及びはんだ接合体
JP6428409B2 (ja) ハンダ粉末及びこの粉末を用いたハンダ用ペースト
CN108284286B (zh) 用于芯片焊接的钎焊合金
JP6969466B2 (ja) 接合用成形体の製造方法及びこの方法で得た接合用成形体を用いた接合方法
JP7024671B2 (ja) 接合用ペーストを用いて被接合部材を接合する方法
JP5646230B2 (ja) 鉛フリー接合材料およびその製造方法
JP5979083B2 (ja) PbフリーAu−Ge−Sn系はんだ合金

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6984568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150