JP2022091761A - 表示装置 - Google Patents

Abstract

【課題】設計が容易で、デザインの自由度が高められた表示装置を提供する。【解決手段】表示部に設けられた画素回路および駆動回路を有する。駆動回路は、複数のパルス出力回路を有する。パルス出力回路は、ゲート線を駆動する機能を有する。画素回路は、ゲート線に電気的に接続される。パルス出力回路は、第１のトランジスタを有する。画素回路は、第２のトランジスタを有する。第２のトランジスタが設けられる層は、第１のトランジスタが設けられる層の上層であり、第１のトランジスタと第２のトランジスタは重なる領域を有する構成の表示装置とする。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それら
の駆動方法、またはそれらの作製方法に関する。特に、表示装置（表示パネル）に関する
。または、表示装置を備える電子機器、発光装置、照明装置、またはそれらの作製方法に
関する。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態
様である。また、発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置
を有している場合がある。

電子機器などに用いられる液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎ
ｃｅ）表示装置などの表示装置は、小型化やデザインの自由度を向上させるために狭額縁
化することが求められている。狭額縁化には、同一基板上に画素回路および駆動回路の一
部または全てを設けることが有効である。

また、当該駆動回路はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路で構成することが一般的であるが、単極性のトラ
ンジスタで構成することもできる。例えば、特許文献１では、シフトレジスタなどの回路
を単極性のトランジスタで構成する技術が開示されている。

また狭額縁化を図るため、画素が設けられる領域（画素領域）にシフトレジスタなどの
回路を設ける構成が提案されている。例えば、特許文献２では、画素領域にゲートドライ
バを設け、デザインの自由度を向上させる構成について開示している。

特開２０１４－２１１６２１号公報 国際公開第２０１４／６９５２９号

特許文献２の記載の構成では、ゲートドライバを画素領域内で分散して配置している。
そのため、ゲートドライバを構成するトランジスタが配置されている画素回路と、ゲート
ドライバを構成するトランジスタが配置していない画素回路と、が混在する。この場合、
ゲートドライバを構成するトランジスタが配置している画素回路は、ゲートドライバを構
成するトランジスタが配置していない画素回路に比べて画素の面積が増大してしまい、高
精細化が困難となる問題がある。

また別の問題としては、ゲートドライバを構成するトランジスタが配置されている画素
回路と、ゲートドライバを構成するトランジスタが配置されていない画素回路と、が混在
している場合、２種類の画素回路が存在することになるため、回路設計を複雑化させてし
まう問題がある。同様に、ゲートドライバを構成するトランジスタ間を接続するための配
線も、それぞれ異なる結線関係となるため、回路設計を複雑化させてしまい、問題となる
。

本発明の一態様は、狭額縁の表示装置を提供することを目的の一つとする。または、デ
ザインの自由度を向上させる表示装置を提供することを目的の一つとする。または、精細
度を高めることができる画素回路を有する表示装置を提供することを目的の一つとする。
または、回路設計の複雑化を回避できる表示装置を提供することを目的の一つとする。ま
たは、低消費電力の表示装置を提供することを目的の一つとする。または、新規な表示装
置を提供することを目的の一つとする。または上記表示装置（表示パネル）を備えた電子
機器を提供することを目的の一つとする。または、新規な電子機器を提供することを目的
の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様
は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明
細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を
抽出することが可能である。

本発明の一態様は、表示部において、画素回路を構成するトランジスタを有する層と、
駆動回路を構成するトランジスタを有する層と、を積層して設ける。上層には画素回路を
構成するトランジスタを配置し、下層には駆動回路であるゲートドライバを構成するトラ
ンジスタを配置する。額縁部分に設けるゲートドライバを表示部の下層に配置することで
、狭額縁化等のデザインの自由度を高めることができる。また表示部の上層に画素回路と
なるトランジスタを配置することで、同じ回路配置の画素回路を繰り返すことで設計でき
るため、回路設計が複雑化することを回避することができる。

本発明の一態様は、表示部に設けられた画素回路および駆動回路を有し、駆動回路は、
複数のパルス出力回路を有し、パルス出力回路は、ゲート線を駆動する機能を有し、画素
回路は、ゲート線に電気的に接続され、パルス出力回路は、第１のトランジスタを有し、
画素回路は、第２のトランジスタを有し、第２のトランジスタが設けられる層は、第１の
トランジスタが設けられる層の上層であり、第１のトランジスタと第２のトランジスタは
重なる領域を有する表示装置である。

本発明の一態様は、表示部に設けられた画素回路および駆動回路を有し、駆動回路は、
複数のパルス出力回路を有し、パルス出力回路は、ゲート線を駆動する機能を有し、画素
回路は、ゲート線に電気的に接続され、パルス出力回路は、第１のトランジスタを有し、
画素回路は、第２のトランジスタを有し、第２のトランジスタが設けられる層は、第１の
トランジスタが設けられる層の上層であり、第１のトランジスタと第２のトランジスタは
重なる領域を有し、ゲート線として機能する導電層は、第１のトランジスタが設けられる
層と同じ層に設けられる表示装置である。

本発明の一態様において、第１のトランジスタおよび第２のトランジスタは、単極性で
ある表示装置が好ましい。

本発明の一態様において、第１のトランジスタおよび第２のトランジスタのチャネル形
成領域は、金属酸化物を有する表示装置が好ましい。

本発明の一態様において、画素回路は、第１の表示素子を有し、第１の表示素子は、可
視光を発する機能または可視光を透過する機能を有する表示装置が好ましい。

本発明の一態様において、画素回路は、さらに第２の表示素子を有し、第２の表示素子
は、可視光を反射する機能を有する表示装置が好ましい。

本発明の一態様において、画素回路は、さらに第３のトランジスタを有し、第３のトラ
ンジスタは、第１のトランジスタが設けられる層と同じ層に設けられる表示装置が好まし
い。

なお、本明細書中において、表示素子にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ
Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモ
ジュール、または表示素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方
式によりＩＣ（集積回路）が直接実装されたモジュールも表示装置に含む場合がある。

本発明の一態様は、狭額縁の表示装置を提供することができる。または、デザインの自
由度を向上させる表示装置を提供することができる。または、精細度を高めることができ
る画素回路を有する表示装置を提供することができる。または、回路設計の複雑化を回避
できる表示装置を提供することができる。または、低消費電力の表示装置を提供すること
ができる。または、新規な表示装置を提供することができる。または上記表示装置（表示
パネル）を備えた電子機器を提供することができる。または、新規な電子機器を提供する
ことができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。

表示装置を説明する図。 表示部を説明する図。 表示部を説明する図。 表示部を説明する図。 画素回路を説明する回路図。 駆動回路を説明する図、回路図、およびタイミングチャート。 表示部を説明する回路図。 表示部を説明する回路図。 表示部を説明する上面図。 表示部を説明する図。 積層構造を説明する上面図。 積層構造を説明する断面図。 表示装置の構成を説明する図。 画素を説明する図。 表示装置を説明するブロック図および画素が有する電極を説明する図。 画素回路を説明する図。 画素回路を説明する図および画素の上面図。 表示装置の構成を説明する図。 表示装置の構成を説明する断面図。 電子機器を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分に
は同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同
様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。

なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。

（実施の形態１）
本発明の一態様の表示装置は、表示部において、画素回路を構成するトランジスタを有
する層と、駆動回路を構成するトランジスタを有する層と、を積層して設ける。上層には
画素回路を構成するトランジスタを配置し、下層には駆動回路であるゲートドライバを構
成するトランジスタを配置する。額縁部分に設けるゲートドライバを表示部の下層に配置
することで、狭額縁化等のデザインの自由度を高めることができる。また表示部の上層に
画素回路となるトランジスタを配置することで、同じ回路配置の画素回路を繰り返すこと
で設計できるため、回路設計が複雑化することを回避することができる。

＜表示装置の構成例＞
表示装置の構成について、図面を参照して説明する。

図１（Ａ）は、表示装置の構成を説明するための図である。表示装置１１は、駆動回路
９１、表示部９２、駆動回路９３を有する。表示部９２は、複数の画素回路９４および表
示素子を有する。なお画素回路９４および表示素子を併せて、画素という場合がある。

駆動回路９１は、複数のパルス出力回路を有する。駆動回路９１は、ゲートクロック信
号ＧＣＫおよびゲートスタートパルスＧＳＰが駆動回路９３から入力される。駆動回路９
１は、ゲート線駆動回路としての機能を有する。図１（Ａ）では、複数のパルス出力回路
の一例としてパルス出力回路９１＿１乃至９１＿４を図示している。パルス出力回路９１
＿１乃至９１＿４はシフトレジスタとしての機能を有し、ゲート線ＧＬ＿１乃至ＧＬ＿４
を介して走査信号を画素回路９４に出力する。

駆動回路９１が有するパルス出力回路９１＿１乃至９１＿４はそれぞれ、複数のトラン
ジスタを有する。駆動回路９１が有するトランジスタは、シフトレジスタなどの回路を単
極性のトランジスタで構成する。

駆動回路９３は、ソース線駆動回路、表示コントローラとしての機能を有する集積回路
である。駆動回路９３は、ゲートクロック信号ＧＣＫおよびゲートスタートパルスＧＳＰ
を駆動回路９１に出力し、ソース線（図示せず）を介して画像データＤ_Ｖを画素回路９４
に出力する機能を有する。

画素回路９４は、画像データの電圧に応じて、表示素子に与える電圧または電流を制御
するための回路である。表示素子は、液晶素子またはＥＬ表示素子といった電圧または電
流に応じて階調を制御できる素子である。

画素回路９４は、複数のトランジスタを有する。画素回路が有するトランジスタは、シ
フトレジスタなどの回路と同様に、単極性のトランジスタで構成される。

図１（Ｂ）は、図１（Ａ）の表示装置１１の積層構造を説明するための図である。表示
装置１１では、駆動回路９１を構成するトランジスタを有する層１０１と、画素回路９４
を構成するトランジスタを有する層１０２と、表示素子を有する層１０３と、を積層して
設ける。

図１（Ｃ）は、図１（Ａ）に図示した表示装置１１の構成に、図１（Ｂ）の積層構造と
する構成を反映させた図である。なお図１（Ｃ）では、ｘ方向、ｙ方向およびｚ方向を図
示している。ｘ方向は、図１（Ｃ）で図示するように、ゲート線ＧＬ＿１乃至ＧＬ＿４に
平行な方向である。ｙ方向は、ソース線に平行な方向である。ｚ方向は、図１（Ｃ）で図
示するように、ｘ方向およびｙ方向で規定される平面に対して垂直な方向である。

図１（Ｃ）では、駆動回路９１を構成するトランジスタを有する層１０１と、画素回路
９４を構成するトランジスタを有する層１０２とを図示している。層１０１は、パルス出
力回路９１＿１乃至９１＿４を有する。層１０２は、画素回路９４およびゲート線ＧＬ＿
１乃至ＧＬ＿４を有する。なお図１（Ｃ）では、駆動回路９３を図示したが、層１０１お
よび層１０２とは異なる層に設けられることが好ましい。

図１（Ａ）乃至（Ｃ）で説明したように本発明の一態様の表示装置１１では、画素回路
９４を有する表示部９２において、画素回路９４を構成するトランジスタを有する層１０
２と、パルス出力回路９１＿１乃至９１＿４を有する駆動回路９１を構成するトランジス
タを有する層１０１と、を積層して設ける構成とする。当該構成とすることで、額縁部分
に設けるゲートドライバとして機能する駆動回路９１を表示部９２の下層に配置すること
で、狭額縁化等のデザインの自由度を高めることができる。また表示部９２の上層に画素
回路９４となるトランジスタを配置することで、同じ回路配置の画素回路９４を繰り返す
ことで設計できるため、回路設計が複雑化することを回避することができる。

なお図１（Ａ）および図１（Ｃ）において、駆動回路９１が有するパルス出力回路とし
て、パルス出力回路９１＿１乃至９１＿４を示したが他の構成でもよい。

例えば、図２（Ａ）に図示するように表示部９２には、駆動回路９１Ａを有し、画素回
路（図示せず）が積層して設けられる。駆動回路９１Ａは、パルス出力回路９１＿１乃至
９１＿ｎ＋２（ｎは自然数）を有する。駆動回路９１Ａは、ゲートクロック信号ＧＣＫ＿
Ａ、ＧＣＫ＿Ｂ、ゲートスタートパルスＧＳＰ、電位ＶＳＳが与えられる。パルス出力回
路９１＿１乃至９１＿ｎの出力信号はそれぞれ、ゲート線ＧＬ＿１乃至ＧＬ＿ｎに走査信
号として出力される。パルス出力回路９１＿ｎ＋１および９１＿ｎ＋２の出力信号は、前
段のパルス出力回路をリセットするための信号となる。

または、例えば、図２（Ｂ）に図示するように表示部９２には、駆動回路９１Ａ、駆動
回路９１Ａとはパルス出力回路の個数が異なる駆動回路９１Ｂを有する構成としてもよい
。駆動回路９１Ａ、９１Ｂは、表示部９２において、画素回路（図示せず）と積層して設
けられる。

駆動回路９１Ａは、ゲートクロック信号ＧＣＫ＿Ａ、ＧＣＫ＿Ｂ、ゲートスタートパル
スＧＳＰ、電位ＶＳＳが与えられる。パルス出力回路９１＿１乃至９１＿ｎの出力信号は
それぞれ、ゲート線ＧＬＡ＿１乃至ＧＬＡ＿ｎに走査信号として出力される。パルス出力
回路９１＿ｎ＋１および９１＿ｎ＋２の出力信号は、前段のパルス出力回路をリセットす
るための信号となる。

駆動回路９１Ｂは、パルス出力回路９１＿１乃至９１＿ｓ＋２（ｓは自然数）を有する
。駆動回路９１Ｂは、ゲートクロック信号ＧＣＫ＿Ａ、ＧＣＫ＿Ｂ、ゲートスタートパル
スＧＳＰ、電位ＶＳＳが与えられる。パルス出力回路９１＿１乃至９１＿ｓの出力信号は
それぞれ、ゲート線ＧＬＢ＿１乃至ＧＬＢ＿ｓに走査信号として出力される。パルス出力
回路９１＿ｓ＋１および９１＿ｓ＋２の出力信号は、前段のパルス出力回路をリセットす
るための信号となる。

図３は、図１（Ｃ）と同様にして、図２（Ｂ）に図示した駆動回路９１Ａ、９１Ｂを有
する表示部９２の構成に図１（Ｂ）の積層構造とする構成を反映させた図である。

図３では、パルス出力回路９１＿１乃至９１＿ｎ＋２が有するトランジスタとパルス出
力回路９１＿１乃至９１＿ｓ＋２が有するトランジスタとを有する層１０１、および画素
回路９４を構成するトランジスタを有する層１０２とを図示している。なお図３では、図
１（Ｃ）で図示した駆動回路９３を省略して図示している。

図３に図示するように、図２（Ｂ）に図示した駆動回路９１Ａ、９１Ｂが有するパルス
出力回路の個数を異ならせることで、ｙ方向で画素の数を異ならせるようにできる。その
ため表示部の形状の自由度を高めることができる。

なお図１（Ｃ）に示す構成において、ゲート線ＧＬ＿１乃至ＧＬ＿４は層１０２に設け
るよう図示したが、図４（Ａ）に図示するように層１０１に配置する構成としてもよい。
また図１（Ｃ）に示す構成において、画素回路９４は層１０２に設けるよう図示したが、
図４（Ｂ）に図示するように画素回路の一部の回路９４Ｂを層１０１に配置する構成とし
てもよい。

以上説明したように本発明の一態様の表示装置は、表示部において、画素回路を構成す
るトランジスタを有する層と、駆動回路を構成するトランジスタを有する層と、を積層し
て設ける。上層には画素回路を構成するトランジスタを配置し、下層には駆動回路である
ゲートドライバを構成するトランジスタを配置する。額縁部分に設けるゲートドライバを
表示部の下層に配置することで、狭額縁化等のデザインの自由度を高めることができる。
また表示部の上層に画素回路となるトランジスタを配置することで、同じ回路配置の画素
回路を繰り返すことで設計できるため、回路設計が複雑化することを回避することができ
る。

＜画素回路の構成例＞
図５（Ａ）乃至（Ｃ）は、画素回路の一例を図示している。なお図５（Ａ）乃至（Ｃ）
で画素回路は、表示素子と併せて図示している。

図５（Ａ）は、表示素子を液晶素子とする画素回路の一例である、図５（Ａ）では、ト
ランジスタＭ１、容量素子Ｃ１、液晶素子ＬＣ、コモン電極ＣＯＭ、ソース線ＳＬ、およ
びゲート線ＧＬを図示している。

図５（Ｂ）は、表示素子を発光素子とする画素回路の一例である、図５（Ｂ）では、ト
ランジスタＭ１、トランジスタＭ２、容量素子Ｃ１、発光素子ＥＬ、アノード線ａｎｏｄ
ｅ、カソード線ｃａｔｈｏｄｅ、ソース線ＳＬ、およびゲート線ＧＬを図示している。

図５（Ｃ）は、図５（Ｂ）とは異なる、表示素子を発光素子とする画素回路の一例であ
る、図５（Ｃ）では、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、容量素
子Ｃ１、発光素子ＥＬ、アノード線ａｎｏｄｅ、カソード線ｃａｔｈｏｄｅ、モニター線
ＭＬ、ソース線ＳＬ、およびゲート線ＧＬを図示している。

＜駆動回路の構成例＞
図６（Ａ）乃至（Ｃ）は、駆動回路、パルス出力回路およびタイミングチャートの一例
を図示している。

図６（Ａ）は、駆動回路が有するシフトレジスタの一例である、図６（Ａ）では、パル
ス出力回路ＳＲ＿１乃至ＳＲ＿ｎ＋２、ゲートクロック信号ＧＣＫ＿Ａを与える配線、ゲ
ートクロック信号ＧＣＫ＿Ｂを与える配線、ゲートスタートパルスＧＳＰを与える配線を
図示している。なおパルス出力回路ＳＲ＿１とＳＲ＿２との間の配線は、ゲート線ＧＬに
接続される。パルス出力回路ＳＲ＿ｎ＋１およびＳＲ＿ｎ＋２の出力信号は、前段のパル
ス出力回路をリセットするための信号となる。

図６（Ｂ）は、図６（Ａ）に示したパルス出力回路ＳＲ＿１乃至ＳＲ＿ｎ＋２に適用可
能なパルス出力回路ＳＲの回路構成の一例である。図６（Ｂ）に示すパルス出力回路ＳＲ
は、トランジスタＭ１１乃至Ｍ１４、および容量素子Ｃ１１を有する。また図６（Ｂ）で
は、各トランジスタに与える信号、電圧として、ゲートクロック信号ＧＣＫ＿Ａ、ゲート
クロック信号ＧＣＫ＿Ｂ、出力信号ＧＬ、ゲートスタートパルスＧＳＰ（または前のパル
ス出力回路ＳＲの出力信号Ｆｏｒｍｅｒ ＧＬ）、次のパルス出力回路ＳＲの出力信号Ｎ
ｅｘｔ ＧＬ、電圧ＶＳＳを図示している。また図６（Ｂ）では、トランジスタＭ１１、
Ｍ１２、Ｍ１３および容量素子Ｃ１１に接続されるノードをｎｅｔＡとして図示している
。

図６（Ｃ）は、図６（Ｂ）に示したパルス出力回路ＳＲの動作を説明するためのタイミ
ングチャートである。図６（Ｃ）の時刻Ｔ１では、ＧＣＫ＿ＡがローレベルでＧＣＫ＿Ｂ
がハイレベルであり、このときＧＳＰをハイレベルとしてｎｅｔＡの電圧を上昇させる。
次いで時刻Ｔ２では、ＧＳＰがローレベルであるためｎｅｔＡはフローティングとなる。
時刻Ｔ２では、ＧＣＫ＿ＡがハイレベルでＧＣＫ＿Ｂがローレベルであるため、フローテ
ィングであるｎｅｔＡの電圧は容量素子Ｃ１１の容量結合によって上昇する。そのため、
トランジスタＭ１３が導通状態となり、ＧＬはハイレベルとなる。時刻Ｔ３では、Ｎｅｘ
ｔ ＧＬがハイレベルとなることでｎｅｔＡがローレベルとなり、ＧＣＫ＿Ｂがハイレベ
ルとなることでＧＬはローレベルとなる。

＜画素回路および駆動回路の積層例＞
図７では、図５（Ｂ）の画素回路および図６（Ｂ）のパルス出力回路を積層した際の構
成例について回路記号を用いて図示している。なお図７では、図１（Ｃ）と同様に、ｘ方
向、ｙ方向およびｚ方向を図示している。図７においては、図１（Ｂ）で説明した層１０
１乃至層１０３に対応してパルス出力回路、画素回路、および表示素子である発光素子を
図示している。

層１０１の上層に設けられる層１０２の画素回路は、図７に図示するように、ｙ方向す
なわちゲート線ＧＬの配線間隔（Ｇ Ｐｉｔｃｈ）で設けられ、ｘ方向すなわちソース線
ＳＬの配線間隔（Ｓ Ｐｉｔｃｈ）で設けられる。一方、層１０１のパルス出力回路は、
図７に図示するように、ｙ方向すなわちゲート線ＧＬの配線間隔（Ｇ Ｐｉｔｃｈ）で設
けられるものの、ｘ方向には制限がない。そのため、パルス出力回路を含む駆動回路を配
置する設計の自由度を高めることができる。また、層１０２に設ける画素回路は、いずれ
の画素回路も同じ回路構成とすることができるため、異なる種類の回路構成が混在する場
合と比べて回路設計を容易にすることができる。

また図８では、図５（Ｃ）の画素回路および図６（Ｂ）のパルス出力回路を積層した際
の構成例について回路記号を用いて図示している。なお図８では、図７と同様に、ｘ方向
、ｙ方向およびｚ方向を図示している。図８においては、図７と同様に、図１（Ｂ）で説
明した層１０１乃至層１０３に対応してパルス出力回路、画素回路、および表示素子であ
る発光素子を図示している。

図８に示す図が図７と異なる点として、画素回路を構成するトランジスタＭ３およびモ
ニター線ＭＬを層１０１に設ける点にある。上述したように本発明の一態様の構成では、
層１０１のパルス出力回路は、図８に図示するように、ｙ方向すなわちゲート線ＧＬの配
線間隔（Ｇ Ｐｉｔｃｈ）で設けられもの、ｘ方向には制限がない。そのため、パルス出
力回路以外の回路、例えば画素回路の一部を設けることも可能である。層１０２のトラン
ジスタ数を削減できるため、画素回路の面積を縮小することができ、高精細化が図られた
表示装置とすることができる。

図９（Ａ）では、図６（Ｂ）のパルス出力回路の上面図を示す。図９（Ｂ）では、図５
（Ｂ）の画素回路の上面図を示す。図９（Ａ）、（Ｂ）において、図５（Ｂ）及び図６（
Ｂ）と対応する構成については、同様の符号を付して図示している。また図９（Ａ）、（
Ｂ）では、図１（Ｃ）で付したｘ方向およびｙ方向を図示している。

図９（Ａ）、（Ｂ）において、導電層４０１はトランジスタのゲート電極と同層に設け
られる層を表している。また導電層４０２はトランジスタのソース電極またはドレイン電
極と同層に設けられる層を表している。また図９（Ａ）、（Ｂ）において、半導体層４０
３はトランジスタの半導体層と同層に設けられる層を表している。また図９（Ａ）、（Ｂ
）において、開口部４０４は導電層４０１と導電層４０２とを接続するための開口部を表
している。また図９（Ｂ）において、開口部４０５は導電層４０２と、上層の層１０３に
ある発光素子ＥＬとを接続するための開口部を表している。

図１０では、図９（Ａ）に図示した図６（Ｂ）のパルス出力回路の上面図を有する層１
０１上に、図９（Ｂ）に図示した図５（Ｂ）の画素回路の上面図を有する層１０２を重ね
た図を示す。図１０において、図９（Ａ）、（Ｂ）と対応する構成については、同様の符
号を付して図示している。また図１０では、図１（Ｃ）で付したｘ方向、ｙ方向およびｚ
方向を図示している。

図１０に図示するように、層１０２における画素回路は開口部４０６Ａおよび開口部４
０６Ｂで、層１０１のゲート線ＧＬに接続される。開口部４０６Ａおよび開口部４０６Ｂ
を有する画素回路は、同じ回路設計とすることができるため結線関係を複雑化させること
なく設計することができる。また図１０に図示するように、層１０２における画素回路が
有するトランジスタ等の各素子は、層１０１におけるパルス出力回路が有するトランジス
タ等の各素子と、重ねて設けられる。

＜異なる層に設けられるトランジスタの構成例＞
図１１は、異なる層に設けられる、駆動回路９１が有するトランジスタおよび画素回路
９４が有するトランジスタの積層構造を説明するための上面図の一例を示す。また、図１
２（Ａ）に図１１に示すＹ１－Ｙ２の断面図、図１２（Ｂ）に図１１に示すＸ１－Ｘ２の
断面図を示す。なお、明瞭化のため一部の絶縁層などは、図示を省略または符号を省略し
ている。

層１０１に設けられる駆動回路９１が有するトランジスタとしては、トランジスタ６１
、７１ａを示している。トランジスタ６１は、ゲート電極６３、ゲート絶縁膜６９、半導
体層６２、ソース電極６４、ドレイン電極６５を有する。トランジスタ７１ａは、ゲート
電極７３ａ、ゲート絶縁膜７９ａ、半導体層７２ａ、ソース電極７５ａ、ドレイン電極７
４ａを有する。

また層１０２に設けられる画素回路９４が有するトランジスタとしては、トランジスタ
７１ｂを示している。トランジスタ７１ｂは、ゲート電極７３ｂ、ゲート絶縁膜７９ｂ、
半導体層７２ｂ、ソース電極７５ｂ、ドレイン電極７４ｂを有する。

トランジスタ７１ａおよびトランジスタ７１ｂは同一サイズとして図示しているが、異
なるサイズのトランジスタとしてもよい。

なお、トランジスタはボトムゲート型に限らず、トップゲート型でもよい。または、半
導体層の上下にゲート電極を配置したデュアルゲート型としてもよい。デュアルゲート型
のトランジスタでは、双方のゲート電極から同じ電位を与える構成としてもよいし、閾値
電圧を制御するための電位あるいはオン電流を高めるための電位といった、異なる電位を
与える構成としてもよい。

なお、トランジスタ７１ａとトランジスタ７１ｂとの間に設けた平坦化膜２５を省いた
構成であってもよい。

トランジスタ７１ａのゲート電極７３ａは、接続部６６においてトランジスタ６１のド
レイン電極６５およびトランジスタ７１ｂのゲート電極７３ｂと電気的に接続される。こ
こで、図１２（Ｂ）では、接続部６６がソース電極７５ｂおよびドレイン電極７４ｂと同
一工程で設けることのできる導電層７７を有する構成を図示しているが、導電層７７を設
けない構成としてもよい。

以上の構成を用いることで、表示部において、画素回路を構成するトランジスタを有す
る層と、駆動回路を構成するトランジスタを有する層と、を積層して設けることができる
。上層には画素回路を構成するトランジスタを配置し、下層には駆動回路であるゲートド
ライバを構成するトランジスタを配置することができる。ゲートドライバなどの駆動回路
の配置に制限がなくなるため、狭額縁の表示装置を形成することができる。

表示装置が有する画素回路および駆動回路に用いられるトランジスタなどの半導体装置
には、半導体層に金属酸化物を用いた酸化物半導体を適用することが好ましい。当該酸化
物半導体としては、例えば、後述するＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏ
ｍｐｏｓｉｔｅ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などを用いることができる
。

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると
、トランジスタのオフ状態における電流を低減することができる。

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に
亘って保持することが可能である。このようなトランジスタを画素に適用することで、各
表示部に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その
結果、極めて消費電力の低減された電子機器を実現できる。

また、表示装置１１に設けられる各表示部が備える画素や、各駆動回路に用いられるト
ランジスタなどの半導体装置に、多結晶半導体を用いてもよい。例えば、多結晶シリコン
などを用いることが好ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき
、かつアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このよ
うな多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また
極めて多くの画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同
一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができ
る。

本実施の形態は、その少なくとも一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる表示装置、および表示装置の
駆動方法について説明する。

本発明の一態様の表示装置は、可視光を反射する第１の表示素子が設けられた画素を有
することができる。または、可視光を発する第２の表示素子が設けられた画素を有するこ
とができる。または、可視光を透過する第３の表示素子が設けられた画素を有することが
できる。または、第１の表示素子と、第２の表示素子または第３の表示素子と、が設けら
れた画素を有することができる。

本実施の形態では、可視光を反射する第１の表示素子と、可視光を発する第２の表示素
子とを有する表示装置について説明する。

表示装置は、第１の表示素子が反射する第１の光と、第２の表示素子が発する第２の光
のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示
装置は、第１の表示素子が反射する第１の光の光量と、第２の表示素子が発する第２の光
の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。

また、表示装置は、第１の表示素子の反射光の光量を制御することにより階調を表現す
る第１の画素と、第２の表示素子からの発光の光量を制御することにより階調を表現する
第２の画素を有する構成とすることが好ましい。第１の画素および第２の画素は、例えば
それぞれマトリクス状に複数配置され、表示部を構成する。

また、第１の画素と第２の画素は、同数且つ同ピッチで、表示部内に配置されているこ
とが好ましい。これにより、後述するように複数の第１の画素のみで表示された画像と、
複数の第２の画素のみで表示された画像、ならびに複数の第１の画素および複数の第２の
画素の両方で表示された画像のそれぞれは、同じ表示部に表示することができる。

第１の画素が有する第１の表示素子には、外光を反射して表示する素子を用いることが
できる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくす
ることが可能となる。

第１の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第
１の表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃ
ｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセ
ル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等
を適用した素子などを用いることができる。

第２の画素が有する第２の表示素子は光源を有し、その光源からの光を利用して表示す
る素子を用いることができる。特に、電界を印加することにより発光性の物質から発光を
取り出すことのできる、電界発光素子を用いることが好ましい。このような画素が射出す
る光は、その輝度や色度が外光に左右されることがないため、色再現性が高く（色域が広
く）、且つコントラストの高い、つまり鮮やかな表示を行うことができる。

第２の表示素子には、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎ
ｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（
Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザ
などの自発光性の発光素子を用いることができる。または、第２の画素が有する表示素子
として、光源であるバックライトと、バックライトからの光の透過光の光量を制御する透
過型の液晶素子とを組み合わせたものを用いてもよい。

第１の画素は、例えば白色（Ｗ）を呈する副画素、または例えば赤色（Ｒ）、緑色（Ｇ
）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。ま
た、第２の画素も同様に、例えば白色（Ｗ）を呈する副画素、または例えば赤色（Ｒ）、
緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることがで
きる。なお、第１の画素および第２の画素がそれぞれ有する副画素は、４色以上であって
もよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高
めることができる。

本発明の一態様は、第１の画素で画像を表示する第１のモード、第２の画素で画像を表
示する第２のモード、および第１の画素および第２の画素で画像を表示する第３のモード
を切り替えることができる。

第１のモードは、第１の表示素子による反射光を用いて画像を表示するモードである。
第１のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、
外光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。
第１のモードは、例えば本や書類などの文字情報を表示することに適した表示モードであ
る。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいとい
う効果を奏する。

第２のモードでは、第２の表示素子による発光を利用して画像を表示するモードである
。そのため、外光の照度や色度によらず、極めて鮮やかな（コントラストが高く、且つ色
再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極
めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩
しく感じてしまう場合がある。これを防ぐために、第２のモードでは輝度を抑えた表示を
行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減する
ことができる。第２のモードは、鮮やかな画像や滑らかな動画などを表示することに適し
たモードである。

第３のモードでは、第１の表示素子による反射光と、第２の表示素子による発光の両方
を利用して表示を行うモードである。具体的には、第１の画素が呈する光と、第１の画素
と隣接する第２の画素が呈する光を混色させることにより、１つの色を表現するように駆
動する。第１のモードよりも鮮やかな表示をしつつ、第２のモードよりも消費電力を抑え
ることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的
低い場合や、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを
混色させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示す
ることが可能となる。

以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。

［表示装置の構成例］
図１３（Ａ）は、本発明の一態様の表示装置１１を説明する図である。表示装置１１は
、トランジスタを有する層１０２、トランジスタを有する層１０１を有する。また表示装
置１１は、外光の照度等を取得する測光部を有していてもよい。なお以下の説明において
、画素回路は、表示素子と併せて画素として説明する。

層１０２は、マトリクス状に配置された複数の画素４５を有する。画素４５は、第１の
画素４６と、第２の画素４７を有する。層１０１は、パルス出力回路９１＿１乃至９１＿
４を有する。

図１３（Ａ）では、第１の画素４６および第２の画素４７が、それぞれ赤色（Ｒ）、緑
色（Ｇ）、青色（Ｂ）の３色に対応する表示素子を有する場合の例を示している。

第１の画素４６は、赤色（Ｒ）に対応する表示素子４６Ｒ、緑色（Ｇ）に対応する表示
素子４６Ｇ、青色（Ｂ）に対応する表示素子４６Ｂを有する。表示素子４６Ｒ、４６Ｇ、
４６Ｂはそれぞれ、外光の反射を利用した表示素子である。

第２の画素４７は、赤色（Ｒ）に対応する表示素子４７Ｒ、緑色（Ｇ）に対応する表示
素子４７Ｇ、青色（Ｂ）に対応する表示素子４７Ｂを有する。表示素子４７Ｒ、４７Ｇ、
４７Ｂはそれぞれ、光源の光を利用した表示素子である。

また、画素４５が設けられる層１０２は、図１３（Ｂ）に示すように、トランジスタを
有する層１０２ａとすることができる。または画素４５が設けられる層１０２は、図１３
（Ｃ）に示すように、トランジスタを有する層１０２ａおよび層１０２ｂの複数の層の積
層とすることができる。

図１３（Ｃ）の場合、層１０２ａに第１の画素４６または第２の画素４７の一方を設け
、層１０２ｂに第１の画素４６または第２の画素４７の他方を設ける構成とすることがで
きる。このとき、第１の画素４６が有するトランジスタ（第１のトランジスタ）は層１０
２ａに設けることができ、第２の画素４７が有するトランジスタ（第２のトランジスタ）
は層１０２ｂに設けることができる。第１のトランジスタおよび第２のトランジスタは重
なる領域を有することができる。このような構成とすることで、トランジスタの占有面積
を小さくすることができ、画素密度を高めやすくなる。

以上が表示装置の構成例についての説明である。

［画素の構成例］
続いて、図１４（Ａ）、（Ｂ）、（Ｃ）を用いて画素４５について説明する。図１４（
Ａ）、（Ｂ）、（Ｃ）は、画素４５の構成例を示す模式図である。

第１の画素４６は、表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂを有する。表示
素子４６Ｒは、外光を反射し、第１の画素４６に入力される第１の階調値に含まれる赤色
に対応する階調値に応じた輝度の赤色の光Ｒ１を、表示面側に射出する。表示素子４６Ｇ
、表示素子４６Ｂも同様に、それぞれ緑色の光Ｇ１または青色の光Ｂ１を、表示面側に射
出する。

第２の画素４７は、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂを有する。表示
素子４７Ｒは、光源を有し、第２の画素４７に入力される第２の階調値に含まれる赤色に
対応する階調値に応じた輝度の赤色の光Ｒ２を、表示面側に射出する。表示素子４７Ｇ、
表示素子４７Ｂも同様に、それぞれ緑色の光Ｇ２または青色の光Ｂ２を、表示面側に射出
する。

〔第３のモード〕
図１４（Ａ）は、外光を反射する表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂと
、光を発する表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂの両方を駆動して画像を
表示する動作モードの例を示している。図１４（Ａ）に示すように、画素４５は、光Ｒ１
、光Ｇ１、光Ｂ１、光Ｒ２、光Ｇ２、および光Ｂ２の６つの光を混色させることにより、
所定の色の光５５を表示面側に射出することができる。

このとき、表示素子４７Ｒ、表示素子４７Ｇおよび表示素子４７Ｂのそれぞれの輝度を
低く抑えることが好ましい。例えば、表示素子４７Ｒ、表示素子４７Ｇおよび表示素子４
７Ｂのそれぞれが発することのできる光の輝度の最大値（最大輝度ともいう）を１００％
としたときに、第３のモードで表示素子４７Ｒ、表示素子４７Ｇおよび表示素子４７Ｂの
それぞれが発する光の輝度の最大値を、最大輝度の５％以上５０％以下、好ましくは１％
以上６０％以下とすることが好ましい。これにより、低い消費電力で表示できるとともに
、表示される画像がより絵画的になり、また目に優しい表示を行うことが可能となる。

〔第１のモード〕
図１４（Ｂ）は、外光を反射する表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂを
駆動して画像を表示する動作モードの例を示している。図１４（Ｂ）に示すように、画素
４５は、例えば外光の照度が十分に高い場合などでは、第２の画素４７を駆動させずに、
第１の画素４６からの光（光Ｒ１、光Ｇ１、および光Ｂ１）のみを混色させることにより
、所定の色の光５５を表示面側に射出することもできる。これにより、極めて低消費電力
な駆動を行うことができる。

〔第２のモード〕
図１４（Ｃ）は、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂを駆動して画像を
表示する動作モードの例を示している。図１４（Ｃ）に示すように、画素４５は、例えば
外光の照度が極めて小さい場合などでは、第１の画素４６を駆動させずに、第２の画素４
７からの光（光Ｒ２、光Ｇ２、および光Ｂ２）のみを混色させることにより、所定の色の
光５５を表示面側に射出することもできる。これにより鮮やかな表示を行うことができる
。また外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑える
と共に消費電力を低減できる。

このとき、第３のモードよりも、可視光を発光する表示素子の輝度を高めることが好ま
しい。例えば、第２のモードで表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂのそれ
ぞれが発する光の輝度の最大値を、最大輝度の１００％とする、または、５０％以上１０
０％以下、好ましくは６０％以上１００％以下とすることができる。これにより、外光の
明るい場所であっても鮮やかな画像を表示することができる。

ここで、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂのそれぞれが発する光の輝
度の最大値は、ダイナミックレンジに置き換えることができる。すなわち、第３のモード
では、第２のモードよりも表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂのそれぞれ
のダイナミックレンジを狭く設定することができる。例えば、表示素子４７Ｒ、表示素子
４７Ｇまたは表示素子４７Ｂにおける第３のモードのダイナミックレンジを、第２のモー
ドのダイナミックレンジの５％以上５０％以下、好ましくは１％以上６０％以下に設定す
ることができる。

以上が画素４５の構成例についての説明である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

（実施の形態３）
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説
明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子の両方を有し、透
過モードと反射モードの両方の表示を行うことのできる、表示パネルである。

［構成例］
図１５（Ａ）は、表示装置４００の構成の一例を示すブロック図である。表示装置４０
０は、表示部３６２にマトリクス状に配列した複数の画素４１０を有する。また表示装置
４００は、回路ＧＤと、回路ＳＤを有する。また、方向Ｒに配列した複数の画素４１０、
回路ＧＤと電気的に接続する複数の配線Ｇ１、複数の配線Ｇ２、複数の配線ＡＮＯ、およ
び複数の配線ＣＳＣＯＭを有する。また、方向Ｃに配列した複数の画素４１０、回路ＳＤ
と電気的に接続する複数の配線Ｓ１、および複数の配線Ｓ２を有する。

なお、ここでは簡単のために回路ＧＤと回路ＳＤを１つずつ有する構成を示したが、液
晶素子を駆動する回路ＧＤおよび回路ＳＤと、発光素子を駆動する回路ＧＤおよび回路Ｓ
Ｄとを、別々に設けてもよい。

画素４１０は、反射型の液晶素子と、発光素子を有する。画素４１０において、液晶素
子と発光素子とは、互いに重なる部分を有する。

図１５（Ｂ１）は、画素４１０が有する導電層３１１ｂの構成例を示す。導電層３１１
ｂは、画素４１０における液晶素子の反射電極として機能する。また導電層３１１ｂには
、開口４５１が設けられている。

図１５（Ｂ１）には、導電層３１１ｂと重なる領域に位置する発光素子３６０を破線で
示している。発光素子３６０は、導電層３１１ｂが有する開口４５１と重ねて配置されて
いる。これにより、発光素子３６０が発する光は、開口４５１を介して表示面側に射出さ
れる。

図１５（Ｂ１）では、方向Ｒに隣接する画素４１０が異なる色に対応する画素である。
このとき、図１５（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口４
５１が一列に配列されないように、導電層３１１ｂの異なる位置に設けられていることが
好ましい。これにより、２つの発光素子３６０を離すことが可能で、発光素子３６０が発
する光が隣接する画素４１０が有する着色層に入射してしまう現象（クロストークともい
う）を抑制することができる。また、隣接する２つの発光素子３６０を離して配置するこ
とができるため、発光素子３６０のＥＬ層をシャドウマスク等により作り分ける場合であ
っても、高い精細度の表示装置を実現できる。

また、図１５（Ｂ２）に示すような配列としてもよい。

非開口部の総面積に対する開口４５１の総面積の比の値が大きすぎると、液晶素子を用
いた表示が暗くなってしまう。また、非開口部の総面積に対する開口４５１の総面積の比
の値が小さすぎると、発光素子３６０を用いた表示が暗くなってしまう。

また、反射電極として機能する導電層３１１ｂに設ける開口４５１の面積が小さすぎる
と、発光素子３６０が射出する光から取り出せる光の効率が低下してしまう。

開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とする
ことができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、
開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を
表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

［回路構成例］
図１６は、画素４１０の構成例を示す回路図である。図１６では、隣接する２つの画素
４１０を示している。

画素４１０は、スイッチＳＷ１、容量素子Ｃ１、液晶素子３４０、スイッチＳＷ２、ト
ランジスタＭ、容量素子Ｃ２、および発光素子３６０等を有する。また、画素４１０には
、配線Ｇ１、配線Ｇ２、配線ＡＮＯ、配線ＣＳＣＯＭ、配線Ｓ１、および配線Ｓ２が電気
的に接続されている。また、図１６では、液晶素子３４０と電気的に接続する配線ＶＣＯ
Ｍ１、および発光素子３６０と電気的に接続する配線ＶＣＯＭ２を示している。

図１６では、スイッチＳＷ１およびスイッチＳＷ２に、トランジスタを用いた場合の例
を示している。

スイッチＳＷ１は、ゲートが配線Ｇ１と接続され、ソースまたはドレインの一方が配線
Ｓ１と接続され、ソースまたはドレインの他方が容量素子Ｃ１の一方の電極、および液晶
素子３４０の一方の電極と接続されている。容量素子Ｃ１は、他方の電極が配線ＣＳＣＯ
Ｍと接続されている。液晶素子３４０は、他方の電極が配線ＶＣＯＭ１と接続されている
。

また、スイッチＳＷ２は、ゲートが配線Ｇ２と接続され、ソースまたはドレインの一方
が配線Ｓ２と接続され、ソースまたはドレインの他方が、容量素子Ｃ２の一方の電極、ト
ランジスタＭのゲートと接続されている。容量素子Ｃ２は、他方の電極がトランジスタＭ
のソースまたはドレインの一方、および配線ＡＮＯと接続されている。トランジスタＭは
、ソースまたはドレインの他方が発光素子３６０の一方の電極と接続されている。発光素
子３６０は、他方の電極が配線ＶＣＯＭ２と接続されている。

図１６では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されて
いる例を示している。これにより、トランジスタＭが流すことのできる電流を増大させる
ことができる。

配線Ｇ１には、スイッチＳＷ１を導通状態または非導通状態に制御する信号を与えるこ
とができる。配線ＶＣＯＭ１には、所定の電位を与えることができる。配線Ｓ１には、液
晶素子３４０が有する液晶の配向状態を制御する信号を与えることができる。配線ＣＳＣ
ＯＭには、所定の電位を与えることができる。

配線Ｇ２には、スイッチＳＷ２を導通状態または非導通状態に制御する信号を与えるこ
とができる。配線ＶＣＯＭ２および配線ＡＮＯには、発光素子３６０が発光する電位差が
生じる電位をそれぞれ与えることができる。配線Ｓ２には、トランジスタＭの導通状態を
制御する信号を与えることができる。

図１６に示す画素４１０は、例えば、反射モードの表示を行う場合には、配線Ｇ１およ
び配線Ｓ１に与える信号により駆動し、液晶素子３４０による光学変調を利用して表示す
ることができる。また、透過モードで表示を行う場合には、配線Ｇ２および配線Ｓ２に与
える信号により駆動し、発光素子３６０を発光させて表示することができる。また、両方
のモードで駆動する場合には、配線Ｇ１、配線Ｇ２、配線Ｓ１および配線Ｓ２のそれぞれ
に与える信号により駆動することができる。

なお、図１６では一つの画素４１０に、一つの液晶素子３４０と一つの発光素子３６０
とを有する例を示したが、これに限られない。図１７（Ａ）は、一つの画素４１０に一つ
の液晶素子３４０と４つの発光素子３６０（発光素子３６０ｒ、３６０ｇ、３６０ｂ、３
６０ｗ）を有する例を示している。

図１７（Ａ）では図１６の例に加えて、画素４１０に配線Ｇ３および配線Ｓ３が接続さ
れている。

図１７（Ａ）に示す例では、例えば４つの発光素子３６０を、それぞれ赤色（Ｒ）、緑
色（Ｇ）、青色（Ｂ）、および白色（Ｗ）を呈する発光素子を用いることができる。また
液晶素子３４０として、白色を呈する反射型の液晶素子を用いることができる。これによ
り、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。ま
た透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

また、図１７（Ｂ）には、画素４１０の構成例を示している。画素４１０は、電極３１
１が有する開口部と重なる発光素子３６０ｗと、電極３１１の周囲に配置された発光素子
３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂとを有する。発光素子３６０ｒ、
発光素子３６０ｇ、および発光素子３６０ｂは、発光面積がほぼ同等であることが好まし
い。

［表示パネルの構成例］
図１８は、本発明の一態様の表示パネル３００の斜視概略図である。表示パネル３００
は、基板３５１と基板３６１とが貼り合わされた構成を有する。図１８では、基板３６１
を破線で明示している。

表示パネル３００は、表示部３６２、回路３６４、配線３６５等を有する。基板３５１
には、例えば回路３６４、配線３６５、および画素電極として機能する導電層３１１ｂ等
が設けられる。また図１８では基板３５１上にＩＣ３７３とＦＰＣ３７２が実装されてい
る例を示している。そのため、図１８に示す構成は、表示パネル３００とＦＰＣ３７２お
よびＩＣ３７３を有する表示モジュールと言うこともできる。

回路３６４は、例えば走査線駆動回路として機能する回路を用いることができる。

配線３６５は、表示部や回路３６４に信号や電力を供給する機能を有する。当該信号や
電力は、ＦＰＣ３７２を介して外部、またはＩＣ３７３から配線３６５に入力される。

また、図１８では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板３５１
にＩＣ３７３が設けられている例を示している。ＩＣ３７３は、例えば走査線駆動回路、
または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル３０
０が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆
動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ３７２を介して表示パ
ネル３００を駆動するための信号を入力する場合などでは、ＩＣ３７３を設けない構成と
してもよい。また、ＩＣ３７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、
ＦＰＣ３７２に実装してもよい。

図１８には、表示部３６２の一部の拡大図を示している。表示部３６２には、複数の表
示素子が有する導電層３１１ｂがマトリクス状に配置されている。導電層３１１ｂは、可
視光を反射する機能を有し、後述する液晶素子３４０の反射電極として機能する。

また、図１８に示すように、導電層３１１ｂは開口を有する。さらに導電層３１１ｂよ
りも基板３５１側に、発光素子３６０を有する。発光素子３６０からの光は、導電層３１
１ｂの開口を介して基板３６１側に射出される。

［断面構成例］
図１９に、図１８で例示した表示パネルの、ＦＰＣ３７２を含む領域の一部、回路３６
４を含む領域の一部、および表示部３６２を含む領域の一部をそれぞれ切断したときの断
面の一例を示す。

表示パネルは、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５
１と絶縁層２２０の間に、発光素子３６０、トランジスタ２０１ａ、トランジスタ２０１
ｂ、トランジスタ２０５、トランジスタ２０６、トランジスタ２０７、着色層１３４等を
有する。また絶縁層２２０と基板３６１の間に、液晶素子３４０、着色層１３１等を有す
る。また、基板３６１と絶縁層２２０は接着層１４１を介して接着され、基板３５１と絶
縁層２２０は接着層１４２を介して接着されている。

トランジスタ２０６は、液晶素子３４０と電気的に接続する。また、トランジスタ２０
５はトランジスタ２０７と電気的に接続し、トランジスタ２０７は発光素子３６０と電気
的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも絶縁層２２０の基
板３５１側の面上に形成されているため、これらを同一の工程を用いて作製することがで
きる。また、トランジスタ２０７はトランジスタ２０５と重なるように形成されるため、
画素サイズを小さくすることができる。なお、トランジスタ２０７のゲート電極が延在す
る領域と、ゲート絶縁膜が延在する領域と、ソース電極またはドレイン電極の一方が延在
する領域で容量素子Ｃ２を形成することができる。

基板３６１には、着色層１３１、遮光層１３２、絶縁層１２１、および液晶素子３４０
の共通電極として機能する導電層１１３、配向膜１３３ｂ、絶縁層１１７等が設けられて
いる。絶縁層１１７は、液晶素子３４０のセルギャップを保持するためのスペーサとして
機能する。

絶縁層２２０の基板３５１側には、絶縁層２１１ａ、絶縁層２１２ａ、絶縁層２１３ａ
、絶縁層２１４ａ、絶縁層２１５、絶縁層２１１ｂ、絶縁層２１２ｂ、絶縁層２１３ｂ、
絶縁層２１４ｂ、絶縁層２１６、等の絶縁層が設けられている。

絶縁層２１１ａは、その一部がトランジスタ２０５、２０６のゲート絶縁層として機能
する。絶縁層２１２ａ、絶縁層２１３ａおよび絶縁層２１４ａは、トランジスタ２０５、
２０６を覆って設けられている。

絶縁層２１１ｂは、その一部がトランジスタ２０７のゲート絶縁層として機能する。絶
縁層２１２ｂ、絶縁層２１３ｂおよび絶縁層２１４ｂは、トランジスタ２０７を覆って設
けられている。

絶縁層２１４ａおよび絶縁層２１４ｂは、平坦化層としての機能を有する。なお、ここ
ではトランジスタ等を覆う絶縁層が３層である場合について示しているが、これに限られ
ず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機
能する絶縁層２１４ａおよび絶縁層２１４ｂは、不要であれば設けなくてもよい。また、
絶縁層２１４ａと絶縁層２１１ｂとの間には絶縁層２１５が設けられている場合を示して
いるが、絶縁層２１５は設けなくてもよい。

また、トランジスタ２０５、トランジスタ２０６およびトランジスタ２０７は、一部が
ゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層
２２２、半導体層２３１を有する。

液晶素子３４０は反射型の液晶素子である。液晶素子３４０は、導電層３１１ａ、液晶
１１２、導電層１１３が積層された積層構造を有する。また導電層３１１ａの基板３５１
側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口
２５１を有する。また導電層３１１ａおよび導電層１１３は可視光を透過する材料を含む
。また液晶１１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶１１２と導電
層１１３の間に配向膜１３３ｂが設けられている。また、基板３６１の外側の面には、偏
光板１３０を有する。

液晶素子３４０において、導電層３１１ｂは可視光を反射する機能を有し、導電層１１
３は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３０によ
り偏光され、導電層１１３、液晶１１２を透過し、導電層３１１ｂで反射する。そして液
晶１１２および導電層１１３を再度透過して、偏光板１３０に達する。このとき、導電層
３１１ｂと導電層１１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を
制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御する
ことができる。また光は着色層１３１によって特定の波長領域以外の光が吸収されること
により、取り出される光は、例えば赤色を呈する光となる。

発光素子３６０は、ボトムエミッション型の発光素子である。発光素子３６０は、絶縁
層２２０側から導電層１９１、ＥＬ層１９２、および導電層１９３ｂの順に積層された積
層構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層
１９３ｂは可視光を反射する材料を含み、導電層１９１および導電層１９３ａは可視光を
透過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口
２５１、導電層１１３等を介して、基板３６１側に射出される。

ここで、図１９に示すように、開口２５１には可視光を透過する導電層３１１ａが設け
られていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の
領域と同様に液晶１１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ
、意図しない光が漏れてしまうことを抑制できる。

ここで、基板３６１の外側の面に配置する偏光板１３０として直線偏光板を用いてもよ
いが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波
長位相差板を積層したものを用いることができる。これにより、外光反射を抑制すること
ができる。また、偏光板の種類に応じて、液晶素子３４０に用いる液晶素子のセルギャッ
プ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすれば
よい。

また、導電層１９１の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている
。絶縁層２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペ
ーサとしての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマ
スク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する
機能を有していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。

トランジスタ２０７のソースまたはドレインの一方は、導電層１９１を介して発光素子
３６０のＥＬ層１９２と電気的に接続されている。

トランジスタ２０６のソースまたはドレインの一方は、接続部２０８を介して導電層３
１１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、
これらは電気的に接続されている。ここで、接続部２０８は、絶縁層２２０に設けられた
開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。

基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続
部２０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部２０
４は接続部２０８と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと
同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦ
ＰＣ３７２とを接続層２４２を介して電気的に接続することができる。

接着層１４１が設けられる一部の領域には、接続部２５２が設けられている。接続部２
５２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層１１
３の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に
形成された導電層１１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号
または電位を、接続部２５２を介して供給することができる。

接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子とし
ては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることが
できる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。ま
たニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を
用いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を
用いることが好ましい。このとき導電性の粒子である接続体２４３は、図１９に示すよう
に上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電
気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良など
の不具合の発生を抑制することができる。

接続体２４３は、接着層１４１に覆われるように配置することが好ましい。例えば硬化
前の接着層１４１に接続体２４３を分散させておけばよい。

図１９では、回路３６４の例としてトランジスタ２０１ａ、２０１ｂが設けられている
例を示している。

トランジスタ２０１ａは、トランジスタ２０５、２０６と同じ工程で作製することがで
きる。また、トランジスタ２０１ｂは、トランジスタ２０７と同じ工程で作製することが
できる。

なお、回路３６４が有するトランジスタと、表示部３６２が有するトランジスタは、同
じ構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造で
あってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部
３６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のト
ランジスタを組み合わせて用いてもよい。

各トランジスタを覆う絶縁層２１２ａ、絶縁層２１３ａのうち少なくとも一方および絶
縁層２１２ｂ、絶縁層２１３ｂのうち少なくとも一方は、水や水素などの不純物が拡散し
にくい材料を用いることが好ましい。すなわち、絶縁層２１２ａ、絶縁層２１３ａのうち
少なくとも一方および絶縁層２１２ｂ、絶縁層２１３ｂのうち少なくとも一方はバリア膜
として機能させることができる。このような構成とすることで、トランジスタに対して外
部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パ
ネルを実現できる。

基板３６１側において、着色層１３１、遮光層１３２を覆って絶縁層１２１が設けられ
ている。絶縁層１２１は、平坦化層としての機能を有していてもよい。絶縁層１２１によ
り、導電層１１３の表面を概略平坦にできるため、液晶１１２の配向状態を均一にできる
。

［各構成要素について］
以下では、上記に示す各構成要素について説明する。

〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子か
らの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、
セラミック、サファイヤ、有機樹脂などの材料を用いることができる。

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さ
らに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実
現できる。

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙
げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全
体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、
好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ
以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニ
ッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用い
ることができる。

また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処
理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、
電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素
雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を
形成してもよい。

可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテ
レフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、
ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカー
ボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロ
オレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリ
テトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料
を用いることが好ましく、例えば、熱膨張係数が３０×１０^－６／Ｋ以下であるポリアミ
ドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊
維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基
板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を
用いた表示パネルも軽量にすることができる。

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強
度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこ
とを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリア
ミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキ
サゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラ
ス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布
または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可
撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からな
る構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ま
しい。

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。ま
たは、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。

可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層（例え
ば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、ア
ラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下
等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい
。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒
化アルミニウム等の無機絶縁材料を用いることができる。

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とする
と、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる
。

〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として
機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する
絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示し
ている。

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例
えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよい
し、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート
型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設
けられていてもよい。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、
結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶
領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラ
ンジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、
好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることが
できる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡ
Ｃ－ＯＳなどを用いることができる。

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用い
たトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子
に蓄積した電荷を長期間に亘って保持することが可能である。

半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲ
ルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたは
ハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる
。

半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸
化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧
Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素
の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４
．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５
：１：８等が好ましい。なお、成膜される半導体層の金属元素の原子数比はそれぞれ、上
記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の
変動を含む。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるた
め好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形
成でき、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料
を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面
積のガラス基板などを好適に用いることができる。

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は
、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さ
らに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、
さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上の酸化物
半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高
純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため
、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界
効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要と
するトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠
陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ま
しい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素
が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導
体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２
×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下と
する。

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを
生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半
導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金
属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ
／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子
が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物
半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層にお
ける二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３
以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配
向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ－Ａｘｉｓ Ａｌｉｇｎ
ｅｄ ａｎｄ Ａ－Ｂ－ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を
含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは
最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さな
い。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さ
ない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混
合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積
層構造を有する場合がある。

＜ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃ
ｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ
以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一
構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素
が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎ
ｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ
状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム
および亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イ
ットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、
ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム
、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が
含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－
Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化
物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛
酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数
）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とす
る。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およ
びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状と
なり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布し
た構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２
、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導
体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数
比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、
第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう
場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ
_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で
表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお
、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面におい
ては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、
Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に
観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞ
れモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結
晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする
。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含
まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１
が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウ
ム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデ
ン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグ
ネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一
部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とす
るナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成
をいう。

ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成するこ
とができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、
不活性ガス（代表的にはアルゴン）、および酸素ガスの中から選ばれたいずれか一つまた
は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低
いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１
０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法の
ひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したとき
に、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領
域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）
を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、
該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－Ｏ
Ｓの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ
－ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型
Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領
域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混
合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、Ｉ
ＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分
である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互
いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ
３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ
_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸
化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ
_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効
果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ
_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３など
が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好な
スイッチング動作を実現できる。

したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁
性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用
することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現する
ことができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、
ディスプレイをはじめとするさまざまな半導体装置に最適である。

または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリ
コンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用い
ることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用
いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき
、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるた
め好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも
低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐
熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例え
ば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型
のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを
低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンな
どを用いる場合に適している。

〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線お
よび電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロ
ム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタ
ングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの
材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを
含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タン
グステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合
金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン
膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミ
ニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三
層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または
銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造
等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。ま
た、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい
。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物または
グラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タ
ングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの
金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒
化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそ
れらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材
料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とイン
ジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導
電層（画素電極や共通電極として機能する導電層）にも用いることができる。

〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの
樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。
これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を
抑制できる。

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を
含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、
酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。

例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０^－５［ｇ／（ｍ^２・ｄａｙ）
］以下、好ましくは１×１０^－６［ｇ／（ｍ^２・ｄａｙ）］以下、より好ましくは１×１
０^－７［ｇ／（ｍ^２・ｄａｙ）］以下、さらに好ましくは１×１０^－８［ｇ／（ｍ^２・ｄ
ａｙ）］以下とする。

〔液晶素子〕
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（
Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（
Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖ
ａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例え
ばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ
－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗ
ｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅ
ｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔ
ｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる
。

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素
子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の
電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶と
しては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ
：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液
晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレス
テリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す
。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく
、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を
採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相
の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転
移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範
囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方
性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不
要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不
要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作
製工程中の液晶表示装置の不良や破損を軽減することができる。

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶
素子などを用いることができる。

本発明の一態様では、特に反射型の液晶素子を用いることができる。

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光
板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、
直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい
。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライト
を用いると、ローカルディミングが容易となり、コントラストを高めることができるため
好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジ
ュールの厚さを低減できるため好ましい。

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、
表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロン
トライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを
用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える
フロントライトを用いると、消費電力を低減できるため好ましい。

〔発光素子〕
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって
輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機Ｅ
Ｌ素子等を用いることができる。

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型
などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を
取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。

ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の
高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入
性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等
を含む層をさらに有していてもよい。

ＥＬ層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化
合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む
）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側か
ら正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層におい
て再結合し、ＥＬ層に含まれる発光物質が発光する。

発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光
物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関
係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、
それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、
またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、
２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の
波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を
適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトル
は、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。

ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含
む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光
層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して
積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層また
は燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発
光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易に
なり、また、駆動電圧が低減される。

また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層
が電荷発生層を介して積層されたタンデム素子であってもよい。

可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウ
ム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができ
る。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン
、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む
合金、またはこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度
に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用い
ることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを
用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよ
い。

可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タング
ステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、ま
たはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ラ
ンタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッ
ケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい
。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合
金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に
接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。この
ような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。ま
た、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀
とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜
などを用いることができる。

電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、イ
ンクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて
形成することができる。

なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電
子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、
それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポ
リマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料
として機能させることもできる。

なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、
コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また
、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を
用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、
鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。

〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着
剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としては
エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミ
ド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、Ｅ
ＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性
が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を
用いてもよい。

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸
化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入
することを抑制でき、表示パネルの信頼性が向上するため好ましい。

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出
し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジ
ルコニウム等を用いることができる。

〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。

〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、
金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層
は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。ま
た、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の
光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料
を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで
、装置を共通化できるほか工程を簡略化できるため好ましい。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携
帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカ
メラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーシ
ョンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複
写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、
自動販売機などが挙げられる。これら電子機器の具体例を図２０に示す。

図２０（Ａ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３
、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレン
ズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられ
ている。当該ビデオカメラにおける表示部９７３に本発明の一態様の表示装置を備えるこ
とで、屋外での視認性を向上させ、かつ低消費電力化することができる。

図２０（Ｂ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイク９０５、スピーカ９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図２０（Ｂ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。当該携帯型ゲーム機における表示部９０３に本発明の一態様の表示装置を備える
ことで、屋外での視認性を向上させ、かつ低消費電力化することができる。

図２０（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク
９６３、スピーカ９６７、表示部９６５、操作キー９６６等を有する。当該デジタルカメ
ラにおける表示部９６５に本発明の一態様の表示装置を備えることで、屋外での視認性を
向上させ、かつ低消費電力化することができる。

図２０（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド
９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２は
タッチパネルとなっていてもよい。当該情報端末における表示部９３２に本発明の一態様
の表示装置を備えることで、屋外でも視認性を向上させることができる。また、額縁を狭
めることができ、デザイン性を向上させることができる。

図２０（Ｅ）携帯電話機の一例であり、筐体９５１、表示部９５２、操作ボタン９５３
、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当
該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入
力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うこ
とができる。当該携帯電話機における表示部９５２に本発明の一態様の表示装置を備える
ことで、屋外でも視認性を向上させることができる。また、額縁を狭めることができ、デ
ザイン性を向上させることができる。

図２０（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を
有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる
。当該携帯データ端末における表示部９１２に本発明の一態様の表示装置を備えることで
、屋外でも視認性を向上させることができる。また、額縁を狭めることができ、小型化す
ることができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

Ｂ１ 光
Ｂ２ 光
Ｃ１ 容量素子
Ｃ２ 容量素子
Ｃ１１ 容量素子
Ｇ１ 配線
Ｇ２ 配線
Ｇ３ 配線
ＧＬ＿ｎ ゲート線
ＧＬ＿１ ゲート線
ＧＬ＿４ ゲート線
ＧＬＡ＿ｎ ゲート線
ＧＬＡ＿１ ゲート線
ＧＬＢ＿ｓ ゲート線
ＧＬＢ＿１ ゲート線
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ１１ トランジスタ
Ｍ１３ トランジスタ
Ｍ１４ トランジスタ
Ｒ１ 光
Ｒ２ 光
Ｓ１ 配線
Ｓ２ 配線
Ｓ３ 配線
ＳＲ＿ｎ パルス出力回路
ＳＲ＿１ パルス出力回路
ＳＷ１ スイッチ
ＳＷ２ スイッチ
Ｔ１ 時刻
Ｔ２ 時刻
Ｔ３ 時刻
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
１１ 表示装置
２５ 平坦化膜
４５ 画素
４６ 画素
４６Ｂ 表示素子
４６Ｇ 表示素子
４６Ｒ 表示素子
４７ 画素
４７Ｂ 表示素子
４７Ｇ 表示素子
４７Ｒ 表示素子
５５ 光
６１ トランジスタ
６２ 半導体層
６３ ゲート電極
６４ ソース電極
６５ ドレイン電極
６６ 接続部
６９ ゲート絶縁膜
７０ バッファ回路
７１ａ トランジスタ
７１ｂ トランジスタ
７２ ＦＰＣ
７２ａ 半導体層
７２ｂ 半導体層
７３ａ ゲート電極
７３ｂ ゲート電極
７４ａ ドレイン電極
７４ｂ ドレイン電極
７５ａ ソース電極
７５ｂ ソース電極
７７ 導電層
７９ａ ゲート絶縁膜
７９ｂ ゲート絶縁膜
９１ 駆動回路
９１＿ｎ パルス出力回路
９１＿ｓ パルス出力回路
９１＿１ パルス出力回路
９１＿４ パルス出力回路
９１Ａ 駆動回路
９１Ｂ 駆動回路
９２ 表示部
９３ 駆動回路
９４ 画素回路
９４Ｂ 回路
１００ 表示パネル
１０１ 層
１０２ 層
１０２ａ 層
１０２ｂ 層
１０３ 層
１１２ 液晶
１１３ 導電層
１１７ 絶縁層
１２１ 絶縁層
１３０ 偏光板
１３１ 着色層
１３２ 遮光層
１３３ａ 配向膜
１３３ｂ 配向膜
１３４ 着色層
１４１ 接着層
１４２ 接着層
１９１ 導電層
１９２ ＥＬ層
１９３ａ 導電層
１９３ｂ 導電層
２０１ａ トランジスタ
２０１ｂ トランジスタ
２０４ 接続部
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ 接続部
２１１ａ 絶縁層
２１１ｂ 絶縁層
２１２ 絶縁層
２１２ａ 絶縁層
２１２ｂ 絶縁層
２１３ 絶縁層
２１３ａ 絶縁層
２１３ｂ 絶縁層
２１４ 絶縁層
２１４ａ 絶縁層
２１４ｂ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２１７ 絶縁層
２１８ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２３１ 半導体層
２４２ 接続層
２４３ 接続体
２５１ 開口
２５２ 接続部
３００ 表示パネル
３１１ 電極
３１１ａ 導電層
３１１ｂ 導電層
３４０ 液晶素子
３５１ 基板
３６０ 発光素子
３６０ｂ 発光素子
３６０ｇ 発光素子
３６０ｒ 発光素子
３６０ｗ 発光素子
３６１ 基板
３６２ 表示部
３６４ 回路
３６５ 配線
３７２ ＦＰＣ
３７３ ＩＣ
４００ 表示装置
４０１ 導電層
４０２ 導電層
４０３ 半導体層
４０４ 開口部
４０５ 開口部
４０６Ａ 開口部
４０６Ｂ 開口部
４１０ 画素
４５１ 開口
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカ
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ 表示部
９５３ 操作ボタン
９５４ 外部接続ポート
９５５ スピーカ
９５６ マイク
９５７ カメラ
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ 表示部
９６７ スピーカ
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部

Claims (1)

1. 表示部と、走査線駆動回路と、を有し、
   前記表示部は、第１のトランジスタと、第２のトランジスタと、発光素子と、有し、
   前記第１のトランジスタは、基板上の第１のゲート電極と、前記第１のゲート電極上の第１のゲート絶縁層と、前記第１のゲート絶縁層上の第１の半導体層と、を有し、
   前記第２のトランジスタは、前記第１のトランジスタ上に設けられ、
   前記第２のトランジスタは、前記第１の半導体層上の第２のゲート電極と、前記第２のゲート電極上の第２のゲート絶縁層と、前記第２のゲート絶縁層上の第２の半導体層と、前記第２の半導体層上のソース電極およびドレイン電極と、を有し、
   前記発光素子は、前記第２のトランジスタ上に設けられ、
   前記発光素子は、前記ソース電極および前記ドレイン電極上の第１の導電層と、前記第１の導電層上の発光層と、前記発光層上の第２の導電層と、を有し、
   前記走査線駆動回路は、第３のトランジスタを有し、
   前記第３のトランジスタは、前記基板上の第３のゲート電極と、前記第３のゲート電極上の前記第１のゲート絶縁層と、前記第１のゲート絶縁層上の第３の半導体層と、を有し、
   第１の絶縁層が、前記第１の半導体層上であって、第２のゲート電極下に設けられ、
   第２の絶縁層が、前記ソース電極および前記ドレイン電極上に接して設けられ、
   第３の絶縁層が、前記第２の絶縁層上であって、前記第１の導電層下に設けられ、
   前記第２の半導体層は、酸化物半導体を有する、表示装置。

Images