KR102293456B1 - 표시 패널 - Google Patents

Abstract

표시 패널은 화이트 영상을 표시 하는 복수의 화이트 서브 픽셀; 화이트 서브 픽셀들에 연결되고, 행 방향으로 연장되는 게이트 라인; 및 화이트 서브 픽셀들에만 제공되는 인-픽셀 소자들을 포함하고, 게이트 라인과 연결되고 게이트 라인에 게이트 신호를 제공하는 인-픽셀 게이트 드라이버를 포함한다.

Description

표시 패널{DISPLAY PANEL}

본 발명은 얇은 베젤 폭을 갖는 표시 패널에 관한 것이다.

평판 표시 패널(flat display panel)은 크게 발광형과 수광형으로 분류할 수 있다. 발광형으로는 플라즈마 디스플레이 패널(plasma display panel)과, 유기 발광 표시 패널(organic light emitting panel, OLED)등이 있다.

유기 발광 표시 패널은 애노드, 유기 발광층, 및 캐소드로 구성되는 유기 발광 소자를 포함한다. 유기 발광 소자는 유기 발광층 내부에서 전자와 정공이 결합하여 생성된 엑시톤(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발생하는 에너지에 의해 발광하고, 이러한 발광을 이용하여 유기 발광 표시 패널이 영상을 표시한다.

상기 유기 발광 표시 패널은 복수의 픽셀 및 상기 픽셀들을 구동 하기 위한 게이트 드라이버를 포함한다. 일반적으로 게이트 드라이버는 상기 픽셀들이 구비되는 표시 영역에 인접한 비표시 영역에 제공 된다. 상기 표시 패널은 상기 비표시 영역에 대응하는 베젤 폭을 갖는다.

본 발명의 목적은 본 발명은 얇은 베젤 폭을 갖는 표시 패널을 제공하는 것이다.

본 발명의 일 실시예에 따른 표시 패널은 화이트 영상을 표시 하는 복수의 화이트 서브 픽셀; 상기 화이트 서브 픽셀들에 연결되고, 행 방향으로 연장되는 게이트 라인; 및 상기 화이트 서브 픽셀들에만 제공되는 인-픽셀 소자들을 포함하고, 상기 게이트 라인과 연결되고 상기 게이트 라인에 게이트 신호를 제공하는 인-픽셀 게이트 드라이버를 포함한다.

상기 인-픽셀 소자들은 상기 화이트 서브 픽셀들 각각의 소자 내장 영역에 제공되고, 상기 화이트 서브 픽셀들 각각은 상기 화이트 서브 픽셀들 각각의 전극 영역에 제공되는 화이트 픽셀 전극을 포함하고, 상기 전극 영역은 상기 소자 내장 영역과 오버랩 되지 않는다.

싱기 화이트 서브 픽셀들 각각은 상기 화이트 서브 픽셀들 각각의 회로 영역에 제공되는 소자 구동 회로를 포함하고, 상기 전극 영역, 상기 소자 내장 영역, 및 상기 회로 영역은 서로 오버랩 되지 않는다.

상기 게이트 라인은 제1 내지 제n 게이트 라인을 포함하고, 상기 인-픽셀 게이트 드라이버는 상기 제1 내지 제n 게이트 라인에 게이트 신호를 각각 제공하는 제1 내지 제n 인-픽셀 게이트 드라이버를 포함하고, 상기 N은 2 이상의 자연수이다.

상기 제1 내지 제n 인-픽셀 게이트 드라이버 각각은 p개 제공되고, 상기 p는 2 이상의 자연수 이다.

상기 인-픽셀 게이트 드라이버는 상기 행 방향을 따라 복수로 제공된다.

상기 복수의 인-픽셀 게이트 드라이버는 상기 행 방향으로 k개의 서브 픽셀 만큼 떨어져 있으며, 상기 k는 자연수이다.

상기 k는 상기 게이트 라인의 특성을 근거로 결정 된다.

상기 게이트 라인은 제1 게이트 라인 및 상기 제1 게이트 라인과 열 방향으로 인접한 제2 게이트 라인을 구비하고, 상기 인-픽셀 게이트 드라이버는 상기 제1 및 제2 게이트 라인 사이에 제공되고, 상기 제1 게이트 라인으로부터 수신한 상기 게이트 신호 중 제1 게이트 신호를 이용하여 상기 게이트 신호 중 상기 제2 게이트 라인에 제공하는 제2 게이트 신호를 생성 한다.

상기 인-픽셀 소자들은 상기 제1 게이트 라인과 연결되고, 상기 제1 게이트 신호를 공급하는 제1 트랜지스터를 포함한다.

오프 전압을 공급하는 오프 전압 라인을 더 구비하며, 상기 인-픽셀 소자들은 상기 오프 전압 라인과 연결되고, 상기 오프 전압 라인으로부터 상기 오프 전압을 상기 제2 게이트 라인으로 공급하는 제2 트랜지스터를 구비한다.

포지티브 클록 신호 공급하는 포지티브 클록 라인 및 상기 포지티브 클록 신호의 위상과 반대하는 위상을 갖는 네거티브 클록 신호를 공급하는 네거티브 클록 라인을 더 포함하고, 상기 인-픽셀 소자들은 상기 포지티브 클록 라인과 연결되는 소스 전극 및 상기 제2 게이트 라인과 연결되는 드레인 전극을 구비하는 제3 트랜지스터를 포함하고, 상기 제2 트랜지스터는 상기 네거티브 클록 라인과 연결되는 게이트 전극, 상기 오프 전압 라인과 연결되는 소스 전극, 상기 제2 게이트 라인과 연결되는 드레인 전극을 구비한다.

상기 오프 전압 라인은 상기 행 방향과 평행하고, 상기 포지티브 및 네거티브 클록 라인은 열 방향과 평행하다.

복수의 픽셀 그룹을 더 포함하고, 상기 픽셀 그룹들 각각은 하나의 상기 화이트 서브 픽셀 및 컬러 영상을 표시 하고, 복수의 컬러 서브 픽셀을 구비하는 픽셀을 갖는다.

상기 픽셀 중 좌측 픽셀과 우측 픽셀은 각각 상기 화이트 서브 픽셀의 양측에 배치된다.

상기 픽셀 그룹들 각각의 상기 좌측 픽셀 및 상기 우측 픽셀은 상기 픽셀 그룹들 각각의 화이트 서브 픽셀을 공유 한다.

상기 좌측 및 우측 픽셀 각각은 레드 영상, 그린 영상, 및 블루 영상을 표시 하는 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀을 포함한다.

본 발명의 일 실시예에 표시 패널은 따른 인-픽셀 게이트 드라이버를 구비하므로, 상기 표시 패널의 베젤 폭이 감소 된다. 또한, 상기 인-픽셀 게이트 드라이버를 이루는 인-픽셀 소자들은 화이트 서브 픽셀들 내부에만 배치된다. 그에 따라, 다른 컬러 서브 픽셀들의 개구율을 희생시키지 않고도 인-픽셀 게이트 드라이버를 구현 할 수 있다. 또한, 상기 화이트 서브 픽셀들의 개구율이 상기 인-픽셀 소자들에 의해 감소 됨에 따라, 상기 화이트 서브 픽셀들의 기여도는 감소 하고, 그 결과 상기 화이트 서브 픽셀들에 의해 화질이 저하되는 것이 방지 될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1에 도시된 인-픽셀 게이트 드라이버의 동작을 설명하기 위한 개략도 이다.
도 3은 도 1에 도시된 표시 패널의 일부를 확대한 평면도 이다.
도 4는 도 1에 도시된 인-픽셀 게이트 드라이버들 중 일부를 확대한 평면도 이다.
도 5는 도 4에 도시된 제2 인-픽셀 게이트 드라이버의 예시적인 회로도 이다.
도 6은 도 1에 도시된 서브 픽셀을 설명하기 위한 개념도 이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 영상을 표시하는 표시 패널(400), 상기 표시 패널(400)을 구동하는 패널 구동부를 포함한다. 상기 패널 구동부는 게이트 구동부 및 데이터 구동부(300), 상기 게이트 구동부와 상기 데이터 구동부(300)의 구동을 제어하는 제어부(100)를 포함할 수 있다.

본 발명의 일 예로 상기 게이트 구동부는 인-픽셀 게이트 구동부로써 구현 될 수 있다. 상기 인-픽셀 게이트 구동부는 예를 들어, 복수의 제1 내지 제n 인-픽셀 게이트 드라이버(IGD1~IGDn)를 포함 할 수 있다.

상기 제어부(100)는 외부로부터 다수의 제어신호(CS) 및 표시될 영상에 대한 정보를 포함하는 입력 영상 데이터(RGB)를 수신한다. 상기 제어부(100)는 상기 데이터 구동부(300) 및 상기 표시 패널(400)의 인터페이스 사양에 맞도록 상기 입력 영상 데이터(RGB)를 출력 영상 데이터(RGB')로 변환하고, 상기 출력 영상 데이터(RGB')를 상기 데이터 구동부(300)로 제공한다. 또한, 상기 제어부(100)는 상기 다수의 제어신호(CS)에 근거하여 데이터 제어신호(D-CS, 예를 들어, 출력개시신호, 수평개시신호 등) 및 게이트 제어신호(G-CS)를 생성한다. 상기 데이터 제어신호(D-CS)는 상기 데이터 구동부(300)로 제공되고, 상기 게이트 제어신호(G-CS)는 상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn)로 제공된다.

상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn)은 상기 제어부(100)로부터 제공되는 상기 게이트 제어신호(G-CS)에 응답해서 제1 내지 제n 게이트 신호(GS1~GSn)를 각각 순차적으로 출력한다.

상기 데이터 구동부(300)는 상기 제어부(100)로부터 제공되는 상기 데이터 제어신호(D-CS)에 응답해서 상기 출력 영상 데이터(RGB')를 데이터 전압들로 변환하여 출력한다. 상기 출력된 데이터 전압들은 상기 표시 패널(400)로 인가된다.

상기 표시 패널(400)은 복수의 게이트 라인(GL1~GLn), 복수의 데이터 라인(DL1~DLm) 및 복수의 서브 픽셀(SPX)을 포함한다.

상기 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되고 서로 평행하게 제2 방향(DR2)으로 배열된다. 상기 데이터 라인들(DL1~DLm)은 상기 게이트 라인들(GL1~GLn)과 절연되고, 교차된다. 예를 들어, 상기 데이터 라인들(DL1~DLm)은 상기 제2 방향(DR2)으로 연장되고, 서로 평행하게 상기 제1 방향(DR1)으로 배열된다. 상기 제1 및 제2 방향(DR1, DR2)은 예를 들어 서로 직교 하는 행 방향 및 열 방향과 각각 평행 할 수 있다.

상기 서브 픽셀들(SPX)은 레드, 그린 및 블루와 같은 주요색(primary color) 중 어느 하나를 표시할 수 있다 상기 서브 픽셀들(SPX)이 표시할 수 있는 컬러는 레드, 그린 및 블루에 한정되지 않으며, 상기 서브 픽셀들(SPX)은 상기 레드, 그린 및 블루 컬러 이외에 옐로우, 시안, 및 마젠타 등 다양한 색을 더 표시 할 수 있다.

상기 서브 픽셀들(SPX)은 픽셀들(PX)을 각각 이룰 수 있다. 본 발명의 일 예로, 세 개의 서브 픽셀들(SPX)은 하나의 픽셀(PX)을 이룰 수 있다. 그러나 이에 한정 되지 않고, 상기 픽셀들(PX) 각각은 두 개, 네 개 또는 그 이상의 서브 픽셀(SPX)로 이루어질 수 있다.

상기 픽셀들(PX) 각각은 단위 영상을 표시하는 소자이며, 상기 표시 패널(400)에 구비된 상기 픽셀들(PX)의 개수에 따라 상기 표시 패널(400)의 해상도가 결정 될 수 있다. 상기 픽셀들(PX)은 상기 제1 및 제2 방향(DR1, DR2)을 따라 매트릭스 형태로 배치 될 수 있다.

상기 서브 픽셀들(SPX)은 상기 데이터 라인들(DL1~DLm) 중 대응되는 데이터 라인과 연결되고, 상기 게이트 라인들(GL1~GLn) 중 대응되는 게이트 라인과 연결된다.

상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn)은 상기 게이트 라인들(GL1~GLn)에 각각 연결되고, 상기 게이트 라인들(GL1~GLn)에 제1 내지 제n 게이트 신호(GS1~GSn)를 각각 인가한다.

상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn) 각각을 이루는 인-픽셀 소자들(IPE, 도 3에 도시됨)은 상기 서브 픽셀들(SPX)에 분산 되어 배치 될 수 있다. 그에 따라, 상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn)이 배치되는 영역은 상기 서브 픽셀들(SPX) 각각이 배치되는 픽셀 영역(미도시)과 오버랩 될 수 있다. 본 발명의 일 예로, 상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn) 각각을 이루는 인-픽셀 소자들(IPE)은 예를 들어, 동일한 행에 배열되는 q개(q는 자연수)의 상기 서브 픽셀들(SPX)에 분산되어 제공 될 수 있다. 본 발명의 일 예로, 상기 q는 22일 수 있다. 이에 대하여는 후술 한다.

또한, 상기 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn) 각각은 p 개(p는 2 이상의 자연수)가 제공 될 수 있다. 이 경우, 상기 제1 내지 제n 인-픽셀 게이트 드라이버(IGD1~IGDn) 중 동일한 행에 제공되는 인-픽셀 게이트 드라이버들은 k개(k는 1이상의 자연수)의 상기 서브 픽셀 (SPX)만큼 떨어져 배치될 수 있다. 예를 들어, 상기 제1 인-픽셀 게이트 드라이버들(IGD1)은 상기 제1 방향(D1)을 따라 4개가 제공 될 수 있고, 상기 제n 인-픽셀 게이트 드라이버들(IGDn)도 상기 제1 방향(D1)을 따라 4개가 제공 될 수 있다.

상기 p와 k는 상기 다수의 게이트 라인들(GL1~GLn) 각각의 특성에 의해서 결정 될 수 있다. 상기 게이트 라인들(GL1~GLn) 각각의 특성은 예를 들어, 상기 게이트 라인들(GL1~GLn) 각각의 임피던스 특성 일 수 있다. 예를 들어, 상기 게이트 라인들(GL1~GLn)의 임피던스가 커짐에 따라 상기 p 는 커지고 상기 k는 작아질 수 있다.

일반적으로 상기 게이트 구동부는 상기 서브 픽셀들(SPX)이 제공되는 영역의 주변의 영역에 배치되고, 이러한 주변의 영역의 폭에 따라 상기 표시 패널(400)의 베젤 폭이 결정 된다.

그러나, 이와 같이 상기 게이트 구동부를 상기 인-픽셀 게이트 구동부로써 구현 하는 경우, 상기 인-픽셀 게이트 구동부를 이루는 구성들이 상기 서브 픽셀들(SPX)이 분산되어 배치됨에 따라, 상기 게이트 구동부를 배치 하는데 확보 해야 영역이 별도로 요구 되지 않는다. 그에 따라, 상기 표시 패널(400)의 베젤 폭을 감소 시킬 수 있다.

도 2는 도 1에 도시된 인-픽셀 게이트 드라이버의 동작을 설명하기 위한 개략도 이다.

도 2에는 설명의 편의를 위해 제1 내지 제n 인-픽셀 게이트 드라이버들(IGD1~IGDn) 중 하나의 제1 인-픽셀 게이트 드라이버(IGD1) 및 하나의 제2 인-픽셀 게이트 드라이버(IGD2)만을 도시하였다. 나머지 인-픽셀 게이트 드라이버들도 이하 설명될 제1 및 제2 인-픽셀 게이트 드라이버(IGD1, IGD2)와 동일하게 종속적으로 연결될 수 있다.

상기 제1 인-픽셀 게이트 드라이버(IGD1) 및 상기 제2 인-픽셀 게이트 드라이버(IGD2) 각각은 포지티브 및 네거티브 클록 단자(PCK, NCK), 오프 전압 단자(VSS), 게이트 신호 출력 단자(OUT), 및 구동 개시 신호 입력 단자(IN)를 포함한다.

상기 제1 및 제2 인-픽셀 게이트 드라이버(IGD1, IGD2) 각각의 포지티브 및 네거티브 클록 단자(PCK, NCK)는 서로 반대 위상을 갖는 포지티브 및 네거티브 클록 신호(PCS, NCS)를 수신 한다. 또한, 상기 제1 및 제2 인-픽셀 게이트 드라이버(IGD1, IGD2) 각각의 오프 전압 단자(VSS)는 오프 전압(VOFF)을 수신한다.

상기 포지티브 및 네거티브 클록 신호(PCS, NCS)는 시간축을 따라 순차 주기적으로 제공되는 하이 레벨 및 로우 레벨을 가질 수 있다. 상기 하이 레벨은 상기 서브 픽셀들(SPX, 도 1에 도시됨)의 스위칭 트랜지스터(미도시)를 턴 온 시키는 턴 온 전압에 대응 될 수 있다. 또한, 상기 로우 레벨은 상기 서브 픽셀들(SPX)의 스위칭 트랜지스터를 턴 오프 시키는 턴 오프 전압에 대응 될 수 있다.

상기 포지티브 및 네거티브 클록 신호(PCS, NCS)는 각각 포지티브 클록 라인(PCL) 및 네거티브 클록 라인(NCL)을 통해 공급 될 수 있다. 또한, 상기 오프 전압(VOFF)은 오프 전압 라인(OVL)을 통해 공급 될 수 있다.

상기 제1 인-픽셀 게이트 드라이버(IGD1)는 구동 개시 신호 입력 단자(IN)를 통해 수신한 수직 개시 신호(STV)에 의해 구동을 개시한다. 상기 수직 개시 신호(STV)는 하나의 프레임 구간을 정의 할 수 있다. 상기 제1 인-픽셀 게이트 드라이버(IGD1)는 게이트 신호 출력 단자(OUT)를 통해 상기 제1 게이트 신호(GS1)를 출력 한다. 또한, 상기 제1 인-픽셀 게이트 드라이버(IGD1)는 상기 제2 인-픽셀 게이트 드라이버(IGD2)의 구동을 개시시키는 제2 구동 개시 신호를 출력한다. 본 발명의 일 예로, 상기 제1 게이트 신호(GS1)는 상기 제2 구동 개시 신호로써 상기 제2 인-픽셀 게이트 드라이버(IGD2)에 제공 될 수 있다.

상기 제1 인-픽셀 게이트 드라이버(IGD1)는 게이트 신호 출력 단자(OUT)를 통해 상기 포지티브 클록 신호(PCS)의 하이 레벨을 상기 프레임 구간의 제1 수평 구간 동안 상기 제1 게이트 신호(GS1)의 일부로써 출력 할 수 있다. 또한, 상기 제1 인-픽셀 게이트 드라이버(IGD1)는 게이트 신호 출력 단자(OUT)를 통해 상기 오프 전압(VOFF)을 상기 프레임 구간의 제1 수평 구간 이외의 구간 동안 상기 제1 게이트 신호(GS1)의 일부로써 출력 할 수 있다. 그 결과, 상기 제1 게이트 신호(GS1)는 상기 제1 수평 구간 동안 상기 하이 레벨을 가지며, 상기 제1 수평 구간 이외의 구간 동안 상기 로우 레벨을 가질 수 있다.

상기 제2 인-픽셀 게이트 드라이버(IGD2)는 구동 개시 신호 입력 단자(IN)를 통해 수신한 상기 제2 구동 개시 신호에 의해 구동을 개시한다. 전술한 바와 같이, 상기 제2 구동 개시 신호는 예를 들어 상기 제1 게이트 신호(GS1)일 수 있다.

상기 제2 인-픽셀 게이트 드라이버(IGD2)는 게이트 신호 출력 단자(OUT)를 통해 제2 게이트 신호(GS2) 출력 한다. 또한, 상기 제2 인-픽셀 게이트 드라이버(IGD2)는 제3 인-픽셀 게이트 드라이버(미도시)의 구동을 개시시키는 제3 구동 개시 신호를 출력한다. 본 발명의 일 예로, 상기 제2 게이트 신호(GS2)는 상기 제3 구동 개시 신호로써 상기 제3 인-픽셀 게이트 드라이버에 제공 될 수 있다.

상기 제2 인-픽셀 게이트 드라이버(IGD2)는 게이트 신호 출력 단자(OUT)를 통해 상기 네거티브 클록 신호(NCS)의 하이 레벨을 상기 프레임 구간의 제2 수평 구간 동안 상기 제2 게이트 신호(GS2)의 일부로써 출력 할 수 있다. 또한, 상기 제2 인-픽셀 게이트 드라이버(IGD2)는 게이트 신호 출력 단자(OUT)를 통해 상기 오프 전압(VOFF)을 상기 프레임 구간의 제2 수평 구간 이외의 구간 동안 상기 제2 게이트 신호(GS2)의 일부로써 출력 할 수 있다. 그 결과, 상기 제2 게이트 신호(GS2)는 상기 제2 수평 구간 동안 상기 하이 레벨을 가지며, 상기 제2 수평 구간 이외의 구간 동안 상기 로우 레벨을 가질 수 있다.

도 3은 도 1에 도시된 표시 패널의 일부를 확대한 평면도 이다.

도 3을 참조하면, 상기 표시 패널(400, 도 1에 도시됨)은 복수의 픽셀 그룹(PG)을 포함한다. 도 3에서는 상기 복수의 픽셀 그룹(PG) 중 하나의 픽셀 그룹(PG) 만을 대표적으로 도시 하였다.

상기 픽셀 그룹(PG)은 예를 들어, 좌측 픽셀(LP), 화이트 서브 픽셀(WP), 및 우측 픽셀(RP)을 포함한다. 상기 좌측 픽셀(LP) 및 상기 우측 픽셀(RP)은 각각 상기 화이트 서브 픽셀(WP)의 좌측 및 우측에 접하여 배열 된다.

상기 좌측 픽셀(LP) 및 상기 우측 픽셀(RP) 각각은 레드 서브 픽셀(RPX), 그린 서브 픽셀(GPX), 및 블루 서브 픽셀(BPX)을 포함할 수 있다. 상기 레드, 그린, 블루, 및 화이트 서브 픽셀(RPX, GPX, BPX, WP)는 상기 서브 픽셀들(SPX, 도 1에 도시됨) 중 각각 레드 영상, 그린 영상, 블루 영상, 및 화이트 영상을 표시하는 서브 픽셀들이다.

상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX)은 각각 그린 영상, 레드 영상, 및 블루 영상을 표시 할 수 있다. 상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX)은 각각 레드 광, 그린 광, 및 블루 광을 생성하는 레드 발광 물질, 그린 발광 물질, 및 블루 발광 물질을 포함 할 수 있다. 상기 레드 발광 물질, 그린 발광 물질, 및 블루 발광 물질은 예를 들어, 유기 발광 물질일 수 있다.

또한, 상기 화이트 서브 픽셀(WP)은 화이트 영상을 표시 할 수 있다. 상기 화이트 서브 픽셀(WP)은 예를 들어, 화이트 광을 생성하는 화이트 발광 물질을 포함 할 수 있다. 상기 화이트 발광 물질은 예를 들어, 유기 발광 물질 일 수 있다.

또한, 이에 한정 되지 않고, 상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX)은 모두 상기 화이트 발광 물질을 포함 하고, 각각 레드 컬러 필터, 블루 컬러 필터, 및 블루 컬러 필터를 포함할 수도 있다.

상기 좌측 픽셀(LP) 및 상기 우측 픽셀(RP)은 상기 화이트 서브 픽셀(WP)을 공유 한다. 보다 구체적으로, 상기 좌측 픽셀(LP)을 통해 표시 되어야 할 영상에 대한 정보를 포함하는 좌측 픽셀 데이터의 제1 화이트 데이터의 일부와 상기 우측 픽셀(RP)을 통해 표시 되어야 할 영상에 대한 정보를 포함하는 우측 픽셀 데이터의 제2 화이트 데이터의 일부는 상기 화이트 서브 픽셀(WP)을 통해 표시 될 수 있다.

이를 위해, 상기 좌측 픽셀 데이터는 상기 제1 화이트 데이터 및 상기 제1 컬러 데이터로 나뉘어지고, 상기 우측 픽셀 데이터는 제1 화이트 데이터 및 제2 컬러 데이터로 나뉘어진다. 상기 제1 컬러 데이터는 상기 좌측 픽셀(LP)의 레드 서브 픽셀(RPX), 그린 서브 픽셀(GPX), 및 블루 서브 픽셀(BPX)을 통해 표시 되고, 상기 제2 컬러 데이터는 상기 우측 픽셀(RP)의 레드 서브 픽셀(RPX), 그린 서브 픽셀(GPX), 및 블루 서브 픽셀(BPX)을 통해 표시 된다.

이와 같이, 상기 좌측 픽셀(LP) 및 우측 픽셀(RP)이 상기 화이트 서브 픽셀(WP)를 공유 하고, 상기 화이트 서브 픽셀(WP)을 통해 상기 제1 및 제2 화이트 데이터에 대응되는 영상이 표시 됨에 따라, 상기 표시 패널(400, 도 1에 도시됨)의 휘도가 향상 될 수 있다.

상기 좌측 픽셀(LP) 및 상기 우측 픽셀(RP) 각각은 예를 들어, 정사각형 형상을 가질 수 있다. 또한, 상기 화이트 서브 픽셀(WP)은 직사각형 형상을 가질 수 있다. 예를 들어, 상기 화이트 서브 픽셀(WP)은 상기 제1 방향(DR1)과 평행한 단변 및 상기 제2 방향(DR2)과 평행한 장변을 포함할 수 있다. 상기 화이트 서브 픽셀(WP)의 상기 장변의 길이는 상기 좌측 픽셀(LP) 및 상기 우측 픽셀(RP)의 일변의 길이와 동일 할 수 있다. 상기 화이트 서브 픽셀(WP)의 장변의 길이와 상기 화이트 서브 픽셀(WP)의 단변의 길이의 비는 예를 들어 대략 3:1 일 수 있다.

상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX) 각각은 상기 화이트 서브 픽셀(WP)과 동일한 형상을 가질 수 있다.

상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX) 각각은 제1 회로 영역(CA) 및 제1 전극 영역(EA)를 포함할 수 있다. 상기 제1 회로 영역(CA)은 상기 제1 전극 영역(EA)과 상기 제2 방향(DR2)으로 이격되어 제공 될 수 있다.

상기 제1 전극 영역(EA)에는 제1 전극(AE, 도 6에 도시됨)이 제공되고, 상기 제1 회로 영역(CA)에는 인가된 게이트 신호에 응답하여 데이터 전압을 처리하고, 처리된 데이터 전압을 상기 제1 전극(AE)에 공급하는 소자 구동 회로(DDC, 도 6에 도시됨)가 제공 된다. 상기 제1 전극(AE) 및 상기 소자 구동 회로(DDC)에 대하여는 도 6을 참조하여 후술 한다.

상기 화이트 서브 픽셀(WP)은 제2 회로 영역(CW), 제2 전극 영역(EW) 및 소자 내장 영역(DEA)를 포함한다. 상기 제2 회로 영역(CW)은 상기 제2 전극 영역(EW) 및 상기 소자 내장 영역(DEA)과 상기 제2 방향(DR2)으로 이격되어 제공 될 수 있다. 또한, 상기 소자 내장 영역(DEA)과 상기 제2 전극 영역(EW)은상기 제1 방향(DR1)으로 이격되어 제공 될 수 있다.

상기 제2 전극 영역(EW)에는 화이트 픽셀 전극(미도시)이 제공되고, 상기 제2 회로 영역(CW)에는 인가된 게이트 신호에 응답하여 데이터 전압을 처리하고, 처리된 데이터 전압을 상기 화이트 픽셀 전극에 공급하는 소자 구동 회로(DDC)가 제공 된다. 상기 제2 회로 영역(CW) 및 상기 제1 회로 영역(CA)은 동일한 형상을 가질 수 있다. 상기 제2 전극 영역(EW)의 면적은 상기 제1 전극 영역(EA) 보다 좁을 수 있다.

상기 소자 내장 영역(DEA)에는 예를 들어, 상기 인-픽셀 소자(IPE)가 제공 될 수 있다. 또한, 상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX)에는 상기 인-픽셀 소자(IPE)가 제공되지 않는다. 상기 인-픽셀 소자(IPE)는 상기 인-픽셀 데이터 드라이버들(IGD1~IGDn)을 이루는 소자 일 수 있다.

한편, 상기 화이트 서브 픽셀(WP)의 시야각은 상기 레드 서브 픽셀(RPX), 상기 그린 서브 픽셀(GPX), 및 블루 서브 픽셀(BPX)의 시야각들 보다 좁다. 즉, 상기 화이트 서브 픽셀(WP)에서 표시되는 화이트 영상의 색좌표는 시야각이 낮아짐에 따라 상대적으로 급격하게 변하고, 상기 화이트 영상은 시야각이 낮아짐에 따라 황색에 가까워 진다. 이는 상기 화이트 영상이 옐로위시(Yellowish)해진다 라고 정의 될 수 있다. 따라서, 상기 화이트 서브 픽셀(WP)의 기여도가 높아지면 상기 표시 패널(400)에서 표시되는 영상의 화질이 저하 될 수 있다.

그러나 본 발명의 일 실시예와 같이, 상기 화이트 서브 픽셀(WP)에만 상기 인-픽셀 소자(IPE)를 제공함에 따라, 상기 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀(RPX, GPX, BPX)의 개구율을 유지함과 동시에, 상기 화이트 서브 픽셀(WP)의 개구율 만을 희생시켜 상기 인-픽셀 게이트 구동부를 구현 할 수 있다. 이 경우, 상기 화이트 서브 픽셀(WP)의 개구율 및 상기 화이트 서브 픽셀(WP)의 기여도가 감소하게 되고, 그 결과, 상기 화이트 서브 픽셀(WP)에 의해 상기 표시 패널(400)에서 표시되는 영상의 화질이 저하되는 것이 효과적으로 방지 될 수 있다.

도 3에서는 상기 화이트 서브 픽셀(WP)이 두 개의 상기 좌측 및 우측(LP, RP)와 함께 하나의 상기 픽셀 그룹(PG)을 이루는 실시예로 설명하였으나, 이에 한정 되지 않는다. 예를 들어, 상기 화이트 서브 픽셀(WP)은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX) 중 어느 하나와 하나의 픽셀을 이룰 수 있다. 또한, 상기 레드, 그린, 블루 및 화이트 서브 픽셀(RPX, GPX, BPX, WP)이 하나의 픽셀을 이룰 수도 있다. 나아가, 각각 2개의 서브 픽셀로 이루어진 2개의 픽셀들이 하나의 상기 화이트 서브 픽셀(WP)을 공유 할 수도 있다.

도 4는 도 1에 도시된 인-픽셀 게이트 드라이버들 중 일부를 확대한 평면도 이다.

도 4를 참조하면, 상기 제1 인-픽셀 게이트 드라이버들(IGD1) 중 최좌측(leftmost)에 위치하는 제1 인-픽셀 게이트 드라이버(IGD1) 및 제2 인-픽셀 게이트 드라이버들(IGD2) 중 최좌측에 위치하는 제2 인-픽셀 게이트 드라이버(IGD2)만을 도시하였다.

이하, 설명의 편의를 위해, i행 j열에 배치되는 픽셀 그룹은 제 ij픽셀 그룹(PGij)로 표기 및 지칭 한다. 예를 들어, 1행 1열에 배치되는 픽셀 그룹은 제11 픽셀 그룹(PG11)이라 표기 및 지칭 할 수 있다. 또한, 이와 유사하게, 상기 제ij 픽셀 그룹(PGij)에 배치되는 화이트 서브 픽셀은 제ij 화이트 서브 픽셀(WPij)이라 표기 및 지칭 할 수 있다.

본 발명의 일 예로, 상기 제1 인-픽셀 게이트 드라이버(IGD1)은 제1 내지 제4 인-픽셀 소자들(IPE1~IPE4)를 포함한다. 상기 제1 내지 제4 인-픽셀 소자들(IPE1~IPE4)는 상기 제1 게이트 라인(GL1)을 따라 상기 제1 방향(D1)으로 배열되는 제11, 제12, 제13, 및 제14 픽셀 그룹(PG11, PG12, PG13, PG14)에 분산되어 제공 될 수 있다. 보다 구체적으로, 상기 제1 내지 제4 인-픽셀 소자들(IPE1~IPE4)은 각각 상기 제11, 제12, 제13, 및 제14 화이트 서브 픽셀들(WP11, WP12, WP13, WP14)에 구비될 수 있다.

상기 제2 인-픽셀 게이트 드라이버(IGD2)은 제5 내지 제8 인-픽셀 소자들(IPE5~IPE8)를 포함한다. 상기 제5 내지 제8 인-픽셀 소자들(IPE5~IPE8)은 상기 제2 게이트 라인(GL2)을 따라 상기 제1 방향(D1)으로 배열되는 제21, 제22, 제23, 및 제24 픽셀 그룹(PG21, PG22, PG23, PG24)에 분산되어 제공 될 수 있다. 보다 구체적으로, 상기 제5 내지 제8 인-픽셀 소자들(IPE5~IPE8)은 각각 제21, 제22, 제23, 및 제24 화이트 서브 픽셀들(WP21, WP22, WP23, WP24)에 구비될 수 있다.

상기 제21, 제22, 제23, 및 제24 픽셀 그룹(PG21, PG22, PG23, PG24)은 상기 제11, 제12, 제13, 및 제14 픽셀 그룹(PG11, PG12, PG13, PG14) 대비 상기 제1 방향(DR1)으로 쉬프트 거리(SD) 만큼 쉬프트 되어 있다. 본 발명의 일 예로, 상기 쉬프트 거리(SD)는 대략 2개의 서브 픽셀의 폭에 대응할 수 있다. 보다 구체적으로, 제1j 화이트 서브 픽셀(WP1j)의 중심은 제2j 픽셀 그룹(PG2j)의 좌측 픽셀(LP)의 중심을 지나고 상기 제2 방향(D2) 평행한 가상선(미도시) 상에 위치 할 수 있다.

상기 제1 및 제2 인-픽셀 게이트 드라이버(IGD1, IGD2) 각각은 4개의 인-픽셀 소자로 구성되는 것을 본 발명의 일 예로 들어 설명 하였으나, 본 발명은 이에 한정 되지 않는다. 상기 제1 및 제2 인-픽셀 게이트 드라이버(IGD1, IGD2) 각각은 전술한 게이트 신호를 순차적으로 제공하는 기능만 수행 한다면, 3개 이하 또는 5개 이상의 인-픽셀 소자로 이루어질 수 있다.

도 5는 도 4에 도시된 제2 인-픽셀 게이트 드라이버의 예시적인 회로도 이다.

도 5를 참조하면, 본 발명의 일 예로, 상기 제2 인-픽셀 게이트 드라이버(IGD2)의 상기 제5 내지 제8 인-픽셀 소자(IPE5~IPE8) 각각은 트랜지스터 및/또는 커패시터를 포함할 수 있다.

본 발명의 일 예로, 상기 제6 인-픽셀 소자(IPE6, 도 4에 도시됨)는 제1 트랜지스터(T1) 및 커패시터(CP)를 포함한다. 상기 제1 트랜지스터(T1)는 상기 제2 게이트 라인(GL2)에 연결되는 게이트 전극과 소스 전극을 포함하고, 중간 노드(MN)에 연결되는 드레인 전극을 포함한다. 상기 커패시터(CP)는 상기 중간 노드(MN)에 연결되는 일단 및 상기 제3 게이트 라인(GL3)에 연결되는 타단을 포함한다. 상기 제1 트랜지스터(T1) 및 상기 커패시터(CP)는 상기 제22 화이트 서브 픽셀(WP22)의 소자 내장 영역(DEA22)에 제공 될 수 있다. 상기 제1 트랜지스터(T1)는 상기 제2 게이트 라인(GL2)으로부터 수신한 상기 제2 게이트 신호(GS2)를 공급 할 수 있다.

본 발명의 일 예로, 상기 제8 인-픽셀 소자(IPE8, 도 4에 도시됨)은 상기 네거티브 클록 라인(NCL)과 연결되는 게이트 전극, 상기 오프 전압 라인(OVL)과 연결되는 소스 전극, 상기 제3 게이트 라인(GL3)과 연결되는 제2 트랜지스터(T2)를 포함한다. 상기 제2 트랜지스터(T2)는 상기 제24 화이트 서브 픽셀(WP24)의 소자 내장 영역(DEA24)에 제공 될 수 있다. 상기 제2 트랜지스터(T2)는 상기 오프 전압(VOFF)를 상기 네거티브 클록 신호(NCS)에 응답하여 상기 제3 게이트 라인(GL3)에 출력 할 수 있다.

상기 오프 전압 라인(OVL)은 예를 들어, 상기 제1 방향(DR1)으로 연장 되고, 상기 제1 및 제2 게이트 라인(GL1, GL2) 사이에 제공 될 수 있다.

본 발명의 일 예로, 상기 제7 인-픽셀 소자(IPE7, 도 4에 도시됨)은 상기 중간 노드(MN)와 연결되는 게이트 전극, 상기 포지티브 클록 라인(PCL)과 연결되는 소스 전극, 및 상기 제3 게이트 라인(GL3)과 연결되는 드레인 전극을 구비하는 제3 트랜지스터(T3)를 포함한다. 상기 제3 트랜지스터(T3)는 상기 제23 화이트 서브 픽셀(WP23)의 소자 내장 영역(DEA23)에 제공 될 수 있다. 상기 제3 트랜지스터(T3)는 상기 중간 노드(MN)에 인가된 신호에 응답하여, 상기 포지티브 클록 신호(PCS)를 상기 제3 게이트 라인(GL3)에 출력 한다.

본 발명의 일 예로, 상기 제5 인-픽셀 소자(IPE5, 도 4에 도시됨)는 제3 게이트 라인(GL3)와 연결되는 게이트 전극, 상기 오프 전압 라인(OVL)과 연결되는 소스 전극, 및 중간 노드(MN)와 연결되는 드레인 전극을 구비하는 제1 트랜지스터(T1) 일 수 있다. 상기 제5 인-픽셀 소자(IPE5)는 상기 제21 화이트 서브 피셀(WP21)의 소자 내장 영역(DEA21)에 구비된다. 상기 제4 트랜지스터(T4)는 상기 제21 화이트 서브 픽셀(WP21)의 소자 내장 영역(DEA21)에 제공 될 수 있다. 상기 제4 트랜지스터(T4)는 상기 네거티브 클록 신호(NCS)에 응답하여 상기 오프 전압(VOFF)를 상기 제3 게이트 라인(GL3)에 출력 한다.

도 6은 도 1에 도시된 서브 픽셀을 설명하기 위한 개념도 이다.

도 6에서는 도 1에 도시된 서브 픽셀들(SPX) 중 상기 제1 게이트 라인(GL1) 및 상기 제1 데이터 라인(DL1)에 연결된 서브 픽셀(SPX)을 도시 하였다.

상기 서브 픽셀(SPX)은 유기발광소자(LD), 및 소자 구동 회로(DDC)를 포함한다. 상기 유기발광소자(LD) 및 상기 소자 구동 회로(DDC)는 상기 표시 패널(400, 도 1에 도시됨)의 하부 기판(LS) 및 상부 기판(US) 사이에 형성 될 수 있다.

또한, 상기 서브 픽셀(SPX)은 수분이나 산소와 같은 외부의 이물질이 유기 발광 소자(LD)에 침투하는 것을 방지하기 위한 배리어막(미도시)을 구비할 수 있다. 상기 배리어막은 상기 유기 발공 소자(LD)가 외부에 노출되는 것을 방지 하기 위해 상기 유기 발공 소자(LD)를 봉지(encapsulation) 시킨다.

상기 배리어막은, 상기 하부 기판(LS), 상기 상부 기판(US)과 상기 하부 및 상부 기판(100, 900)을 접합하는 실링 부재에 의해 구현되거나, 상기 유기발광소자(LD)를 커버하는 박막봉지층(thin film encapsulation)에 의해 구현 될 수 있다. 상기 박막봉지층은 유기막 및/또는 무기막으로 이루어진 하나의 층 또는 복수의 층으로 이루어 질 수 있다.

상기 소자 구동 회로(DDC)는 스위칭 트랜지스터(switching transistor, Qs), 구동 트랜지스터(driving transistor, Qd), 스토리지 커패시터(storage capacitor, Cst)를 포함한다.

상기 스위칭 트랜지스터(Qs)는 제어 단자(N1), 입력 단자(N2), 및 출력 단자(N3)를 포함할 수 있다. 상기 제어 단자(N1)는 상기 제1 게이트 라인(GL1)에 연결되고, 상기 입력 단자(N2)는 상기 제1 데이터 라인(DL1)에 연결되어 있고, 상기 출력 단자(N3)는 상기 구동 트랜지스터(Qd)에 연결된다. 상기 스위칭 트랜지스터(Qs)는 상기 제1 게이트 라인(GL1)에 인가된 게이트 신호에 응답하여 상기 제1 데이터 라인(DL1)에 인가된 데이터 전압을 상기 구동 트랜지스터(Qd)에 출력한다.

상기 구동 트랜지스터(Qd)는 제어 단자(N4), 입력 단자(N5), 및 출력 단자(N6)를 포함할 수 있다. 상기 제어 단자(N4)는 상기 스위칭 트랜지스터(Qs)의 상기 출력 단자(N3)에 연결되고, 상기 입력 단자(N5)는 구동 전압(ELVdd)을 수신하고, 상기 출력 단자(N6)는 상기 유기 발광 소자(LD)에 연결된다. 상기 구동 트랜지스터(Qd)는 상기 제어 단자(N4)와 상기 출력 단자(N6) 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 상기 유기 발광 소자(LD)에 출력한다.

상기 스토리지 커패시터(Cst)는 상기 스위칭 트랜지스터(Qs)의 상기 출력 단자(N3)와 상기 구동 트랜지스터(Qd)의 상기 입력 단자(N5) 사이에 연결될 수 있다. 상기 스토리지 커패시터(Cst)는 상기 구동 트랜지스터(Qd)의 상기 제어 단자(N4)에 인가되는 데이터 전압을 충전하고, 상기 스위칭 트랜지스터(Qs)가 턴 오프된 후 일정 시간 동안 충전된 데이터 전압을 유지한다.

상기 하부 기판(LS)은 구동 전압 라인(미도시)을 더 포함할 수 있다. 상기 구동 전압 라인은 상기 제1 게이트 라인(GL1)과 평행하게 연장되거나, 상기 제1 데이터 라인(DL1)과 평행하게 연장될 수 있다. 상기 구동 전압 라인은 상기 구동 전압(ELVdd)을 수신하고, 상기 구동 트랜지스터(Qd)의 상기 입력 단자(N5)에 연결될 수 있다.

상기 유기 발광 소자(LD)는 제1 전극(AE), 유기층(OL), 및 제2 전극(CE)을 포함할 수 있다.

상기 제1 전극(AE)은 애노드 전극일 수 있다. 상기 제1 전극(AE)은 상기 구동 트랜지스터(Qd)의 상기 출력 단자(N6)에 연결되고, 정공을 상기 유기층(OL)에 제공 한다. 상기 제2 전극(CE)은 캐소드 전극일 수 있다. 상기 제2 전극(CE)은 공통 전압(ELVss)을 수신하고, 전자를 상기 유기층(OL)에 제공한다. 상기 유기층(OL)은 상기 제1 전극(AE)과 상기 제2 전극(CE) 사이에 배치될 수 있다. 상기 유기층(OL)은 복수의 층들로 이루어질 수 있으며, 유기 물질을 포함할 수 있다.

상기 제1 전극(AE) 및 상기 제2 전극(CE)으로부터 각각 정공과 전자가 유기층(OL) 내부로 주입된다. 상기 유기층(OL) 내부에서는 정공과 전자가 결합된 엑시톤(exciton)이 형성되며 상기 엑시톤이 여기 상태로부터 기저 상태로 떨어지면서 광을 방출한다. 상기 유기층(OL)에서 발광하는 광의 세기는 상기 구동 트랜지스터(Qd)의 상기 출력 단자(N6)에 흐르는 상기 출력 전류(Id)에 의해 결정될 수 있다.

도 6에서는 상기 제1 전극(AE) 상에 상기 제2 전극(CE)이 배치된 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 상기 제1 전극(AE)과 상기 제2 전극(CE)의 위치는 서로 바뀔 수 있다.

상기 제1 전극(AE)은 상기 제1 전극 영역(EA)에 대응하여 제공 될 수 있다. 또하, 상기 소자 구동 회로(DDC)는 상기 제1 회로 영역(CA)에 대응하여 제공 될 수 있다.

상기 하부 기판(LS) 및 상기 상부 기판(US)에 의해 형성된 내부 공간(320)은 진공으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 내부 공간(320)은 질소 가스(N₂)와 같은 비활성 기체로 채워지거나, 절연 물질로 이루어진 충전 부재로 채워질 수 있다.

도시 되지 않았으나, 상기 유기 발광 소자(LD)는 광학 보상층을 포함할 수 있다. 상기 광학 보상층은 상기 유기층(OL)에서 출사된 광을 넓은 출사각을 갖도록 분산시키거나, 상기 유기 발광 소자(LD)의 광 추출 효율을 증대시킬 수 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

100: 제어부 300: 데이터 구동부
400: 표시 패널 SPX: 서브 픽셀
GL1~GLn: 제1 내지 제n 게이트 라인
IGD1~IGDn: 제1 내지 제n 인-픽셀 게이트 드라이버
WP: 화이트 서브 픽셀 IPE: 인-픽셀 소자

Claims (17)

1. 화이트 영상을 표시 하는 복수의 화이트 서브 픽셀;
   상기 화이트 서브 픽셀들에 연결되고, 행 방향으로 연장되는 게이트 라인; 및
   상기 화이트 서브 픽셀들에만 제공되는 인-픽셀 소자들을 포함하고, 상기 게이트 라인과 연결되고 상기 게이트 라인에 게이트 신호를 제공하는 인-픽셀 게이트 드라이버를 포함하고,
   상기 인-픽셀 게이트 드라이버는 상기 행 방향을 따라 복수로 제공되고, 상기 복수의 인-픽셀 게이트 드라이버는 상기 행 방향으로 k개의 서브 픽셀만큼 떨어져 있으며, 상기 k는 자연수인 것을 특징으로 하는 표시 패널.
2. 제1 항에 있어서,
   상기 인-픽셀 소자들은 상기 화이트 서브 픽셀들 각각의 소자 내장 영역에 제공되고,
   상기 화이트 서브 픽셀들 각각은 상기 화이트 서브 픽셀들 각각의 전극 영역에 제공되는 화이트 픽셀 전극을 포함하고, 상기 전극 영역은 상기 소자 내장 영역과 오버랩 되지 않는 것을 특징으로 하는 표시 패널.
3. 제2 항에 있어서,
   싱기 화이트 서브 픽셀들 각각은 상기 화이트 서브 픽셀들 각각의 회로 영역에 제공되는 소자 구동 회로를 포함하고, 상기 전극 영역, 상기 소자 내장 영역, 및 상기 회로 영역은 서로 오버랩 되지 않는 것을 특징으로 하는 표시 패널.
4. 제1 항에 있어서,
   상기 게이트 라인은 제1 내지 제n 게이트 라인을 포함하고,
   상기 인-픽셀 게이트 드라이버는 상기 제1 내지 제n 게이트 라인에 게이트 신호를 각각 제공하는 제1 내지 제n 인-픽셀 게이트 드라이버를 포함하고, 상기 n은 2 이상의 자연수 인 것을 특징으로 하는 표시 패널.
5. 제1 항에 있어서,
   상기 제1 내지 제n 인-픽셀 게이트 드라이버 각각은 p개 제공되고, 상기 p는 2 이상의 자연수 인 것을 특징으로 하는 표시 패널.
6. 삭제
7. 삭제
8. 제1 항에 있어서,
   상기 k는 상기 게이트 라인의 임피던스 특성을 근거로 결정되는 것을 특징으로 하는 표시 패널.
9. 제1 항에 있어서,
   상기 게이트 라인은 제1 게이트 라인 및 상기 제1 게이트 라인과 열 방향으로 인접한 제2 게이트 라인을 구비하고,
   상기 인-픽셀 게이트 드라이버는 상기 제1 및 제2 게이트 라인 사이에 제공되고, 상기 제1 게이트 라인으로부터 수신한 상기 게이트 신호 중 제1 게이트 신호를 이용하여 상기 게이트 신호 중 상기 제2 게이트 라인에 제공하는 제2 게이트 신호를 생성 하는 것을 특징으로 하는 표시 패널.
10. 제9 항에 있어서,
    상기 인-픽셀 소자들은 상기 제1 게이트 라인과 연결되고, 상기 제1 게이트 신호를 공급하는 제1 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
11. 제10 항에 있어서,
    오프 전압을 공급하는 오프 전압 라인을 더 구비하며,
    상기 인-픽셀 소자들은 상기 오프 전압 라인과 연결되고, 상기 오프 전압 라인으로부터 상기 오프 전압을 상기 제2 게이트 라인으로 공급하는 제2 트랜지스터를 구비하는 것을 특징으로 하는 표시 패널.
12. 제11 항에 있어서,
    포지티브 클록 신호 공급하는 포지티브 클록 라인 및 상기 포지티브 클록 신호의 위상과 반대하는 위상을 갖는 네거티브 클록 신호를 공급하는 네거티브 클록 라인을 더 포함하고,
    상기 인-픽셀 소자들은 상기 포지티브 클록 라인과 연결되는 소스 전극 및 상기 제2 게이트 라인과 연결되는 드레인 전극을 구비하는 제3 트랜지스터를 포함하고,
    상기 제2 트랜지스터는 상기 네거티브 클록 라인과 연결되는 게이트 전극, 상기 오프 전압 라인과 연결되는 소스 전극, 상기 제2 게이트 라인과 연결되는 드레인 전극을 구비하는 것을 특징으로 하는 표시 패널.
13. 제12 항에 있어서,
    상기 오프 전압 라인은 상기 행 방향과 평행하고,
    상기 포지티브 및 네거티브 클록 라인은 열 방향과 평행한 것을 특징으로 하는 표시 패널.
14. 제1 항에 있어서,
    복수의 픽셀 그룹을 더 포함하고, 상기 픽셀 그룹들 각각은 하나의 상기 화이트 서브 픽셀 및 컬러 영상을 표시 하고, 복수의 컬러 서브 픽셀을 구비하는 픽셀을 갖는 것을 특징으로 하는 표시 패널.
15. 제14 항에 있어서,
    상기 픽셀 중 좌측 픽셀과 우측 픽셀은 각각 상기 화이트 서브 픽셀의 양측에 배치되는 것을 특징으로 하는 표시 패널.
16. 제15 항에 있어서,
    상기 픽셀 그룹들 각각의 상기 좌측 픽셀 및 상기 우측 픽셀은 상기 픽셀 그룹들 각각의 화이트 서브 픽셀을 공유 하는 것을 특징으로 하는 표시 패널.
17. 제15 항에 있어서,
    상기 좌측 및 우측 픽셀 각각은 레드 영상, 그린 영상, 및 블루 영상을 표시 하는 레드 서브 픽셀, 그린 서브 픽셀, 및 블루 서브 픽셀을 포함하는 것을 특징으로 하는 표시 패널.
    
    
    
    
    

Images