JP2022077867A - ノイズ低減装置及びノイズ低減方法 - Google Patents

ノイズ低減装置及びノイズ低減方法 Download PDF

Info

Publication number
JP2022077867A
JP2022077867A JP2020188919A JP2020188919A JP2022077867A JP 2022077867 A JP2022077867 A JP 2022077867A JP 2020188919 A JP2020188919 A JP 2020188919A JP 2020188919 A JP2020188919 A JP 2020188919A JP 2022077867 A JP2022077867 A JP 2022077867A
Authority
JP
Japan
Prior art keywords
signal
output signal
output
quantization
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020188919A
Other languages
English (en)
Inventor
敦史 葉山
Atsushi Hayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2020188919A priority Critical patent/JP2022077867A/ja
Publication of JP2022077867A publication Critical patent/JP2022077867A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

【課題】 量子化誤差のフィードバックをかけることなく使用帯域内の量子化雑音を低減させてダイナミックレンジの改善を図ることのできるノイズ低減装置及びノイズ低減方法を提供すること。【解決手段】 積分器3からの第1の信号を量子化し、第1の量子化誤差を出力する量子化器4と、第1の信号から第2の信号を減算して得られた信号を第1の入力信号を受けて、第1の入力信号を遅延させたフィードバック信号を第2の入力信号に加算した信号を出力する積分器31と、第3の信号を量子化し、量子化の際に発生する第2の量子化誤差を出力する量子化器32と、第4の信号から第4の信号を遅延させた信号を減算して第5の信号を出力する微分器33と、量子化器4からの第2の信号と第5の信号を加算した第6の信号を遅延させた信号を第2の入力信号から減算して第7の信号を出力する微分器5とを有する。【選択図】 図2

Description

本発明は、ノイズ低減装置及びノイズ低減方法に関するものである。
アナログデジタル変換器のノイズ低減方法、ノイズ低減装置としては、例えば、デジタル信号等の入力信号の量子化時に発生する量子化誤差あるいはノイズを低減するためのノイズ低減方法、ノイズ低減装置が知られている(以下の「特許文献1」参照)。
特許文献1に開示された測定装置は、図10に示すように、入力端子101に供給された入力信号が、ノイズシェーピング処理が施されて出力端子102より取り出される。このノイズシェーピング処理は、量子化器104で発生された量子化誤差が減算器105により取り出され、ノイズフィルタ106を介して量子化器104の入力側の加算器103にフィードバックされることによって行われる。
加算器103では、入力端子101からの入力信号、ノイズフィルタ106からのフィードバックエラー信号の他に、低域集中ノイズ信号生成部110からの低域側にエネルギーの集中したランダムノイズ信号と低域側にエネルギーを集中させたディザ発生器116からのディザ信号を、加算器114を介し、量子化器115を介して供給される。
上記した構成によれば、例えば、入力信号が20ビットのデジタル信号で、出力端子102に出力される出力信号が16ビットであるとき、ビット数を切り捨てることによって発生する量子化誤差のエネルギーに周波数特性を持たせることにより、高域側ではS/N比が落ちるものの、低域側では20ビットのダイナミックレンジを得ている(図11参照)。
特許第3331871号
ところで、例えばある程度高い周波帯域(高周波帯域)まで使用したい用途については、高周波帯域まで量子化ノイズを除去する必要があるので高次(2次、3次等)のノイズシェーピング回路が用いられる。しかし、次数を上げるためには例えばノイズシェーパー回路におけるフィードバック構成を幾重にもしたり、ノイズシェーピング回路を複数用いて多段マルチの構成にする必要があるが、フィードバックを幾重にもしたり、上記した多段マルチの構成にすると発振しやすく、ノイズシェーピング回路が安定して動作しないという問題がある。
そこで本発明の課題は、量子化誤差のフィードバックをかけることなく使用帯域内の量子化誤差を低減させてダイナミックレンジの改善を図ることのできるノイズ低減装置及びノイズ低減方法を提供することである。
上記課題を解決するために、本発明に係るノイズ低減装置の一側面は、第1の入力信号(x(n))を遅延させた第1のフィードバック信号(x(n-1))を第1の入力信号(x(n))に加算して第1の出力信号(x(n))を出力する第1の積分手段(3)と、第1の出力信号(x(n))を量子化し、量子化の際に発生する第1の量子化誤差(q(n))を第1の出力信号(x(n))に加算した第2の出力信号(x(n))を出力する第1の量子化手段(4)とを有する第1のノイズシェーピング手段(21)と、第1の出力信号(x(n))から第2の出力信号(x(n))を減算して得られた信号を第2の入力信号(-q(n))として入力し、第2の入力信号(-q(n))を遅延させた第2のフィードバック信号(x(n-1))を第2の入力信号(-q(n))に加算して第3の出力信号(x(n))を出力する第2の積分手段(31)と、第3の出力信号を量子化し、量子化の際に発生する第2の量子化誤差(e(n))を第3の出力信号(x(n))に加算して第4の出力信号(x(n))を出力する第2の量子化手段(32)と、第4の出力信号(x(n))から第4の出力信号を遅延させた信号(x(n-1))を減算して第5の出力信号(x(n))を出力する第1の微分手段(33)とを有する第2のノイズシェーピング手段(30)と、第1の量子化手段(4)からの第2の出力信号(x(n))と第5の出力信号(x(n))を加算した第6の出力信号(x(n))を遅延させた信号(x(n-1))を減算して第7の出力信号(y(n))を出力する第2の微分手段(5)とを有することを特徴とする。
また、本発明のノイズ低減装置の他の側面は、第1の積分手段を構成する第1の遅延回路(9)、第2の積分手段を構成する第2の遅延回路(39)、第1の微分手段を構成する第3の遅延回路(43)および第2の微分手段を構成する第4の遅延回路(13)に対して遅延処理を初期化するためのリセット信号を出力するリセット信号出力部(16)を有することを特徴とする。
また、本発明のノイズ低減方法の一側面は、第1の積分手段(3)が、第1の入力信号(x(n))を遅延させた第1のフィードバック信号(x(n-1))を第1の入力信号(x(n))に加算して第1の出力信号(x(n))を出力する工程と、第1の量子化手段(4)が、第1の出力信号(x(n))を量子化し、量子化の際に発生する第1の量子化誤差(q(n))を第1の出力信号(x(n))に加算した第2の出力信号(x(n))を出力する工程と、第2の積分手段(31)が、第1の出力信号(x(n))から第2の出力信号(x(n))を減算して得られた信号を第2の入力信号(-q(n))として入力し、第2の入力信号(-q(n))を遅延させた第2のフィードバック信号(x(n-1))を第2の入力信号(-q(n))に加算して第3の出力信号(x(n))を出力する工程と、第2の量子化手段(32)が、第3の出力信号を量子化し、量子化の際に発生する第2の量子化誤差(e(n))を第3の出力信号に加算して第4の出力信号(x(n))を出力する工程と、第1の微分手段(33)が、第4の出力信号(x(n))から第4の出力信号を遅延させた信号(x(n-1))を減算して第5の出力信号(x(n))を出力する工程と、第2の微分手段(5)が、第1の量子化手段(4)からの第2の出力信号(x(n))と第5の出力信号(x(n))を加算した第6の出力信号(x(n))を遅延させた信号(x(n-1))を減算して第7の出力信号(y(n))を出力する工程とを有することを特徴とする。
また、本発明のノイズ低減方法の他の側面は、リセット信号出力部(16)が、第1の積分手段を構成する第1の遅延回路(9)、第2の積分手段を構成する第2の遅延回路(39)、第1の微分手段を構成する第3の遅延回路(43)および第2の微分手段を構成する第4の遅延回路(13)に対して遅延処理を初期化するためのリセット信号を出力することを特徴とする。
本発明のノイズ低減装置及びノイズ低減方法によれば、量子化誤差のフィードバックをかけることなく使用帯域内の量子化雑音を低減させてダイナミックレンジの改善を図ることができるノイズ低減装置及びノイズ低減方法を提供することすることができる。
本発明の第1の実施の形態に係るノイズ低減装置の構成を示した図である。 本発明の第2の実施の形態に係るノイズ低減装置の構成を示した図である。 図2のノイズ低減装置の動作を説明するためのシグナルフロー線図である。 図2のノイズ低減装置におけるΔΣ変調器出力を示したグラフである。 従来のノイズ低減装置の構成を示した図である。 従来のノイズ低減装置におけるノイズシェーピングを説明するための図である。
[第1の実施の形態]
以下に、図1を参照して本発明に係るノイズ低減装置の第1の実施の形態について説明する。
[ノイズ低減装置の構成]
ノイズ低減装置1は、図1に示すように、積分器3、量子化器4と、量子化器4の前段に設けられた積分器3および量子化器4の後段に設けられた微分器5を備えて構成されている。なお、積分器3と量子化器4は後述するノイズシェーピングを働かせるノイズシェーピング回路として機能する。
積分器3は、入力端子2からの入力信号x(n)と、加算器7の出力信号Xを遅延回路9で遅延させたフィードバック信号(帰還信号)x(n-1)とを加算器7で加算した出力信号x(n)を出力する。量子化器4は、積分器3からの出力信号x(n)を量子化し、量子化の際に発生する量子化誤差(量子化ノイズ、量子化歪)q(n)を積分器3からの出力信号x(n)に加算器10で加算した出力信号x(n)を出力する。微分器5は、量子化器4からの出力信号x(n)と出力信号x(n)を遅延させた信号x(n-1)とを減算器12で減算して出力信号y(n)を出力する。なお、図1において量子化器4の構成については、周知であるので本実施の形態ではその説明を省略する。
また、ノイズ低減装置1は、積分器3を構成する遅延回路9および微分器5を構成する遅延回路13にリセット信号を出力するリセット信号出力端子16が設けられ、後述するように遅延回路9に入力される入力信号x(n)および遅延回路13に入力される入力信号x(n)をそれぞれ所定のタイミングで初期化するためのリセット信号RS1およびRS2がリセット信号出力端子16から出力されるようになっている。
[ノイズ低減装置の動作]
以下に、ノイズ低減装置1の動作について説明する。積分器3は、入力端子2からの入力信号x(n)を遅延回路9で遅延させたフィードバック信号(帰還信号)x(n-1)を加算器7に出力し、そのフィードバック信号x(n-1)に入力信号x(n)を加算した出力信号x(n)を出力する(以下の数式(1)参照)。
Figure 2022077867000002
数式(1)をZ変換すると以下の数式(2)のようになる。なお、Z-1
は遅延回路9における遅延を意味する演算子である。
Figure 2022077867000003
数式(2)を整理すると、数式(3)を経て数式(4)が導き出される。なお、1/(1-Z-1)は積分器3における積分を意味する演算子である。
Figure 2022077867000004
Figure 2022077867000005
量子化器4の量子化の際に発生する量子化誤差q(n)と積分器3からの出力信号x(n)を加算した出力信号x(n)は、微分器5に入力される(以下の数式(5)参照)。数式(5)をZ変換すると以下の数式(6)のようになる。なお、Qは量子化誤差q(n)に対応するものである。
Figure 2022077867000006
Figure 2022077867000007
微分器5は、量子化器4からの出力信号x(n)と遅延回路13で出力信号x(n)を遅延させた遅延信号x(n-1)との差分をとった出力信号y(n)を出力する(以下の数式(7)参照)。数式(7)をZ変換すると以下の数式(8)のようになる。数式(8)から数式(9)を導き、Xに上記した数式(6)を代入すると数式(10)が導き出される。なお、1-Z-1は微分器5における微分を意味する演算子である。
Figure 2022077867000008
Figure 2022077867000009
Figure 2022077867000010
Figure 2022077867000011
数式(10)を変形させて数式(11)、数式(12)を導き、最終的に数式(13)が導き出される。
Figure 2022077867000012
Figure 2022077867000013
Figure 2022077867000014
数式(13)に示すように、微分器の出力信号Yは、入力信号(元信号)Xはそのままの状態で量子化誤差q(n)に微分特性を持たせたものとなる。すなわち、本実施の形態における構成によれば、加算された量子化誤差q(n)のフィードバックをかけることなく、ディザ信号も入力することなく、低周波雑音を高周波帯域に移動させて周波数軸で一様に分布する量子化誤差を低周波帯域で減少させ、高周波帯域で上昇させるいわゆるノイズシェーピングが働いていることがわかる。したがって、簡易な構成で使用帯域内の量子化雑音を低減させてダイナミックレンジの改善を図ることができる。
また、ノイズ低減装置1は、積分器3を構成する遅延回路9および微分器5を構成する遅延回路13にリセット信号出力端子16から出力信号y(n)の出力をリセットするためのリセット信号を出力するように構成されている。出力信号y(n)の電圧を所望の大きさで出力しようとする場合、出力信号y(n)の情報量が所定のデータ量(ビットで表される)である場合に、出力信号y(n)はデータ量に対応する電圧値の統計的な情報(以下、「統計的情報」と呼ぶ。)を有する。
ところが、積分器3は、出力信号y(n)の情報量が有限なビット数の場合には直流が入力されると直流成分による飽和をしてしまうという課題がある。また、スパイク(ノイズ)が発生しない程度にリセットする必要がある。
そこで、出力信号y(n)の統計的情報と長さ(データ量)に基づいてそのデータ量が上限に達する前にリセットをかけることにより、積分器3が直流成分による飽和しそうなタイミングも統計的に予めわかっているときは、そのタイミングでリセットをかけることにより入力信号の直流成分による影響を軽減できるため積分器3の飽和を抑制することができる。また、スパイクの発生を未然に抑制することができる。
[第2の実施の形態]
近年、高周波帯域まで量子化ノイズを少なくして使用したいような用途(例えば、デジタルオーディオ信号)が多くなってきている。このような用途については、高周波帯域まで量子化ノイズを除去できるように一般的には高次(2次、3次等)のノイズシェーピング回路を用いているので、次数を上げるためのフィードバック構成を重ねる設計をしたり、ノイズシェーピング回路を複数用いて多段マルチの構成にしている。ところが、フィードバックの重ね掛けや、上記した多段マルチの構成にすると積分器が発振しやすくなったりノイズがより多く発生したりする。
そこで、第2の実施の形態に係るノイズ低減装置20は、図2に示すように、積分器3および量子化器4を有するノイズシェーピング回路21と、積分器31、量子化器32および微分器33を有するノイズシェーピング回路30と、微分器5を有して構成されている。この構成は、多段マルチの構成でありながら、量子化器に対してフィードバックの重ね掛けを行わずにノイズシェーピングを行うことができるような構成となっている。
第2の実施の形態に係るノイズ低減装置20は、上記した第1の実施の形態に係るノイズ低減装置1が1段構成(量子化ノイズの周波数特性は概ね6dB/oct)のノイズシェーピング回路を含んだ構成になっているのに対し、2段(量子化ノイズの周波数特性は概ね12dB/oct)で構成されたノイズシェーピング回路21,30を含んだ構成となっている。なお、第1段目のノイズシェーピング回路21及び微分器5については上記した第1の実施の形態に係るノイズ低減装置1と概ね同様の構成であるため、符号については上記した第1の実施の形態に係るノイズ低減装置1と同様の部分は同様の符号を用いることとする。
以下に、図2および図3を参照して第2の実施の形態に係るノイズ低減装置20の動作について説明する。ここで、図3は、図2のノイズ低減装置20の動作を説明するためのシグナルフロー線図である。なお、図3中の積分器3,31、量子化器4,32、微分器5,33の枠内(ブロック)の中の文字については、積分器3の左側ブロック内に示される「1/(1-Z-1)」が積分を表す演算子であり、積分器3の右側ブロック内に示される「X/(1-Z-1)」が積分器3の出力信号X(n)をZ変換で表したものである。量子化器4のブロック内に示される「X/(1-Z-1)+Q」は量子化器4の出力信号X(n)をZ変換で表したものである。なお、Qは量子化器4の量子化の際に発生する量子化誤差である。
符号13のブロック内に示される「-Q」は出力信号X(n)から出力信号X(n)を減算した信号を表し、積分器31の左側ブロック内に示される「1/(1-Z-1)」は積分を表す演算子であり、積分器31の右側ブロック内に示される「-Q/(1-Z-1)」は積分器31の出力信号X(n)をZ変換で表したものである。量子化器32のブロック内に示される「-Q/(1-Z-1)+E」は量子化器32の出力信号X(n)をZ変換で表したものである。なお、Eは量子化器32の量子化の際に発生する量子化誤差である。微分器33の左側ブロック内に示される「(1-Z-1)」は微分を表す演算子であり、微分器33の右側ブロック内に示される「-Q+E(1-Z-1)」は出力信号X(n)をZ変換で表したものである。符号15のブロック内に示される「X/(1-Z-1)+E(1-Z-1)」は、出力信号X(n)と出力信号X(n)の合成信号をZ変換で表したものである。微分器5のブロック内に示される「(1-Z-1)」は微分を表す演算子である。
積分器3は、入力端子2からの入力信号X(=x(n))と、加算器7の出力信号Xを遅延回路9で遅延させたフィードバック信号Z-1(=x(n-1))とを加算器7で加算した出力信号X(=x(n))を出力する。量子化器4は、積分器3からの出力信号Xを量子化し、量子化の際に発生する量子化誤差(量子化ノイズ、量子化歪)Q(=q(n))を積分器3からの出力信号X(x(n))に加算器10で加算した出力信号X(=x(n))を出力する。
積分器31は、減算器14で出力信号Xから出力信号Xを減算して得られた信号を入力信号-Q(=-q(n))として入力し、入力信号-Qを遅延回路39で遅延させたフィードバック信号Z-1(=x(n-1))を入力信号-Qに加算器37で加算して出力信号X(=x(n))を出力する。量子化器32は、積分器31からの出力信号Xを量子化し、量子化の際に発生する量子化誤差E(=e(n))を積分器31からの出力信号X(=x(n))に加算器40で加算して出力信号X(=x(n))を出力する。
微分器33は、出力信号Xから出力信号Xを遅延回路43で遅延させたZ-1(=x(n-1))を減算器42で減算して出力信号X(=x(n))を出力する。
微分器5は、量子化器4からの出力信号X(=x(n))と出力信号Xを加算器15で加算した出力信号X(=x(n))を遅延回路13で遅延させた信号Z-1(=x(n-1))を減算器12で減算して出力信号Y(=y(n))を出力する。Yは、Z変換後の表示をする場合、Y=X+E(1-Z-1で表される。
上記した微分器5の出力信号Yは、入力信号(元信号)Xはそのままの状態で、かつ次数を2次の状態で量子化誤差Eに微分特性をもたせたものとなる。すなわち、1次における量子化誤差Qを消滅させつつ低周波雑音をより高周波帯域側に移動させることにより、周波数軸で一様に分布する量子化誤差をより広い範囲の低周波帯域で減少させるノイズシェーピングが働いていることがわかる。
図4は図2に示した回路構成(2段2次)を有する第2の実施の形態に係るノイズ低減装置20におけるΔΣ変調後の出力(周波数特性)を示したグラフである。本発明のノイズ低減装置20における2段2次ΔΣ変調後の出力は、図4に示すように、5kHz以下における高調波ノイズはほとんど観測されない。5kHz~10kHzにおいて高調波ノイズはかなり減少していることがわかる。したがって、第2の実施の形態に係るノイズ低減装置によれば、次数を上げるためのフィードバック構成を重ねることもないので積分器の発振、量子化誤差(ノイズ)も抑制しつつダイナミックレンジの改善を図ることができる。
また、ノイズ低減装置20は、積分器3を構成する遅延回路9、微分器5を構成する遅延回路13、積分器31を構成する遅延回路39および微分器33を構成する遅延回路43にリセット信号を出力するリセット信号出力端子16が設けられ、遅延回路9に入力される入力信号x(n)、遅延回路13に入力される入力信号x(n)、遅延回路39に入力される入力信号x(n)および遅延回路43に入力される入力信号x(n)をそれぞれ所定のタイミングで初期化するためのリセット信号RS1、RS2、RS3およびRS4がリセット信号出力端子16から出力されるようになっている。
出力信号y(n)の統計的情報と長さ(データ量)に基づいてそのデータ量が上限に達する前にリセットをかけることにより、積分器3,31が直流成分による飽和しそうなタイミングも統計的に予めわかっているときは、そのタイミングでリセットをかけることにより入力信号の直流成分による影響を軽減できるため積分器3,31の飽和を抑制することができる。また、スパイクの発生を未然に抑制することができる。
ここで、積分器3は請求項1の第1の積分手段に対応し、量子化器4は請求項1の第1の量子化手段に対応し、微分器5は請求項1の第2の微分手段に対応し、積分器31は請求項1の第2の積分手段に対応し、量子化器32は請求項1の第2の量子化手段に対応し、微分器33は請求項1の第1の微分手段に対応する。ノイズシェーピング回路21は請求項1の第1のノイズシェーピング手段に対応し、ノイズシェーピング回路30は請求項1の第2のノイズシェーピング手段に対応する。遅延回路9は請求項1の第1の遅延回路に対応し、遅延回路13は請求項1の第4の遅延回路に対応し、遅延回路39は請求項1の第2の遅延回路に対応し、遅延回路43は請求項1の第3の遅延回路に対応する。リセット信号出力端子16は請求項2のリセット信号出力部に対応する。
また、積分器3からの出力信号x(n)は請求項1の第1の出力信号に対応し、量子化器4からの出力信号x(n)は請求項1の第2の出力信号に対応し、微分器5からの出力信号y(n)は請求項1の第7の出力信号に対応する。また、フィードバック信号Z-1は請求項1の第1のフィードバック信号に対応し、フィードバック信号Z-1は請求項1の第2のフィードバック信号に対応する。
また、積分器31からの出力信号x(n)は請求項1の第3の出力信号に対応し、量子化器32からの出力信号x(n)は請求項1の第4の出力信号に対応し、微分器33からの出力信号x(n)は請求項1の第5の出力信号に対応し、加算器15からの出力信号x(n)は請求項1の第6の出力信号に対応する。
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上記した第2の実施の形態に係るノイズ低減装置は2段マルチの構成であるが、2段ではなく3段以上のマルチの構成でもよい。例えば、3段マルチの構成にする場合、2眼目のノイズシェーピング回路と同様の構成を有する3段目のノイズシェーピング回路を追加し、2段目の量子化器のフィードバック信号と量子化器の入力信号を加算した信号を3段目の最前段にある積分器に入力させ、3段目の最後段にある微分器の出力を1段目の最後段にある微分器の前段にある加算器に出力するような構成をとればよい。
1 ノイズ低減装置
2 入力端子
3 積分器
4 量子化器
5 微分器
6 出力端子
7 加算器
8 出力端子
9 遅延回路
10 加算器
11 入力端子
12 減算器
13 遅延回路
14 減算器
15 加算器
16 リセット信号出力端子
20 ノイズ低減装置
21 ノイズシェーピング回路
22 出力端子
23 出力端子
30 ノイズシェーピング回路
31 積分器
32 量子化器
33 微分器
37 加算器
38 出力端子
39 遅延回路
40 加算器
41 入力端子
42 減算器
43 遅延回路

Claims (4)

  1. 第1の入力信号を遅延させた第1のフィードバック信号を前記第1の入力信号に加算して第1の出力信号を出力する第1の積分手段と、前記第1の出力信号を量子化し、量子化の際に発生する第1の量子化誤差を前記第1の出力信号に加算した第2の出力信号を出力する第1の量子化手段とを有する第1のノイズシェーピング手段と、
    前記第1の出力信号から前記第2の出力信号を減算して得られた信号を第2の入力信号として入力し、前記第2の入力信号を遅延させた第2のフィードバック信号を前記第2の入力信号に加算して第3の出力信号を出力する第2の積分手段と、前記第3の出力信号を量子化し、量子化の際に発生する第2の量子化誤差を前記第3の出力信号に加算して第4の出力信号を出力する第2の量子化手段と、前記第4の出力信号から前記第4の出力信号を遅延させた信号を減算して第5の出力信号を出力する第1の微分手段とを有する第2のノイズシェーピング手段と、
    前記第1の量子化手段からの第2の出力信号と前記第5の出力信号を加算した第6の出力信号を遅延させた信号を減算して第7の出力信号を出力する第2の微分手段とを有する、
    ことを特徴とするノイズ低減装置。
  2. 前記第1の積分手段を構成する第1の遅延回路、前記第2の積分手段を構成する第2の遅延回路、前記第1の微分手段を構成する第3の遅延回路および前記第2の微分手段を構成する第4の遅延回路に対して遅延処理を初期化するためのリセット信号を出力するリセット信号出力部を有する、
    ことを特徴とする請求項2に記載のノイズ低減装置。
  3. 第1の積分手段が、第1の入力信号を遅延させた第1のフィードバック信号を前記第1の入力信号に加算して第1の出力信号を出力する工程と、
    第1の量子化手段が、前記第1の出力信号を量子化し、量子化の際に発生する第1の量子化誤差を前記第1の出力信号に加算した第2の出力信号を出力する工程と、
    第2の積分手段が、前記第1の出力信号から前記第2の出力信号を減算して得られた信号を第2の入力信号として入力し、前記第2の入力信号を遅延させた第2のフィードバック信号を前記第2の入力信号に加算して第3の出力信号を出力する工程と、
    第2の量子化手段が、前記第3の出力信号を量子化し、量子化の際に発生する第2の量子化誤差を前記第3の出力信号に加算して第4の出力信号を出力する工程と、
    第1の微分手段が、前記第4の出力信号から前記第4の出力信号を遅延させた信号を減算して第5の出力信号を出力する工程と、
    第2の微分手段が、前記第1の量子化手段からの第2の出力信号と前記第5の出力信号を加算した第6の出力信号を遅延させた信号を減算して第7の出力信号を出力する工程とを有する、
    ことを特徴とするノイズ低減方法。
  4. リセット信号出力部が、前記第1の積分手段を構成する第1の遅延回路、前記第2の積分手段を構成する第2の遅延回路、前記第1の微分手段を構成する第3の遅延回路および前記第2の微分手段を構成する第4の遅延回路に対して遅延処理を初期化するためのリセット信号を出力する、
    ことを特徴とする請求項3に記載のノイズ低減方法。
JP2020188919A 2020-11-12 2020-11-12 ノイズ低減装置及びノイズ低減方法 Pending JP2022077867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020188919A JP2022077867A (ja) 2020-11-12 2020-11-12 ノイズ低減装置及びノイズ低減方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020188919A JP2022077867A (ja) 2020-11-12 2020-11-12 ノイズ低減装置及びノイズ低減方法

Publications (1)

Publication Number Publication Date
JP2022077867A true JP2022077867A (ja) 2022-05-24

Family

ID=81706571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020188919A Pending JP2022077867A (ja) 2020-11-12 2020-11-12 ノイズ低減装置及びノイズ低減方法

Country Status (1)

Country Link
JP (1) JP2022077867A (ja)

Similar Documents

Publication Publication Date Title
JP2005510110A (ja) シグマデルタ変調
JP4823244B2 (ja) 変換器
JP4649777B2 (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
JP3845505B2 (ja) デルタ−シグマ変調装置
JP2022077867A (ja) ノイズ低減装置及びノイズ低減方法
JP2009005073A (ja) デジタルアナログ変換器と歪補正回路
JP6217736B2 (ja) パルス幅変調器およびそのプログラム
JP4058179B2 (ja) 信号処理装置
JP4059238B2 (ja) デジタル信号処理装置及びデジタル信号処理方法
JP2006521712A (ja) ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路
JP4072855B2 (ja) サンプルレート変換のための装置及び方法
JP2000341129A (ja) 信号処理装置
US10951229B1 (en) Digital filter
JP3812774B2 (ja) 1ビット信号処理装置
GB2544566A (en) High order correction for pulse width modulation (PWM) digital/analog converters with reduced computation
JP2022077865A (ja) ノイズ低減装置及びノイズ低減方法
JP2000224047A (ja) ディジタル信号処理回路
JP3799146B2 (ja) 1ビット信号処理装置
JP2006067150A (ja) ディジタルフィルタ
JP3127477B2 (ja) ノイズシェーピング回路
US11706062B1 (en) Digital filter
JP3812775B2 (ja) 1ビット信号処理装置及びデルタ−シグマ変調装置
JPH0653836A (ja) アナログデイジタル変換回路
JP2007243394A (ja) 信号処理装置
JP3358728B2 (ja) Δς変調器