JP2021531643A - 電子部品封止用の金型、その金型用インサート、インサートの製造方法および電子部品の封止方法 - Google Patents
電子部品封止用の金型、その金型用インサート、インサートの製造方法および電子部品の封止方法 Download PDFInfo
- Publication number
- JP2021531643A JP2021531643A JP2020569196A JP2020569196A JP2021531643A JP 2021531643 A JP2021531643 A JP 2021531643A JP 2020569196 A JP2020569196 A JP 2020569196A JP 2020569196 A JP2020569196 A JP 2020569196A JP 2021531643 A JP2021531643 A JP 2021531643A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- insert
- molded surface
- carrier
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000007789 sealing Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012778 molding material Substances 0.000 claims description 37
- 238000000465 moulding Methods 0.000 claims description 31
- 239000011888 foil Substances 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 239000000969 carrier Substances 0.000 claims description 12
- 239000002861 polymer material Substances 0.000 claims description 7
- 230000006837 decompression Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 229920001973 fluoroelastomer Polymers 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 229920003051 synthetic elastomer Polymers 0.000 claims description 3
- 239000005061 synthetic rubber Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 238000004073 vulcanization Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 3
- 238000000748 compression moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
Description
本発明は、また、そのような金型を用いてキャリアに実装された電子部品を封止するための方法を提供する。方法は以下の処理ステップ、すなわち、a)電子部品が金型キャビティに面するように2つの金型部品間に1つ以上の電子部品を支持するキャリアを配置するステップと、b)金型部品が金型部品間でキャリアをクランプし、金型キャビティの少なくとも1つが封止される電子部品を囲み、インサートが電子部品の少なくとも1つおよび/またはキャリアと接触するように、金型部品を互いの方向に移動させるステップと、c)金型キャビティ内に成形材料を搬入するステップと、d)金型部品を互いに離間させ、金型部品から成形された電子部品を有するキャリアを取り外し、これによりまた電子部品からインサートを解放するステップと、を有する。さらに本発明による金型および方法に使用されるインサート、ならびにそのようなインサートを製造する方法が提供される。
ここで電子部品とは、通常さらに小型化されていく半導体(チップ、LEDでさえもこの点においては、また半導体と見なされる)のようなものを想定することができる。封止材料が配置されると、集合的に封止される電子部品は、キャリアの片面、あるいは両面に配置されて封止(パッケージ)される。成形材料または封止材料は、しばしば電子部品が完全にまたは部分的にそこに埋め込まれたキャリアに接続された平坦な層の形状をとる。キャリアは、リードフレーム、エポキシから部分的に製造された(ボード、または基板などとも呼ばれる)多層キャリア、または別のキャリア構造から構成されてもよい。
1つまたは複数の金型キャビティ内での成形材料の少なくとも部分的な(化学的な)硬化の後で、封止電子部品を有するキャリアが、封止プレス機から取り外され、封止製品は、さらなる処理の際に相互に分離されてもよい。封止工程の際に箔が使用されても良い、とりわけ、電子部品の一部を遮蔽し、電子部品の箔で覆われた部分が成形材料によって覆われるのを防ぐために箔が使用されてもよい。
(全面成形(over moulded)されてはいない電子部品は「ベアダイ」または「露出されたダイ」(exposed die)と呼ばれるが)部分的に成形材料で覆われた電子部品は、例えば種々のタイプのセンサ部品、超薄型パッケージまたは熱消散部品などのような、種々の用途に用いられている。この封止方法は、工業的に大規模に実践されており、部分的に未被覆である電子部品の適切に制御された封止を可能にしている。
部分的に被覆されない電子部品を形成する先行技術の電子部品の封止工程の問題点は、未被覆とすべき電子部品の平坦な領域の高さが同一である、より大量の電子部品の封止にのみ工程が適合していることである。電子部品の未被覆とする領域のフレキシビリティおよび種々の高さを有する電子部品を部分的に未被覆で同時に封止する可能性が制限されていることである。
このようなインサートは、また「敷きがね」(liner)と呼ばれてもよく、任意の所望形状を有する接触面を実現可能にする。インサートの成形面は、通常、封止される電子部品の形状に密着するように形成されている。任意の所望形状の接触面が実現しうるので、本発明による金型は、成形される電子部品の形状により多くの自由度を可能にし、インサートを種々の大きさの電子部品の組み合わせに適合可能にするとともに異なる「被覆率」(cover rate)要求を有する同一の大きさの電子部品の組み合わせにも適合可能にする。
例えば、異なる高さを有して単一のパッケージ内にある種々の電子部品は、例えば露出された高い電子部品の表面と同様に小さな電子部品の上面を残して「ベアダイ」成形されうる。インサートのフレキシブル3次元成形面は、電子部品の露出したままにすべき部分と成形の際に接触するように構成されている。また、インサートはキャリア(の一部)に接触するように構成することに加えて、又は代替的に、キャリアの一部が露出されたままであるように1つ以上の電子部品と接触することも可能である。キャリアのそのような露出部分は、コネクタとしておよび/または1以上の部品の将来の実装のための実装表面として機能してもよい。
また、硬化した成形材料の局部的な高さの差異が、インサートの成形面のトポロジーにより実現されてもよい。さらに、インサート成形面のフレキシビリティによって、インサートは変形することにより電子部品の高さ公差を補償してもよい。このような仕方でフレキシブル3次元成形面が電子部品の形状に完全に適合していない場合でも、成形の際に電子部品に過剰な圧迫力が生じない。
接触領域から3次元成形面の反対側のインサートの面までの距離は、成形の際に、キャリアが金型部品間でクランプされて成形材料が金型キャビティ内に運ばれるように、前記接触領域がそれぞれ電子部品の上面の少なくとも一部に接触するように選択される。これは、接触領域から3次元成形面の反対側のインサートの面までの距離を、前記接触領域で覆われる電子部品の高さに基づいて選択することにより達成される。
接触領域によって覆われる電子部品の上面部分は、この結果、成形材料から解放されている。接触領域から3次元成形面の反対側のインサートの面までの距離が相互に異なるという事実によって、異なる高さを有する複数の電子部品、そして好ましくは1またはそれ以上のキャリアに実装された全ての電子部品を同時に成形することが可能になる。通常の場合には、複数の接触領域は、それぞれ対応する接触領域で覆われる電子部品の上面に対して実質的に平行に方向付けられた平坦面によって形成される。一般に、このことは、複数の接触領域が3次元成形面の反対側のインサートの面に平行に方向付けられていることを意味する。
このようにしてキャリアの両側に配置された、キャリアおよび/または電子部品(の一部)を、同時に封止することが可能になる。加えて、双方の金型キャビティがフレキシブル3次元成形面を有するインサートによって少なくとも部分的に形成されている場合には、成形される電子部品の形状の自由度および電子部品の高さ公差の補償性能がキャリアの両側に実装される電子部品に適用される。
その上、支持面のように働くフレキシブル3次元成形面は、支持される面の寸法公差を補償することができ、支持される面がすでに封止された電子部品を備える場合に特に役立つ。本発明による金型のこの実施形態を用いて、キャリアの片側上のみの電子部品が封止されてもよく、それと共に前記キャリアはその両側に実装された電子部品を有してもよい。これにより、キャリアの一方側上の電子部品は、パッケージ化されないままであることも可能である。しかしながら、キャリアの両側上の電子部品はこれによりその後にパッケージ化されることも可能であり、ここで、キャリアは最初の成形工程の後で上下を逆にされる。
この硬さ範囲内の成形面はフレキシビリティと寸法安定性との間の適切なバランスを提供することが分かっている。インサート成形面は、電子部品の寸法公差に適合するために十分なフレキシビリティが提供されるべきである。そのフレキシビリティのために、成形面は、電子部品上に高い圧力を加えることなく、パッケージ化後に裸のままであることを意図した電子部品の種々の部分に接触することができる。
他方、インサート成形面は、成形工程の際に、そして特に金型キャビティ内に成形材料を挿入する際に寸法的安定性を維持するに十分な剛性を有していなければならない。
成形面はこれにより、成形材料がなく(裸で)露出したままであるべき電子部品の部分上にぴったりと密着することになる。これにより、電子部品の必要な部分だけを成形材料が封止することを確保する。
この開口部は、金型キャビティ内に部分的な真空を生成するために、特定の例では、インサートのフレキシブル3次元成形面に部分的な真空を生成するために減圧手段に接続されてもよい。開口部を前記インサート成形面に接続するために、空間がインサートと金型部品のうちの一つに凹設された金型キャビティの側面との間に設けられてもよい。代替的にまたは追加的に、インサートは、成形面から成形面の反対側のインサートの裏面に走る吸引孔を備えてもよい。
箔層がインサートの3次元成形面と封止される電子部品との間に挿入された場合には、成形面と薄層との間で行われる減圧が成形面に亘って箔層を吸引する。これにより、箔層が成形面の三次元トポグラフィに従うことを確実にする。前記箔層は、とりわけ、成形された電子部品の金型キャビティからの解放を容易にするために適用されてもよい。
方法は以下の処理ステップ、すなわち、a)電子部品が金型キャビティに面するように2つの金型部品間に1つ以上の電子部品を支持するキャリアを配置するステップと、b)金型部品が金型部品間でキャリアをクランプし、金型キャビティの少なくとも1つが封止される電子部品を囲み、インサートが電子部品の少なくとも1つおよび/またはキャリアと接触するように、金型部品を互いの方向に移動させるステップと、c)金型キャビティ内に成形材料を搬入するステップと、d)金型部品を互いに離間させ、金型部品から成形された電子部品を有するキャリアを取り外し、これによりまた電子部品からインサートを解放するステップと、を有する。
この方法を遂行することにより、成形の際にインサートが電子部品および/またはキャリアに接触している少なくとも1つの場所を除いて、電子部品とキャリアが成形材料で少なくとも部分的に覆われたパッケージ化された製品が得られる。すでに述べているように、フレキシブルインサート成形面の使用により、インサートは、限定的な変形で電子部品の高さ公差を補償可能である。このことは、成形の際に電子部品上に過剰な圧迫力が発生することを防ぐ。本発明によるインサートの使用により、最大50μmの高さ公差を補償することさえ可能である。
好ましい実施例においては、金型部品の開口部を介して箔層とインサートのフレキシブル3次元成形面との間が減圧される。この減圧は、箔層が成形面の三次元トポグラフィに密接に追随して成形工程全体を通して成形面に保持されることを確保する。
代替的な成形工程として、金型部品が方法のステップb)により互いの方向に移動する前に方法のステップc)により金型キャビティ内に成形材料が運ばれてもよい。
このような成形工程はまた、「圧縮成形」として知られている。本発明は、成形工程の特別なタイプとは無関係に実施可能である。通常、成形材料は成形工程の際におよび/またはその前に加熱されるが、それはまた本発明を限定することにはならない。
金型1は、2つの金型部品4、5を備えており、上型部品5の接触面7に金型キャビティ6が凹設されている。金型キャビティ6は、フレキシブル3次元成形面9を有するインサート8によって画定される片側にあり、この表面9は、電子部品3に面している。
3次元成形面9の反対側は上型部品5に面しており、インサート8は、成形面9を支持するように働く剛性結合部10を備える。インサート8は上型部品5に対して剛性結合部10への結合手段として働くボルト11によって取り外し可能に接続している。
上型部品5はさらに吸引開口部12を備え、吸引開口部はその一端が金型1の外側に接続された減圧手段13に接続されている。開口部12は、インサート8と金型キャビティ6の面の間に設けられた空間を経て金型キャビティ6の内側につながっており、フレキシブル3次元成形面9と箔層(foil layer)14の間に減圧が働くようにする。前記箔層14は、一方でインサート8、他方で電子部品3およびキャリア2との間にクランプされており、それにより少なくとも部分的にフレキシブル3次元成形面9を覆っている。箔層14に接触している電子部品3の表面15およびキャリア2の表面16は成形後に露出される。箔層14は、成形された電子部品3を有するキャリア2が金型部品4、5から解放される場合に離間箔のように働く。
図2bは、金型部品が互いの方向に移動した後の状況を図示する。ここで、インサート20のフレキシブル3次元成形面22が電子部品25、26、27に接触している。この図から、高さの差hがフレキシブル3次元成形面22によって補償されているのが分かる。図2cに示すように、キャリア24およびその上に実装された電子部品25、26、27が金型部品の間で囲まれた後で、成形材料28が金型キャビティ21内に導かれる。その充填方向は矢印29で示す。金型キャビティ21内での完全な充填の後で、金型部品は互いに離間され、フレキシブル3次元成形面22を電子部品25、26、27から持ち上げる。図2dは、本発明による方法から得られたパッケージ製品30を示す。ここで、電子部品25、26、27は、成形材料28により部分的に封止されている。電子部品25、26、27の成形中にフレキシブル3次元成形面22によって覆われていた部分は裸のままである。
図3bは、金型部品が互いの方向に移動した後の状況を図示する。ここで、一つのインサート40のフレキシブル3次元成形面51はキャリア44の片側の電子部品45、46、47に接触しており、別のインサート41のフレキシブル3次元成形面52はキャリア44の別の側の電子部品48、49、50に接触している。加えて、後述したインサート41の3次元成形面52が接触しているキャリア44の一部55は、成形後に露出される。図3cは、金型キャビティ42、43内に成形材料56を導く連続的なステップを示し、その挿入方向は矢印57で示している。金型キャビティ42、43内での完全な充填の後で、金型部品は互いに離間され、フレキシブル3次元成形面51、52を電子部品45、46、47、48、49、50から引き離す。図3dは、本発明による方法から得られたパッケージ製品58を示す。ここで、電子部品45、46、47、48、49、50は、成形材料56によって部分的に封止されている。成形中にフレキシブル3次元成形面51、52によって覆われていた電子部品45、46、47、48、49、50の部分と同様にキャリア44の部分55は露出している。
Claims (20)
- 互いに対して変位可能な少なくとも2つの金型部品を備え、前記金型部品のうちの少なくとも1つは接触面に凹設された金型キャビティを有し、前記少なくとも2つの金型部品は封止される電子部品を囲む前記金型キャビティと係合するように構成されている、キャリアに実装された前記電子部品封止用の金型であって、
前記金型キャビティの少なくとも一部が前記電子部品に面するフレキシブル3次元成形面を有するインサートから形成されている金型。 - 前記インサートの前記3次元成形面は、複数の電子部品を覆うように構成された連続面として形成されていることを特徴とする請求項1に記載の金型。
- 前記インサートの前記3次元成形面は、それぞれが電子部品の上面の少なくとも一部に接触するように構成された複数の接触領域を有しており、前記接触領域から前記3次元成形面の反対側の前記インサートの面までの距離は、少なくとも2つの前記接触領域の間で異なることを特徴とする請求項2に記載の金型。
- 前記インサートの前記3次元成形面は、例えば加硫合成ゴム、より具体的にはフッ化エラストマーなどのポリマー材料から作られていることを特徴とする請求項1〜3のいずれかに記載の金型。
- 前記インサートは、前記金型部品に着脱可能に接続可能であることを特徴とする請求項1〜4のいずれかに記載の金型。
- 前記インサートの前記3次元成形面は70〜100Sh-Aの間の硬さ、好ましくは80〜90Sh-Aの間の硬さであることを特徴とする請求項1〜5のいずれかに記載の金型。
- 前記インサートは、前記フレキシブル3次元成形面を支持する剛性結合部を有することを特徴とする請求項1〜6のいずれかに記載の金型。
- 前記剛性結合部は前記インサートを金型部品へ結合する結合手段を備えることを特徴とする請求項7に記載の金型。
- 前記インサートの前記3次元成形面は、成形材料に対して不浸透性であることを特徴とする請求項1〜8のいずれかに記載の金型。
- 前記電子部品に面する3次元成形面を有する複数のフレキシブルインサートを備えることを特徴とする請求項1〜9のいずれかに記載の金型。
- 少なくとも2つの互いに対向する金型部品を備え、そのそれぞれがその中に凹設された金型キャビティを有する接触面を有し、前記金型キャビティは、フレキシブル3次元成形面を有するインサートによって少なくとも部分的に形成されていることを特徴とする請求項10に記載の金型。
- 前記インサートを受容する前記金型部品の開口部が減圧手段に接続されていることを特徴とする請求項1〜11のいずれかに記載の金型。
- 請求項1〜12のいずれかに記載の金型用のフレキシブル3次元成形面を有するインサート。
- 請求項1〜13のいずれかに記載のインサートの製造方法であって、ポリマー材料を剛性結合部とカウンターモールドとの間で加硫剤と一緒に成形することにより、前記ポリマー材料を前記剛性結合部上で加硫することを有する方法。
- 請求項1〜12のいずれかに記載の金型を用いる、キャリアに実装された電子部品の封止方法であって
a)前記電子部品が金型キャビティに面するように2つの金型部品間に1つ以上の電子部品を支持するキャリアを配置するステップと、
b)前記金型部品が前記金型部品間で前記キャリアをクランプし、前記金型キャビティの少なくとも1つが封止される前記電子部品を囲み、前記インサートが前記電子部品の少なくとも1つおよび/または前記キャリアと接触するように、前記金型部品を互いの方向に移動させるステップと、
c)前記金型キャビティ内に成形材料を搬入するステップと、
d)前記金型部品を互いに離間させ、前記金型部品から成形された電子部品を有する前記キャリアを取り外し、これによりまた前記電子部品から前記インサートを解放するステップと、を有する方法。 - 前記インサートの前記フレキシブル3次元成形面を少なくとも部分的に覆うように前記金型キャビティ内に箔層が持ち込まれることを特徴とする請求項15に記載の方法。
- 処理ステップb)の際に、前記金型部品が互いの方向に移動するとともに、前記箔層が前記インサートと前記電子部品および/または前記キャリアとの間でクランプされることを特徴とする請求項16に記載の方法。
- 前記金型部品の開口部を介して前記箔層と前記インサートの前記フレキシブル3次元成形面との間が減圧されることを特徴とする請求項16または17に記載の方法。
- 方法のステップc)による前記金型キャビティ内への前記成形材料の搬入は、前記金型部品が方法のステップb)によって互いの方向に移動した後で、前記成形材料に圧力をかけて前記電子部品を囲む前記金型キャビティへ液状成形材料を移動させることによってなされることを特徴とする請求項15〜18のいずれかに記載の方法。
- 前記成形材料が前記金型キャビティ内に搬入される際に100〜200℃の間の処理温度が適用されることを特徴とする請求項15〜19のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL2021145 | 2018-06-18 | ||
NL2021145A NL2021145B1 (en) | 2018-06-18 | 2018-06-18 | Mould for encapsulating electronic components, insert for such a mould, method for producing an insert and method for encapsulating electronic components |
PCT/NL2019/050374 WO2019245364A1 (en) | 2018-06-18 | 2019-06-18 | Mould for encapsulating electronic components, insert for such a mould, method for producing an insert and method for encapsulating electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021531643A true JP2021531643A (ja) | 2021-11-18 |
JP7391051B2 JP7391051B2 (ja) | 2023-12-04 |
Family
ID=63145170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020569196A Active JP7391051B2 (ja) | 2018-06-18 | 2019-06-18 | 電子部品封止用の金型、その金型用インサート、インサートの製造方法および電子部品の封止方法 |
Country Status (7)
Country | Link |
---|---|
JP (1) | JP7391051B2 (ja) |
KR (1) | KR20210022002A (ja) |
CN (1) | CN112262461A (ja) |
NL (1) | NL2021145B1 (ja) |
PH (1) | PH12020552144A1 (ja) |
SG (1) | SG11202011472VA (ja) |
WO (1) | WO2019245364A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114679840B (zh) * | 2022-03-28 | 2024-05-24 | 杭州电子科技大学 | 一种柔性器件封装结构及封装方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128303A (ja) * | 2002-10-04 | 2004-04-22 | Towa Corp | アンダーフィル樹脂モールド基板及び個片とアンダーフィル樹脂モールド方法及び金型 |
US20050054144A1 (en) * | 2001-09-26 | 2005-03-10 | Raben Jurgen Leonardus Theodorus Maria | Method for encapsulating a chip and/or other article |
JP2006027082A (ja) * | 2004-07-16 | 2006-02-02 | Towa Corp | 半導体素子の樹脂封止成形方法 |
JP2007288081A (ja) * | 2006-04-20 | 2007-11-01 | Towa Corp | 電子部品の樹脂封止成形装置 |
US20100132190A1 (en) * | 2008-11-26 | 2010-06-03 | Osram Gesellschaft Mit Beschraenkter Haftung | Injection tool for encapsulating electronic circuits with light sources, and related encapsulation processes |
WO2015107758A1 (ja) * | 2014-01-14 | 2015-07-23 | アピックヤマダ株式会社 | 樹脂モールド金型および樹脂モールド方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4658353B2 (ja) * | 2001-03-01 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 樹脂モールド金型及び樹脂モールドパッケージの製造方法 |
JP4102634B2 (ja) * | 2002-09-27 | 2008-06-18 | Towa株式会社 | 電子部品の樹脂注入装置 |
-
2018
- 2018-06-18 NL NL2021145A patent/NL2021145B1/en active
-
2019
- 2019-06-18 KR KR1020207036958A patent/KR20210022002A/ko not_active Application Discontinuation
- 2019-06-18 WO PCT/NL2019/050374 patent/WO2019245364A1/en active Application Filing
- 2019-06-18 JP JP2020569196A patent/JP7391051B2/ja active Active
- 2019-06-18 CN CN201980039639.1A patent/CN112262461A/zh active Pending
- 2019-06-18 SG SG11202011472VA patent/SG11202011472VA/en unknown
-
2020
- 2020-12-10 PH PH12020552144A patent/PH12020552144A1/en unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050054144A1 (en) * | 2001-09-26 | 2005-03-10 | Raben Jurgen Leonardus Theodorus Maria | Method for encapsulating a chip and/or other article |
JP2004128303A (ja) * | 2002-10-04 | 2004-04-22 | Towa Corp | アンダーフィル樹脂モールド基板及び個片とアンダーフィル樹脂モールド方法及び金型 |
JP2006027082A (ja) * | 2004-07-16 | 2006-02-02 | Towa Corp | 半導体素子の樹脂封止成形方法 |
JP2007288081A (ja) * | 2006-04-20 | 2007-11-01 | Towa Corp | 電子部品の樹脂封止成形装置 |
US20100132190A1 (en) * | 2008-11-26 | 2010-06-03 | Osram Gesellschaft Mit Beschraenkter Haftung | Injection tool for encapsulating electronic circuits with light sources, and related encapsulation processes |
WO2015107758A1 (ja) * | 2014-01-14 | 2015-07-23 | アピックヤマダ株式会社 | 樹脂モールド金型および樹脂モールド方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112262461A (zh) | 2021-01-22 |
SG11202011472VA (en) | 2020-12-30 |
WO2019245364A1 (en) | 2019-12-26 |
JP7391051B2 (ja) | 2023-12-04 |
KR20210022002A (ko) | 2021-03-02 |
PH12020552144A1 (en) | 2021-06-21 |
TW202000416A (zh) | 2020-01-01 |
NL2021145B1 (en) | 2020-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI641471B (zh) | Resin molding die and resin molding method | |
JP6525580B2 (ja) | 樹脂成形装置及び樹脂成形方法 | |
TWI613059B (zh) | 樹脂成形裝置及樹脂成形方法以及成形模具 | |
JP5817044B2 (ja) | 樹脂封止装置および樹脂封止方法 | |
CN108688050B (zh) | 成型模、树脂成型装置、树脂成型方法及树脂成型品的制造方法 | |
TWI688056B (zh) | 樹脂成型裝置及樹脂成型品的製造方法 | |
CN109383047B (zh) | 树脂成型装置以及树脂成型品的制造方法 | |
JP4553944B2 (ja) | 樹脂モールド方法および樹脂モールド装置 | |
KR20190017684A (ko) | 수지 성형품의 반송 기구, 수지 성형 장치 및 수지 성형품의 제조 방법 | |
TW201832299A (zh) | 樹脂密封方法及樹脂密封裝置 | |
JP2017094521A (ja) | 圧縮成形方法及び圧縮成形装置 | |
JP3896274B2 (ja) | 半導体樹脂封止装置 | |
JP2021531643A (ja) | 電子部品封止用の金型、その金型用インサート、インサートの製造方法および電子部品の封止方法 | |
JP2005053143A (ja) | 樹脂モールド方法および樹脂モールド装置 | |
JP6438794B2 (ja) | モールド金型、樹脂モールド装置及び樹脂モールド方法 | |
JP5514366B2 (ja) | 封止材成形方法 | |
TWI656006B (zh) | Resin forming device | |
TW201832890A (zh) | 樹脂成型裝置、樹脂成型方法和樹脂成型品的製造方法 | |
JP5870385B2 (ja) | 成形金型および樹脂封止装置 | |
WO2016125571A1 (ja) | 樹脂成形金型、樹脂成形方法、および成形品の製造方法 | |
TWI834678B (zh) | 用於封裝電子組件之模具、用於此種模具之嵌件、嵌件製作方法、及電子組件封裝方法 | |
JP4290655B2 (ja) | 基体一体型ゴムの製造方法 | |
TWI466340B (zh) | 封膠材料形成裝置及其方法 | |
JP5409549B2 (ja) | 圧縮成形用金型及び圧縮成形方法 | |
JP6028465B2 (ja) | 樹脂モールド方法及び樹脂モールド装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230524 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7391051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |